FR2514167A1 - Procede de test et de localisation de defaut sur un ensemble electronique par analyse de signature - Google Patents
Procede de test et de localisation de defaut sur un ensemble electronique par analyse de signature Download PDFInfo
- Publication number
- FR2514167A1 FR2514167A1 FR8118790A FR8118790A FR2514167A1 FR 2514167 A1 FR2514167 A1 FR 2514167A1 FR 8118790 A FR8118790 A FR 8118790A FR 8118790 A FR8118790 A FR 8118790A FR 2514167 A1 FR2514167 A1 FR 2514167A1
- Authority
- FR
- France
- Prior art keywords
- function
- signature
- test
- fault
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318371—Methodologies therefor, e.g. algorithms, procedures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
L'INVENTION CONCERNE UN PROCEDE DE LOCALISATION DE DEFAUT SUR UN ENSEMBLE 1 ELECTRONIQUE PAR ANALYSE DE SIGNATURE, A L'AIDE D'UN LOGICIEL DE TEST SPECIALISE. UN MICROPROCESSEUR 2 PAR LES INSTRUCTIONS DU LOGICIEL DE TEST, ACTIVE ET TEST SUCCESSIVEMENT DES FONCTION F1, F2, F3... FN JUSQU'A LA RENCONTRE D'UN DEFAUT, CELUI-CI ETANT MEMORISE ET LE TEST DE LA FONCTION EN DEFAUT POURSUIVI JUSQU'A SA FIN. CECI PERMET DE REALISER DES SEQUENCES B, C, D... X SELON LA FONCTION F1, F2, F3... FN QUI EST EN DEFAUT, DONNANT LIEU A LA DELIVRANCE D'UNE SIGNATURE S1, S2, S3... SN INDIQUANT LA FONCTION EN DEFAUT. UN PROCEDE SELON L'INVENTION EST APPLICABLE AUX TESTS D'ENSEMBLES ELECTRONIQUES A MICROPROCESSEUR OU NON.
Description
PROCEDE DE TEST ET DE LOCALiSATION DE DEFAUT
SUR UN ENSEMBLE ELECTRONIQUE PAR ANALYSE DE SIGNATURE
L'invention concerne un procédé de test et de localisation de
défaut sur un ensemble électronique à microprocesseur, par analyse
de signature, applicable au contrôle de tels ensembles en sortie de
fabrication ou à leur maintenance.
SUR UN ENSEMBLE ELECTRONIQUE PAR ANALYSE DE SIGNATURE
L'invention concerne un procédé de test et de localisation de
défaut sur un ensemble électronique à microprocesseur, par analyse
de signature, applicable au contrôle de tels ensembles en sortie de
fabrication ou à leur maintenance.
Les problèmes poses par ces opérations croissent avec la
complexité du matériel, qui est liée notamment au nombre croissant
de fonctions assurées. L'une des conséquences en est la nécessité
d'augmenter les moyens en hommes et en matériels.
complexité du matériel, qui est liée notamment au nombre croissant
de fonctions assurées. L'une des conséquences en est la nécessité
d'augmenter les moyens en hommes et en matériels.
Ceci est en relation directe avec la rentabilité des services de
contrôle ou de maintenance, et pose le problème du niveau de
qualification des techniciens de ces services. Le niveau de qualifi
cation indispensable au technicien chargé d'effectuer des tests, ou
des dépannages, est plus faible et son efficacité plus grande s'il
dispose de moyens en matériels d'analyse.
contrôle ou de maintenance, et pose le problème du niveau de
qualification des techniciens de ces services. Le niveau de qualifi
cation indispensable au technicien chargé d'effectuer des tests, ou
des dépannages, est plus faible et son efficacité plus grande s'il
dispose de moyens en matériels d'analyse.
Ces moyens sont généralement coûteux, et conçus en tant
qu'outils universels, nécessitant à la fois la connaissance du logiciel
et du matériel de l'ensemble à tester, alors que le domaine des tests
numériques et tout particulièrement ceux des microprocesseurs,
exige des outils spécialisés.
qu'outils universels, nécessitant à la fois la connaissance du logiciel
et du matériel de l'ensemble à tester, alors que le domaine des tests
numériques et tout particulièrement ceux des microprocesseurs,
exige des outils spécialisés.
Parmi les matériels d'analyse, l'analyseur de signature semble
être à ce jour l'outil le mieux adapté pour le contrôle, et la
maintenance des ensembles à microproc sseur.
être à ce jour l'outil le mieux adapté pour le contrôle, et la
maintenance des ensembles à microproc sseur.
Il est basé sur la reconnaissance de l'activité, représenté par
les changements d'état logique 0 ou 1, qui s'exercent au niveau d'un
noeud ; ce noeud étant le- point de rencontre de fonctions élémen
taires.
les changements d'état logique 0 ou 1, qui s'exercent au niveau d'un
noeud ; ce noeud étant le- point de rencontre de fonctions élémen
taires.
L'analyseur de signature est un enregistreur numérique effec
tuant une compression de données, sur des longs trains d'informa
tions qu'il perçoit au niveau du noeud où son entrée est connectée il comprend un générateur de séquence pseudo-aléatoire dans lequel est ajoutée la séquence à tester. De ce mélange est extraite une information codée, appelée signature, dont la particularité est d'être unique pour une séquence d'entrée donnée. Il comprend également un dispositif logique dans lequel sont introduits:
- les informations, par l'intermédiaire d'une sonde;
- par deux entrées appelées départ et arrêt, des premiers et seconds signaux extérieurs servant à déterminer un temps, appelé fenêtre de mesure, durant lequel les informations sont prises en compte.
tuant une compression de données, sur des longs trains d'informa
tions qu'il perçoit au niveau du noeud où son entrée est connectée il comprend un générateur de séquence pseudo-aléatoire dans lequel est ajoutée la séquence à tester. De ce mélange est extraite une information codée, appelée signature, dont la particularité est d'être unique pour une séquence d'entrée donnée. Il comprend également un dispositif logique dans lequel sont introduits:
- les informations, par l'intermédiaire d'une sonde;
- par deux entrées appelées départ et arrêt, des premiers et seconds signaux extérieurs servant à déterminer un temps, appelé fenêtre de mesure, durant lequel les informations sont prises en compte.
- par une troisième entrée appelée horloge, un troisième type# de signaux extérieurs servant à déclencher l'échantillonnage des informations à la cadence de ces derniers signaux.
Le dispositif logique délivre, à la cadence de cet échantillonnage et durant un temps égal à la fenêtre de mesure, une succession d'état logique 0 ou 1, correspondant à l'état logique 0 ou 1 des informations au moment de l'échantillonnage. C'est cette résultante qui est traitée par le générateur de séquence pseudoaléatoire.
L'analyseur comporte également:
- un premier commutateur lié à l'entrée départ, permettant la selection de la transition agissante du signal appliqué à cette entrée.
- un premier commutateur lié à l'entrée départ, permettant la selection de la transition agissante du signal appliqué à cette entrée.
- un second commutateur lié à l'entrée arrêt, permettant la selection de la transition agissante du signal appliqué à cette entrée.
- un troisième commutateur lié à l'entrée horloge, permettant la sélection de la transition agissante des signaux appliqués à cette entrée.
- et un affichage inscrivant la signature.
L'obtention d'une signature stable nécessite la création de séquences répétitives : il est nécessaire pour cela que les positions relatives des signaux de départ, arrêt, horloge, par rapport au train d'informations soient constantes.
En prenant pour exemple, le test d'un ensemble à microprocesseur à l'aide de l'analyseur de signature ; ce test débute généralement par un fonctionnement en mode libre selon une méthode connue et largement décrite, comme par exemple dans la note d'application 222-2 de HEWLETT PACKARD
Ce mode de fonctionnement exige des modifications matériel les temporaires de l'ensemble à contrôler, qui permettent notamment:
- de forcer une instruction sur le bus de donnée côté microprocesseur, destinée au fonctionnement de ce dernier, ce bus ayant été préalablement coupé;
- de désactiver les interruptions;
- de désactiver les mémoires, lecture/écriture, RAM.
Ce mode de fonctionnement exige des modifications matériel les temporaires de l'ensemble à contrôler, qui permettent notamment:
- de forcer une instruction sur le bus de donnée côté microprocesseur, destinée au fonctionnement de ce dernier, ce bus ayant été préalablement coupé;
- de désactiver les interruptions;
- de désactiver les mémoires, lecture/écriture, RAM.
L'ensemble à tester étant mis en fonctionnement, le microprocesseur exécute cette instruction, incrémente son compteur programme et génére sur le bus adresse, successivement, le code de chaque adresse ; les données contenues à ces adresses apparaissent sur le bus de données.
L'opérateur aura au préalable défini les conditions de fonctionnement de l'analyseur de signatures, de sorte que la fenêtre de mesure intéresse tout le champ d'adresse. Le bus adresse comporte géneralement 16 lignes AO à A15, et la ligne A15 représentant-la ligne de poids le plus fort, peut être utilisée pour commander par sa transition descendante le départ et l'arrêt de la fenêtre de mesure; l'horloge étant par exemple connectée à une sortie du microprocesseur telle que la ligne lecture/écriture.
Dans cette première phase du test, l'opérateur en connectant successivement la sonde de l'analyseur sur chacune des lignes du bus d'adresses, du bus de données et des lignes de contrôles, recueille pour chacun des ces - points une signature ; chaque signature est comparée à la signature correspondant à ce même point, contenue dans une première liste de signatures.
Cette liste a été préalablement obtenue sur un ensemble réputé "bon", fonctionnant dans les mêmes conditions que l'ensemble à tester, chacun des points à tester ayant donné lieu à une prise de signature ; ceci constitue un apprentissage des signatures qui permet de connaître à l'avance, pour chacun des points à tester, la signature qui indique un fonctionnement correct de ce point.
Ainsi les points pour lesquels existe une différence entre la signature obtenue dans cette première phase, et celle contenue dans la première liste, ont une activité incorrecte, l'opérateur doit dépanner avant de poursuivre le test. Cette première phase du test permet d'éprouver le microprocesseur lui-même, les alimentations, l'horloge, le bus d'adresses et le bus de données, les fils de contrôle ceci représente 40 à 50 % d'un système moyen.
Dans l'art antérieur, la phase suivante consiste à soumettre l'ensemble électronique à des activations générées par un programme de tests, de sorte qu'existe au moins une transition au niveau de chaque noeud.
Dans cette seconde phase du test, les signatures recueillies à chacun des ces noeuds, sont comparées à celles contenues dans une seconde liste ; cette seconde liste, à été préalablement obtenue par a#pprentissage des signatures correspondants à chacun de ces noeuds avec un ensemble bon, dans les mêmes conditions de fonctionnement qu'un ensemble sous test,
Les noeuds pour lesquels existe une diférence entre la signature obtenue sous test et la signature de la seconde liste ont une activité incorrecte, et l'opérateur doit rechercher le ou les défauts.
Les noeuds pour lesquels existe une diférence entre la signature obtenue sous test et la signature de la seconde liste ont une activité incorrecte, et l'opérateur doit rechercher le ou les défauts.
Un inconvénient de cette méthode, dans cette seconde phase, est le grand nombre de prises de signatures que l'opérateur peut être amené à effectuer, un ensemble à microprocesseur de dimension moyenne pouvant comporter 250 à 300 noeuds.
Un autre inconvénient, compte tenu de ce qu'un unique défaut peut déterminer une mauvaise activité d'un nombre important de noeuds, réside dans la difficulté de diagnostic. Selon le ~ type de panne, - son approche peut être aléatoire, et la découverte de sa cause exiger de l'opérateur une connaissance appronfondie du matériel, voir même du logiciel.
Le présente invention concerne un procédé~ de tests utilisant un analyseur de signatures. Ce procédé permet en cas de défaut d'un ensemble électronique numérique, à microprocesseur ou non, d'effectuer un diagnostic aisé et qui conduit à la localisation rapide du défaut ; les opérations nécessaires pouvant être conduites par un opérateur de niveau technique moyen, n'ayant pas la connaissance approfondie du matériel et du logiciel.
Un tel procédé est obtenu par l'utilisation d'un logiciel conçu pour adapter un analyseur de signatures à l'ensemble électronique à tester.
Selon l'invention, un procédé de tests et de localisation de défaut sur un ensemble électronique par analyse de signatures, l'ensemble assurant diverses fonctions Flt F2, F3,...FN au moyen d'un répertoire comportant une première liste de signatures destinée à une première phase du procédé, dans laquelle l'ensemble fonc- tionne en mode libre, est caractérisé en ce qu'il comporte en outre une seconde phase dans laquelle, par les instructions d'un logiciel de test, chacune des fonctions F1, F2, F3...FN sont activées et testées durant un temps propre à chaque fonction dans des séquences A, B,
C,D...X répétitives, la fin du test d'une fonction sans défaut conduisant au test d'une fonction suivante jusqu'a la rencontre d'un défaut, celui-ci étant mis en mémoire et le test de la fonction en défaut poursuivi- jusqu'a sa fin, afin de- réaliser des séquences uniquement B pour une fonction F1 en défaut, C pour une fonction
F2 en défaut, D pour une fonction F3 en défaut, X pour une fonction
FN en défaut, quelque soit ce défaut, donnant lieu à la délivrance d'une signature S1 pour une séquence B, S2 pour une séquence C, S3 pour une séquence n, SN pour une séquence X.
C,D...X répétitives, la fin du test d'une fonction sans défaut conduisant au test d'une fonction suivante jusqu'a la rencontre d'un défaut, celui-ci étant mis en mémoire et le test de la fonction en défaut poursuivi- jusqu'a sa fin, afin de- réaliser des séquences uniquement B pour une fonction F1 en défaut, C pour une fonction
F2 en défaut, D pour une fonction F3 en défaut, X pour une fonction
FN en défaut, quelque soit ce défaut, donnant lieu à la délivrance d'une signature S1 pour une séquence B, S2 pour une séquence C, S3 pour une séquence n, SN pour une séquence X.
L'invention sera mieux comprise et dlautres caractéristiques ressortiront à la lecture de la description qui suit et à l'examen des six dessins annexés, dans lesquels:
- la figure 1 est un schéma d'un ensemble électronique.
- la figure 1 est un schéma d'un ensemble électronique.
- la figure 2 est un diagramme relatif a un premier cas de fonctionnement.
- la figure 3 est un diagramme relatif à un second cas de fonctionnement.
- la figure 4 est un diagramme relatif à un troisième cas de fonctionnement.
-- la figure 5 est un diagramme relatif à un quatrième cas de fonctionnement.
- la figure 6 représente un répertoire de listes de signatures.
Pour plus de clarté les mêmes éléments portent les mêmes références dans toutes les figures.
La figure 1 montre à titre d'exemple non limitatif, un schéma d'un ensemble 1 électronique, suceptible d'assurer des fonctions F1,
F2, F3...FN diverses, pour lequel est applicable un procédé de test selon l'invention ; pour une meilleure clarté de la description, celle- ci est limitée aux fonctions F1, F2, F3.
F2, F3...FN diverses, pour lequel est applicable un procédé de test selon l'invention ; pour une meilleure clarté de la description, celle- ci est limitée aux fonctions F1, F2, F3.
Dans l'exemple décrit, ensemble 1 comporte un microprocesseur 2, une première fonction F1 de mémoire programme, assurée par un circuit ROM 3, une seconde fonction F2 de mémoire vive, assurée par un circuit RAM 4, une troisième fonction F3 d'interface pour périphérique, assurée par un circuit à entréessorties parallèles E/S 5. Ce circuit E/S 5 est relié par ses lignes 15, à un dispositif adaptateur 16 dont les lignes d'entrées 17 et de sorties 18 sont déconnectées pour les besoins du test, d'un élément périphérique (non représenté).
Le microprocesseur 2 est synchronisé par les signaux @ 1 et 2 2 d'une horloge 8, à laquelle il est relié par les lignes 6 et 7; il est relié aux circuits ROM 3, RAM 4, E/S 5 par un bus adresse 9, un bus de données 10 et par des lignes de contrôle et de commande 11, par lesquelles il est également relié à un dispositif de remise au point initial 12.
Le microprocesseur 2, et chacun des circuits, 3, 4, 5, 16, 12 sont reliés par une ligne 13 au plus alimentation 14 (Vcc) et par une ligne 15 au moins alimentation 16 (Vss).
De même que pour l'art antérieur, la première phase de ce procédé de test, débute par un fonctionnement en mode libre avec analyse de signature.
Cette opération déjà mentionnée dans la description de l'art antérieur, est connue de l'homme de l'art ; il convient seulement de rappeler qu'elle exige l'établissement d'une première liste de signatures (non représentée), obtenue par un premier apprentissage sur un ensemble 1 bon.
La poursuite du test de l'ensemble 1, qui elle est nouvelle, comporte l'utilisation d'un analyseur de signature, ainsi que l'assistance d'un logiciel conçu pour le procédé de test selon l'invention.
L'opérateur doit substituer au programme de fonctionnement normal de l'ensemble 1, un programme de test ; si ce dernier n'est pas inclus dans le circuit ROM 3# l'opérateur procéde à son remplacement par un circuit ROM de même nature mais comprenant outre le programme de fonctionnement normal, le programme de test.
L'opérateur effectue également bes connexions suivantes de l'analyseur de signature:
- la sonde est connectée au Vcc 14.
- la sonde est connectée au Vcc 14.
- l'entrée "départ" est connectée, par exemple avec transition positive à la sortie 20 d'une bascule B interne du microprocesseur 2, commandée par le bus de données 10.
- l'entrée "arrêt" est connectée, par exemple avec transition négative à la même sortie 20.
- l'entrée horloge est connectée, parexemple à la sortie lecture-écriture (R/W) 21 du microprocesseur 2.
Dans cette configuration, l'analyseur fonctionne avec une fenêtre de mesure à durée variable. La sonde étant à un état logique "1" permanent, et l'horloge recevant des trains de signaux répétitifs, les signatures obtenues sont uniquement fonction de la durée de la fenêtre de mesure.
Cette caractéristique de l'analyseur est prise en compte par le logiciel de ce procédé de test.
Ce logiciel comporte une suite de programmes dont chacun est particulièrement adapté à l'une des fonctions Fl à F3 que comporte l'ensemble 1. Le microprocesseur 2, par les instructions contenues dans chaque programme, active et teste successivement chacune de ces fonctions. Chaque programme est conçu de manière à activer et tester à tour de rôle, selon des critères connus de l'homme de l'art, chacune des fonctions élémentaires dont ensemble constitue la fonction F1 ou F2 ou F3.
Dans l'exemple de la description, l'ensemble 1 étant mis sous tension, la sortie 20 du microprocesseur 2, commandant "départ" et "arrêt" de la fenêtre de mesure, est mise à "1" par une instruction du programme et le test débute.
La fonction F1 est testée la première et l'absence de défaut rencontré conduit au test de la fonction (F2) ; si cette dernière ne présente pas de défaut, la fin de son test conduit au test de la fonction F3. Si cette dernière ne présente également aucun défaut, l'ensemble 1 est bon.
Ceci représente un premier cas dont le fonctionnement est illustré par la figure 2.
On trouve pour ce premier cas : à l'instant to : ligne C, une transition positive de la sortie 20 du microprocesseur 2 par laquelle est commandée le départ de la fenêtre de mesure ligne E, le début du test de la fonction F1 - ligne M, le début d'une séquence A.
L'instant tl : ligne E,- fin du test de la fonction F1 réalisé durant un temps T1 - ligne H, aucun défaut ntà été rencontré - ligne
F, début du test de la fonction F2.
F, début du test de la fonction F2.
L'instant t2 ligne F, fin du test de la fonction F2 réalisé durant un temps T2 - ligne H, aucun défaut rencontré - ligne G, début du test de la fonction F3.
L'instant t3 : ligne G, fin du test de la fonction F3 réalisé durant un temps T3 -ligne H, aucun défaut rencontré - ligne L, début d'une routine de fin de test général.
L'instant t4 : ligne L, fin de la routine de fin de test général réalisée durant un temps T4 - ligne C, transition négative de la sortie 20, commandant l'arrêt de la fenêtre de mesure - ligne D, arrêt de la fenêtre de mesure - ligne M, fin de la séquence# A - ligne
Z, délivrance d'une signature SO.
Z, délivrance d'une signature SO.
Cette séquence A obtenue pour un ensemble 1 bon est répétitive, le microprocesseur exécutant les mêmes suites d'instruction dans des temps identiques, la fin d'une séquence A entraînant le début d'une nouvelle séquence A ; la fin de cete séquence marque l'arrêt de la fenêtre de mesure et la délivrance d'une signature SO, obtenue uniquement par un ensemble bon.
Selon une particularité du logiciel, lorsque au cours du test de l'une des fonctions F1 à F3, un défaut est mis en évidence, le microprocesseur 2 mémorise la présence de ce défaut et continue le test de la fonction sous test jusqu'à sa fin. Dans l'exemple non limitatif de la description le temps de test (T1 ou T2 ou T3) d'une fonction (F1, F2 ou F3) sans défaut est identique au temps de test de la même fonction avec défaut ; d'autre part, le temps de test (tri,
T2, T3) d'une fonction Fi ou F2 ou F3 comportant un défaut, est toujours le même, quelle que soit la nature de ce défaut et le niveau de la fonction élémentaire qui le possède, dans cette fonction F1 ou
F2 ou F3.
T2, T3) d'une fonction Fi ou F2 ou F3 comportant un défaut, est toujours le même, quelle que soit la nature de ce défaut et le niveau de la fonction élémentaire qui le possède, dans cette fonction F1 ou
F2 ou F3.
Le diagramme montré figure 3, représente un second cas dans lequel la fonction F1 possède un défaut.
à l'instant to : ligne C, une transition positive de la sortie 20 commande le départ de la fenêtre de mesure - ligne D, départ de la fenêtre de mesure - ligne E, début du test de la fonction F1 -ligne P, début d'une séquence B.
à Instant tx ligne H, détection d'un défaut mémorisé par le microprocesseur 2.
a P nstant tl : ligne C, transition négative de la sortie 20, commandant l'arrêt de la fenêtre de mesure - ligne D, arrêt de la fenêtre de mesure - ligne E, fin du test de la fonction F1 réalisé durant un temps T1 - ligne H, effacement de la mémoire "défaut" ligne P, fin de la séquence B - ligne Q, délivrance d'une signature SI.
Cette séquence B, obtenue pour un défaut au niveau de la fonction Fl, de même que pour la séquence A, est répétitive, sa fin marque l'arrêt de la fenêtre de mesure et détermine la délivrance d'une signature S1 uniquement obtenue pour cette séquence B.
Durant cette séquence B, les tests des fonctions F2, F3, ligne
F, G, ne sont pas exécutés, ni la routine de fin de test général, ligne
L.
F, G, ne sont pas exécutés, ni la routine de fin de test général, ligne
L.
Un troisième cas présenté par le diagramme de la figure 4 est celui pour lequel existe un défaut au niveau de la fonction F2.
à l'instant to : ligne C, une transition positive de la sortie W commande le départ de la fenêtre de mesure - ligne D, départ de Sa fenêtre de mesure - ligne E, début du test de la fonction Fl - ligne
R, début d'une séquence C.
R, début d'une séquence C.
à l'instant tl: ligne E, fin du test de la fonction F1 réalise durant un temps T1 - ligne H, pas de défaut rencontré - ligne F, début du test de la fonction F2.
à l'instant txl : ligne H, détection d'un défaut, mémorisé par le microprocesseur 2.
à l'instant t2 : ligne C: transition négative de la sortie 20, commandant l'arrêt de la fenêtre de mesure - ligne D, arrêt de la fenêtre de mesure - ligne F, fin du test de la fonction S réalisé durant un temps T2 -- ligne H, effacement de la mémoire "défaut" ligne R, fin de la séquence c - ligne U, délivrance d'une signature S2.
Cette séquence c, obtenue pour un défaut au niveau de la fonction F2, de même que les séquences A et B est répétitive , sa fin marque l'arrêt de la fenêtre de mesure, et détermine la délivrance d'une signature S2, uniquement obtenue pour cette séquence B. Durant la séquence B, le test de la fonction F3 (G) n'est pas exécuté ni la routine de fin de test général (L).
Un quatrième et dernier cas, présenté sur le diagramme de la figure 5 concerne un défaut au niveau de la fonction F3.
à l'instant to : ligne C, une transition positive de la sortie 20, commandant le départ de la fenêtre de mesure - ligne D, départ de la fenêtre de mesure - ligne E, début du test de la fonction F1 -ligne
V, début d'une séquence D.
V, début d'une séquence D.
à l'instant tri : ligne E, fin du test de la fonction Fl réalisé durant le temps T1 - ligne H, pas de défaut rencontré - ligne F, début du test de la fonction F2.
à l'instant t2 ligne F, fin du test de la fonction F2 réalisé durant un temps T2 - ligne H, pas de défaut rencontré - ligne- G, début du test de la fonction F3.
à l'instant tx2 : ligne H, détection d'un défaut mémorisé par le microprocesseur 2.
à l'instant t3 : ligne C, transition négative de la sortie 20, commandant l'arrêt de la fenêtre -de mesure - ligne P, arrêt de-la fenêtre de mesure - ligne G, fin du test de la fonction F3 réalisé durant un temps T3 - ligne H, effacement de la mémoire "défaut" - ligne V, fin de la séquence D - ligne W, délivrance d'une signature
S3.
S3.
Cette séquence D, obtenue pour un défaut au niveau de la fonction F3, de même que pour les séquences A, B et C, est répétitive ; sa fin marque l'arrêt de la fenêtre de mesure, et détermine la délivrance d'une signature S3, uniquement obtenue pour cette séquence D. Durant la séquence D, seule la routine de fin de test (ligne C) n'est pas exécutée, marquant la différence avec la séquence A.
Dans l'exemple non limitatif de la description, cette seconde phase du procédé, offre la possibilité d'obtenir quatre signatures SO, S1, S2, S3.
Celles-ci sont connues à l'avance grace à un apprentissage obtenu sur un ensemble 1 bon, dans les mêmes conditions de fonctionnement que celle de la phase 2, en réalisant des simulations de défaut.
La signature Si est apprise en simulant un défaut au niveau de la fonction Fl, la signature S2 en simulant un défaut au niveau de la fonction F2, la signature S3 est apprise en simulant un défaut au niveau de la fonction F3 ; la signature S0 étant elle apprise sans simulation de défaut.
La figure 6 montre à titre d'exemple, un répertoire 22 dans lequel les signatures SO, S1, S2, 53, constituent une seconde liste 23.
La signature S0 est accolée à un espace 35, indiquant sa signification, qui dans l'exemple de la description est "ensemble bon".
La signature SI, est accolée à un espace 24, indiquant sa signification, qui dans l'exemple de la description, est "défaut Fil1, ; un espace 25 est destiné à l'indication du circuit concerné : 3 ROM.
De même pour les signatures- S2 et S3, pour lesquelles un espace 26 indique défaut F2", un espace 27 indique: "4, RAM" un espace 28 indique: DEFAUT F3, et un espace 29 indique: 5.E/S.
A un niveau inférieur à la signature S1, un emplacement 32 est destiné à recevoir: une liste (non représentée) de noeuds contenus dans la fonction F1, chacun de ces - noeuds etantaccolé à une signature Sn (non représentée).
Ii en est de même pour l'emplacement 33, situé sous la signature S2, relatif a une liste des noeuds de la fonction F2, et pour l'emplacement 34, relatif à une liste des noeuds de la fonction F3.
Les signatures Sn sont obtenues par apprentissage de signature. Ce troisième apprentissage est effectué dans des conditions de fonctionnement différente du second apprentissage de signature, uniquement en ce qui concerne la connexion de la sonde de l'analyseur:
- un ensemble 1 bon étant soumis aux activations du microprocesseur 2 ainsi que précédemment, la sonde de données est connectée successivement après prise de la signature Sn correspondante, à chacun des noeuds ou sorties des circuits 3 ROM, 4 RAM, 5E/S, assurant les fonctions F1 à F3.
- un ensemble 1 bon étant soumis aux activations du microprocesseur 2 ainsi que précédemment, la sonde de données est connectée successivement après prise de la signature Sn correspondante, à chacun des noeuds ou sorties des circuits 3 ROM, 4 RAM, 5E/S, assurant les fonctions F1 à F3.
Les signatures Sn ainsi obtenues constituent 3 groupes GI, G2,-
G3, (non représentés), correspondant chacun aux noeuds d'une fonction F1 à F3.
G3, (non représentés), correspondant chacun aux noeuds d'une fonction F1 à F3.
La figure 6 montre également des emplacements 29, 30, 31 destinés chacun à contenir un algorithme de dépannage (non représenté) concernant respectivement les fonctions FI, F2, F3.
L'opérateur dispose ainsi d'un répertoire 22 comportant une seconde liste 23, dans laquelle
- une signature S0 indique un bon fonctionnement
- une signature S1 indique un défaut au niveau de la fonction
Fl et sert d'entête à un premier groupe G1 de signature Sn, correspondant chacune à un noeud repéré, et indiquant chacune un bon fonctionnement de ce noeud.
- une signature S0 indique un bon fonctionnement
- une signature S1 indique un défaut au niveau de la fonction
Fl et sert d'entête à un premier groupe G1 de signature Sn, correspondant chacune à un noeud repéré, et indiquant chacune un bon fonctionnement de ce noeud.
- une signature S2 indique un défaut au niveau de la fonction
F2 et sert d'entête à un second groupe G2 de signature SN relatives aux noeuds de la fonction F2.
F2 et sert d'entête à un second groupe G2 de signature SN relatives aux noeuds de la fonction F2.
- une signature S3, indique un défaut au niveau de la fonction
F3, et sert d'entête à un troisième groupe G3 de signatures Sn relatives aux noeuds de la fonction F3.
F3, et sert d'entête à un troisième groupe G3 de signatures Sn relatives aux noeuds de la fonction F3.
Ainsi dans une troisième phase du procédé, l'opérateur ayant dans la seconde phase obtenu une signature SO, retrouve celle-ci dans le repertoire où elle lui indique un bon fonctionnement.
S'il obtient une signature SI, le répertoire lui indique:
- fonction FI en défaut
- et lui indique également les points ou noeuds ou il doit effectuer une prise de signature.
- fonction FI en défaut
- et lui indique également les points ou noeuds ou il doit effectuer une prise de signature.
Il place alors la sonde de l'analyseur sur les points ou noeuds repérés vis à vis du premier groupe G1 de signatures, et recueille les signatures qu'il compare avec celles de ce premier groupe. Le point ou noeud pour lesquel existe une différence entre ces signatures représente la fonction élémentaire en défaut.
La recherche de la panne précise devient à ce niveau, du travail courant, qui est également facilité par un algorithme de dépannage 29 particulier à la fonction F1 en défaut.
Le défaut étant réparé, l'opérateur replace la sonde de l'analyseur au Vcc (14) afin d'obtenir une signature S0 à S3, de manière à contrôler son dépannage et tester les autres fonctions F2 et F3, également.
Si l'une de ces fonctions est également en défaut, il procéde de même que pour la fonction Fl, jusqu'à obtenir une signature SO.
Ainsi un procédé de test conforme à l'invention, permet la localisation rapide et aisée d'une fonction FI, F2, F3,...FN en défaut sur un ensemble l électronique.
Ce résultat est obtenu grace notamment:
- à la mise en mémoire d'un premier défaut rencontré au cours d'un test de fonction ; ceci permet la poursuite et l'achevement de ce test, afin de réaliser selon la fonction Fl, F2, F3,...FN en défaut, quelque soit ce défaut, une séquence uniquement B, pour la fonction Fl, C pour la fonction F2, D pour la fonction F3, X pour la fonction
FN, en défaut. La fin d'une séquence donnant lieu à une signature unique, Si pour la séquence B, S2 pour la séquence C, S3 pour la séquence D, SN pour la séquence X.
- à la mise en mémoire d'un premier défaut rencontré au cours d'un test de fonction ; ceci permet la poursuite et l'achevement de ce test, afin de réaliser selon la fonction Fl, F2, F3,...FN en défaut, quelque soit ce défaut, une séquence uniquement B, pour la fonction Fl, C pour la fonction F2, D pour la fonction F3, X pour la fonction
FN, en défaut. La fin d'une séquence donnant lieu à une signature unique, Si pour la séquence B, S2 pour la séquence C, S3 pour la séquence D, SN pour la séquence X.
- à l'apprentissage de signature par simulation de défaut, qui permet une efficacité accrue des tests
Un tel procédé permet également la localisation d'une fonction élémentaire ou noeud en défaut grace au signatures Si, S2 > S3 servant chacune d'entête à des noeuds reperés et à un groupe G1,
G2, G3 de signatures Sn, correspondant à ces noeuds.
Un tel procédé permet également la localisation d'une fonction élémentaire ou noeud en défaut grace au signatures Si, S2 > S3 servant chacune d'entête à des noeuds reperés et à un groupe G1,
G2, G3 de signatures Sn, correspondant à ces noeuds.
Un tel procédé, permettant de guider en permanence, de manière simple l'opérateur dans l'accomplissement de sa tache, est applicable à tout ensemble, ou sous ensemble électrornque, comportant ou non un microprocesseur; le microprocesseur étant dans ce cas extérieur à l'ensemble à tester, auquel il est relié afin de le soumettre aux activations et tests ainsi que précédemment décrit.
Claims (8)
1. Procédé de test et de localisation de défaut sur un ensemble (1) électronique par analyse de signature, l'ensemble (1) assurant diverses fonctions Fl, F2, F3,...FN, au moyen d'un répertoire (22) comportant une première liste de signatures destinée à une première phase du procédé, dans laquelle l'ensemble (1) fonctionne en mode libre, caractérisé en ce qu'il comporte en outre une seconde phase dans laquelle, par les instructions d'un logiciel de test, chacune des fonctions Fl, F2, F3...FN sont activées et testées durant un temps (T1, T2, T3,...TN) propre à chaque fonction dans des séquences A, B,
C, D,..#X répétitives, la fin du test d'une fonction sous défaut conduisant au test d'une fonction suivante jusqu'à la rencontre d'un défaut, celui-ci étant mis en mémoire et le test de la fonction en défaut poursuivi jusqu'à sa fin, afin de réaliser des séquences, uniquement B pour une fonction F1 en défaut, C pour une fonction
F2 en défaut, D pour une fonction F3 en défaut, X pour une fonctio#n
FN en défaut, quelque soit ce défaut, donnant lieu à la délivrance d'une signature Si pour une séquence B, S2 pour une séquence C, S3 pour une séquence D, SN pour une séquence X.
2. Procédé selon la revendication 1, caractérisé en ce que le temps (T1, T2, T3) de test d'une fonction F1 F2, F3 comportant un défaut, est constant quels que soient la nature et le niveau de ce défaut dans cette fonction.
3. Procédé selon l'une ies revendications précédentes, caractérisé en ce que l'absence de défaut rencontré dans les tests des fonctions (F1 à F3) conduit à une séquence A donnant lieu à une signature SO.
4. Procédé selon les revendications 1 et 3 caractérisé en ce que les signatures 50 à S3 obtenues dans la seconde phasé sont connues par avance, par un apprentissage de signature réalisé par simulation de défaut sur un ensemble (1) bon, au niveau des fonctions F1 àF3.
5. Procédé selon l'une des revendications- précédentes, caractérisé en ce que les signatures SO à S3 obtenues par simulation de défaut, constituent une seconde liste (23) du repertoire (22).
6. Procédé selon la revendication 5, caractérisé en ce que les signatures (S1 à S3) de la seconde liste (23) constituent chacune l'entête d'un groupe (G1 à G3) de signatures Sn correspondant à chacun des noeuds repérés d'une fonction (F1 à f3).
7. Procédé selon l'une des revendications 5 ou 6càracterisé en ce qu'il comporte en outre une troisième phase dans laquelle un opérateur compare la signature SO à S3 obtenue dans la seconde phase, à celles de la seconde liste (23), afin de déterminer celle des fonctions F1 à F3 qui est en défaut, ou Si l'ensemble (1) est bon.
#8. Procédé selon la revendication 6 caractérisé en ce qu'il comporte en outre une quatrième phase dans laquelle un opérateur localise un noeud en défaut, en comparant la signature qu'il y a recueillie à la signature Sn correspondante.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8118790A FR2514167A1 (fr) | 1981-10-06 | 1981-10-06 | Procede de test et de localisation de defaut sur un ensemble electronique par analyse de signature |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8118790A FR2514167A1 (fr) | 1981-10-06 | 1981-10-06 | Procede de test et de localisation de defaut sur un ensemble electronique par analyse de signature |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2514167A1 true FR2514167A1 (fr) | 1983-04-08 |
| FR2514167B1 FR2514167B1 (fr) | 1983-12-09 |
Family
ID=9262791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8118790A Granted FR2514167A1 (fr) | 1981-10-06 | 1981-10-06 | Procede de test et de localisation de defaut sur un ensemble electronique par analyse de signature |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2514167A1 (fr) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4192451A (en) * | 1978-05-30 | 1980-03-11 | Tektronix, Inc. | Digital diagnostic system employing signature analysis |
-
1981
- 1981-10-06 FR FR8118790A patent/FR2514167A1/fr active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4192451A (en) * | 1978-05-30 | 1980-03-11 | Tektronix, Inc. | Digital diagnostic system employing signature analysis |
Non-Patent Citations (1)
| Title |
|---|
| EXBK/78 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2514167B1 (fr) | 1983-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090089636A1 (en) | Method and Apparatus for Logic Built In Self Test (LBIST) Fault Detection in Multi-Core Processors | |
| FR2585476A1 (fr) | Dispositif et procede de localisation de defauts pour l'essai de plaquettes de circuit | |
| US6324665B1 (en) | Event based fault diagnosis | |
| US5260649A (en) | Powered testing of mixed conventional/boundary-scan logic | |
| EP0222392A2 (fr) | Méthode de génération de test | |
| US6763482B2 (en) | Printer diagnostics method | |
| US7265556B2 (en) | System and method for adaptable testing of backplane interconnections and a test tool incorporating the same | |
| FR2798472A1 (fr) | Procede de localisation d'elements defectueux dans un circuit integre | |
| JP2680259B2 (ja) | 自動開放検出方法 | |
| FR2573887A1 (fr) | Procede de generation de configurations de test pour dispositifs a reseaux logiques | |
| FR2514167A1 (fr) | Procede de test et de localisation de defaut sur un ensemble electronique par analyse de signature | |
| Liu et al. | Failing vector identification based on overlapping intervals of test vectors in a scan-BIST environment | |
| CN112286798A (zh) | 一种可模拟真实用户场景的全链路压测系统及方法 | |
| CH659721A5 (fr) | Appareil pour l'examen d'un circuit d'interconnexion interne entre n bornes d'un reseau electrique et utilisation de cet appareil. | |
| US4527272A (en) | Signature analysis using random probing and signature memory | |
| Liu et al. | An interval-based diagnosis scheme for identifying failing vectors in a scan-BIST environment | |
| US7559002B2 (en) | Multi-thread parallel segment scan simulation of chip element performance | |
| EP1202178A2 (fr) | Diagnostics de système d'ordinateur basés sur la connaissance | |
| EP0408425B1 (fr) | Dispositif de test d'un réseau de composants notamment un circuit électronique | |
| WO1998054587A1 (fr) | Procede et dispositif de test pour equipements electroniques | |
| FR2870955A1 (fr) | Debogueur d'un circuit electronique fabrique a partir d'un programme en langage de description de materiel | |
| CN107167675A (zh) | 一种CANBus终端的老化测试方法及装置 | |
| EP1134661B1 (fr) | Procédé d'analyse d'un logiciel de test de composants électroniques | |
| Ryan | Compressed and dynamic fault dictionaries for fault isolation | |
| FR2800169A1 (fr) | Procede et dispositif d'analyse de defauts dans des circuits logiques numeriques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |