FR2513460A1 - Circuit et procede d'extraction d'horloge pour recepteur de modem - Google Patents
Circuit et procede d'extraction d'horloge pour recepteur de modem Download PDFInfo
- Publication number
- FR2513460A1 FR2513460A1 FR8215794A FR8215794A FR2513460A1 FR 2513460 A1 FR2513460 A1 FR 2513460A1 FR 8215794 A FR8215794 A FR 8215794A FR 8215794 A FR8215794 A FR 8215794A FR 2513460 A1 FR2513460 A1 FR 2513460A1
- Authority
- FR
- France
- Prior art keywords
- filter
- clock
- circuit
- signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
L'INVENTION CONCERNE UN CIRCUIT D'EXTRACTION D'HORLOGE DESTINE A UN RECEPTEUR DE MODEM. CE CIRCUIT COMPREND UN PREMIER FILTRE 23 PRODUISANT UNE REPONSE D'AMPLITUDE PERIODIQUE, RECEVANT LE SIGNAL D'ENTREE DU MODEM ET DELIVRANT DES SIGNAUX DE SORTIE SUCCESSIFS, UN CIRCUIT 25 DESTINE A ELEVER AU CARRE CHAQUE SIGNAL DE SORTIE DU FILTRE 23 POUR PRODUIRE UN SIGNAL DE CORRECTION CONVENANT A UN BLOCAGE DE PHASE, ET UN SECOND FILTRE 27 DESTINE A FILTRER LES SIGNAUX DE SORTIE DU CIRCUIT D'ELEVATION AU CARRE 25. DOMAINE D'APPLICATION: REPRISE DE LA SYNCHRONISATION DE MODEMS.
Description
L'invention concerne les modems, et plus particu-
lièrement des circuits de reprise de synchronisation uti-
lisés dans le récepteur de tels modems L'invention con-
cerne plus particulièrement des circuits de reprise de synchronisation du type dit a enveloppe.
La dérivation de la synchronisation dans un récep-
teur de modem est évidemment une fonction critique, et le développement d'un signal de précision particulière en ce qui concerne le synchronisme avec la synchronisation de l'émetteur est très souhaitable De plus, dans les modems
actuels basés sur les microprocesseurs, il est très sou-
haitable de réaliser un schéma de reprise de synchronisation
qui minimise le nombre d'opérations demandées au micropro-
cesseur.
L'invention a donc pour objet un dispositif perfec-
tionné de reprise de synchronisation destiné à un modem.
L'invention a plus particulièrement pour objet un
circuit d'extraction d'horloge produisant un signal d'er-
reur de synchronisation dans-un tel dispositif de reprise
de synchronisation.
L'invention a encore pour objet un dispositif de ce
type conçu pour être réalisé sous une forme numérique, pro-
duisant une synchronisation précise avec un nombre réduit
d'opérations de microprocesseurs.
Ces objets, ainsi que d'autres objets, sont obtenus,
conformément à l'invention, au moyen d'un circuit d'extrac-
tion d'horloge utilisant un filtre à l'entrée d'un récep-
teur de modem, ce filtre ayant une caractéristique pério-
dique Le filtre périodique transmet des signaux d'entrée à un circuit conformateur Ce dernier transmet des signaux de sortie à un filtre d'échantillonnage dont le signal de
sortie est filtré pour donner le signal d'erreur demandé.
Ce signal est appliqué à l'entrée d'un générateur de syn-
chronisation à blocage de phase qui produit des signaux
d'horloge à une fréquence d'échantillonnage et de symbole.
L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemple nullement limitatif et sur lesquels:
la figure 1 est un schéma simplifié d'une forme pré-
férée de réalisation du dispositif de reprise de synchroni-
sation;
la figure 2 est un schéma du circuit extracteur d'hor-
loge de la figure 1; la figure 3 est un graphique donnant l'amplitude en fonction de la fréquence d'une caractéristique de la forme préférée de réalisation de l'invention; la figure 4 montre une caractéristique généralisée
de filtre convenant à une utilisation dans la forme pré-
férée de réalisation de l'invention; et la figure 5 est un organigramme illustrant la mise
en oeuvre du microprocesseur de la forme préférée de réa-
lisation de l'invention, Le dispositif de reprise de synchronisation de la forme préférée de réalisation selon l'invention est montré
sur la figure 1 Le circuit comprend un circuit d'extrac-
tion d'horloge il et un générateur 13 de synchronisation.
La disposition mutuelle préférée de ces éléments 11 et 13 dans un récepteur de modem est indiquée sur la figure 1 Le circuit d'extraction d'horloge reçoit le signal d'entrée du modem à la suite d'un convertisseur
numérique/analogique 16 qui échantillonne le signal d'en-
trée 15 La porte d'échantillonnage peut être précédée d'un filtre antipseudonyme et d'un circuit de commande
automatique de gain (non représenté) La sortie de l'échan-
tillonneur 15 est appliquée à un filtre 19 du type numé-
rique La sortie du filtre 19 est appliquée à une entrée d'un autre dispositif 21 de détection qui peut comporter un égaliseur sélectif Comme représenté, le générateur 13 de synchronisation applique une impulsion d'horloge à la fréquence d'échantillonnage au convertisseur 15 et une impulsion d'horloge à la fréquence de symbole utilisée pour délivrer les signaux de sortie des filtres 19 et
ailleurs dans le circuit pour le fonctionnement en syn-
chronisme du récepteur La fréquence d'horloge d'échan-
tillonnage est généralement supérieure à la fréquence d'horloge de symbole, ces fréquences pouvant être, par Eèmple, de 9600 Hz et 1600 Hzrespectivement Sur la figure 1, les signaux d'horloge d'échantillonnage sont indiqués
en SHE, les signaux d'erreur d'horloge en FEH et les si-
gnaux d'horloge de bande en SHB.
La figure 2 représente en détail le circuit d'extrac- tion d'horloge de la figure 1 Ce circuit comprend un filtre limiteur d'énergie 23, un circuit 25 de mise au carre, un filtre d'échantillonnage 27 et un filtre passe bas 29 Le filtre limiteur d'énergie 23 est d'un type connu comme filtre périodique Il est représenté comme comprenant un élément 31 à retard de 24 échantillons et un additionneur 33 Ceci convient particulièrement à un système à 1600 baudsiporteuse 1800, cosinus élevé de 50 % En cours de
fonctionnement, un échantillon retardé de 24 durées d'échan-
tillonnage par l'élément 31 à retard est soustrait de l'échantillon en cours à chaque intervalle de symbole Le signal de sortie de l'additionneur 33 résultant de cette
soustraction est élevé au carré par le circuit 25 et appli-
qué à l'entrée 35 du filtre 27 d'échantillonnage Il con-
vient de noter que le retard affectant la traversée du circuit extracteur d'horloge il doit être égal au retard affectant la traversée du filtre 19 en un nombre entier de cycles. Le filtre 27 d'échantillonnage est représenté comme comprenant plusieurs éléments à retard établissant chacun
un retard 1/T secondes, T étant l'intervalle de symbole.
Certains des échantillons configurés retardés Do, D 2
2 2 2 2 1
D 2 D 4, D 5 et D 6 sont additionnés avec des polarités 1, -1, -1, + 1, + 1 et -1 par un additionneur 37 Cette somme est calculée pour chaque symbole Le signal de sortie de l'additionneur 37, échantillonné à la fréquence de symbole, est transmis par le filtre passe-bas 27 Le signal de
sortie du filtre 27 d'échantillonnage est un signal d'er-
reur qui peut être utilisé pour régler une boucle à blo-
cage de phase commandant la génération des impulsions
d'horloge d'échantillonnage et de symbole.
La figure 3 montre le mode opératoire du filtre périodique 23 Cette illustration s'applique en particulier
2 13460
à une dérivation d'horloge de 1600 Hz,par exemple pour un modem à 4800 bits par seconde, avec une porteuse centrée sur 1800 Hz et une "élimination de cosinus élevé à 50 % Le
circuit de la figure 2 est également particulièrement adap-
té à une utilisation dans un tel modem.
Il est connu que dans un tel modem, la ligne d'hor-
loge est donnée par: CLK(wo) = X(w)X*(W-wo)dw o X(w) est la transformée de Fourier (Spectre) du signal d'entrée du circuit d'élévation au carré L L'* représente
une conjugaison complexe 7 et w O = 2 pi FREQ HORL.
Si l'on néglige les effets de distorsion d'amplitude dans le milieu de transmission, le spectre d'élimination à cosinus élevé de 50 % X( 2 pi f) à l'entrée du récepteur sera: 0 f < 600 co(f-1400-) cos(f 16-00) 1400 > f > 600 IX( 2 Âf)l = 1 2200 > f > 1400 À 2200-f, cos(w 1-60 of) 3000 > f > 2200 0 f > 3000 Ainsi qu'il est connu de l'homme de l'art, les régions voisines de 2600 Hz (f H) et de 1000 Hz (f L) contribuent à l'énergie d'horloge indépendamment de la configuration des données Il est également connu qu'une distorsion de phase peut être nuisible à des fréquences s'écartant d'environ Hz de f H et f L' Enfin, on sait également qu'il est souhaitable de limiter l'énergie à la moitié de la fréquence
d'horloge Le filtre périodique de la forme préférée de réa-
lisation présente l'avantage souhaitable d'établir une trans-
mission nulle à 200 Hz de chaque côté de f H et f L comme 3460 montré sur la figure 3, et de produire un signal nul à la
moitié de la fréquence d'horloge Bien qu'un filtre pério-
dique soit utilisé dans la forme préférée de réalisation, tout filtre présentant une caractéristique analogue à celle du filtre périodique autour de f H et f L peut être utilisé. Ainsi, une forme arbitraire telle que celle montrée sur la
figure 4 peut suffire.
La courbe 47 de la figure 3 montre le résultat du
calcul du produit point par point de X( 2stf) et X( 2 ef W 0).
L'amplitude du produit résultant est donn& par A(f) = cos ( 2 %f-2600) ( 2 t 1600 dans la région de 2200 >f > 3000 Hz, après normalisation de
la valeur maximale à l'unité.
La courbe 43 de la figure 3 montre le produit de la réponse en amplitude du filtre 23, lui-même étant déplacé
par la fréquence d'horloge Etant donné que sur cette re-
présentation, la fréquence d'horloge est un multiple de la fréquence du filtre 23, le résultat est sin 2 ( 20 f) (après
normalisation de la valeur maximale à l'unité).
La courbe 45 de la figure 3 montre l'effet du filtre 23 sur la participation a l'énergie d'horloge Le résultat du passage de x(t) à travers le filtre 23 avant l'élévation au carré a pour résultat un autre produit point par point A'(f): A' (f) = sin 2 ( 2 f) cos ( 2 (f-2600)) s 400-)os(r 1600 La figure 5 représente un organigramme pour la mise
en oeuvre du circuit d'extraction d'horloge dans un micro-
processeur Les fonctions du microprocesseur indiquées ci-après sont bien connues de l'homme de l'art et ne seront
donc pas décrites plus en détail.
L'organigramme de la figure 5 est exécuté une fois par symbole Une mémoire désignée "W" mémorise les 32
échantillons les plus récents délivrés par l'échantillon-
neur 15, à une fréquence de 9600 échantillons par seconde,
par exemple Wn est l'échantillon le plus récent reçu Par con-
séquent, un premier index IR 1 est placé pour pointer vers n' tandis qu'un second index IR est placé pour pointer vers W.n-24 Un compteur K est réglé à une valeur égale à O On arrive ensuite à une boucle o Dk = Wn Wn-24 est calculé et mémorisé Après calcul d'une valeur Dk, les index IR 1 et IR 2 sont décrémentés chacun d'une unité de manière que les
valeurs correctes W soient extraites de la mémoire d'échan-
tillon, au cours de l'itération suivante de la boucle Le O compteur K = K + 1 est incrémenté pour suivre l'itération en cours Ensuite, on procède à un test pour s'assurer du
fait que 6 Dk ont été calculés et mémorisés dans des posi-
tions indiquées Dot D 1, D 2, D 3, D 4, D 5 Si tel n'est pas le cas, le Dk suivant est calculé, par exemple Dk = Wn
wn-25 Après le calcul et la mémorisation de 6 Dk, l'équa-
tion d'erreur d'horloge indiquée dans le bloc lo O est cal-
culée Enfin, D O est préservé dans la position de la mémoire pour D 6, car cette valeur sera utilisée comme D 6 au cours du symbole suivant, lorsque l'organigramme de la figure 5 se répétera pour calculer une autre valeur de correction
d'erreur d'horloge La simplicité et la vitesse de ce pro-
gramme pour générer un signal d'erreur d'horloge apparaissent
sur la figure 5 et ressortent de la description précédente.
L'organigramme de la figure 5, décrit ci-dessus, illustre une application particulière du circuit de la figure 2 dans un ensemble à microprocesseur Un avantage notable de l'invention est qu'il suffit d'effectuer les calculs à la fréquence du débit de bauds, ce qui préserve un temps
précieux de travail du microprocesseur.
Il va de soi que de nombreuses modifications peuvent être apportées au circuit décrit et représenté sans sortir
du cadre de l'invention.
Claims (3)
1 Circuit d'extraction d'horloge pour récepteur de modem, caractérisé en ce qu'il comporte un premier filtre ( 23) produisant une réponse d'amplitude périodique, recevant le signal d'entrée du modem et produisant des signaux de sortie successifs, et une circuit ( 25) d'élévation au carré
destiné à élever au carré chaque signal de sortie du fil-
tre pour produire un signal de correction convenant à un blocage de phase d'une horloge à fréquence de symbole, afin qu'une boucle à blocage de phase, placée en aval,
soit corrigée à la fréquence d'échantillonnage -
2 Circuit selon la revendication 1, caractérisé en ce qu'il comporte en outre un second filtre( 27)destiné-à
filtrer les signaux de sortie élevés au carré par le cir-
cuit d'élévation au carré pour produire un signal d'erreur d'horloge à une fréquence de symbole, afin qu'une boucle
à blocage de phase, placée en aval, soit corrigée à la fré-
quence de symbole.
3 Procédé d'extraction d'horloge, caractérisé en ce qu'il consiste à mémoriser plusieurs échantillons d'un signal d'entrée, à calculer plusieurs quantités comme
différence d'échantillons respectifs espacés d'un inter-
valle fixe, à élever au carré chacune desdites quantités,
à former une erreur d'horloge égale à la somme de quanti-
tés élevées au carré et sélectionnées et à utiliser ladite
erreur d'horloge pour générer un signal d'horloge.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/304,044 US4455665A (en) | 1981-09-21 | 1981-09-21 | Data modem clock extraction circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2513460A1 true FR2513460A1 (fr) | 1983-03-25 |
| FR2513460B1 FR2513460B1 (fr) | 1986-04-11 |
Family
ID=23174801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8215794A Expired FR2513460B1 (fr) | 1981-09-21 | 1982-09-20 | Circuit et procede d'extraction d'horloge pour recepteur de modem |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US4455665A (fr) |
| JP (1) | JPS58501491A (fr) |
| KR (1) | KR880001166B1 (fr) |
| AR (1) | AR230135A1 (fr) |
| AU (1) | AU8958482A (fr) |
| BE (1) | BE894459A (fr) |
| CA (1) | CA1196992A (fr) |
| DE (1) | DE3249021T1 (fr) |
| FR (1) | FR2513460B1 (fr) |
| GB (1) | GB2122850B (fr) |
| IT (1) | IT1212667B (fr) |
| NZ (1) | NZ201807A (fr) |
| WO (1) | WO1983001165A1 (fr) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4701874A (en) * | 1983-04-06 | 1987-10-20 | Nec Corporation | Digital signal processing apparatus |
| US4797898A (en) * | 1986-11-21 | 1989-01-10 | Racal Data Communications Inc. | Method and apparatus for equalization of data transmission system |
| US4862484A (en) * | 1988-01-21 | 1989-08-29 | Harris Corporation | Apparatus for clock recovery from digital data |
| US4853944A (en) * | 1988-03-10 | 1989-08-01 | Allied-Signal Inc. | Digital AM/FM/φM demodulator |
| CA1311033C (fr) * | 1988-03-19 | 1992-12-01 | Shinji Ohta | Circuit pour extraire un signal d'horloge precis d'un signal recu |
| US4943974A (en) * | 1988-10-21 | 1990-07-24 | Geostar Corporation | Detection of burst signal transmissions |
| US5031173A (en) * | 1989-08-15 | 1991-07-09 | Unisys Corporation | Decoder for added asynchronous bit sequences |
| US5793821A (en) * | 1995-06-07 | 1998-08-11 | 3Com Corporation | Timing Recovery using group delay compensation |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1550432A (fr) * | 1967-11-08 | 1968-12-20 | ||
| US3745257A (en) * | 1970-05-23 | 1973-07-10 | Fujitsu Ltd | Pcm regenerative repeater |
| US4070588A (en) * | 1975-11-10 | 1978-01-24 | Northern Electric Company Limited | Limiter circuit for timing recovery in a high speed digital repeater |
| EP0026064A1 (fr) * | 1979-09-19 | 1981-04-01 | Plessey Overseas Limited | Dispositif de récupération de signaux d'horloge pour modulateurs-démodulateurs |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL267712A (fr) * | 1960-08-15 | |||
| US3393308A (en) * | 1963-07-12 | 1968-07-16 | Bendix Corp | Electronic function generator |
| US3524023A (en) * | 1966-07-14 | 1970-08-11 | Milgo Electronic Corp | Band limited telephone line data communication system |
| US3921075A (en) * | 1973-01-29 | 1975-11-18 | Adar Inc | Radio teletype detector circuit |
| US4203070A (en) * | 1978-08-08 | 1980-05-13 | The Charles Stark Draper Laboratory, Inc. | Pseudo-random-number code detection and tracking system |
| US4190896A (en) * | 1978-09-05 | 1980-02-26 | Bell Telephone Laboratories, Incorporated | Circuits having substantially parabolic output versus linear input characteristics |
| DE2854039C2 (de) * | 1978-12-12 | 1984-07-12 | Heinrich-Hertz-Institut für Nachrichtentechnik Berlin GmbH, 1000 Berlin | Verfahren und Phasenregelkreis zum Synchronisieren eines Ausgangssignals mit einem Eingangssignal unregelmäßiger und/oder stark ausgedünnter Flankendichte |
| US4344176A (en) * | 1980-04-03 | 1982-08-10 | Codex Corporation | Time recovery circuitry in a modem receiver |
-
1981
- 1981-09-21 US US06/304,044 patent/US4455665A/en not_active Expired - Lifetime
-
1982
- 1982-09-03 NZ NZ201807A patent/NZ201807A/en unknown
- 1982-09-17 AU AU89584/82A patent/AU8958482A/en not_active Abandoned
- 1982-09-17 WO PCT/US1982/001261 patent/WO1983001165A1/fr active Application Filing
- 1982-09-17 DE DE823249021T patent/DE3249021T1/de active Granted
- 1982-09-17 GB GB08312019A patent/GB2122850B/en not_active Expired
- 1982-09-17 JP JP57502972A patent/JPS58501491A/ja active Granted
- 1982-09-20 FR FR8215794A patent/FR2513460B1/fr not_active Expired
- 1982-09-20 CA CA000411771A patent/CA1196992A/fr not_active Expired
- 1982-09-20 IT IT8268116A patent/IT1212667B/it active
- 1982-09-21 KR KR8204269A patent/KR880001166B1/ko active
- 1982-09-21 BE BE0/209068A patent/BE894459A/fr unknown
- 1982-09-21 AR AR290718A patent/AR230135A1/es active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1550432A (fr) * | 1967-11-08 | 1968-12-20 | ||
| US3745257A (en) * | 1970-05-23 | 1973-07-10 | Fujitsu Ltd | Pcm regenerative repeater |
| US4070588A (en) * | 1975-11-10 | 1978-01-24 | Northern Electric Company Limited | Limiter circuit for timing recovery in a high speed digital repeater |
| EP0026064A1 (fr) * | 1979-09-19 | 1981-04-01 | Plessey Overseas Limited | Dispositif de récupération de signaux d'horloge pour modulateurs-démodulateurs |
Also Published As
| Publication number | Publication date |
|---|---|
| AU8958482A (en) | 1983-04-08 |
| GB8312019D0 (en) | 1983-06-08 |
| KR880001166B1 (ko) | 1988-07-02 |
| AR230135A1 (es) | 1984-02-29 |
| FR2513460B1 (fr) | 1986-04-11 |
| DE3249021C2 (fr) | 1991-04-25 |
| KR840001724A (ko) | 1984-05-16 |
| CA1196992A (fr) | 1985-11-19 |
| WO1983001165A1 (fr) | 1983-03-31 |
| IT8268116A0 (it) | 1982-09-20 |
| US4455665A (en) | 1984-06-19 |
| JPH0434856B2 (fr) | 1992-06-09 |
| DE3249021T1 (de) | 1983-11-17 |
| GB2122850A (en) | 1984-01-18 |
| IT1212667B (it) | 1989-11-30 |
| NZ201807A (en) | 1985-12-13 |
| GB2122850B (en) | 1985-07-31 |
| JPS58501491A (ja) | 1983-09-01 |
| BE894459A (fr) | 1983-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0513313B1 (fr) | Procede de recalage des oscillateurs locaux d'un recepteur et dispositif pour la mise en uvre du procede | |
| EP0013343B1 (fr) | Procédé et dispositif pour détecter une séquence pseudo-aléatoire de changements de phase de 0 degré et 180 degrés de la porteuse dans un récepteur de données | |
| EP0178720A1 (fr) | Dispositif de réception de données numériques comportant un dispositif de récupération adaptative de rythme | |
| FR2558319A1 (fr) | Recepteur de donnees numeriques comportant un circuit de reglage de synchronisation | |
| EP0036084A1 (fr) | Procédé et dispositif pour commander l'ajustement initial de l'horloge d'un récepteur de données synchrone | |
| EP0125722A1 (fr) | Circuit d'égalisation adaptative et de démodulation conjointes | |
| FR2715488A1 (fr) | Procédé et dispositif permettant à un modem de se synchroniser sur un transmetteur de données numériques par voie hertzienne en présence de brouilleurs. | |
| FR2770700A1 (fr) | Dispositif et procede pour synchroniser des oscillateurs dans un systeme de communication de donnees | |
| EP0881804A1 (fr) | Procédé de détermination d'un format d'émission de symboles dans un système de transmission et système | |
| EP0012884B1 (fr) | Procédé et dispositif pour détecter une séquence pseudo-aléatoire de deux symboles dans un récepteur de données utilisant une modulation à double bande latérale-porteuse en quadrature | |
| EP0003943B1 (fr) | Procédé et dispositif pour déterminer la phase initiale de l'horloge dans un récepteur de données synchrone | |
| FR2623352A1 (fr) | ||
| FR2513460A1 (fr) | Circuit et procede d'extraction d'horloge pour recepteur de modem | |
| FR2546001A1 (fr) | Demodulateur de signaux, a enveloppe constante et phase continue, modules angulairement par un train de symboles binaires | |
| FR2736231A1 (fr) | Systeme de communication numerique comportant un recepteur dote d'un dispositif de recuperation de rythme | |
| EP1330091B1 (fr) | Procédé de sélection d'une position d'une fenêtre FFT dans un récepteur COFDM | |
| EP0599722B1 (fr) | Dispositif de récupération du rythme baud dans un récepteur pour modem | |
| CA2206946A1 (fr) | Systeme de detection de la presence d'une onde porteuse d'un signal numerique et recepteur comprenant un tel systeme | |
| EP0080544B1 (fr) | Procédé de réception d'un signal de données en modulation à double bande latérale-porteuses en quadrature | |
| EP0711049A1 (fr) | Procédé de détection de symboles de référence pour récepteur de données numériques | |
| FR2493646A1 (fr) | Dispositif de synchronisation de donnees numeriques | |
| EP0127544B1 (fr) | Annuleur d'écho à filtre numérique adaptatif pour système de transmission | |
| FR2786965A1 (fr) | Procede de recuperation de porteuse de signal | |
| EP0494003B1 (fr) | Un système récepteur pour le traitement de signaux reçus sur des voies de diversité | |
| EP0020236B1 (fr) | Dispositif de synchronisation d'un signal d'horloge et démodulateur de phase différentielle comportant un tel dispositif |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |