FR2487143A1

FR2487143A1 - Boucle de mise a zero automatique a deux bandes passantes pour codeur-decodeur a frequence vocale

Info

Publication number: FR2487143A1
Application number: FR8113890A
Authority: FR
Inventors: Yusuf Aminul Haque; Richard William Blasco
Original assignee: American Microsystems Holding Corp
Current assignee: American Microsystems Holding Corp
Priority date: 1980-07-18
Filing date: 1981-07-16
Publication date: 1982-01-22
Also published as: JPS57501057A; US4350975A; WO1982000391A1; CA1180448A; GB2093294A; SE8107124L

Abstract

L'INVENTION CONCERNE UNE BOUCLE 12 DE MISE A ZERO AUTOMATIQUE POUR ELIMINER LES DECALAGES DANS LA PARTIE DE CONVERTISSEUR D'ANALOGIQUE EN NUMERIQUE D'UN CODEUR-DECODEUR A FREQUENCE VOCALE QUI UTILISE UN TABLEAU DE CONDENSATEURS 44 ET UNE CHAINE LINEAIRE DE RESISTANCES 64. LA BOUCLE COMPORTE UN GENERATEUR DE TENSIONS 88 ET UN SOUS-CIRCUIT 90 A DEUX BANDES PASSANTES COMMANDE PAR UN CIRCUIT DE COMMANDE 84 DE FACON QUE LA BOUCLE FONCTIONNE AVEC UNE CONSTANTE DE TEMPS RELATIVEMENT COURTE PENDANT LA PHASE DE MISE SOUS TENSION DU CODEUR-DECODEUR ET AVEC UNE CONSTANTE DE TEMPS PLUS LONGUE PENDANT LE FONCTIONNEMENT NORMAL.

Description

-1- La présente invention concerne une boucle de

mise à zéro automatique pour un Codeur-Décodeur à fré-

quence vocale.

Dans les systèmes de transmission, on utilise des Codeurs-Décodeurs munis de filtres appropriés pour la transmission et la réception de signaux vocaux. Pour

répondre aux spécifications requises relatives à l'ajus-

tement continu du gain, au bruit de canal au repos et au rapport signal/distorsion, tout décalage en courant continu (présence d'une composante continue) dans la

combinaison filtre-codeur de transmission doit être annu-

lé. Jusqu'à présent, on a utilisé une boucle de mise à zéro automatique pour remplir cette fonction. Cette boucle prend la moyenne à long terme du bit de signe du mot traité et réinjecte la tension résultante dans le circuit en utilisant une contre-réaction pour annuler

tout décalage en courant continu. Dans les Codeurs-

Décodeurs précédemment décrits, on n'a utilisé qu'une

boucle de mise à zéro automatique à une seule bande pas-

sante pour annuler le décalage du codeur. On renverra par exemple à ce sujet, à l'article intitulé "A Two-Chip

PCM CODEC for Per Channel Applications" (Un Codeur-

Décodeur à modulation par impulsions codées à deux micro-

plaquettes pour applications par canaux) de James B. Cecil, Edwin N.W. Chow, John A. Flink et James E. Solomon, publié dans "IEEE International Solid State Circuits Conference" (Conférence internationale sur les circuits à l'état solide de l'Institut des Ingénieurs Electriciens et Electroniciens des EUA), février 1978, pages 176-177. En outre, jusqu'à présent, on a annulé

le décalage lié à l'emploi du filtre dans le Codeur-

Décodeur en utilisant un couplage capacitif entre le filtre et le codeur. Un inconvénient important présenté

par cet agencement réside en ce qu'il nécessite l'em-

ploi d'un condensateur hors microplaquette avec des -2- broches de connexion de sortie plus grandes d'o il résulte que le dispositif résultant est relativement

grand et plus compliqué.

Un autre problème se pose du fait qu'une bou-

cle de mise à zéro automatique est, par définition,

associée à une longue constante de temps et, par consé-

quent, n'est pas immédiatement fonctionnelle après que le Codeur-Décodeur a été mis en service (c'est-à-dire

mis sous tension), ce retard porte atteinte aux perfor-

mances du circuit pendant les quelques secondes qui suivent la mise sous tension. En outre, ce retard crée des problèmes pour l'essai automatique des dispositifs, cas dans lequel le temps d'essai disponible total est de

l'ordre de plusieurs secondes.

Par conséquent, l'un des buts de la présente

invention est de réaliser une boucle de mise à zéro auto-

matique perfectionnée pour un Codeur-Décodeur à fréquen-

ce vocale qui résoud les problèmes précités.

D'autres buts plus spécifiques de l'invention sont de réaliser une boucle de mise à zéro automatique

qui: (1) annule les décalages de la combinaison filtre-

codeur en utilisant un filtre directement couplé à-l'en-

trée du codeur; (2) effectue une acquisition rapide des décalages dans le circuit immédiatement après la mise sous tension; et (3) utilise un boîtier qui comporte un

plus petit nombre de broches que les circuits dans les-

quels le codeur et le filtre sont couplés par un conden-

sateur (le couplage par condensateur exige que la sortie du filtre et l'entrée du codeur soient disponibles à l'extérieur de la microplaquette par l'intermédiaire de

broches du boîtier).

Un autre but de l'invention est de réaliser un circuit de boucle de mise à zéro automatique pour un

Codeur-Décodeur à fréquence vocale qui est particulière-

ment approprié pour être réalisé sous la forme d'un dis-

-3-

positif à circuit intégré.

Conformément aux principes de la présente in-

vention, il est prévu une boucle de mise à zéro automa-

tique en combinaison avec un convertisseur d'analogique en numérique (A/N) de la partie de transmission d'un Codeur-Décodeur utilisant une redistribution de la charge dans un tableau de condensateurs à pondération binaire et une chaîne linéaire de résistances. Dans la partie de transmission, le signal vocal est appliqué à un filtre passe-bas actif à condensateurs commutés par

l'intermédiaire d'un amplificateur opérationnel indépen-

dant qui est nécessaire en tant que filtre réjecteur

ainsi que d'autres composants passifs externes. Le fil-

tre passe-bas est suivi d'un filtre passe-haut qui sert également de circuit d'échantillonnage et de tampon pour le codeur qui effectue la conversion d'analogique en numérique. Le signal de sortie du codeur est fourni par l'intermédiaire d'un interrupteur commandé par signaux

d'horloge et d'un conducteur de connexion de condensa-

teurs à un comparateur, le tableau de condensateurs avec sa chaîne linéaire de résistances étant connecté en

parallèle au conducteur de connexion de condensateurs.

La boucle de mise à zéro automatique est incluse en tant que partie nécessaire du Codeur-Décodeur dans le but

d'annuler tout décalage dans la combinaison codeur-

filtre. On annule les décalages en établissant la moyenne du bit SIGNE du mot traité et en réinjectant

l'information résultante en utilisant une contre-réac-

tion. La constante de temps requise pour obtenir ce ré-

sultat est de l'ordre de plusieurs centaines de milli-

secondes. Jusqu'à présent, cette constante de temps a provoqué une altération des performances du circuit immédiatement après la mise sous tension et a rendu également l'essai automatique des dispositifs difficile

et long.

-4- Dans la présente invention, la boucle de mise à zéro automatique est construite de telle sorte qu'elle

fonctionne avec une petite constante de temps (pour an-

nuler rapidement les décalages) pendant le temps néces-

saire au dispositif pour atteindre l'état sous tension,

mais, dès que la mise sous tension est achevée, le dis-

positif met en circuit une boucle de mise à zéro automa-

tique à longue constante de temps et démarre avec tous

les décalages annulés.

Les éléments de la boucle de mise à zéro auto-

matique comprennent un circuit logique de commande qui comporte un circuit formant registre d'approximations successives (RAS) mis en fonction par une source externe

et connecté à la sortie du. comparateur, un circuit lo-

gique de mise sous tension/hors tension, un sous-circuit de commande d'interrupteurs, un générateur de tensions positive et négative atténuées et un sous-circuit à deux

bandes passantes. Le circuit logique de mise sous-

tension/hors tension fournit des signaux de commande à

l'amplificateur opérationnel de filtrage, au compara-

teur, au sous-circuit de commande d'interrupteur et à un interrupteur de résistance monté dans une branchedu sous-circuit à deux bandes. Le souscircuit de commande d'interrupteurs reçoit également un signal d'entrée du circuit logique RAS et fournit un signal de sortie au

générateur de tensions atténuées dont le signal de sor-

tie est également transmis au circuit à deux bandes pas-

santes. Lorsque le Codeur-Décodeur est mis en fonction, le circuit logique de mise sous tension/hors tension fournit un signal de sortie au sous-circuit de commande d'interrupteurs qui, à son tour, permet au signal de sortie du comparateur d'être fourni au générateur de tensions positive et négative. Le générateur de tensions fournit un signal de sortie aux branches parallèles du

pont de résistances du circuit à deux bandes passantes.

-5-

Le pont de résistances, en combinaison avec un condensa-

teur, fournit une entrée variable à trajet à faible im-

pédance à l'amplificateur opérationnel du circuit A/N.

Pendant la phase de mise sous tension, le circuit lo-

gique de mise sous tension/hors tension fournit un si-

gnal de sortie à l'interrupteur de résistance pour pro-

voquer le fonctionnement du circuit à deux bandes pas-

santes dans le mode à bande passante relativement large, annulant de ce fait le décalage. Après que la phase de

mise sous tension a été achevée, l'interrupteur de ré-

sistance est ouvert par le circuit logique et le sous-

circuit à deux bandes passantes fournit un signal de sortie normal à l'amplificateur opérationnel pour un

fonctionnement au niveau de puissance normal.

D'autres buts, caractéristiques et avantages

de l'invention apparaîtront à la lecture de la descrip-

tion détaillée qui va suivre considérée en combinaison avec le dessin annexé dans lequel: la Figure unique est un schéma de circuit qui

représente la partie de conversion d'analogique en numé-

rique d'un Codeur-Décodeur utilisant une boucle de mise

à zéro automatique selon la présente invention.

Sur le dessin auquel on se référera maintenant,

on a représenté un circuit 10 de convertisseur d'analo-

gique en numérique (A/N) d'un Codeur-Décodeur qui uti-

lise une boucle 12 de mise à zéro automatique mettant en oeuvre les principes de la présente invention. Dans ce circuit, un signal analogique est échantillonné à une fréquence prédéterminée et converti en un signal de sortie numérique tandis que la boucle de mise à zéro automatique fonctionne de manière à éliminer ou annuler

les décalages dans la partie filtre/codeur. Comme repré-

senté, le signal analogique d'entrée (IN) provenant d'une source de données est appliqué sur un conducteur 14 à un réseau de filtrage 16 à condensateurs commutés dont le -6- signal de sortie est appliqué, par l'intermédiaire d'un conducteur 18, à l'entrée négative d'un amplificateur opérationnel 20 qui applique un signal de sortie à un

conducteur 22. Un réseau de réaction pour cet amplifi-

cateur, connecté aux conducteurs 18 et 22, comporte des condensateurs commutés supplémentaires qui font partie d'un circuit de filtrage passehaut 24 intercalé dans un conducteur 26. Un interrupteur de dérivation 28 est monté dans un conducteur de dérivation en parallèle avec le circuit de filtrage 24, cet interrupteur, lorsqu'il

est fermé, provoquant le fonctionnement de l'amplifica-

teur opérationnel 20 en étage séparateur à gain unité.

Ce dernier interrupteur est, de préférence, un transis-

tor à effet de champ métal-oxyde-silicium (TEC PIOS) dont

la porte est commandée, par l'intermédiaire d'un conduc-

teur 32, par un circuit logique 34. Une autre sortie 36 du circuit logique 34 fournit un signal périodique à la porte d'un interrupteur de signal 38 qui a l'une de ses bornes de source/drain connectée au conducteur de sortie

22 de l'amplificateur 20. L'autre borne de cet interrup-

teur de signal est connectée, par un conducteur 40, à l'entrée positive d'un comparateur de signal 42 dont l'entrée négative est connectée à la masse. Les plaques

supérieures des condensateurs d'un tableau de condensa-

teurs 44 en parallèle sont connectées au conducteur 40.

Ces condensateurs sont dimensionnés (par exemple par la surface qu'ils occupent sur la microplaquette) d'une manière prédéterminée de sorte que chacun a une capacité égale au double ou à la moitié de celle du condensateur qui en est adjacent. La plaque inférieure de chacun de

ces condensateurs est connectée à un commutateur tripo-

laire respectif 46. La première borne fixe 48 de chacun

de ces commutateurs est connectée par un conducteur com-

mun 50 au conducteur de sortie 52 d'un amplificateur sé-

parateur 54. Le conducteur d'entrée 56 de ce dernier -7- amplificateur est raccordé à une source de tension de référence constante (VR12). La seconde borne fixe 58

de chacun des commutateurs 46 est connectée à un conduc-

teur commun 60 auquel est connectée une borne de chacun des interrupteurs d'une série d'interrupteurs 62 qui

sont connectés à différents points d'une chaîne de ré-

sistances 64. L'autre borne de chacun de ces derniers interrupteurs est connectée au conducteur 52 portant la tension de référence, ou à l'extrémité d'une résistance 64 de la série linéaire de telles résistances de même

valeur connectées en série au conducteur 52.

La troisième borne fixe 68 de chacun des com-

mutateurs 46 de condensateur est connectée à un conduc-

teur commun 70 qui est également connecté à la masse.

Les commutateurs 46 de condensateur et les in-

terrupteurs 62 de résistance sont tous commandés par un circuit logique de commande et registre d'approximations

successives (RAS) par l'intermédiaire de deux conduc-

teurs 74 et, respectivement, 76 qui ont été représentés par des lignes en traits interrompus. Un autre signal de sortie du sous-circuit 72 est transmis par uikonducteur 78 au circuit logique 34 de commande de l'interrupteur de signal 38. Le circuit RAS 72 produit également, d'une manière bien connue, le signal de sortie numérique du

circuit 10, sur un conducteur 80.

La boucle 12 de mise à zéro automatique selon

l'invention comprend un circuit logique 84 de mise sous-

tension/hors tension, un sous-circuit 86 de commande d'interrupteur, un générateur 88 de tensions positive et négative atténuées, et un souscircuit 90 à deux bandes passantes. Le circuit logique 84 de mise sous tension/hors tension est connecté par des conducteurs

91 et 92 respectivement au comparateur 42 et à l'ampli-

ficateur 20 et par un conducteur 94 au sous-circuit 86 de commande d'interrupteurs ainsi qu'au circuit 90 à -&- deux bandes passantes par un conducteur 96. Le circuit 86 de commande d'interrupteurs reçoit un signal d'entrée qui lui est transmis par l'intermédiaire d'un conducteur 98 et est produit par le circuit logique de commande et RAS 72 et il fournit unéignal de sortie par l'intermé- diaire d'un conducteur 100 au générateur 88 de tensions positive et négative atténuées dont le signal de sortie est appliqué, par l'intermédiaire d'un conducteur 102, au circuit 90 à deux bandes passantes. Le signal de ce circuit 90 à deux bandes passantes est transmis, par un

conducteur 104, à la borne d'entrée positive de l'ampli-

ficateur 20.

Lorsque le circuit logique 84 de mise sous tension/hors tension reçoit un signal "d'activation" qui lui est transmis par un conducteur d'entrée 106 d'une quelconque source externe, telle qu'un signal d'horloge utilisé pour commander le fonctionnement de

l'interrupteur d'entrée 38 et ainsi la fréquence d'échan-

tillonnage du convertisseur A/N, un signal de sortie

est transmis par les conducteurs 94 et 96 au sous-cir-

cuit 86 de commande d'interrupteurs plus particulièrement

pour fermer un interrupteur TEC NOS monté dans le con-

ducteur 100 qui va du comparateur 42 jusqu'au générateur de tensions 88. Le signal porté par le conducteur 94 est également transmis par l'intermédiaire d'un inverseur à un interrupteur 112 monté dans le conducteur 98 qui part du circuit logique de commande et RAS 72 pour ouvrir cet interrupteur. Ainsi, à ce stade, le signal de sortie du comparateur 42 est fourni, par l'intermédiaire du conducteur 100, à la porte d'un premier interrupteur TEC MOS 114 et, par l'intermédiaire d'un inverseur 116,

à la porte d'un second interrupteur TEC MOS 118 du cir-

cuit 88 générateur de tensions. L'une des bornes de source/drain de chacun de ces derniers transistors TEC MOS est connectée à l'une des bornes de source/drain de

2 4 8 71 4 3

-9-

l'autre, à un noeud 120, à partir duquel part le con-

ducteur 102 qui aboutit au circuit 90 à deux bandes

passantes. L'autre borne de source ou de drain du tran-

sistor TEC MOS 118 est connectée, par l'intermédiaire d'une résistance 122 ayant une valeur R3, à une source

de tension positive et, par l'intermédiaire d'une résis-

tance 124 ayant une valeur R4, à une source de tension

négative. De la même manière, l'autre borne du transis-

tor TEC MOS 114 est connectée, par l'intermédiaire d'une

résistance 126 ayant une valeur R4, à une source de ten-

sion positive et, par l'intermédiaire d'une résistance

128 ayant une valeur R3, à une source de tension néga-

tive. Les résistances 122, 124, 126 et 128 peuvent être

constituées par des dispositifs MOS, si désiré. Le sous-

circuit 88 fournit ainsi une tension positive atténuée au noeud 171 et une tension négative atténuée au noeud 172 dont l'une ou l'autre peut être rendue disponible

par la fermeture de l'interrupteur 118 ou de l'interrup-

teur 114. A partir du noeud 120, la tension positive ou négative est fournie par le conducteur 102 au circuit

à deux bandes passantes.

Le circuit à deux bandes passantes comprend une résistance 130 ayant une valeur R1 connectée entre

un noeud 132 du conducteur 102 et un noeud 133 du con-

ducteur 104. En parallèle avec la résistance 130 est

montée une résistance 134, ayant une valeur R2, en sé-

rie avec un interrupteur TEC MOS 136 qui a également la valeur de résistance R53 et dont la porte est connectée,

par les conducteurs 96 et 94 et l'inverseur 110, au cir-

cuit 86 de commande d'interrupteurs. La plaque supé-

rieure d'un condensateur 138 est également connectée au noeud 133, la plaque inférieure de ce condensateur étant connectée à la masse. Le condensateur 138 a une capacité C.

Le circuit 10 a trois phases de fonctionne-

ment, à savoir (1) lorsque le circuit est dans le mode hors tension; (2) lorsque le circuit fonctionne dans le mode sous tension (c'est-à-dire le mode de fonctionnement normal); et (3) pendant la période qui suit immédiatement la séquence de mise sous tension et alors qu'elle n'est

pas encore achevée.

Phase I Lorsque le circuit est dans le mode hors tension, les tensions d'alimentation en courant externes sont fournies-à la microplaquette mais ne sont

distribuées qu'à quelques-uns des circuits du Codeur-

Décodeur du fait de l'action du circuit de mise hors tension formé sur la microplaquette. Par conséquent, la

boucle de mise à zéro automatique n'est pas fonctionnel-

le. Phase II Pendant le fonctionnement normal

tous les éléments du circuit sont alimentés en courant.

Les interrupteurs 108, 136, et 28 sont hors fonction ou ouverts et l'interrupteur 112 est fermé. Le décalage du signal de sortie filtré de l'amplificateur 20 et du comparateur 42 est refleté dans le bit SIGNE de sortie

de l'échantillon de signal qui est traité par le compa-

rateur. Le bit SIGNE de sortie est appliqué par le cir-

cuit logique de commande et RAS 72 à l'interrupteur 112, par l'intermédiaire du conducteur 98. L'interrupteur

112 étant fermé, le bit SIGNE est transmis par le con-

ducteur 100 à l'interrupteur 114 et, par l'intermédiaire de l'inverseur 116, à l'interrupteur 118. Si le bit

SIGNE est un "1" logique, correspondant à un signal po-

sitif, l'interrupteur 114 est fermé et l'interrupteur 118 est ouvert. De la même manière, si le bit SIGNE est

un zéro logique, correspondant à un signe négatif, l'in-

terrupteur 114 est ouvert et l'interrupteur 118 est fer-

-11 -

mé. Le bit SIGNE de sortie (tel qu'atténué par le géné-

rateur 88 de tensions) est intégré avec la constante de temps: R. R4 ( 3 4- + R5 + Rj) C (5 +iR + R5+R4 R)c

formule dans laquelle R5 est la résistance de l'inter-

rupteur 118 ou de l'interrupteur 114. Les résistances 122, 124, 126, 128, 130 et 134 sont toutes constituées

par des dispositifs actifs formés sur la microplaquette.

Avant que le bit SIGNE soit intégré, sa hauteur est at-

ténuée à la tension + X1 volts, telle que disponible

au noeud 171, et à la tension -X2 volts, telle que dis-

ponible au noeud 172, pour limiter l'excursion de ten-

Sion maximale telle que vue à l'entrée de l'amplifica-

teur de filtrage 20. Ceci rend possible d'utiliser une

constante de temps plus petite que celle que l'on pour-

rait autrement utiliser. Cette constante de temps est de l'ordre de plusieurs centaines de millisecondes. Les valeurs des tensions X1, X2 déterminent la grandeur de

la tension de décalage que la boucle de mise à zéro au-

tomatique est capable d'annuler.

Phase III Lorsque la séquence de mise sous tension est commencée, le circuit logique 84 de mise sous tension détecte cet évènement et met sous tension les

éléments requis de la boucle de mise à zéro automatique.

Les filtres 16 et 24 restent des circuits ouverts pen-

dant la phase III et le signal de sortie du circuit lo-

gique de commande et RAS 72 est supprimé. Les interrup-

teurs 28, 38, 108 et 136 sont fermés et le bit SIGNE du

mot traité (qui représente le décalage de l'amplifica-

teur opérationnel de filtrage et du comparateur) est intégré par le condensateur 138 et les résistances 130, 134, 122, 124, 126 et 128 qui coopèrent avec ce dernier, La constante de temps pour cette intégration est: -12-

R1 (R2 + R53) + R + R3R4

R1+ R2 + R53 R3+R4

Cette constante de temps est courte (quelques millisecondes) et est obtenue en faisant en sorte que la combinaison (R2 + R53) soit petite. Dès que la mise sous tension est achevée (par exemple, lorsqu'une boucle verrouillée en phase contenue dans le circuit logique 84 de mise sous tension/hors tension se verrouille sur le signal d'horloge externe utilisé pour commander la fréquence d'échantillonnage de la conversion A/N) le

mode d'opération passe à celui décrit dans la Phase II.

La valeur R53 est la résistance de l'interrupteur 136

lorsque cet interrupteur est fermé.

Le résultat de cette intégration est appliqué

à l'entrée non inverseuse de l'amplificateur opération-

nel 20 qui fonctionne alors en étage séparateur à gain

unité du fait que l'interrupteur 28 est fermé. Essen-

tiellement alors, dans la phase III, le circuit de mise à zéro acquiert rapidement le décalage (l'annule) grâce à sa large bande passante et attend que le circuit ait

achevé sa mise sous tension. Lorsque la mise sous ten-

sion est achevée (ce qui est indiqué par le circuit lo-

gique 84), le dispositif passe à la Phase II (fonction-

nement normal) en ouvrant l'interrupteur 136 et en uti-

lisant de ce fait la boucle de mise à zéro automatique à bande passante étroite avec sa longue constante de temps. Ceci ne provoque maintenant aucun problème étant donné que le décalage a déjà été annulé dans le mode de mise sous tension de la Phase III et, par conséquent, les performances d'ensemble du circuit sont acceptables immédiatement après la mise sous tension sans qu'il soit

nécessaire d'attendre plusieurs secondes.

De nombreuses modifications de construction

et des modes de réalisations et applications très diffé-

L 4 8 1 1 4 3

-13- rents qui entrent néanmoins dans le cadre et l'esprit

de l'invention se présenteront à l'esprit des spécia-

listes de la technique à laquelle l'invention se rap-

porte. La description qui précède n'a été donnée qu'à

titre d'illustration et ne doit pas être interprétée

dans un sens limitatif.

*-14-

Claims

- REVENDICATIONS -

i - Circuit convertisseur d'analogique en nu-

mérique contenant un amplificateur opérationnel (20) ayant deux entrées, la première entrée étant connectée pour recevoir un signal d'entrée analogique à convertir, caractérisé en ce qu'il comporte une boucle de mise à zéro automatique qui comprend: un circuit logique de mise sous tension/hors

tension (84) pour fournir des signaux de sortie caracté-

ristiques du mode de fonctionnement en cours; un sous-circuit (90) à deux bandes passantes commandé par le circuit logique de mise sous tension/ hors tension et qui fournit un signal de réaction à la

seconde entrée de l'amplificateur opérationnel pour an-

ler tous les décalages en courant continu engendrés par ledit circuit convertisseur d'analogique en numérique, le sous-circuit à deux bandes passantes fonctionnant

avec une constante de temps relativement courte suffi-

sante pour annuler les décalages du circuit pendant un court intervalle de mise sous tension, et une constante de temps relativement longue pour annuler les décalages du circuit pendant le fonctionnement normal du circuit

convertisseur d'analogique en numérique.
2 - Circuit selon la revendication 1, carac-

térisé en ce que le sous-circuit (90) à deux bandes pas-

santes comprend un réseau RO à impédance variable, cette

impédance variable étant commandée par le circuit lo-

gique (84) de mise sous tension/hors tension.
3 - Circuit selon la revendication 1, caracté-

risé en ce que le signal de réaction est obtenu par in-

tégration en fonction du temps par le sous-circuit (90) à deux bandes passantes du bit de signe de sortie du

circuit convertisseur d'analogique en numérique.

ú487443

-15- 4 - Une boucle de mise à zéro automatique,

destinée à être utilisée dans des convertisseurs d'ana-

logique en numérique, caractérisée en ce qu'elle com-

prend: des moyens (90) pour intégrer en fonction du

temps le bit de signe de sortie du convertisseur d'ana-

logique en numérique; des moyens (136) pour modifier la constante

de temps avec laquelle les moyens d'intégration fonc-

tionnent, la valeur de cette constante de temps étant déterminée par le fait que le circuit est dans le mode

de mise sous tension ou dans le mode normal de conver-

sion d'analogique en numérique; et

des moyens (104) pour réinjecter les résul-

tats de cette intégration sous forme d'un signal d'annu-

lation du décalage destiné à être utilisé dans le con-

vertisseur d'analogique en numérique.

- Circuit convertisseur d'analogique en nu-

mérique pour un Codeur-Décodeur qui comporte un amplifi-

cateur opérationnel (20) ayant une entrée pour recevoir

un signal analogique d'entrée, un interrupteur de si-

gnal (38) connecté à la sortie de l'amplificateur opé-

rationnel et à une extrémité d'un conducteur commun (40) de connexion de condensateurs dont l'autre extrémité est

connectée à une entrée d'un comparateur (42), un sous-

circuit logique de commande (72) connecté à la sortie du comparateur, une série de condensateurs (44) dont les plaques supérieures sont toutes connectées en parallèle au conducteur commun et dont les plaques inférieures

sont connectées par l'intermédiaire de commutateurs ré-

glables à une source de tension de référence, ce circuit étant caractérisé en ce que l'amplificateur opérationnel (20) comporte un second conducteur d'entrée (104) et en

ce qu'il comporte une boucle (92) de mise à zéro automa-

tique pour fournir un signal d'entrée au second conduc-

24871i43 -16- teur d'entrée de l'amplificateur opérationnel dans le but d'annuler les décalages dans le circuit à la fois pendant le mode de mise sous tension et pendant le mode de fonctionnement normal, cette boucle (12) de mise à zéro automatique comprenant: un circuit logique (84) de mise sous tension/

hors tension pour fournir des signaux de sortie caracté-

ristiques du mode de fonctionnement en cours;

des moyens (88) générateurs de tensions connec-

tés à la sortie du comparateur; des moyens de commutation (86) connectés au circuit de mise sous tension/hors tension pour commander le signal de sortie des moyens générateurs de tensions; et un sous-circuit (90) à deux bandes passantes connecté à la sortie des moyens générateurs de tensions et au circuit logique de mise sous tension/hors tension pour fournir un signal de sortie appliqué à la seconde entrée de l'amplificateur opérationnel afin d'annuler

les décalages en courant continu engendrés dans le cir-

cuit convertisseur d'analogique en numérique, le sous-

circuit à deux bandes passantes fonctionnant en réponse

au signal de sortie du circuit logique de mise sous ten-

sion/hors tension de façon à fonctionner avec une cons-

tante de temps relativement courte suffisante pour annu-

ler les décalages du circuit pendant un intervalle de

mise sous tension et avec une constante de temps relati-

vement longue suffisante pour permettre une conversion

d'analogique en numérique convenable pendant le fonction-

nement normal du Codeur-Décodeur.