FR2484669A1

FR2484669A1 - METHOD AND APPARATUS FOR TRANSFERRING DATA BETWEEN MICROPROCESSORS IN A MULTIPROCESSOR SYSTEM

Info

Publication number: FR2484669A1
Application number: FR8111671A
Authority: FR
Inventors: Paavo Saaksjarvi
Original assignee: Elevator GmbH
Current assignee: Elevator GmbH
Priority date: 1980-06-12
Filing date: 1981-06-12
Publication date: 1981-12-18
Also published as: BE889211A; FI66995C; DE3123382C2; GB2078407A; FR2484669B1; DE3123382A1; FI801897A; HK5890A; GB2078407B; FI66995B

Abstract

L'INVENTION CONCERNE UN PROCEDE ET APPAREIL POUR LE TRANSFERT DE DONNEES ENTRE MICROPROCESSEURS DANS UN SYSTEME MULTIPROCESSEUR. LE PROCEDE COMPREND UNE OU PLUSIEURS UNITES CENTRALES 3 AVEC MEMOIRES 4. LES DONNEES A TRANSFERER ENTRE LES UNITES CENTRALES 3 OU MICROPROCESSEURS SONT SEPAREES DE LEUR BUS INTERNE 6 AU MOYEN DE MEMOIRES COMMUNES 2 ET LE TRANSFERT DE DONNEES ENTRE LES MEMOIRES COMMUNES 2 EST EFFECTUE PAR UN MOYEN DE COPIE SEPARE 1. APPLICATIONS: INFORMATIQUE.THE INVENTION RELATES TO A METHOD AND APPARATUS FOR THE TRANSFER OF DATA BETWEEN MICROPROCESSORS IN A MULTIPROCESSOR SYSTEM. THE PROCESS INCLUDES ONE OR MORE CENTRAL UNITS 3 WITH MEMORIES 4. THE DATA TO BE TRANSFERRED BETWEEN THE CENTRAL UNITS 3 OR MICROPROCESSORS ARE SEPARATED FROM THEIR INTERNAL BUS 6 BY MEANS OF COMMON MEMORIES 2 AND THE DATA TRANSFER BETWEEN THE COMMON MEMORIES 2 IS CARRIED OUT BY A SEPARATE COPY MEANS 1. APPLICATIONS: COMPUTER.

Description

La présente invention concerne un procédé pour transférer des donnéesThe present invention relates to a method for transferring data

entre des unités centrales ou desbetween central units or

microprocesseurs dans un système de microprocesseur mul- microprocessors in a multi-processor microprocessor

tiple comprenant une ou plusieurs unités centrales avec - mémoires. tiple comprising one or more CPUs with - memories.

Le plus souvent dans les systèmes de multiproces- Most often in multiprocess systems

seur, deux techniques différentes ont été employées pour les transferts de données entre microprocesseur: l'une est appelée la technique E/S et la seconde la technique However, two different techniques have been used for microprocessor data transfers: one is called the I / O technique and the second the technique.

DMA (Accès Direct Mémoire). Dans la technique tradition- DMA (Direct Memory Access). In the traditional technique

nelle E/S (technique entrée/sortie), le microprocesseur lit les données envoyées par un autre microprocesseur, un mot ou multiplet à la fois, et les emmagasine.- dans sa mémoire, lit respectivement un mot ou multiplet à la I / O (input / output technique), the microprocessor reads the data sent by another microprocessor, a word or byte at a time, and stores them in its memory, respectively reads a word or multiplet at the

fois à partir de sa mémoire et les écrit pour l'autre mi- time from his memory and writes for the other half

croprocesseur par l'intermédiaire d'un bus de transfert de données entre eux. De plus, si le transfert de données est rapide, le microprocesseur d'écriture doit s'assurer que le microprocesseur de lecture a eu le temps de lire croprocessor via a data transfer bus between them. In addition, if the data transfer is fast, the write microprocessor must make sure that the read microprocessor has had time to read

la donnée précédente avant que-la suivante soit écrite. the previous data before the next one is written.

Cette manière d'opérer le transfert de données est relati- This way of operating the data transfer is relatively

vement lente parce que les microprocesseurs ont à accom- slowly because microprocessors have to

plir plusieurs opérations différentes pour transférer un mot ou multiplet à l'autre. De plus, l'utilisation de la technique E/S ralentit l'exécution de l'autre programme des microprocesseurs parce que pendant la durée desdites fold several different operations to transfer one word or multiplet to another. In addition, the use of the I / O technique slows down the execution of the other microprocessor program because for the duration of said

opérations, l'exécution de l'autre programme a été suspen- operations, the execution of the other program was suspended

due, ce qui nécessite des emmagasinages et des retours supplémentaires de l'état du microprocesseur. La technique E/S est utilisable seulement dans le cas de transferts due, which requires additional storage and feedback of the microprocessor state. The I / O technique can only be used in the case of transfers

de données qui sont soit lents, soit en quantité limitée. data that are either slow or limited in quantity.

L'autre technique pour opérer le transfert de don- The other technique for making the transfer of data

nées entre des microprocesseurs, est la DMA, dans laquelle les données sont transférées à partir d'une mémoire de between the microprocessors, is the DMA, in which the data is transferred from a memory of

microprocesseur à une autre sans aucune véritable partici- microprocessor to another without any real

pation du microprocesseur lui-même dans l'opération de transfert proprement dite. Cela est le plus souvent mis -en oeuvre parce que les microprocesseurs participant à l'opération de transfert sont arrêtés pendant la durée du transfert. De cette manière on évite les opérations pation of the microprocessor itself in the actual transfer operation. This is most often done because the microprocessors participating in the transfer operation are stopped during the transfer time. In this way we avoid the operations

supplémentaires d'emmagasinage et de rappel qui se pro- additional storage and reminder

duisent dans la technique E/S et de plus le transfert peut être rapide parce qu'il peut être réalisé par un circuit logique monté exactement à cet effet. En d'au- in the I / O technique and moreover the transfer can be fast because it can be realized by a logic circuit mounted exactly for this purpose. In addition

tres termes, le circuit logique ne lit pas et n'enregis- In other words, the logic circuit does not read and record

tre pas; au contraire il emmagasine directement les don- not be; on the contrary, it stores the data directly

nées qui arrivent dans la mémoire. Ce mode de réalisation born that arrive in the memory. This embodiment

exige cependant un circuit logique particulièrement com- requires, however, a particularly logical logic

plexe et dans ces conditions, cette technique est chère. plex and in these conditions, this technique is expensive.

De plus si le besoin'de transfert de données est élevé, le circuit logique commence à ralentir l'opération du Moreover, if the need for data transfer is high, the logic circuit starts to slow down the operation of the

microprocesseur parce que les temps d'interruption aug- microprocessor because the downtime increases

mentent en longueur oui parce qu'ils sont répétés à une plus haute fréquence. La même chose se- produit quand il lie in length yes because they are repeated at a higher frequency. The same thing happens when he

y a plusieurs microprocesseurs écrivant ou lisant à par- There are several microprocessors writing or reading

tir de-la même mémoire parce que le transfert est généra- shot from the same memory because the transfer is generally

lement possible seulement entre deux microprocesseurs en même temps. Par la technique DMA ont été réalisées des constructions dans lesquelles le transfert de données entre microprocesseurs a lieu au moyen d'une mémoire commune. Le système dans ce cas comprend une mémoire qui peut être écrite par tous les microprocesseurs et qui peut être lue par eux, mais cette mémoire- ne peut être utilisée que par un microprocesseur à- la -fois, ce qui a pour conséquence que tout microprocesseur - ou dans la only possible between two microprocessors at the same time. DMA techniques have been implemented in which the transfer of data between microprocessors takes place by means of a common memory. The system in this case includes a memory which can be written by all the microprocessors and which can be read by them, but this memory can only be used by a microprocessor at one time, which has the consequence that any microprocessor - or in the

technique DMA au moins - doit attendre la fin du trans- DMA technique at least - must wait until the end of the

fert de données par l'autre circuit ou les autres cir- data from the other circuit or the other cir-

cuits logiques, ou par le microprocesseur ou les micro- cooked by logic, or by the microprocessor or the micro-

processeurs. Il est possible de cette manière de réduire une partie des interruptions causées par la DMA dans l'interfaçage de plus de deux microprocesseurs mais il processors. It is possible in this way to reduce some of the interruptions caused by the DMA in the interfacing of more than two microprocessors but it

est encore possible que l'attente pour le- transfert lui- is still possible that the waiting for the transfer-

même devienne nécessaire. D'autres inconvénients de la technique DMA sont l'étroitesse du bus et les signaux rapides de transfert de données, qui introduisent une faible tolérance d'interférence. La technique DMA est utilisable quand l'exigence du transfert de données est élevée et quand il n'y a pas de nombreuses pièces de l'appareillage nécessitant le transfert simultané de données. L'objet du procédé et de l'appareil de la présente invention est d'éliminer les inconvénients mentionnés et de fournir un système valable et économique de transfert even becomes necessary. Other disadvantages of the DMA technique are the narrowness of the bus and the fast data transfer signals, which introduce a low interference tolerance. The DMA technique is usable when the data transfer requirement is high and when there are not many parts of the equipment requiring the simultaneous transfer of data. The object of the method and apparatus of the present invention is to eliminate the disadvantages mentioned and to provide a valuable and economical transfer system.

de données dans un système de multiprocesseurs. of data in a multiprocessor system.

Le procédé de l'invention est caractérisé en ce que les données à transférer entre les unités centrales The method of the invention is characterized in that the data to be transferred between the central units

sont séparées du bus interne de celles-ci par des mémoi- separated from the internal bus of these by memory

res communes et en ce que le transfert de dônn6es entre les mémoires communes est réalisé par des moyens séparés de copies. L'avantage obtenu est que les données sont transférées entre les mémoires des unités centrales sans and that the transfer of names between the common memories is accomplished by separate means of copying. The advantage is that data is transferred between CPU memories without

imposer aucune charge sur lesdites unités centrales. impose no load on said central units.

Une caractéristique avantageuse de l'invention consiste en ce que les moyens de copie copient le bloc d'écriture de chaque unité centrale en même temps que toutes les autres, dans le bloc équivalent. L'avantage An advantageous feature of the invention is that the copy means copies the write block of each CPU together with all others in the equivalent block. The advantage

est alors que la synchronisation des procédés de trans- is then that the synchronization of the transmission processes

fert de données réalisée par les unités centrales con- data produced by the central units con-

nectées à ces mémoires communes est facilitée parce que les moyens de copie mettent à jour simultanément les nected to these common memories is facilitated because the copying means simultaneously update the

données dans toutes les mémoires communes. data in all common memories.

Une autre caractéristique avantageuse de l'inven- Another advantageous characteristic of the invention

tion consiste en ce que les moyens de copie réalisent la transmission des données sans interruption pendant que tion means that the copying means performs the data transmission without interruption while

le système est en fonction.the system is running.

- Une troisième caractéristique avantageuse de l'in- - A third advantageous characteristic of the

vention consiste en ce que la mise à jour des données is that updating the data

entre les mémoires communes est réalisée sans aucune char- between the common memories is carried out without any

ge pour les unités centrales. L'avantage est alors qu'une unité centrale peut avoir plusieurs bus de mémoire commune age for CPUs. The advantage is that a CPU can have several common memory buses

et qu'elle n'est pas chargée par eux. and that she is not charged by them.

Une autre caractéristique avantageuse de l'invention Another advantageous characteristic of the invention

consiste en ce que le transfert des données entre les mé- is that the transfer of data between the

moires communes est réalisé dans un mode-série 1... n common moire is realized in a mode-series 1 ... n

chiffres binaires en parallèle.-binary digits in parallel.-

Une autre caractéristique avantageuse de l'invention consiste en ce que l'adressage des données dans l'opération de copie est réalisé entre les mémoires communes au Another advantageous characteristic of the invention consists in that the addressing of the data in the copying operation is carried out between the memories common to the

moyen de compteurs spéciaux d'adresse qui sont synchroni- means of special address counters which are synchronized

sés par les moyens de copie. L'avantage commun à ces deux caractéristiques est que le bus de mémoire commune peut être conservé étroit puisqu'aucune donnée d'adresse n'a besoin d'y être transférée. De plus la faible largeur du bus et la lenteur admissible de celui-ci impliquent que les coûts de fabrication de ce bus peuvent être réduits et que les unités centrales qui seront connectées avec lui peuvent être isolées galvaniquement d'une manière assez facile, cette circonstance réduisant aussi le coût by means of copying. The common advantage of these two features is that the common memory bus can be kept narrow since no address data needs to be transferred there. Moreover, the small width of the bus and the slowness of the latter imply that the manufacturing costs of this bus can be reduced and that the central units that will be connected with it can be galvanically isolated in a fairly easy manner, this circumstance also reducing the cost

de fabrication.Manufacturing.

L'invention concerne aussi un appareil pour la mise en. oeuvre du procédé mentionné. L'appareil comprend The invention also relates to an apparatus for setting. of the mentioned process. The device includes

une ou plusieurs unités centrales avec mémoires. L'appa- one or more central units with memories. The apparent

reil est caractérisé en ce qu'au bus de mémoire commune reil is characterized in that at the common memory bus

est connecté un moyen.de copie et pour chaque unité cen- a copy means is connected and for each central unit

trale une mémoire commune qui a été connectée avec un bus local à la précédente unité centrale. L'avantage est que le bus de mémoire commune n'impose aucune charge sur tral a common memory that has been connected with a local bus to the previous CPU. The advantage is that the common memory bus imposes no load on

les unités centrales qui lui sont connectées. Un avanta- the central units connected to it. An advantage

ge supplémentaire est que les unités centrales peuvent additional age is that CPUs can

réaliser les opérations normales d'écriture et de lec- carry out the normal operations of writing and reading

ture au moyen des mémoires communes. Il y a en outre by means of common memories. There is also

l'avantage du prix bas de l'appareil. the advantage of the low price of the device.

L'invention sera décrite ci-après en détail au moyen d'un exemple avec référence auxdessins annexés dans lesquels: la figure 1 représente le principe de l'invention dans un schéma d'ensemble, la figure 2, la construction de la mémoire commune avec ses circuits auxiliaires, comme schéma d'ensemble, The invention will be described hereinafter in detail by means of an example with reference to the appended drawings in which: FIG. 1 represents the principle of the invention in an overall diagram, FIG. 2 the construction of the common memory. with its auxiliary circuits, as an overall scheme,

la figure 3, l'opération de copie par la mémoire. Figure 3, the copy operation by the memory.

Dans un but de clarté, la description de l'inven- For the sake of clarity, the description of the invention

tion a été limitée à l'exposé concernant le transfert de données entre les unités centrales. Toutefois tout ce qui est décrit est applicable aussi au transfert de données entre les microprocesseurs internes des unités centrales sans changement substantiel. Par exemple, quand on parle "d'unité centrale" on peut remplacer cette expression par "microprocesseur" aussi bien, dans le procédé de l'invention. Dans le procédé de l'invention, on utilise un microprocesseur très simple qui sera désigné par le was limited to the presentation concerning the transfer of data between the central units. However all that is described is applicable also to the transfer of data between the internal microprocessors of the central units without substantial change. For example, when speaking of "CPU" one can replace this expression by "microprocessor" as well, in the method of the invention. In the method of the invention, a very simple microprocessor is used which will be designated by the

terme "moyen de copie" 1 dans la suite de la description term "means of copying" 1 in the following description

et qui transfère les données entre les mémoires communes 2. Le transfert de données est réalisé par un bus de mémoire commune 5. La connection à partir du bus de mémoire commune 5 aux unités centrales 3 est établie par l'intermédiaire de la mémoire commune 2 de chaque unité centrale et un bus local 6. Le bus de mémoire commune 5 and which transfers the data between the common memories 2. The data transfer is carried out by a common memory bus 5. The connection from the common memory bus 5 to the central units 3 is established via the common memory 2 of each CPU and a local bus 6. The common memory bus 5

est commandé avec une fréquence assez lente et en syn- is controlled with a rather slow frequency and in syn-

chronisme avec les unités centrales 3 de manière que l'utilisation de la mémoire commune 2 de l'unité centrale 3 n'ait pasd'influence sur le fonctionnement du bus 5 de la mémoire commune. Une autre manière légèrement plus coûteuse d'effectuer l'opération de la mémoire commune 2 de l'unité centrale 3, afin qu'il n'y ait pas d'effet sur le fonctionnement du bus de mémoire commune 5 est d'intercaler le fonctionnement du bus de mémoire commune par rapport au temps du bus interne des unités centrales chronism with the central units 3 so that the use of the common memory 2 of the CPU 3 has no influence on the operation of the bus 5 of the common memory. Another slightly more expensive way to perform the operation of the common memory 2 of the central unit 3, so that there is no effect on the operation of the common memory bus 5 is to interpose the operation of the common memory bus with respect to the time of the internal bus of the central units

3 afin que le bus de mémoire commune 5 utilise les mémoi- 3 so that the common memory bus 5 uses the memories

res communes 2 durant les intervalles de temps o les unités centrales 3 ne peuvent pas être en action vers les mémoires communes 2. Les mémoires communes 2 ont de plus 2 in the time slots where the CPUs 3 can not be in action towards the common memories 2. The common memories 2 have moreover

été subdivisées en un certain nombre de sections (A,B,C... have been subdivided into a number of sections (A, B, C ...

N). Le moyen de copie 1 copie la mémoire d'écriture de chaque unité centrale 3 représentée par un cadre hachuré NOT). The copy means 1 copies the write memory of each central unit 3 represented by a hatched frame

à la figure 3, sur toutes les autres du bloc correspon- in Figure 3, on all others in the corresponding block.

dant, simultanément.simultaneously.

Le moyen de copie 1 du bus de mémoire commune 5 est un générateur d'horloge qui a été synchronisé avec The copying means 1 of the common memory bus 5 is a clock generator which has been synchronized with

les unités centrales 3 pour être connectéêau bus de mé- the central units 3 to be connected to the bus of

moire commune 5 de telle manière qu'il-y ait des inter- common understanding 5 in such a way that there

valles de temps durant'lesquels aucun changement ne se produit dans le bus d'adresse 18 de toute unité centrale 3 et durant lesquels les changements d'adresse du bus time periods during which no change occurs in the address bus 18 of any CPU 3 and during which the bus address changes

de mémoire commune 5 - peuvent être effectués. common memory 5 - can be made.

L'unité centrale communique avec la mémoire commune par le bus d'adresse 18. Le moyen de copie 1 transmet The central unit communicates with the common memory via the address bus 18. The copying means 1 transmits

au bus de mémoire commune 5 les sortes de signaux sui- to the common memory bus 5 the following kinds of signals

vants, au moins: une impulsion d'horloge 7 par laquelle at least: a clock pulse 7 by which

les compteurs d'adresse 10 de toutes les mémoires commu- the address counters 10 of all the Community memories

nes 2 sont déclenchés et une impulsion de synchronisation 8 au moyen de laquelle tous les compteurs d'adresse 10 sont vérifiés au moins une fois dans qhaque opération 2 are triggered and a synchronization pulse 8 by means of which all the address counters 10 are checked at least once in each operation

de copie.of copy.

Le principe de l'opération d'utilisation de la The principle of the operation of using the

mémoire commune est que chaque copie sur le bus de mémoi- common memory is that each copy on the memory bus

re commune 5 s'effectue suffisamment lentement pour per- commune 5 takes place slowly enough to

mettre à l'unité centrale 3, au milieu d'une opération de copie, de lire celle-ci ou d'écrire à la mémoire commune 2 sans interférence avec l'opération du bus de mémoire commune 5 - c'est-à-dire que l'unité centrale 3 soustrait un intervalle de temps de la mémoire commune 2, ou bien l'opération est intercalée comme décrit précédemment. La tâche du compteur d'adresse 10 est dbpérer à ce stade avec l'impulsion d'horloge 7 à partir du moyen de copie 1 et de compter l'adresse à la mémoire 12 de type RAM. La synchronisation est effectuée au moyen - d'un signal de synchronisation 8. L'unité ll peut être put in the central unit 3, in the middle of a copy operation, read it or write to the common memory 2 without interference with the operation of the common memory bus 5 - that is, say that the CPU 3 subtracts a time interval from the common memory 2, or the operation is inserted as described above. The task of the address counter 10 is to start at this stage with the clock pulse 7 from the copy means 1 and to count the address at the memory 12 of the RAM type. The synchronization is effected by means of a synchronization signal 8. The unit 11 can be

appelée l'unité de sélection de lecture ou d'écriture. called the read or write selection unit.

C'est une unité logique réalisant la sélection entre-les It is a logical unit that selects between

blocs de lecture et d'écriture décrits et leur chronomé- reading and writing blocks described and their timing

trage. L'unité de conservation des données de sortie: tration. The unit of conservation of the data of exit:

prend soin que les données sur le bus 5 demeurent inchan- takes care that the data on bus 5 remains unchanged.

gées au cas o l'unité centrale 3 désire utiliser la in case the central unit 3 wishes to use the

mémoire RAM 12, tandis que l'écriture par le bus 5 s'exé- RAM 12, while the bus write 5 is

cute. On peut concevoir aussi d'ajouter au circuit l, une unité de maintien 15-des données entrantes. L'unité RAM a des ports vers le bus 6 de l'unité centrale 3 aussi biea cute. It is also conceivable to add to the circuit 1, a unit for holding 15-incoming data. RAM unit has ports to bus 6 of CPU 3 also biea

que vers le bus de-mémoire commune 5. Les tampons de - only to the common memory bus 5. Buffers -

bus 14 sont des circuits qui adaptent la mémoire RAM 12 bus 14 are circuits that adapt the RAM 12

et le bus de mémoire commune 5, afin qu'ils soient élec- and the common memory bus 5, so that they are electrically

triquement compatibles.triply compatible.

Il est évident pour un spécialiste que l'invention n'est pas limitée à l'exemple décrit ci-dessus et que des modifications peuvent être apportées sans sortir du It is obvious to a specialist that the invention is not limited to the example described above and that modifications can be made without departing from the

cadre de l'invention.framework of the invention.

Claims

R E V E N D I C A T I 0 N S

1 - Method for transferring data between

CPUs or microprocessors in a system

multiprocessor system; said system comprising one or more central units 3 with memories4, characterized

in that the data to be transferred between the central units

3 or microprocessors are separated from their internal bus 6 by means of common memoLres2 and in that the transfer of data between the common memories 2

is performed by a separate copy means 1.

2 - Process according to claim 1, characterized in that the copy means 1 copies the writing block

of each central unit 3 or microprocessor for all

the others from the same block simultaneously.

3 - Process according to any one of the claims

1 and 2, characterized in that the copying means 1 transmits data without interruption.

while the system is running.

4 - Process according to any one of the claims

from 1 to 3, because the updating of the data

born between the common memories 2 is carried out entirely

without charging the CPUs 3 or the micro-

processors.

5 - Process according to any one of the claims

1 to 4, characterized in that the transfer of

born between the common memories 2 is realized in a

mode-series 1 ..-. n binary digits in parallel.

6 - Process according to any one of the claims

1 to 5, characterized in that the addressing of the data of the copy operation is performed between the common memories by means of separate address counters 10 which

are synchronized with the copy means 1.

7 - Apparatus for implementing the method se-

according to claim 1 comprising one or more central units 3 with memories 4, characterized in that a copy means 1 is connected to a common memory bus 5 and for each central unit 3 or microprocessor, a common memory 2 which by a local bus 6, is connected

in addition to the CPU 3 or microprocessor.