FR2476411A1

FR2476411A1 - Frequency stable low power MOS oscillator integrated circuit - has sampled voltage reference and on chip voltage regulation for RC multivibrator and output level restorer

Info

Publication number: FR2476411A1
Application number: FR8003230A
Authority: FR
Inventors: Loic Le Toumelin
Original assignee: Texas Instruments France SAS
Current assignee: Texas Instruments France SAS
Priority date: 1980-02-14
Filing date: 1980-02-14
Publication date: 1981-08-21
Also published as: FR2476411B1

Abstract

The CMOS integrated circuit RC oscillator has good frequency stability with power supply and temperature variations. The integrated circuit incorporates a voltage regulator for the RC oscillator which controls the low logic level of the oscillator and an output scaling circuit to restore the low level output to ground potential. A reference voltage is produced across a zener diode connected in series with a resistor and an MOS transistor which is switched on by a command signal for intervals when the reference is required. There is provided a capacitor across the zener diode. The reference voltage is held by a sample and hold circuit and fed into a comparator with a function of the oscillator low logic level. The outout of the comparator sets the oscillator ground level and adjust the output level restorer. The holding capacitor is an MOS capacitor of several picofarads. The oscillator requires very little energy to power it, the astable multi-vibrator uses high resistance MOS devices, the reference is only powered intermittently and by adjusting the output levels standing currents in the output are removed.

Description

La présente invention concerne les oscillateurs
RC et se rapporte plus particulièrement aux oscillateurs
RC réalisés en technique CMOS intégrée
L'invention vise notamment à créer un oscillateur qui présente une bonne stabilité en fréquence vis- - vis des variations de tension d'alimentation et vis-àvis des variations de température.The present invention relates to oscillators
RC and relates more particularly to oscillators
RC performed in integrated CMOS technique
The invention aims in particular to create an oscillator which has good frequency stability with respect to variations in supply voltage and with respect to temperature variations.

Elle vise également à créer un oscillateur du type précité qui consomme peu d'énergie. It also aims to create an oscillator of the aforementioned type which consumes little energy.

Elle a donc pour objet un oscillateur RC intégré réalisé en technique MOS complémentaire, comprenant un régulateur de la tension d'alimentation incorporé au cir cuit intégré de l'oscillateur, caractérisé en ce que ledit régulateur comporte des moyens pour engendrer de façon périodique une tension de référence stable à partir de la tension d'alimentation, des moyens pour échantillon ner et stocker cette tension de référence, un comparateur de tension pour comparer ladite tension de référence à la tension reguler et pour appliquer la tension régulée audit oscillateur comme tension déterminant le niveau lo- gique bas de cet oscillateur et un circuit de décalage de niveau destiné à recaler le niveau des impulsions de sortie de l'oscillateur afin de ramener le niveau logique bas de ces impulsions au niveau du potentiel zéro
D'autres caractéristiques de l'invention apparaîtront au cours de la description qui va suivre.It therefore relates to an integrated RC oscillator produced in complementary MOS technique, comprising a regulator of the supply voltage incorporated into the integrated circuit of the oscillator, characterized in that said regulator comprises means for periodically generating a voltage reference voltage stable from the supply voltage, means for sampling and storing this reference voltage, a voltage comparator for comparing said reference voltage with the regulating voltage and for applying the regulated voltage to said oscillator as a voltage determining the low logic level of this oscillator and a level shift circuit intended to readjust the level of the output pulses of the oscillator in order to bring the low logic level of these pulses to the level of zero potential
Other characteristics of the invention will appear during the description which follows.

Aux dessins annexes, donnés uniquement à titre d'exemple
- la Fig. i est un schéma synoptique du circuit de lgoscillateur suivant 11 invention;
- la Fig.2 est un diagramme montrant les formes des signaux en divers points du circuit de la Fig.1;
- la Fig.3 représente un schéma plus détaillé du comparateur du circuit de la Fig.1; et
- la Fig.4 est un schéma plus détaillé du circuit de décalage de niveau entrant dans la construction du circuit de la Fig. 1.In the accompanying drawings, given only by way of example
- Fig. i is a block diagram of the oscillator circuit according to the invention;
- Fig.2 is a diagram showing the shapes of the signals at various points in the circuit of Fig.1;
- Fig.3 shows a more detailed diagram of the comparator of the circuit of Fig.1; and
- Fig.4 is a more detailed diagram of the level shift circuit used in the construction of the circuit of Fig. 1.

Le circuit représenté à la Fig. 1 comprend un oscillateur 1 proprement dit, alimenté par l'intermédiaire d'un régulateur de tension 2 incorporé au circuit et un circuit 3 de décalage de niveau connecté à la sortie de l'oscillateur 1. The circuit shown in FIG. 1 comprises an oscillator 1 proper, supplied by means of a voltage regulator 2 incorporated in the circuit and a level shift circuit 3 connected to the output of oscillator 1.

Le régulateur de tension 2 comprend un étage d'entrée constitué par un transistor MOS 4 à canal P dont la grille reçoit un signal ATT, complémentaire d'un signal d'attente engendré par un circuit extérieur non représenté. The voltage regulator 2 comprises an input stage constituted by a P-channel MOS transistor 4 whose gate receives an ATT signal, complementary to a waiting signal generated by an external circuit not shown.

La source de ce transistor est connectée à une tension VDD tandis que son drain est connecté à la masse par l'intermédiaire d'une résistance 5 extérieure au circuit intégré et du trajet drain-source d'un second transistor
MOS 6 à canal Ii. La grille du transistor 6 reçoit un signal de commande COM.The source of this transistor is connected to a voltage VDD while its drain is connected to ground via a resistor 5 external to the integrated circuit and the drain-source path of a second transistor.
MOS 6 to channel Ii. The gate of transistor 6 receives a COM control signal.

La jonction entre le drain du transistor 4 et la résistance 5 est connectée à l'anode d'une diode Zener 7 dont la cathode est connectée à la tension VDD I1 en résulte que la resistance 5 constitue la résistance de charge de la diode Zener 7. The junction between the drain of the transistor 4 and the resistor 5 is connected to the anode of a Zener diode 7 whose cathode is connected to the voltage VDD I1 as a result that the resistor 5 constitutes the load resistance of the Zener diode 7 .

En parallèle sur la diode Zener est connecté un condensateur 8. In parallel on the Zener diode is connected a capacitor 8.

La jonction du transistor 4 et de la résistance 5 est en outre conncectée par l'intermédiaire d'une porte de transfert 9, formée de deux transistors MOS en parallèle, à l'entrée négative d'un comparateur de tension 10. The junction of transistor 4 and resistor 5 is also connected via a transfer gate 9, formed of two MOS transistors in parallel, at the negative input of a voltage comparator 10.

Une entrée de la porte 9 reçoit un signal de transfert TRANS tandis qu'un condensateur 11 est en outre connecté à l'entrée négative du comparateur 10. A l'entrée positive du comparateur 10 est connecté le drain d'un troisième transistor MOS 12 à canal P dont la source est reliée à la tension VDD et à la grille duquel est appliqué le signal ATT (ce transistor n'est conducteur que pendant la période d'attente, lorsque le signal ATT est au niveau bas). An input of gate 9 receives a transfer signal TRANS while a capacitor 11 is also connected to the negative input of comparator 10. To the positive input of comparator 10 is connected the drain of a third MOS transistor 12 P channel whose source is connected to the voltage VDD and to the gate of which the signal ATT is applied (this transistor is conductive only during the waiting period, when the signal ATT is at low level).

La sortie du comparateur 10 est connectée à la grille d'un quatrième transistor MOS 13 à canal N dont le trajet drainsource est connecté entre l'entrée positive du comparateur 10 et la masse. The output of comparator 10 is connected to the gate of a fourth N-channel MOS transistor 13 whose drainsource path is connected between the positive input of comparator 10 and ground.

Le drain du transistor 13 est en outre connecté à l'oscillateur RC 1 qui est constitué par un multivibrateur astable 14, et un circuit RC associé extérieur au circuit intègre formé par une résistance 15 et un condensateur 16. Le multivibrateur astable 14 comporte une entrée de dclenchement qui reçoit le signal ATT. The drain of transistor 13 is further connected to the RC oscillator 1 which is constituted by an astable multivibrator 14, and an associated RC circuit external to the integral circuit formed by a resistor 15 and a capacitor 16. The astable multivibrator 14 has an input that receives the ATT signal.

Le multivibrateur 14 peut être réalisé avec un nombre impair de portes MOS inverseuses ou bien il peut comporter une bascule de Schmitt et un nombre pair de portes inverseuses. Les seuils de commutation des portes sont stables aux variations de température. Les circuits MOS connectés en série avec une résistance de charge R présentent une faible résistance de conduction Rc de sorte que l'on ait

pour toute variation de température a e. The multivibrator 14 can be produced with an odd number of inverting MOS gates or it can comprise a Schmitt rocker and an even number of inverting gates. The door switching thresholds are stable to temperature variations. MOS circuits connected in series with a load resistor R have a low conduction resistance Rc so that

for any temperature variation a e.

Le nombre de portes utilisé dans le multivibrateur est réduit pour diminuer le retard de propagation entre l'entrée et la sortie qui est modifié par les variations de température. The number of doors used in the multivibrator is reduced to reduce the propagation delay between the input and the output which is modified by temperature variations.

La sortie de l'oscillateur RC 1 constituée par la sortie du multivibrateur 14 est connectée à une entrée du circuit 3 de décalage de niveau. The output of the RC oscillator 1 constituted by the output of the multivibrator 14 is connected to an input of the level shift circuit 3.

Le circuit 3 comprend une autre entrée connectée au drain du transistor 13 et une sortie qui est la sortie du circuit. The circuit 3 includes another input connected to the drain of the transistor 13 and an output which is the output of the circuit.

Le comparateur de tension 10 de la Fig.l est représenté plus en détail à la Fig.3. The voltage comparator 10 of Fig.l is shown in more detail in Fig.3.

I1 comprend un transistor MOS 20 à canal P dont la grille est connectée au transistor 9 du circuit de la
Fig.l et reçoit la tension de référence VREF établie par la diode Zener 7 et le condensateur 8.I1 includes a P-channel MOS transistor 20, the gate of which is connected to transistor 9 of the circuit of the
Fig.l and receives the reference voltage VREF established by the Zener diode 7 and the capacitor 8.

La grille du transistor 20 constitue donc l'en- tree négative du comparateur 10 dont l'entrée positive est constituée par la grille d'un autre transistor MOS 21 à canal P. The gate of transistor 20 therefore constitutes the negative shaft of comparator 10, the positive input of which is the gate of another MOS transistor 21 with P channel.

Les sources des transistors 20 et 21 sont connectées à la tension d'alimentation VDD par l'intermédiaire d'un transistor MOS 22 à canal P dont la grille est connectée à la grille du transistor 20. The sources of the transistors 20 and 21 are connected to the supply voltage VDD via a P-channel MOS transistor 22, the gate of which is connected to the gate of the transistor 20.

Le drain du transistor 20 est connecté à la masse par l'intermédiaire du trajet drain-source d'un transistor MOS 23 à canal N tandis que le drain du transistor 21 est connecté à la masse par l'intermédiaire du trajet drain-source d'un transistor MOS 24 à canal N.Les grilles des transistors 23 et 24 sont connectées au point de connexion des transistors 21 et 24. The drain of transistor 20 is connected to ground via the drain-source path of an N-channel MOS transistor 23 while the drain of transistor 21 is connected to ground via the drain-source path d an N-channel MOS transistor 24. The gates of transistors 23 and 24 are connected to the connection point of transistors 21 and 24.

Le point de connexion des transistors 20 et 23 constitue la sortie du comparateur 10. Cette sortie peut etre court-circuitée à lamasse au moyen d'un transistor
MOS 25 à canal N dont la grille reçoit le signal d'attente
ATT.The connection point of the transistors 20 and 23 constitutes the output of the comparator 10. This output can be short-circuited to the mass by means of a transistor
N-channel MOS 25 whose gate receives the wait signal
ATT.

-On va maintenant décrire le circuit de décalage de niveau en se référant à la Fig. 4. -We will now describe the level shift circuit with reference to FIG. 4.

L'entrée de ce circuit qui reçoit le signal de sortie de l'oscillateur est constituée par la grille d'un transistor MOS 30 à canal P dont le trajet source-drain est connecté d'une part directement à la tension d'alimentation
VDD et d'autre part à la masse par l'intermédiaire du trajet drain-source d'un transistor MOS 31 à canal N.The input of this circuit which receives the output signal from the oscillator consists of the gate of a P-channel MOS transistor 30 whose source-drain path is connected on the one hand directly to the supply voltage
VDD and on the other hand to ground via the drain-source path of an N-channel MOS transistor 31.

Les drains des transistors 30 et 31 sont connectés à la grille d'un transistor MOS 32 à canal N dont le trajet drain-source est connecté entre la tension VDD et la masse, en série avec le trajet source-drain d'un transistor MOS 33 à canal P dont la grille est connectée à la sortie d'une porte inverseuse 34 dont l'entrée est connectée à l'entrée du circuit de décalage. Cette porte reçoit en outre la tension-VDD d'une part et la tension régulée d'autre -part. The drains of the transistors 30 and 31 are connected to the gate of an N-channel MOS transistor 32 whose drain-source path is connected between the voltage VDD and the ground, in series with the source-drain path of an MOS transistor 33 with P channel, the grid of which is connected to the output of an inverting gate 34, the input of which is connected to the input of the shift circuit. This gate also receives the voltage-VDD on the one hand and the regulated voltage on the other hand.

Les drains des transistors 32 et 33 sont connectés à la grille du transistor 31 et constituent la sortie du circuit de décalage de niveau. The drains of the transistors 32 and 33 are connected to the gate of the transistor 31 and constitute the output of the level shift circuit.

Le fonctionnement du circuit qui vient d'être décrit va être examiné en se référant au diagramme de la
Fig. 2 qui montre cinq signaux A à E qui sont respectivement le signal d'attente ATT, le signal de sortie de multivibrateur 14, le signal de sortie du circuit de décalage de niveau, le signal de commande CON et le signal de transfert TRANS.The operation of the circuit which has just been described will be examined with reference to the diagram of the
Fig. 2 which shows five signals A to E which are respectively the waiting signal ATT, the output signal from multivibrator 14, the output signal from the level shift circuit, the control signal CON and the transfer signal TRANS.

En dehors de la période d'attente (ATT au niveau haut) et lorsque le signal CON est appliqué au transistor 6, le transistor 4 n'est pas conducteur et le transistor 6 est conducteur. Un courant Iz circule dans la diode Zener 7 et dans sa résistance de charge 5 de sorte qu'une tension Vz apparaît sur la diode Zener 7. Outside the waiting period (ATT at the high level) and when the signal CON is applied to the transistor 6, the transistor 4 is not conductive and the transistor 6 is conductive. A current Iz flows in the Zener diode 7 and in its load resistor 5 so that a voltage Vz appears on the Zener diode 7.

A l'apparition du signal TRANS représenté en E à la Fig. 2, sur la porte de transfert 9, une tension de référence VRE = Vz est appliquée à l'entrée négative du comparateur 10 et aux bornes du condensateur 11. When the TRANS signal shown at E in FIG. 2, on the transfer door 9, a reference voltage VRE = Vz is applied to the negative input of the comparator 10 and to the terminals of the capacitor 11.

La tension de référence utilisez par le régulateur de tension du circuit de la Fig. 1 est échantillonnée par le signal de transfert appliqué à la porte de transfert 9 et conservée dans la condensateur NOS intégré 11, de quelques picofarads. The reference voltage used by the voltage regulator of the circuit of Fig. 1 is sampled by the transfer signal applied to the transfer gate 9 and stored in the integrated NOS capacitor 11, of a few picofarads.

La diode Zener peut ainsi être alimentée seulement lorsque le signal CON appliqué à la grille du transistor 6 est à l'état haut. S l'on réduit la zone des pertes dans les éléments d'emmagasinage, les signal: TRINS et COM peuvent presenter un rapport cyclique tr3s faible. The Zener diode can thus be supplied only when the signal CON applied to the gate of the transistor 6 is in the high state. If the area of losses in the storage elements is reduced, the signals: TRINS and COM can have a very low duty cycle.

Ainsi l'emploi d'une diode orner consommant de l'énergie n'augmente que légèrement la consommation de l'oscillateur. Au cours de la période d'attente, la diode
Zener 7 et le comparateur 10 sont bloques La tension a l'entrée positive du comparateur est ramenee à VDD par le trajet drain-source du transistor 12. La tension V'ss à l'entrée négative du comparateur est ramenée à VDD par la porte de transfert 9 et par le transistor NOS 4 qui sont tous les deux conducteurs ( le signal ATT est au niveau logique bas et le signal TRANS est au niveau haut).Thus the use of an ornamental diode consuming energy only slightly increases the consumption of the oscillator. During the waiting period, the diode
Zener 7 and comparator 10 are blocked The voltage at the positive input of the comparator is brought back to VDD by the drain-source path of transistor 12. The voltage V'ss at the negative input of the comparator is brought back to VDD by the gate transfer 9 and by the NOS transistor 4 which are both conductors (the signal ATT is at the low logic level and the signal TRANS is at the high level).

Simultanément, la borne positive du comparateur 10 reçoit V'SS et un courant circule à travers l'oscillateur astable et le trajet drain-source du transistor 13, sur le drain duquel apparaît une tension régulée Vss égale à la différence entre la tension d'alimentation VDD et la tension Vz de la diode Zener 7. Simultaneously, the positive terminal of comparator 10 receives V'SS and a current flows through the astable oscillator and the drain-source path of transistor 13, on the drain of which a regulated voltage Vss appears equal to the difference between the voltage of VDD supply and voltage Vz of the Zener diode 7.

V' = VDD - V
SS DD Z
Le multivibrateur as table 14 reçoit la tension VDD et la tension V5,5 du régulateur 10. I1 en résulte que le circuit permet des modifications de la tension d'alimentation principale VDD entre Vmax et Vmin qui est par exemple égale à la tension VZ1 augmentée de 1V environ, sans entrainer une variation appréciable de la fréquence. Cependant, les niveaux de sortie du multivibrateur fluctuent et ne peuvent être directement exploités en logique CMOS.
V '= VDD - V
SS DD Z
The multivibrator as table 14 receives the voltage VDD and the voltage V5.5 from the regulator 10. As a result, the circuit allows modifications of the main supply voltage VDD between Vmax and Vmin which is for example equal to the increased voltage VZ1 about 1V, without causing an appreciable variation in the frequency. However, the output levels of the multivibrator fluctuate and cannot be directly exploited in CMOS logic.

Au cours de la période d'attente, la diode Zener 7 et le comparateur 10 sont bloqués. La tension à l'entrée positive du comparateur est ramenée à VDD par le trajet drain-source du transistor 12. La tension V5,5 à l'entrée négative du comparateur est ramenée à VDD par la porte de transfert 9 et par le transistor MOS 4 qui sont tous deux conducteurs (le signal AIT est au niveau logique bas et le signal TRANS est au niveau haut). During the waiting period, the Zener diode 7 and the comparator 10 are blocked. The voltage at the positive input of the comparator is brought back to VDD by the drain-source path of the transistor 12. The voltage V5.5 at the negative input of the comparator is brought back to VDD by the transfer gate 9 and by the MOS transistor 4 which are both conductors (the AIT signal is at the low logic level and the TRANS signal is at the high level).

Cependant le niveau de sortie du multivibrateur à l'état logique bas (V5,5) fluctue et est trop supérieur au potentiel de la masse pour pouvoir être directement exploité par une logique CMOS alimentée entre VDD et la masse sans induire de consommation statique d'énergie dans les portes de cette logique. However, the output level of the multivibrator in the low logic state (V5.5) fluctuates and is too much higher than the ground potential to be able to be directly exploited by a CMOS logic supplied between VDD and the ground without inducing static consumption of energy in the doors of this logic.

Le circuit 3 de décalage de niveau compense les fluctuations du signal de sortiedumultivibrateur et élimine toute consommation statique d'énergie dans les circuits
CMOS connectés à sa sortie.et alimentés entre VDD et la masse.Level shift circuit 3 compensates for fluctuations in the multivibrator output signal and eliminates any static energy consumption in the circuits
CMOS connected to its output. And supplied between VDD and ground.

En se référant notamment à la Fig. 4, on voit que le signal B de la Fig. 2 appliqué aux entrées du circuit de décalage de niveau est un signal dont le niveau haut est
VDD et dont le niveau bas est V5,5. Referring in particular to FIG. 4, it can be seen that the signal B in FIG. 2 applied to the inputs of the level shift circuit is a signal whose high level is
VDD and whose low level is V5.5.

Ce signal est appliqué alternativement aux grilles des transistors 30 et 33 qui conduisent donc alternativement. La conduction du transistor 30 entraîne lapplica- tion de la tension VDD à la grille du transistor 32, ce qui provoque la mise de la sortie du circuit à la masse. This signal is applied alternately to the gates of the transistors 30 and 33 which therefore conduct alternately. The conduction of the transistor 30 causes the voltage VDD to be applied to the gate of the transistor 32, which causes the output of the circuit to ground.

Lorsque c'est le transistor 33 qui est rendu conducteur, la tension VDD est appliquée à la sortie du circuit. When it is the transistor 33 which is made conductive, the voltage VDD is applied to the output of the circuit.

Simultanément, le transistor 31 est rendu conducteur par application à sa grille de la tension VDD et ainsi la grille du transistor 32 est ramenée à la masse. Simultaneously, the transistor 31 is made conductive by applying the voltage VDD to its gate and thus the gate of the transistor 32 is brought back to ground.

I1 en résulte que les impulsions de sortie du multivibrateur sont transformées par le circuit de décalage en impulsions représentées en C sur la Fig. 2, dont le niveau haut reste VDD mais dont le niveau bas est le potentiel de la masse, ce qui rend ces signaux exploitables. As a result, the output pulses of the multivibrator are transformed by the shift circuit into pulses represented at C in FIG. 2, whose high level remains VDD but whose low level is the ground potential, which makes these signals exploitable.

Les variations de la tension régulée Vss avec la température sont réduites au minimum grâce à l'emploi d'une tension Zener très stable et grâce à des précautions particulières dans la conception des moyens d'emmagasinage de la tension de référence. The variations in the regulated voltage Vss with the temperature are reduced to a minimum by the use of a very stable Zener voltage and by special precautions in the design of the means for storing the reference voltage.

De cette façon, la régulation de tension interne ne modifie pas beaucoup la stabilité en fréquence bien connue du circuit astable, en fonction de la température. In this way, the internal voltage regulation does not significantly modify the well-known frequency stability of the astable circuit, as a function of the temperature.

La consommation d'énergie du circuit qui vient d'être décrit est accrue en raison de la présence de la diode Zener 7, du régulateur de tension et du circuit de décalage de niveau. The energy consumption of the circuit just described is increased due to the presence of the Zener diode 7, the voltage regulator and the level shift circuit.

Cependant, on peut constater que la consommation totale d'énergie de ce circuit est à peu près la même que celle du même multivibrateur as table sans diode Zener ni régulateur, fonctionnant à la même fréquence, avec la même capacité de synchronisation et alimenté avec la même tension VDD,l rsqUe VDD < s Vmin However, we can see that the total energy consumption of this circuit is roughly the same as that of the same multivibrator as table without Zener diode or regulator, operating at the same frequency, with the same synchronization capacity and supplied with the same voltage VDD, l rsqUe VDD <s Vmin

Claims

1. Integrated RC oscillator produced in complementary MOS technique, comprising a regulator of the supply voltage incorporated in the integrated circuit of the oscillator, characterized in that said regulator (2) comprises means (5,6,7,8) for periodically generating a stable reference voltage from the supply voltage (VDD), means (9,11) for sampling and storing this reference voltage, a voltage comparator (10) for comparing said voltage reference to -the voltage to be regulated and to apply the regulated voltage (V'ss) to said RC oscillator (1) as a voltage determining the low logic level of this oscillator and a level shift circuit (3) intended to shift the level of oscillator output pulses (1) in order to bring the low logic level of these pulses to the level of zero potential.

2. Oscillator according to Claim 1, characterized in that the said means for generating the said reference voltage comprise a reverse-biased Zener diode (7) connected in series with a load resistor (5) between the supply voltage (VDD ) and the ground, via an N-channel MOS transistor (6) to the gate of which a periodic control signal is applied, authorizing the Zener diode to produce said reference voltage during predefined voltage intervals.

3. Oscillator according to any one of claims 1 and 2, characterized in that it is constituted by an astable multivibrator whose first stage is made with MOS components with high operating resistance.

4. Oscillator according to any one of claims 1 and 2, characterized in that said means for sampling and storing the reference voltage are constituted by a transfer gate (9) connected between the connection point of the Zener diode (7 ) and its load resistance (5) on the one hand and an input of said comparator (10) on the other hand, the other input of which receives a signal which is a function of its output signal.