FR2473788A1 - Methode de protection de circuits integres semi-conducteurs contre les particules alpha et dispositifs obtenus - Google Patents

Methode de protection de circuits integres semi-conducteurs contre les particules alpha et dispositifs obtenus Download PDF

Info

Publication number
FR2473788A1
FR2473788A1 FR8100284A FR8100284A FR2473788A1 FR 2473788 A1 FR2473788 A1 FR 2473788A1 FR 8100284 A FR8100284 A FR 8100284A FR 8100284 A FR8100284 A FR 8100284A FR 2473788 A1 FR2473788 A1 FR 2473788A1
Authority
FR
France
Prior art keywords
polymer
layer
alpha particles
particles
alpha
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8100284A
Other languages
English (en)
Inventor
Patrick Joseph Augusti Mckeown
Joseph Palen Perry
James Maclagan Waddell
Kenneth Dinsdale Barker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
ITT Inc
Original Assignee
Deutsche ITT Industries GmbH
ITT Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH, ITT Industries Inc filed Critical Deutsche ITT Industries GmbH
Publication of FR2473788A1 publication Critical patent/FR2473788A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Méthode de protection de circuits intégrés tel que les mémoires vives à accès sélectif contre les particules alpha, dans le but d'éliminer les erreurs fugitives dues à des particules de 4 à 8 MeV provenant notamment de traces d'uranium ou de thorium dans le matériau d'encapsulation des circuits. Elle consiste à recouvrir la surface active de la puce de matériau semi-conducteur 11 sur laquelle sont formés les circuits, par une couche 17 d'un polymère organique d'épaisseur suffisante (20 à 100 mu m) pour absorber les particules alpha. La couche 17 est de préférence formée d'une résine imide liquide, polymérisable à chaud ou par exposition à un faisceau d'ultra-violets ou d'électrons, qui reste stable pendant les traitements thermiques ultérieurs, notamment à la température de 400 degrés C nécessaire pour le scellement du couvercle 18 sur l'embase 15 d'un boîtier en céramique. Application particulière aux mémoires à accès sélectif de 16 à 64 x 1024 éléments binaires. (CF DESSIN DANS BOPI)

Description

2 4737l 8 La présente invention concerne des circuits intégrés à semi-
conducteurs, et plus particulièrement le fait de minimiser sinon d'éliminer les effets du bombardement de particules chargées
sur de tels circuits.
Les circuits intégrés à semi-conducteurs, et en parti- culier les mémoires à semi-conducteurs, tendent à devenir de plus en plus compactes, dans un effort pour fabriquer un nombre maximal d'éléments discrets, par exemple des cellules de mémoire, dans une surface de pastille donnée. Un phénomène récemment observé avec
cesdispositi:fortement intégrés est l'apparition d'erreurs fugi-
tives qui, contrairement aux erreurs permanentes dues à des défauts
de fabrication, sont transitoires et de nature aléatoire. L'inci-
dence de ces erreurs fugitives est très peu élevée, par exemple de l'ordre de 10 6 ou 10 7 à l'heure, et elles ne sont observables
que dans des situations o l'on emploie un grand nombre de dispo-
sitifs comme par exemple dans un ordinateur.
On a récemment mis en évidence la source des erreurs fugitives comme étant l'incidence de particules alpha (noyaux d'hélium) sur la pastille de semi-conducteur, chaque particule donnant naissance à un grand nombre de paires électrons-trous avant de s'arrêter. Le nombre de paires produites étant comparable, à la charge emmagasinée dans un élément individuel du dispositif, chaque particule alpha peut introduire un signal erroné. Les particules alpha proviennent de la désintégration radioactive de minuscules particules d'uranium et/ou de thorium présentes dans le matériau d'encapsulation des circuits et ont une énergie d'environ-5 MeV. En ralentissant dans le silicium chaque particule parcourt une distance de l'ordre de 25 micromètres et perd environ 3,6 eV pour chaque paire électron-trou produite. Ainsi chaque particule donne naissance à une quantité approximative de 1,4xlO6 paires électrons-trous sur une distance de 25 micromètres. Le phénomène des erreurs fugitives est décrit plus en détail dans
la revue NEW ELECTRONICS, 6 mars 1979, pages 30 à 40.
On a suggéré différentes techniques pour surmonter les erreurs fugitives dûes aux particules alpha. Dans un important système d'ordinateur il est possible d'avoir recours à des circuits de détection d'erreur et de correction bien qu'il en résulte une perte de vitesse. Une autre façon de procéder est
un contrôle très strict de la qualité des matériaux d'encapsula-
tion des circuits. Cependant l'épuration nécessaire des matériaux
en question augmente considérablement le coût du produit fini.
Selon l'un des aspects de l'invention il est fourni une méthode de protection d'un dispositif à semi-conducteurs formé sur
l'une des surfaces d'un substrat semi-conducteur contre le bom-
bardement de particules alpha, caractérisée par le fait qu'on
revêt la surface d'une couche d'un polymère organique dont l'épais-
seur est supérieure à la longueur de la trajectoire supposée dans le polymère des particules alpha susceptibles de frapper le dispositif. Selon un second aspect de l'invention, il est fourni un dispositif à semiconducteurs non encapsulé formé dans l'une des surfaces d'un substrat semi-conducteur, ladite surface étant revêtue d'une couche d'un polymère organique, ladite couche ayant une épaisseur supérieure à la longueur de la trajectoire supposée dans le polymère des particules alpha susceptibles de frapper le dispositif. Selon un troisième aspect de l'invention, il est fourni un dispositif à semi-conducteur encapsulé, comportant un substrat semi-conducteur monté dans un boîtier, et une couche d'un polymère organique intercalée entre une surface active du substrat et le boîtier, ladite couche ayant une épaisseur supérieure à la longueur de la trajectoire supposée dans le polymère des particules alpha
provenant du matériau du bottier.
Il a été reconnu qu'un revêtement constitué d'un poly-
mère organique filmogène appliqué sur la surface active d'une pastille de semi-conducteur fournit un écran efficace contre le
bombardement des particules alpha.
L'énergie des particules alpha émises lors de la
désintégration de l'uranium et du thorium varie entre 4 et 8 MeV.
De telles particules ont un champ de quelques centimètres dans l'air, mais seulement de quelques micromètres dans un matériau solide. Cependant, leur distance d'absorption dans le silicium
est comparable aux dimensions d'un circuit intégré.
Il a été expliqué (Priedlander & Kennedy - Nuclear & Radiochemistry publié en 1962 par John Wiley & Sons Inc.)
que le champ d'une particule alpha dans un solide est approxima-
tivement donné par la relation empirique Rza = 019+ 0,0275Z + (0,06 - o, oo86z) log M
Z étant le champ dans un élément Z exprimé en milligrammes par.
2473 788
centimètre carré, Ra le champ de la même particule dans l'air, M le nombre massique de la particule,(dans ce cas 4), et E l'énergie de la particule. A partir de là on a calculé que le champ de particules alpha dont l'énergie varie entre 5 et 8 MeV dans un matériau polymère, était de 20 à 100 micromètres, le champ exact dépendant de l'énergie de la particule et du contenu élémentaire du polymère. D'une manière générale, des polymères
dont le rapport carbone-hydrogène est élevé sont les plus effica-
ces en tant qu'absorbeurs de particules alpha.
t10 Llinvention sera mieux comprise à la lecture de la
description détaillée qui va suivre, faite à titre d'exemple non
limitatif en se reportant aux figures annexées qui représentent
différentes étapes de la fabrication d'un dispositif à semi-con-
ducteur protégé contre les particules.
On fabrique une pastille de semi-conducteur 11, par exemple une mémoire à accès sélectif, par des techniques de traitement classiques de semiconducteurs, la région active du
dispositif étant formée dans une surface 12 de la pastille.
La pastille Il est alors montée sur une embase constituée d'une grille de connexion 13 attachée à un corps de boîtier 15 en céramique et verre. Des fils métalliques relient les conducteurs
de la grille de connexion à diverses zones de contact se trou-
vant sur la pastille 11. Afin de munir la surface active 12 d'un écran de protection contre les particules alpha on applique sur cette surface 12 une certaine quantité d'un monomère organique liquide qui s'étale pour former un film plan 17. Le film 17 est ensuite polymérisé par exemple par chauffage, par application d'ultra-violets ou d'un faisceau d'électrons, ou encore par l'action d'un catalyseur à radical libre que l'on ajoute au monomère avant application. On peut pour cela avoir recours à différents systèmes polymères, mais ils doivent remplir un certain nombre de conditions: 1. Il ne doit pas se produire d'interaction chimique
entre le polymère et la surface active du dispositif.
2. La réaction de polymérisation ne doit produire aucun résidu nuisible. Ainsi il est souhaitable que le polymère soit du type oléfinique, qui ne produit pas de résidu, ou du type à condensation qui libère de l'eau. Cette eau s'évapore
ensuite pendant les étapes ultérieures du traitement.
3. Le matériau doit être de nature filmogène de telle sorte que le monomère s'étale facilement et uniformément
sur la surface du dispositif.
4. Le matériau polymérisé doit adhérer au dispositif et être suffisamment élastique pour résister à l'écaillement et/ou au fendillement lors du traitement ultérieur du dispositif. 5. Le polymère doit rester stable aux températures
élevées nécessaires lors du traitement ultérieur du dispositif.
I1 a été reconnu qu'un matériau à même de satisfaire
les exigences précitées est le matériau monomère polyimide com-
mercialisé par.la société Hitachi sous l'appellation commerciale PIQ. Ce matériau à d'abord été exploité pour ses propriétés photorésistantes, mais quand on l'applique sur une surface de
semi-conducteur sur une épaisseur de 20 à 100 micromètres il --
fournit une protection efficace contre les particules alpha; On injecte le monomère PIQ sur chaque pastille de semi-conducteur
avec une seringue hypodermique, en en mettant une quantité suf-
fisante pour former une surface de niveau, puis on le traite par-
chauffage jusqu'à une température de 180 à 200 C, de préférence
C. Cela fournit l'épaisseur désirée.
Après le traitement de la couche de polymère, on place
au dessus du dispositif un couvercle 18 que l'on scelle à l'em-- -
base 15 du boîtier dans un four à une température.d'environ 400.OC, le marériau de scellement utilisé étant par exemple un verre de soudure 19. Il a été reconnu que des films en polymere PIQ restaient stables dans de telles conditions; l'étape de chauffage
opérant en fait un traitement final du polymère.
La réalisation que l'on vient de décrire concerne l'encapsulation d'un dispositif à semi-conducteurs dans un boîtier en céramique, connu sous le nom de boîtier CERDIP. Dans une autre
réalisation (non représentée) on peut utiliser un boîtier plastique.
Une technique semblable peut être employée, mais dans ce. cas le
boîtier est moulé autour du dispositif en une seule opération.
I1 faut aussi prendre en considération le fait que, les tempéra-
tures requises dans le procédé de moulage du plastique étant inférieures à celles exigées dans le cas du boîtier en céramique, les exigences de stabilité thermique du polymère sont moins rigoureuses. Plusieurs systèmes de polymères peuvent être employés,: comme écrans contre les particules alpha. On a déjà mentionné le polymère PIQ et autres résines polyimides, mais certains autres matériaux adéquats peuvent contenir des caoutchoucs silicones et des polymères isoprènes. Dans d'autres applications, on peut avoir
recours à des systèmes co-polymrères, par exemple butadiène/styrène.
11 est bien évident que la description qui précède n'a
été faite qu'à titre d'exemple non-limitatif et que d'autres variantes peuvent être envisagées sans sortir pour autant du cadre
de l'invention.
6 24?3S8

Claims (12)

REVENDICATIONS
1. Méthode de protection d'un dispositif à semi-con-
ducteurs, formé sur l'une des surfaces d'un substrat semi-conduc-
teur, contre le bombardement de particules alpha, caractérisée par le fait qu'elle consiste à revêtir ladite surface d'une couche d'un polymère organique dont l'épaisseur est supérieure à la longueur de la trajectoire supposée dans le polymère des particules
alpha susceptibles de frapper le dispositif.
2. Méthode conforme à la revendication 1, caractérisée
par le fait que le polymère est un polyimide.
3. Méthode conforme à la revendication 1 ou 2, carac-
térisée par le fait que la couche de polymère est obtenue par traitement thermique d'un monomère liquide appliqué sur la plus
grande partie de la surface du substrat.
4. Méthode conforme à la revendication 1 ou2, carac-
térisée par le fait que la couche de polymère est obtenue par un traitement par ultra-violets ou par faisceau d'électrons d'un monomère liquide appliqué sur la plus grande partie de la surface
du substrat.
5. Méthode conforme à la revendication 1, caractérisée
par le fait que ledit polymère est un co-polymère.
6. Méthode conforme à l'une quelconque des revendica-
tions t à 5, caractérisée par le fait que le dispositif est une
mémoire à accès selectif.
7. Méthode de protection d'un dispositif à semi-con-
ducteur, formé sur l'une des surfaces d'un substrat semi-conduc-
teur, contre le bombardement de particules alpha, caractérisée par le fait qu'elle consiste à appliquer sur ladite surface un polyimide liquide en quantité suffisante pour former un revêtement uniforme d'une épaisseur de 20 à 100 micromètres, et à traiter le monomère à une température de 180 à 2200C pour obtenir un
revêtement de polymère uniforme.
8. Méthode conforme à l'une quelconque des revendi-
cations précédentes, caractérisée par le fait qu'elle consiste
en outre à encapsuler le dispositif protégé dans un boîtier.
9. Méthode conforme à l'une quelconque des revendi-
cations 1 à 8, caractérisée par le fait qu'elle consiste d'abord à placer le dispositif revêtu dans un boîtier en céramique constitué de plusieurs pièces, puis à sceller les pièces du boîtier avec un matériau de scellement sous l'effet de la chaleur,
le polymère étant lui-même pratiquement insensible.à la chaleur.
10. Dispositif à semi-conducteurs protégé contre l'effet des particules alpha, caractérisé par le fait qu'il est
fabriqué selon une méthode conforme à l'une quelconque des reven-
dications précédentes.
11. Dispositif à semi-conducteurs non encapsulé formé dans l'une des surfaces d'un substrat semi-conducteur, caractérisé
par le fait que l'on revêt ladite surface d'une couche d'un poly-
mère organique dont l'épaisseur est supérieure à la longueur de la trajectoire supposée dans le polymère des particules alpha
susceptibles de frapper le dispositif.
12. Dispositif à semi-conducteurs encapsulé, caracté-
risé par le fait qu'il comprend un substrat semi-conducteur monté dans un boîtier, et une couche d'un polymère organique intercalée entre une région active du substrat et le boîtier, l'épaisseur de ladite couche étant supérieure à la longueur de la trajectoire supposée dans le polymère des particules alpha provenant du
matériau du boîtier.
FR8100284A 1980-01-10 1981-01-09 Methode de protection de circuits integres semi-conducteurs contre les particules alpha et dispositifs obtenus Withdrawn FR2473788A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB8000919A GB2073946B (en) 1980-01-10 1980-01-10 -particle shielding of semiconductive device

Publications (1)

Publication Number Publication Date
FR2473788A1 true FR2473788A1 (fr) 1981-07-17

Family

ID=10510572

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8100284A Withdrawn FR2473788A1 (fr) 1980-01-10 1981-01-09 Methode de protection de circuits integres semi-conducteurs contre les particules alpha et dispositifs obtenus

Country Status (4)

Country Link
JP (1) JPS56104452A (fr)
DE (1) DE3048343A1 (fr)
FR (1) FR2473788A1 (fr)
GB (1) GB2073946B (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5722119U (fr) * 1980-07-15 1982-02-04

Also Published As

Publication number Publication date
GB2073946B (en) 1983-11-23
GB2073946A (en) 1981-10-21
JPS56104452A (en) 1981-08-20
DE3048343A1 (de) 1981-09-17

Similar Documents

Publication Publication Date Title
CN1113408C (zh) 利用受控电子束辐射将低－k聚合物并入层间电介质
CA1151868A (fr) Couches de protection thermique et mecanique pour elements d'enregistrement optique
US4383129A (en) Solar cell encapsulation
KR950030401A (ko) 자외선 흡수제가 분산된 불소수지로 이루어진 표면 보호 부재를 갖는 태양 전지 모듈
US4584259A (en) Coated media for optical recording with acrylic overcoat
FR1449724A (fr) Procédé de formation d'éléments de circuit électrique à pellicules minces en utilisant des procédés de nucléation sélective
JP3360898B2 (ja) 反射防止部材の製造方法及び偏光板
EP0265641A2 (fr) Support revêtus pour enregistrement optique
WO1999050917A1 (fr) Element a selectivite lumineuse stabilise par agent chimique destine a des applications d'imagerie
FR2473788A1 (fr) Methode de protection de circuits integres semi-conducteurs contre les particules alpha et dispositifs obtenus
NL7905426A (nl) Registratiemateriaal en werkwijze ter vervaardiging van dit materiaal.
JP2019159139A (ja) 調光フィルム
JP2004256818A (ja) ポリマーの分別方法
Sheikh et al. Structural and optical behaviours of methyl acrylate-vinyl acetate composite thin films synthesized under dynamic low-pressure plasma
EP0183948A3 (fr) Procédé pour la préparation photochimique de polymères aromatiques par dépôt de vapeur
Ben Hadj Mabrouk et al. Effect of the molecular weight on the depth profiling of PMMA thin films using low‐energy Cs+ sputtering
JPH05192933A (ja) 紫外線硬化樹脂の硬化成形方法
TW511234B (en) Method of manufacturing a semiconductor device, and embedding material for use therewith
US4358519A (en) Technique of introducing an interface layer in a thermoplastic photoconductor medium
CN112635671A (zh) 一种基于飞秒激光改性的导电高分子pedot:pss降阻方法
KR101924102B1 (ko) 다층 필름, 이의 제조방법 및 이를 포함하는 투명 전극 필름
JPS5776868A (en) Forming method for resin protected film
US11526129B1 (en) Nanovoided holographic structures and corresponding systems and methods
US20210074950A1 (en) Package structure
CN101740653A (zh) 薄膜太阳能电池及制造该薄膜太阳能电池的方法

Legal Events

Date Code Title Description
ST Notification of lapse