FR2473173A1 - Electronic musical instrument with progressive digital counter - has volume control and period counter dividing period into blocks with stages and accumulates volume and tone signals for output loudspeaker - Google Patents

Electronic musical instrument with progressive digital counter - has volume control and period counter dividing period into blocks with stages and accumulates volume and tone signals for output loudspeaker Download PDF

Info

Publication number
FR2473173A1
FR2473173A1 FR7906733A FR7906733A FR2473173A1 FR 2473173 A1 FR2473173 A1 FR 2473173A1 FR 7906733 A FR7906733 A FR 7906733A FR 7906733 A FR7906733 A FR 7906733A FR 2473173 A1 FR2473173 A1 FR 2473173A1
Authority
FR
France
Prior art keywords
gate
signal
output
period
gates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR7906733A
Other languages
French (fr)
Other versions
FR2473173B1 (en
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP53031369A external-priority patent/JPS6042956B2/en
Priority claimed from JP53045528A external-priority patent/JPS6042948B2/en
Priority claimed from JP53046836A external-priority patent/JPS6042949B2/en
Priority claimed from JP53071064A external-priority patent/JPS6042958B2/en
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to FR7906733A priority Critical patent/FR2473173A1/en
Publication of FR2473173A1 publication Critical patent/FR2473173A1/en
Application granted granted Critical
Publication of FR2473173B1 publication Critical patent/FR2473173B1/fr
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10HELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H1/00Details of electrophonic musical instruments
    • G10H1/02Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos
    • G10H1/04Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos by additional modulation
    • G10H1/053Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos by additional modulation during execution only
    • G10H1/057Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos by additional modulation during execution only by envelope-forming circuits
    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10HELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H1/00Details of electrophonic musical instruments
    • G10H1/18Selecting circuits
    • G10H1/183Channel-assigning means for polyphonic instruments
    • G10H1/187Channel-assigning means for polyphonic instruments using multiplexed channel processors
    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10HELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H7/00Instruments in which the tones are synthesised from a data store, e.g. computer organs
    • G10H7/08Instruments in which the tones are synthesised from a data store, e.g. computer organs by calculating functions or polynomial approximations to evaluate amplitudes at successive sample points of a tone waveform
    • G10H7/12Instruments in which the tones are synthesised from a data store, e.g. computer organs by calculating functions or polynomial approximations to evaluate amplitudes at successive sample points of a tone waveform by means of a recursive algorithm using one or more sets of parameters stored in a memory and the calculated amplitudes of one or more preceding sample points
    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10HELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H2210/00Aspects or methods of musical processing having intrinsic musical character, i.e. involving musical theory or musical parameters or relying on musical knowledge, as applied in electrophonic musical tools or instruments
    • G10H2210/155Musical effects
    • G10H2210/195Modulation effects, i.e. smooth non-discontinuous variations over a time interval, e.g. within a note, melody or musical transition, of any sound parameter, e.g. amplitude, pitch, spectral response, playback speed
    • G10H2210/201Vibrato, i.e. rapid, repetitive and smooth variation of amplitude, pitch or timbre within a note or chord

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

The electronic musical instrument uses digital techniques with the counter couting progressively. The digital circuits are suitable for mfg. by large-scale integration techniques. The time variation of the higher harmonic structure is digitally processed to give a more attractive tone. The volume control uses a digital technique. It has a period counted to convert the musical sound wave into digital pulses. This is performed by dividing the period into blocks with several counting stages. The musical notes in each block are characterised by a positive or a negative sign. The major components are an input key signal decoder (1), time interval circuit(2), wave-form distributor(3), decoder(5), volume control(7), folding circuit(6), signal counter(8), accumulator(9), analogue converter (10) and loudspeaker (11).

Description

La présente invention concerne un instrument de musique électronique utilisant une nouvelle technique permettant de constituer la majeure partie de la section génératrice des sons musicaux par un circuit numérique. The present invention relates to an electronic musical instrument using a new technique for constituting the major part of the generating section of musical sounds by a digital circuit.

Une technologie dite analogue a jusqu'ici été utilisée de maniere dominante dans le domaine des instruments de musique électroniques tels que les orgues électroniques, les pianos électroniques, les synthétiseurs musicaux mais la technologie numérique, qui a récemment pris un développement marqué, a également été utilisée partiellement dans ce domaine. So-called analog technology has so far been used dominantly in the field of electronic musical instruments such as electronic organs, electronic pianos, musical synthesizers but digital technology, which has recently taken a marked development, has also been used. partially used in this area.

Une commande épouvantablement compliquée est nécessaire pour fabriquer la partie principale ( l'unité de formation de l'onde sonore musicale, l'unité de formation de la période de la note, l'unité pour former la courbe délimitant les variations positives et les variations négatives du volume et similaires) dans l'étage de production du son musical d'un instrument de musique électronique selon la technologie du circuit intégré à grande échelle lorsqQ:on utilise une technologie numérique
C'est pourquoi aucun instrume.t de musique électronique d'une construction simple, résultant d'une application complète de la technologie nmSrique à la construction de l'instrument de musique, n'a été mis au point avec succès.
A dreadfully complicated command is needed to make the main part (the unit of formation of the musical sound wave, the unit of formation of the period of the note, the unit to form the curve delimiting positive variations and variations volume and the like) in the musical sound production stage of an electronic musical instrument using large-scale integrated circuit technology when using digital technology
This is why no electronic music instrument of simple construction, resulting from a full application of nmSric technology to the construction of the musical instrument, has been developed successfully.

Dans les instruments de musique électroniques, la formation des diverses ondes sonores musicales est d'une grande importance pour pouvoir produire des sons musicaux ayant des timbres variés. Dans ce but, de nombreuses propositions ont été faites pour définir les ondes sonores musicales. Selon l'une de ces propositions, des ondes sinusoidales allant de l'onde fondamentale aux harmoniques supérieurs avec des ordre donnés , sont emmagasinées dans une pluralité de mémoires sous la forme de signaux numériques représentant les amplitudes des ondes. In electronic musical instruments, the formation of various musical sound waves is of great importance to produce musical sounds with varied timbres. For this purpose, many proposals have been made to define musical sound waves. According to one of these proposals, sinusoidal waves from the fundamental wave to higher harmonics with given order are stored in a plurality of memories in the form of digital signals representing the amplitudes of the waves.

Lorsqu'un son musical est défini, les ondes sinusoidales ayant les ordres correspondants sont lues sélectivement et simultanement et, ensuite, les ondes sinusoidales ainsi lues sont synthe- tisées pour former une forme d'onde définie du son musical. Une autre proposition emmagasine en permanence des signaux numériques représentant des ondes fondamentales telles que l'onde en triangle, l'onde sinusoidale, l'onde rectangulaire et l'onde en dents de scie dans une unité mémoire de la forme d'onde. Une proposition supplémentaire est d'emmagasiner en permanence des signaux représentant numériquement ou de façon analogue des ondes données de sons musicaux dans une mémoire fixe.When a musical sound is defined, the sinusoidal waves having the corresponding orders are read selectively and simultaneously, and then the thus-read sinusoidal waves are synthesized to form a definite waveform of the musical sound. Another proposal permanently stores digital signals representing fundamental waves such as the triangle wave, the sine wave, the rectangular wave and the sawtooth wave in a memory unit of the waveform. An additional proposition is to permanently store signals representing numerically or analogously given waves of musical sounds in a fixed memory.

Afin d'obtenir une onde sonore musicale artificielle qui soit parfaitement analogue au son musical naturel d'origine, on utilise non seulement un son musical analogue mais également une enveloppe de volume incluant des facteurs tels que les éléva- tions de l'onde et les chutes de l'onde qui doivent être superposés au son musical analogue. Cependant, il n'y a aucune proposition pour superposer de façon efficace l'enveloppe de volume à l'onde sonore par la technologie numérique. La superposition conventionnelle de l'enveloppe de volume a été effectuée par la technologie analogique ou en utilisant un circuit de commande complexe.C'est ainsi que la technique de formation de l'onde sonore musicale par la technologie numérique qui est bien adaptée pour la fabrication par circuits intégrés à grande échelle n'a pas encore été introduite dans ce domaine. La forme d'onde dépendant du spectre de fréquence (par exemple la structure harmonique dans l'état usuel) et l'enveloppe de volume allant de la montée de l'onde jusqu'à la descente de l'onde ou amortissement sont généralement les facteurs essentiels pour déterminer le timbre d'un son musical produit par un instrument de musique naturel.Toutefois, le timbre particulier de l'instrument de musique naturel est fortement influencé par différents autres facteurs, par exemple par~-ia~-väiA tìon en fonction du temps de la structure des harmoniques résultant du retard à l'apparition des composants harmoniques supérieurs qui est observé au moment de la production du son par les cuivres, par la variation subtile des harmoniques supérieurs, par la superposition du bruit qui est observée au moment où l'on pince les cordes, par la disparition rapide des harmoniques supérieurs lors de l'amortissement. In order to obtain an artificial musical sound wave that is perfectly analogous to the original natural musical sound, not only is a similar musical sound used but also a volume envelope including factors such as wave elevations and waveforms. falls of the wave which must be superimposed on the analog musical sound. However, there is no proposal to effectively overlay the volume envelope to the sound wave by digital technology. The conventional overlay of the volume envelope has been carried out by analog technology or by using a complex control circuit. This is how the technique of forming the musical sound wave by digital technology is well suited for the Large-scale integrated circuit manufacturing has not yet been introduced in this area. The waveform depending on the frequency spectrum (for example the harmonic structure in the usual state) and the volume envelope from the rise of the wave to the descent of the wave or damping are generally the essential factors for determining the timbre of a musical sound produced by a natural musical instrument. However, the particular timbre of the natural musical instrument is strongly influenced by various other factors, for example by ~ -ia ~ -väiA tion time function of the harmonic structure resulting from the delay in the appearance of the higher harmonic components which is observed at the moment of sound production by the brass, the subtle variation of the higher harmonics, the superposition of the noise which is observed at when we pinch the strings, by the rapid disappearance of the higher harmonics during damping.

En conséquence, la variation dans le temps de la structure des harmoniques doit être prise en considération, en plus des formes d'onde et de l'enveloppe du volume, afin d'éliminer la sensation de son terne et haché produite par les signaux électriques de l'instrument de musique électronique et afin d'obtenir une sensation de son naturel pour le son musical électronique. As a result, the variation over time of the harmonic structure must be taken into account, in addition to the waveforms and the volume envelope, in order to eliminate the sensation of its dull and choppy tone produced by electrical signals of the electronic musical instrument and in order to obtain a natural feeling of sound for the electronic musical sound.

Dans un instrument de musique électronique conventionnel, par exemple un orgue électronique, la structure des harmoniques n'est pas modifiée pour chaque son et une enveloppe de volume est simplement superposée sur les ondes sonores musicales simples. Dans un autre exemple dans lequel les sons musicaux du piano ou des cymbales sont préréqlés, l'onde sonore musicale produite est une onde simple réglée au préalable. Un synthétiseur, qui est un instrument à son unique, modifie la bande de fréquence de filtrage en fonction du temps par une opération de filtrage analogique en utilisant un filtre du type à contrôle par la tension (VCF) ou similaire.Le programme de modification de la bande de fréquence est relativement simple par exemple "basse fréquence vers haute fréquence" ou "haute fréquence vers basse fréquence". En conséquence, des unités donnant des effets sonores additionnels sont de plus nécessaires pour assurer une sensation sonore plus naturelle. Un synthétiseur de ce type permettant d'exécuter un accord nécessite un filtre et un moyen d'effet sonore pour chaque touche d'exécution. Ceci conduit à une complexité et à un très grand volume de la constitution du circuit de l'instrument sonore musical et relève son coût de fabrication. In a conventional electronic musical instrument, for example an electronic organ, the structure of the harmonics is not modified for each sound and a volume envelope is simply superimposed on the simple musical sound waves. In another example in which the musical sounds of the piano or cymbals are pre-selected, the musical sound wave produced is a simple wave previously set. A synthesizer, which is a unique instrument, modifies the filtering frequency band as a function of time by an analog filtering operation using a voltage control type (VCF) filter or the like. the frequency band is relatively simple, for example "low frequency to high frequency" or "high frequency to low frequency". As a result, units giving additional sound effects are further needed to ensure a more natural sounding feel. A synthesizer of this type for performing a chord requires a filter and a sound effect means for each execution key. This leads to a complexity and a very large volume of the circuit constitution of the musical sound instrument and raises its manufacturing cost.

L'instrument de musique électronique conventionnel utilise la technologie analogique pour le problème de variation en fonction du temps de la structure en hanrniques d'ordres élevés. The conventional electronic musical instrument uses analog technology for the problem of time variation of the structure in high order hannniques.

L'application directe de la technologie pour l'exécution d'un accord entraîne de nombreux problèmes à résoudre. Ainsi, l'état actuel de cette technique ne permet pas d'obtenir la formation d'une onde sonore musicale satisfaisante par une technologie numérique laquelle convient pour la constitution par circuit intégré à grande echelle et avec une structure d'harmoniques variable en fonction du temps pour chaque son.The direct application of technology for the execution of an agreement leads to many problems to be solved. Thus, the current state of this technique does not allow to obtain the formation of a satisfactory musical sound wave by a digital technology which is suitable for the constitution by large scale integrated circuit and with a variable harmonic structure according to the time for each sound.

On considèrera d'abord la formation des périodes des notes. Dans les instruments de musique électroniques, les fréquences de la source sonore correspondant aux touches d'exécution sont déterminées sur la base de la gamme tempérée. Un système de source sonore dite à division de la fréquence est généralement utilisé pour la formation des fréquences de la source sonore. We will first consider the formation of the periods of the notes. In electronic musical instruments, the frequencies of the sound source corresponding to the execution keys are determined on the basis of the tempered range. A so-called frequency division sound source system is generally used for the formation of the frequencies of the sound source.

Dans ce système, une fréquence horloge de référence est divisée en fréquence par une pluralité d'étages de circuits diviseurs de fréquence. Les fréquences de source sonore respectives sont formées en choisissant des combinaisons convenables des rapports de division de fréquence parmi les circuits diviseurs de fré- quence.Une forme d'onde désirée est lue a partir d'une mémoire d'onde sonore musicale par exemple par la fréquence de la source sonore correspondant à la touche d'exécution actionnée. L'instru ment de musique électronique conventionnel est conçu principalement pour un son pur ou unique. t'exécution d'un accord par action simultanée sur plusieurs touches d'exécution, nécessite en conséquence des circuits de contrôle de la période de la note au nombre d'un pour chaque touche d'exécution dans le but d'assurer un traitement parallèle. Ceci se traduit par une construction de circuit considérablement importante. Une modification est concevable dans laquelle un seul circuit de contrôle de la période de la note est utilisé en commun pour un certain nombre de touches d'exécution et est utilisé sous une forme à temps partagé.Dans ce cas, étant donné que la résolution est lXn pour n touches d'exécution, le contrôle de traitement dans le temps est effectué pour une unité de temps pour les actions sur n touches d'exécution. En conséquence, lorsque la période de la note est fixée pour chaque touche d'exécution et lorsqu'un son musical est produit, la constitution du circuit en résultant est considérablement complexe. Ainsi, aucun appareil de contrôle de la période de la note pratique par une technologie numérique qui est d'une construction simple et qui s'adapte bien pour l'exé- cution d'accords n'a été proposé. Ceci est également vrai pour le système de traitement numérique permettant l'exécution d'ac- cords par actionnement d'une pluralité de touches et le traitement dynamique à temps partagé dans un tel cas.In this system, a reference clock frequency is frequency divided by a plurality of frequency divider circuit stages. The respective sound source frequencies are formed by choosing suitable combinations of the frequency division ratios among the frequency divider circuits. A desired waveform is read from a musical sound waveform memory for example by the frequency of the sound source corresponding to the executed execution key. The conventional electronic music instrument is designed primarily for pure or unique sound. executing an agreement by simultaneous action on several execution keys, consequently requires control circuits of the period of the note to the number of one for each execution key in order to ensure a parallel processing . This results in a considerably important circuit construction. A modification is conceivable in which a single control circuit of the period of the note is used in common for a number of execution keys and is used in a time-shared form. In this case, since the resolution is lXn for n execution keys, the time processing control is performed for a unit of time for actions on n execution keys. As a result, when the note period is set for each execution key and when a musical sound is produced, the constitution of the resulting circuit is considerably complex. Thus, no control device of the period of the note practical by a digital technology which is of a simple construction and which adapts well for the execution of agreements has been proposed. This is also true for the digital processing system allowing the execution of agreements by actuating a plurality of keys and the dynamic time-sharing processing in such a case.

En conséquence, un but de la présente invention est de fournir un instrument de musique électronique utilisant une nouvelle technique de génération du son musical mettant en oeuvre la technologie numérique. Accordingly, an object of the present invention is to provide an electronic musical instrument using a new musical sound generation technique using digital technology.

Un autre but de la présente invention est de fournir un instrument de musique électronique dans lequel la plus grande partie du circuit pour produire les sons musicaux est constituée essentiellement par un circuit numérique convenant pour une réalisation par circuit intégré à grande échelle.  Another object of the present invention is to provide an electronic musical instrument in which the major part of the circuit for producing the musical sounds consists essentially of a digital circuit suitable for large scale integrated circuit realization.

Un autre but supplémentaire de la présente invention est de fournir un instrument de musique électronique qui peut former des ondes sonores musicales par un circuit numérique mettant en oeuvre une nouvelle technique. Another additional object of the present invention is to provide an electronic musical instrument that can form musical sound waves by a digital circuit implementing a new technique.

Un but supplémentaire de la presente invention est de fournir un instrument de musique électronique dans lequel la variation en fonction du temps de la structure en harmoniques d'ordres élevés du son musical est traitée par une technologie numérique de manière à produire un son musical avec un timbre agréable. A further object of the present invention is to provide an electronic musical instrument in which the variation over time of the high order harmonic structure of the musical sound is processed by digital technology to produce a musical sound with a nice stamp.

Un autre but-encore de l'invention est de fournir un instrument de musique électronique en utilisant une nouvelle technique capable de commander simultanément différentes formes d'ondes. Another object of the invention is to provide an electronic musical instrument using a new technique capable of simultaneously controlling different waveforms.

Un but supplémentaire de la présente invention est de fournir un instrument de musique électronique avec une technique nouvelle par laquelle différentes formes d'ondes peuvent être commandées simultanément et synthétisées et non seulement les différentes formes d'ondes mais également les périodes des différentes ondes peuvent être contrôlées pour avoir une relation M : N. A further object of the present invention is to provide an electronic musical instrument with a novel technique by which different waveforms can be controlled simultaneously and synthesized and not only the different waveforms but also the periods of the different waves can be controlled to have a relationship M: N.

Un but supplémentaire encore de l'invention est de fournir un instrument de musique électronique avec une technique nouvelle qui assure des courbes enveloppes du volume différentes pour différentes formes d'ondes de manière à former ainsi une grande variété d'ondes sonores musicales synthétisées. Yet another object of the invention is to provide an electronic musical instrument with a novel technique that provides different volume envelope curves for different waveforms so as to form a wide variety of synthesized musical sound waves.

Un autre but de l'invention est de fournir un instrument de musique électronique avec une technique nouvelle dans laquelle la période de la note peut être fixée par un système de comptage numérique. Another object of the invention is to provide an electronic musical instrument with a new technique in which the period of the note can be set by a digital counting system.

Un autre but encore de l'invention est de fournir un instrument de musique électronique dans lequel l'exécution d'un accord est possible par une technique de traitement dynamique numérique. Yet another object of the invention is to provide an electronic musical instrument in which the performance of an agreement is possible by a digital dynamic processing technique.

Pour atteindre les buts ci-dessus, et d'autres buts de la présente invention, celle-ci a pour objet un instrument de musique électronique comprenant un moyen de contrôle du volume pour accroître ou réduire le volume de l'exécution en fonction de l'écoulement du temps à partir de l'action sur une touche d'exécution, un moyen de comptage de la période pour compter un cycle de l'onde sonore musicale par une pluralité de stades de comptage afin de produire numériquement une onde sonore musicale, un moyen pour diviser un cycle en m blocs,chacun comportant un ou plusieurs stades de comptage et un moyen de commande de l'onde sonore musicale pour commander la montée et la descente de l'onde sonore musicale dans chaque bloc d'une valeur à laquelle est affecté + ou "-", valeur qui est un multiple entier de la valeur de commande du moyen de commande du volume, moyen dans lequel un cycle unique de l'onde sonore musicale est divisé en m blocs et ces blocs sont commandés de façon convenable tandis qu'en même temps peut être effectué un contrôle du volume. In order to achieve the above objects, and other objects of the present invention, the subject of the present invention is an electronic musical instrument comprising volume control means for increasing or decreasing the volume of the performance in accordance with the invention. time flow from the action on an execution key, a counting means of the period for counting a cycle of the musical sound wave by a plurality of counting stages to digitally produce a musical sound wave, means for dividing a cycle into m blocks each having one or more counting steps and a musical waveform control means for controlling the rise and fall of the musical sound wave in each block from a value to which is assigned + or "-", which value is an integer multiple of the control value of the volume control means, means in which a single cycle of the musical sound wave is divided into m blocks and these blocks are controlled from way suitable while at the same time can be done a volume control.

Avec une telle constitution, on réalise un instrument de musique électronique ou un système de formation d'un son musical par la technologie numérique dans lequel l'onde sonore musicale peut être formée sur la base d'une instruction correspondant à une onde sonore musicale introduite dans chaque bloc, un contrôle de volume étant également possible simultanément. With such a constitution, an electronic musical instrument or system for forming a musical sound is produced by digital technology in which the musical sound wave can be formed on the basis of an instruction corresponding to an introduced musical sound wave. in each block, a volume control is also possible simultaneously.

Le système est également applicable pour une commande numérique de volume des différentes courbes de montée et de descente du volume telles qu'observées dans les pianos, les guitares et similaires. Une modification du volume aussi bien qu'une variation de la forme d'onde peuvent être réglées convenablement de sorte que la structure en harmoniques d'ordres élevés peut être largement modifiée en fonction du temps de manière à fournir des sons musicaux avec des timbres agréables.The system is also applicable for digital volume control of different volume rise and fall curves as seen in pianos, guitars and the like. A change in the volume as well as a variation of the waveform can be adjusted appropriately so that the high order harmonic structure can be greatly modified as a function of time so as to provide musical sounds with pleasant timbres. .

Pour la mise en oeuvre de l'exécution d'accords, un moyen dynamique unique de réglage de la période de la note peut être utilisé pour un certain nombre de touches d'exécution avec un contrôle indépendant des périodes des notes. Ceci simplifie la construction du circuit y relatif. For the implementation of chord execution, a unique dynamic way of adjusting the note period can be used for a number of execution keys with independent control of the note periods. This simplifies the construction of the circuit relating thereto.

Avec ces caractéristiques utiles de l'invention, la partie de commande principale de l'instrument de musique électro- nique à l'exception de l'étage de production du son en sortie peut être fabriquée selon la technique du circuit intégré à grande échelle. En conséquence, l'invention peut fournir un.  With these useful features of the invention, the main control part of the electronic musical instrument with the exception of the output sound stage can be manufactured in the large-scale integrated circuit technique. Accordingly, the invention can provide a.

instrument de musique électronique universel et simple ayant une haute sécurité de fonctionnement.universal and simple electronic musical instrument with a high security of operation.

L'invention sera mieux comprise à la lecture de la description détaillée faite ci-après avec référence aux dessins ci-annexés dans lesquels
Fig. 1 est un schéma sous forme de blocs d'un instrument de musique électronique construit selon le concept de base de la présente invention
Fig. 2 est un graphique pour expliquer un mode enveloppe utilisé dans l'instrument représenté dans la figure 1 ;;
Fig. 3 est un graphique pour expliquer le fonctionnement de base de l'instrument représenté dans la figure 1 pour aboutir à la définition d'une onde sonore musicale
Figs. 4A, 4B et 4C représentent les modifications
relatives d'ondes sonores musicales en fonction de la valeur du coefficient d'enveloppe
Figs. 5A, 5B, 5C, 5D, 5E et 5F représentent les symboles logiques utilisés dans les modes de réalisation de ltinvention
Fig. 6 est un schéma indiquant les positions relatives des figures 7A, 7B, 7C et 7D
Figs. 7A, 7B, 7C et 7D représentent un schéma de circuit pour une disposition réelle du circuit de la partie principale de l'instrument de la présente invention
Fig. 8 est un graphique fonction de temps illustrant la distribution dans le temps de l'état de sortie sélectif en accord avec une note se rapportant à l'état de l'adresse de bloc représenté dans les figures 7A et 7B
Fig. 9 est un graphique fonction du temps illustrant la répartition dans le temps des sorties svnchronisées a d'addi- t ion pour les octaves respectives se rapportant au fonctionnement du registre de synchronisation illustré dans la figure 7A ;
Fig. 10 illustre la relation entre le nombre de pas et les notes avec le circuit représenté dans les figures 7A et 7B;;
Figs. llA, 11B et 11C sont des graphiques fonction du temps pour expliquer le système de détermination de la période de la forme d'onde des notes respectives utilisé dans un mode de réalisation de la présente invention
Fig. 12 est un schéma par blocs d'un circuit illustrant la constitution détaillée d'une mémoire à décalage illustrez dans la figure 7C
Fig. 13 représente les divers types d'enveloppes de volume utilisés dans la présente invention
Fig. 14 est une représentation illustrant les teneurs des instructions pour combiner des courbes de volume définies par a et ;
Fig. 15 est une onde sonore musicale définie par les adresses des blocs définies par a et ss;;
Fig. 16 illustre la section de définition du programme de la forme d'onde de figure 7A
Fig. 17 représente les valeurs d'addition en sortie utilisées dans l'ensemble du circuit i.llustré dans la figure 7C;
Fig. 18 est un graphique fonction du temps illustrant le fonctionnement du compteur pour compter le nombre de cycles de figure 7A ;
Fig. 19 représente la relation de base entre le nombre de cycles et la valeur du cycle de travail de figure 7B
Fig. 20 illustre les états de définition des modes a et B d'une période
Fig. 21 est une représentation pour expliquer en détail le fonctionnement de l'instrument de la présente invention par rapport au mode a et au mode ss;;
Figs. 22, 23 et 24 illustrent des formes d'onde pour représenter le fonctionnement de la commande du trémolo de la présente invention
Figs. 25A et 25B illustrent des formes d'onde pour représenter le fonctionnement du contrôle de trémolo d'une corde pincée
Fig. 26 est un schéma pour illustrer les positions relatives des figures 27A et 27B ;;
Figs. 27A et 27B illustrent un schéma de circuit d'un exemple d'une section de commande réelle pour contrôler l'ensem- ble du circuit illustré dans les figures 7A, 7B, 7C et 7D
Figs. 28A et 28B représentent des graphiques fonction du temps représentant le fonctionnement correspondant au duo, au quatuor et similaire en ce qui concerne le circuit illustré dans la figure 27A
Figs. 29A et 29B sont des graphiques fonction du temps illustrant la relation entre la programmation fonction du temps de l'entrée des touches d'exécution et un signal de synchronisation
Fig. 30 illustre L' opération de sélection de l'iinpulsion horloge parmi une pluralité de circuits générateurs d'impulsions horloge;;
Fig. 31 est un graphique fonction du temps pour expliquer le fonctionnement de la commande de vibrato de l'invention ;
Fig. 32 représente des graphiques d ' enveloppes de volume représentant les variations par rapport à l'écoulement du temps pendant l'attaque;
Fig. 33-illustre les variations des enveloppes de volume par rapport à l'écoulement du temps pendant l'amortissement ; et,
Fig. 34 illustre la modification du volume par rapport à l'écoulement du temps lors de l'extinction.
The invention will be better understood on reading the detailed description given below with reference to the accompanying drawings in which
Fig. 1 is a block diagram of an electronic musical instrument constructed according to the basic concept of the present invention.
Fig. 2 is a graph for explaining an envelope mode used in the instrument shown in Figure 1;
Fig. 3 is a graph for explaining the basic operation of the instrument shown in FIG. 1 to arrive at the definition of a musical sound wave
Figs. 4A, 4B and 4C represent the modifications
relative of musical sound waves according to the value of the envelope coefficient
Figs. 5A, 5B, 5C, 5D, 5E and 5F represent the logical symbols used in the embodiments of the invention
Fig. 6 is a diagram showing the relative positions of FIGS. 7A, 7B, 7C and 7D.
Figs. 7A, 7B, 7C and 7D show a circuit diagram for a real circuit arrangement of the main part of the instrument of the present invention.
Fig. 8 is a time function graph illustrating the time distribution of the selective output state in accordance with a note relating to the state of the block address shown in FIGS. 7A and 7B
Fig. 9 is a time-based graph illustrating the time distribution of the synchronized outputs at the add-on for the respective octaves relating to the operation of the synchronization register illustrated in FIG. 7A;
Fig. 10 illustrates the relationship between the number of steps and the notes with the circuit shown in FIGS. 7A and 7B;
Figs. 11A, 11B, and 11C are time-dependent graphs for explaining the waveform period timing system of the respective notes used in one embodiment of the present invention.
Fig. 12 is a block diagram of a circuit illustrating the detailed constitution of a shift memory illustrate in FIG. 7C
Fig. 13 shows the various types of volume envelopes used in the present invention
Fig. 14 is a representation illustrating the contents of the instructions for combining volume curves defined by a and;
Fig. 15 is a musical sound wave defined by the addresses of the blocks defined by a and ss;
Fig. 16 illustrates the program definition section of FIG. 7A waveform
Fig. 17 shows the output addition values used throughout the circuit shown in FIG. 7C;
Fig. 18 is a time-dependent graph illustrating the operation of the counter for counting the number of cycles of FIG. 7A;
Fig. 19 represents the basic relation between the number of cycles and the value of the working cycle of FIG. 7B
Fig. 20 illustrates the modes of definition of the modes a and B of a period
Fig. 21 is a representation for explaining in detail the operation of the instrument of the present invention with respect to mode a and mode ss;
Figs. 22, 23 and 24 illustrate waveforms for illustrating the operation of the tremolo control of the present invention.
Figs. 25A and 25B illustrate waveforms for representing the operation of the tremolo control of a pinched chord
Fig. 26 is a diagram for illustrating the relative positions of Figs. 27A and 27B;
Figs. 27A and 27B illustrate a circuit diagram of an example of a real control section for controlling the circuitry shown in FIGS. 7A, 7B, 7C and 7D.
Figs. 28A and 28B are time-dependent graphs showing the operation corresponding to the duet, the quartet and the like with respect to the circuit illustrated in FIG. 27A
Figs. 29A and 29B are time-based graphs illustrating the relationship between the time-dependent programming of the input of the execution keys and a synchronization signal
Fig. Illustrates the operation of selecting the clock pulse from a plurality of clock pulse generating circuits;
Fig. 31 is a time-dependent graph for explaining the operation of the vibrato control of the invention;
Fig. 32 is a graph of volume envelopes representing variations with respect to the time flow during the attack;
Fig. 33-illustrates the variations of volume envelopes with respect to the flow of time during damping; and,
Fig. 34 illustrates the modification of the volume with respect to the passage of time during extinction.

Le principe d'un instrument de musique élctronique conforme à l'invention sera tout d'abord expliqué avec référence à la figure 1 qui illustre, sous forme d'un schéma par blocs, le système d'ensemble de l'instrument. The principle of an electronic musical instrument according to the invention will first be explained with reference to Figure 1 which illustrates, in the form of a block diagram, the overall system of the instrument.

Dans la figure, un registre de code d'entrée de la hauteur 1 emmagasine les codes d'entrée de la hauteur engendrés de façon correspondante lors des enfoncements des touches d'exécution non représentées) parmi les 48 touches de hauteur, ce qui permet par exemple une portée de base de quatre octaves de chacune 12 notes. Le code d'entrée de la hauteur du son inscrit dans le registre 1 est appliqué à un circuit de réglage de période de la note 2 pour contrôler la fréquence horloge de la note. In the figure, an input code register of the height 1 stores the corresponding height input codes generated during the depression of the execution keys (not shown) among the 48 height keys, which allows example a basic range of four octaves each of 12 notes. The input code of the pitch of the sound recorded in the register 1 is applied to a period adjustment circuit of the note 2 to control the clock frequency of the note.

Lors de la réception du code d'entrée de la hauteur du son, le circuit de réglage 2 produit un signal de fréquence horloge de note correspondant au code d'entrée de la hauteur du son appliqué qui, à son tour, est appliqué comme signal de comptage à un circuit de comptage de la période de la forme d'onde 3 qui compte la période d'un cycle de base de la forme d'onde sonore musicale au cours d'une pluralité de stades de comptage.Un compteur binaire est préférable comme circuit 3 de comptage de la période.
Le compteur de période 3 utilisé dans cet exemple est constitué par 8 positions binaires ayant chacune comme poids "1", "2", "4", "8", "16", "32", "64", et "128" et peut compter "256" nombres décimaux allant de troll a "255". L'utilisation d'un tel compteur permet à un cycle de base de l'onde sonore musicale d'être exprimé par 256 pas de comptage correspondant à 256 comptages de la note Les stades de comptage au nombre de "256" sont groupés ensemble en m blocs comportant chacun un ou plusieurs stades de comptage. Dans cet exemple m = 16, ce qui veut dire qu'un cycle du son musical est divisé en-16 blocs.Chaque bloc est exprimé par "16" stades de comptage (correspondant aux nombres décimaux "0" a "15"). les valeurs de comptage du circuit de comptage de période 3 qui sont représentés par des codes binaires à 4 positions ayant des poids de "16", "32", "64", "128" peuvent être assignes a "16" blocs échelonnés dans le temps, adresses de blocs, comme illustr dans le Tableau 1.
Upon receipt of the sound pitch input code, the tuning circuit 2 produces a note clock frequency signal corresponding to the input code of the pitch of the applied sound which, in turn, is applied as a signal. of counting to a counting circuit of the period of the waveform 3 which counts the period of a basic cycle of the musical sound waveform during a plurality of counting steps.A binary counter is preferable as counting circuit 3 of the period.
The period counter 3 used in this example is constituted by 8 bit positions each having the weight "1", "2", "4", "8", "16", "32", "64", and "128". "and can count" 256 "decimal numbers ranging from troll to" 255 ". The use of such a counter allows a basic cycle of the musical sound wave to be expressed by 256 count steps corresponding to 256 counts of the note. Counting steps of "256" are grouped together in m blocks each having one or more counting stages. In this example m = 16, which means that a cycle of the musical sound is divided into 16 blocks. Each block is expressed by "16" counting stages (corresponding to the decimal numbers "0" to "15"). the count values of the period counting circuit 3 which are represented by 4-digit binary codes having weights of "16", "32", "64", "128" can be assigned to "16" step blocks in time, block addresses, as shown in Table 1.

Tableau 1

Figure img00100001
Table 1
Figure img00100001

<tb> Teneurs <SEP> du <SEP> circuit <SEP> Adresses <SEP> Teneurs <SEP> du <SEP> circuit <SEP> Adresses
<tb> de <SEP> comptage <SEP> de <SEP> la <SEP> des <SEP> blocs <SEP> de <SEP> comptage <SEP> de <SEP> la <SEP> des <SEP> blocs
<tb> période <SEP> période
<tb> <SEP> 16 <SEP> 32 <SEP> 64 <SEP> 128 <SEP> 16 <SEP> 32 <SEP> 64 <SEP> 128
<tb> <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 1 <SEP> 8
<tb> <SEP> 1000 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 1 <SEP> 9
<tb> <SEP> 0 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 2 <SEP> 0 <SEP> 1 <SEP> 0 <SEP> 1 <SEP> 10
<tb> <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 3 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 1 <SEP> 11
<tb> <SEP> 0 <SEP> 0 <SEP> 1 <SEP> 0 <SEP> 4 <SEP> 0 <SEP> 0 <SEP> 01 <SEP> 1 <SEP> 12
<tb> <SEP> 1010 <SEP> 5 <SEP> 1 <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 13
<tb> <SEP> O <SEP> i <SEP> i <SEP> O <SEP> 6 <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 14
<tb> <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 7 <SEP> 1 <SEP> i <SEP> 1 <SEP> 1 <SEP> 15
<tb>
Les- sorties à 8 positions binaires provenant des étages respectifs du circuit 3 de comptage de la période sont appliquées au circuit 2 de réglage de la période de la note pour contrôler la fréquence du signal horloge de fréquence de la note correspondant au code d'entrée de hauteur du son comme cela sera décrit ci-après.Les quatre positions binaires supérieures (ayant les poids "16", "32", "64" et 11l2811) du circuit 3 de comptage de la période sont appliquées comme signal d'adresse du bloc,parmi les 16 blocs,à une section 5 de définition du programme de la forme d'onde pour chaque bloc, par l'intermédiaire d'un décodeur 4. La section 5 de définition du programme de la forme d'onde est représentée par 0" à "15 d'un cycle de forme d'onde sonore musicale. La quantité de modification (de valeur absolue "0", "1", "2", ou "4" dans cet exemple) de l'amplitude de la forme d'onde allant en croissant ou en décroissant dans chaque adresse de bloc est exprimee par un chiffre avec un signe "+" (montant) ou F (descendant) appliqué à celui-ci.La quantité de la modification (valeur différentielle) de l'amplitude est appelée coefficient différentiel. Les signaux représentant un coefficient différentiel et llull ou qui sont définis pour chaque adresse de bloc par la section 5 de définition de programme de la forme d'onde, sont sortis successivement en synchronisme avec un signal d'adresse de bloc transféré depuis le décodeur 4 pour la transmission à un circuit multiplicateur 6. Le circuit multiplicateur 6 est alimenté avec une quantité de commande (comptage du compteur) à partir d'un compteur 7 de formation de la courbe de volume (appelé compteur d'enveloppe 7) pour exécuter numériquement un contrôle du volume pour accroître ou réduire le volume de l'exécution avec l'écoulement du temps à partir de l'enfoncement d'une touche d'exécution.Ainsi, le circuit de multiplication 6 multiplie le coefficient différentiel provenant de la section 5 de définition du programme de la forme d'onde par la quantité de commande en accord avec la désignation de "+" ou "-" et en synchronisme avec l'adresse du bloc. Le compteur- enveloppe 7 compte ou décompte une impulsion horloge de définition (appelée impulsion horloge d'enveloppe) le long d'une courbe de commande du volume comportant des sections d'attaque, d'amortissement et d'atténuation qui seront décrites ci-après en accord avec l'un sélectionné des différents modes de courbes de volume (appelées enveloppes) qui seront également décrites ultérieurement.La teneur du compteur d'enveloppe 7 est constituée par un nombre entier dont la valeur va de "O" à "31" et toutes ces teneurs sont appelées coefficient d'enveloppe (représenté par E). Un exemple du mode d'enveloppe est illustré dans la figure 2.
<tb><SEP> Tenants <SEP><SEP><SEP><SEP> Tenets <SEP><SEP> Addresses <SEP> Addresses
<tb> of <SEP> count <SEP> of <SEP><SEP> of <SEP> blocks <SEP> of <SEP> count <SEP> of <SEP><SEP> of <SEP> blocks
<tb> period <SEP> period
<tb><SEP> 16 <SEP> 32 <SEP> 64 <SEP> 128 <SEP> 16 <SEP> 32 <SEP> 64 <SEP> 128
<tb><SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 1 <SEP> 8
<tb><SEP> 1000 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 1 <SEP> 9
<tb><SEP> 0 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 2 <SEP> 0 <SEP> 1 <SEP> 0 <SEP> 1 <SEP> 10
<tb><SEP> 1 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 3 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 1 <SEP> 11
<tb><SEP> 0 <SEP> 0 <SEP> 1 <SEP> 0 <SEP> 4 <SEP> 0 <SEP> 0 <SEP> 01 <SEP> 1 <SEP> 12
<tb><SEP> 1010 <SEP> 5 <SEP> 1 <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 13
<tb><SEP> O <SEP> i <SEP> i <SEP> O <SEP> 6 <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 14
<tb><SEP> 1 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 7 <SEP> 1 <SEP> i <SEP> 1 <SEP> 1 <SEP> 15
<Tb>
The 8-bit outputs from the respective stages of the period counting circuit 3 are applied to the timing circuit 2 of the note to control the frequency of the frequency clock signal of the note corresponding to the input code. The four upper bit positions (having the weights "16", "32", "64" and 11l2811) of the counting circuit 3 of the period are applied as an address signal. of the block, among the 16 blocks, to a section 5 for defining the program of the waveform for each block, via a decoder 4. The section 5 for defining the program of the waveform is represented by 0 "to" 15 of a musical sound waveform cycle. The amount of modification (of absolute value "0", "1", "2", or "4" in this example) of the amplitude of the rising or falling waveform in each block address is expressed by a digit with a sign "+" (amount) or F (descending) applied to it. The amount of the change (differential value) of the amplitude is called differential coefficient. The signals representing a differential coefficient and llull or which are defined for each block address by the program definition section 5 of the waveform, are successively output in synchronism with a block address signal transferred from the decoder 4 for transmission to a multiplier circuit 6. The multiplier circuit 6 is supplied with a control quantity (counter count) from a volume curve forming counter 7 (called envelope counter 7) to execute numerically a volume control to increase or decrease the volume of the execution with the passage of time from the depression of an execution key.Thus, the multiplication circuit 6 multiplies the differential coefficient from section 5 defining the program of the waveform by the control quantity in accordance with the designation of "+" or "-" and in synchronism with the address of the block. The envelope counter 7 counts or counts a definition clock pulse (referred to as an envelope clock pulse) along a volume control curve having leading, damping and attenuation sections which will be described below. after in agreement with the selected one of the different modes of volume curves (called envelopes) which will also be described later.The content of the envelope counter 7 is constituted by an integer whose value goes from "0" to "31 "and all these contents are called envelope coefficient (represented by E). An example of the envelope mode is shown in Figure 2.

Le coefficient différentiel préalablement défini pour chaque adresse de bloc par la section 5 de définition du programme dé la forme d'onde est représenté par un nombre entier de fois le coefficient d'enveloppe correspondant E illustré dans la figure 2, auquel sont attachés les symboles "+" ou "-".  The differential coefficient previously defined for each block address by the program definition section 5 of the waveform is represented by an integer number of times the corresponding envelope coefficient E illustrated in FIG. 2, to which the symbols are attached. "+" or "-".

C'est pour cette raison que le circuit de multiplication 6 exécute l'opération + ou l'opération - (coefficient différentiel x coefficient d'enveloppe E). Un exemple de ceci est illustré schématiquement dans la figure 3. Comme représenté, on a illustré la relation entre la valeur du coefficient d'enveloppe E et les valeurs différentielles des blocs aux adresses de blocs 0" a "15" pendant une période de la forme d'onde sonore musicale.For this reason, the multiplication circuit 6 executes the operation + or the operation - (differential coefficient x envelope coefficient E). An example of this is illustrated schematically in FIG. 3. As shown, the relationship between the value of the envelope coefficient E and the differential values of the blocks at block addresses 0 "a" 15 "during a period of the musical sound waveform.

Les amplitudes relatives des formes d'ondes sonores musicales incluant les valeurs de commande du volume aux moments où les valeurs du coefficient enveloppe E dans le mode d'enveloppe représenté dans la figure 2 sont "5", "l0", "20", et "30" varient de manière correspondante comme illustré dans les figures 4A, 4B et 4C. Ces moments correspondent aux points indiqués par les symboles x dans la figure 2. La variation relative de la forme d'onde sonore musicale se modifie naturellement ultérieurement avec la valeur de coefficient enveloppe E qui se modifie égale- ment avec le temps. Dans cet exemple, c'est seulement dans l'adresse de bloc "0" qu'aucune désignation du coefficient différentiel,"+" et "-",n'est effectuée et la variation relative de la forme d'onde sonore musicale est toujours zéro.The relative amplitudes of the musical sound waveforms including the volume control values at times when the values of the envelope coefficient E in the envelope mode shown in Fig. 2 are "5", "10", "20", and "30" vary correspondingly as illustrated in Figures 4A, 4B and 4C. These moments correspond to the points indicated by the symbols x in FIG. 2. The relative variation of the musical sound waveform naturally changes later with the envelope coefficient value E which also changes with time. In this example, it is only in the block address "0" that no designation of the differential coefficient, "+" and "-", is made and the relative variation of the musical sound waveform is always zero.

Le signal de sortie du circuit multiplicateur 6 est ap pliqué à l'un des côtés entrée d'un additionneur 8 dont le signal de sortie est alimenté en retour à l'autre côté entrée de l'additionneur 8 par l'intermédiaire d'un accumulateur 9. The output signal of the multiplier circuit 6 is applied to one of the input sides of an adder 8 whose output signal is fed back to the other input side of the adder 8 via a accumulator 9.

Avec cette connexion du circuit, une quantite de variation qui est la valeur de sortie du multiplicateur du bloc en cause est additionnée à la valeur de sortie du multiplicateur du bloc pré cédent. Les formes d'ondes sonores musicales représentées dans la figure 3 et les figures 4A, 4B et 4C sont prélevées dans 1' accumulateur 9. Le signal de sortie de l'accumulateur 9 est appliqué par un convertisseur numérique-analogique (D-A) à un haut-parleur 11 qui, à son tour émet un son avec la hauteur de son correspondant à la touche d'exécution actionnée.With this circuit connection, a quantity of variation which is the output value of the multiplier of the block in question is added to the output value of the multiplier of the previous block. The musical sound waveforms shown in FIG. 3 and FIGS. 4A, 4B and 4C are taken from the accumulator 9. The output signal of the accumulator 9 is applied by a digital-to-analog converter (DA) to a speaker 11 which, in turn, emits a sound with the pitch of its corresponding to the executed execution key.

Avant de rentrer dans la description détaillée de la présente invention les symboles logiques utilisés dans la description de l'invention qui sera effectuée ci-après seront tout d'abord présentés dans les figures 5A, 5B, 5C, 5D et 5E dans lesquelles sont représentés les formules logiques, les tables des valeurs vraies, les symboles logiques généraux et les circuits combinés. On peut noter ici que les symboles inverseurs attachés aux lignes d'entrée des portes OU et des portes ET sont efficaces seulement pour les portes auxquelles sont attachés de tels symboles. Pour plus de détail à ce sujet, on se réfèrera aux circuits- combinés dans les dessins respectifs concernés. Before going into the detailed description of the present invention the logical symbols used in the description of the invention to be made hereinafter will first be presented in FIGS. 5A, 5B, 5C, 5D and 5E in which are represented logical formulas, true value tables, general logic symbols, and combined circuits. It may be noted here that the inverter symbols attached to the input lines of the OR gates and AND gates are effective only for gates to which such symbols are attached. For more details on this subject, reference will be made to the combined circuits in the respective drawings concerned.

La figure 6 représente la disposition d'ensemble des dessins des figures 7A, 7B, 7C et 7D. Dans la figure 7A, un registre de code de note désigné par la référence numérique 20 comporte des bornes d'entrée à 4 positions binaires (avec les poids "1", "2", "4", "8") et 8 mémoires en ligne permettant aux 4 positions binaires d'être décalées en parallèle dans la direction de la flèche. Le registre de code d'octave 21 comporte des bornes d'entrée à deux positions binaires (de poids "1" et "2") et 8 mémoires en ligne permettant aux deux positions binaires d'être décalées en parallèle dans la direction de la flèche. Fig. 6 shows the overall arrangement of the drawings of Figs. 7A, 7B, 7C and 7D. In Fig. 7A, a note code register designated by the reference numeral 20 has 4-bit input terminals (with weights "1", "2", "4", "8") and 8 memories. in line allowing the 4 bit positions to be shifted in parallel in the direction of the arrow. The octave code register 21 has input terminals with two bit positions (of weight "1" and "2") and 8 on-line memories allowing the two bit positions to be shifted in parallel in the direction of the arrow.

Ces registres emmagasinent des codes d'entrée de note et des codes d'entrée d'octave fournis par les touches d'exécution actionnées. D'une manière plus spécifique, en synchronisme avec la génération d'un signal d'instruction d'entrée correspondant à 1' action sur une touche d'exécution qui sera décrit ci-après, le code d'entrée de note et le code d'entrée d'octave correspondants sont entrés dans le registre de code de note 20 et le registre de code d'octave 21 par des portes ET 22 à 27, des portes OU 28-1 à 28-4 et des portes OU 29 et 30. Le code de note et le code d'octave (que l'on désigne par code de hauteur du son) sont décalés successivement et en parallèle dans la direction de la flèche en réponse à une impulsion de décalage +0 (une impulsion horloge de base du présent système).Après écoulement de 8 temps de décalage +0, ces codes sont ramenés aux registres correspondants par des portes d'inhibition 31-1 à 31-4 et 32 et 33. De cette manière, ces codes sont soumis à une opération de décalage dite dynamique En synchronisme avec un nouveau signal-d'indication d'entrée, ces portes d'inhibition 31-1 à 31-4 et 32 à 33 sont fermées de sorte que les codes de hauteur de note emmagasinés dans les registres respectifs 20 et 21 sont effacés.These registers store note entry codes and octave input codes provided by the executed execution keys. More specifically, in synchronism with the generation of an input instruction signal corresponding to the action on an execution key which will be described hereinafter, the note input code and the code Corresponding octave input signals are input into the note code register 20 and the octave code register 21 by AND gates 22 to 27, OR gates 28-1 to 28-4 and OR gates 29 and 30. The note code and the octave code (which is referred to as the pitch code of the sound) are shifted successively and in parallel in the direction of the arrow in response to an offset pulse +0 (a clock pulse of the present system) .After 8 offset times +0, these codes are returned to the corresponding registers by inhibition gates 31-1 to 31-4 and 32 and 33. In this way, these codes are submitted to a so-called dynamic shift operation In synchronism with a new input indication signal, these gate Inhibition s 31-1 to 31-4 and 32 to 33 are closed so that note pitch codes stored in respective registers 20 and 21 are erased.

Comme décrit ci-dessus, le registre de code de note 20 et le registre de code d'octave 21 comportent chacun 8 mémoires en ligne. En conséquence, si 8 touches d'exécution différentes sont enfoncées simultanément, ces registres acceptent les codes d'entrée de note et les codes d'entrée d'octave correspondants avec des synchronisations convenables en synchronisme avec le signal d'instruction d'entrée et permettent la recirculation à décalage dynamique de ces codes. Ceci signifie que huit sons sont contrôlés selon une méthode à partage du temps Le code de note et le code d'octave dans le présent système sont représentés dans les Tableaux 2 et 3. As described above, the note code register 20 and the octave code register 21 each have 8 on-line memories. Accordingly, if 8 different execution keys are depressed simultaneously, these registers accept the note input codes and the corresponding octave input codes with appropriate synchronizations in synchronism with the input instruction signal and enable dynamic shift recirculation of these codes. This means that eight sounds are controlled according to a time-sharing method. The note code and the octave code in this system are shown in Tables 2 and 3.

Tableau 2
Nom de la note Code de note
8421
Do 1 1 1 1
Ré 1 1 1 0
Mi l O 1 1
Mi 1 0 1 0
Fat " 1 0 0 1
Fa 1 0 0 0
Sol O 1 1 1
Sol O 1 1 0
La O 0 1 1
Si o o 1 o
Si o 0 0 1
Dot O 0 0 0
Tableau 3
Ordre de l'octave Code d'octave
2 1
O O
02 O O
02 0 l
03 l 0
04 1 1
Un registre de comptage de la période 34 compte par période un cycle d'une onde sonore musicale en accord avec les codes de hauteur de son emmagasinés par recirculation dans les registres 20 et 21. De la même manière que les registres 20 et 21, le registre de comptage de la période 34 est muni de 8 mémoires en ligne pour effectuer le décalage dynamique successif par une impulsion de décalage +0 dans la direction de la flèche.Le registre 34 est constitué par un registre de comptage de bloc 34-1, un registre de comptage de synchronisation (registreTC) 34-2 et un registre du nombre de cycles 34-3. Afin de diviser un cycle d'une onde sonore musicale en "16" blocs en fonction
du temps, le registre 34-1 est du type hexadecimal à quatre positions binaires (correspondant aux adresses de bloc ds "16" blocs allant de "0" à "15" illustrés dans le Tableau 1) pour emmagasiner l'adresse de chaque bloc.Le registre de comptage de synchronisation (registre TC) 34-2 est du type hexadécimal à quatre positions binaires pour commander le nombre de pas de comptage pour chaque bloc,oe qui sera décrit en détail, de manière à produire un signal de synchronisation de sommation pour
commander le comptage horloge. Le registre du nombre de cycles 34-3 est du type à capacité huit à 3 positions binaires qui agit à chaque cycle du registre de comptage de blocs 34-1.
Table 2
Name of the note Code of the note
8421
Do 1 1 1 1
Re 1 1 1 0
Mi l O 1 1
Mi 1 0 1 0
Fat "1 0 0 1
Fa 1 0 0 0
Sol O 1 1 1
Sol O 1 1 0
O 0 1 1
If oo 1 o
If o 0 0 1
Dot O 0 0 0
Table 3
Octave Order Octave Code
2 1
OO
02 OO
02 0 l
03 l 0
04 1 1
A count register of the period period 34 counts a cycle of a musical sound wave according to the pitch codes of its stored by recirculation in the registers 20 and 21. In the same way as the registers 20 and 21, the counting register of the period 34 is provided with 8 on-line memories to perform the successive dynamic shift by an offset pulse +0 in the direction of the arrow.The register 34 is constituted by a block count register 34-1, a synchronization count register (TC register) 34-2 and a cycle number register 34-3. In order to divide a cycle of a musical sound wave into "16" blocks according
time, the register 34-1 is of the hexadecimal type with four bit positions (corresponding to block addresses ds "16" blocks ranging from "0" to "15" shown in Table 1) to store the address of each block The timing counter register (TC register) 34-2 is of the hexadecimal type with four bit positions for controlling the number of count steps for each block, which will be described in detail, so as to produce a synchronization signal of summation for
control the clock counting. The cycle number register 34-3 is of the eight bit type with three bit positions which acts on each cycle of the block count register 34-1.

La teneur de comptage de chaque mémoire en ligne engendrez à partir de chaque sortie du registre du nombre de cycles 34-3 passe directement à travers l'unité 35 de définition du programme de la forme d'onde pour chaque bloc qui sera décrit ci-après et est mise en recirculation dans un additionneur 36 représenté dans la figure 7B à travers des portes de recirculation telles que les portes d'inhibition 37-1 à 37-7. Dans le cycle de recirculation, l'additionneur 36 qui fonctionne dans le mode binaire, est soumis à un pas de comptage de "+1 " lors de la génération d'un signal de synchronisation d'addition mentionné ci-dessus.The counting content of each on-line memory generated from each output of the cycle number register 34-3 passes directly through the program definition unit of the waveform for each block which will be described below. after and is recirculated in an adder 36 shown in FIG. 7B through recirculation gates such as inhibition gates 37-1 to 37-7. In the recirculation cycle, the adder 36 which operates in the binary mode, is subjected to a counting step of "+1" upon generation of an addition timing signal mentioned above.

La sortie à quatre positions binaires (de poids "1", "2, "4", et "8") (voir figure 8A) est appliquée à un circuit de détection de l'état du bloc 38 pour détecter une adresse de bloc specifiée parmi les "16" adresses de bloc. Le circuit 38 produit à partir de la sortie un signal d'adresse "0" représenté dans la figure 8B et à partir des sorties 01, 0 , Q3 , et z , on obtient les signaux de sortie représentés dans la figure 8C. Les signaux de sortie (1) à (4) sont appliqués à un circuit matrice de pas de note 39 pour déterminer un nombre de correction du pas pour chaque note, ce à quoi il sera fait référence ci-après.Le signal de sortie provenant de la sortie (h) est un signal d'adresse du bloc Q sous la condition "l, 2, 4, 8"dans laquelle les poids "1", "2", "4","8" sont tous "0" avec une connexion série d'une porte ET inversée 38-1 et des portes d'inhibition 38-2 et 38-3. Le signale sortie provenant de la sortie 0 est extrait directement du circuit 38 et est un signal d'adresse de bloc de nombre impair La sortie (2) fournit les signaux d'adresse de bloc "2", "6", "10" et "14" par une porte d'inhibition 38-4 avec une condition "1.2" dans lequel le poids "1" est "O" et le poids "2" est "1".La sortie (i) fournit les signaux d'adresse de bloc "4" et "12" avec une connexion série des portes d'inhibition 38-5 et 38-6 pour satisfaire à la condition "4.2.i" dans laquelle le poids de "4" est "1" et les poids de "2" et "1" sont tous les deux "0". La sortie (i) fournit le signal d'adresse de bloc "8" avec une connexion série des portes d'inhibition 38-7 à 9 pour satisfaire la condition "8 4 2 1" dans laquelle le poids de "8" est "1" et les poids de "4" , "2" et "1" sont "0".The four bit position output (weight "1", "2", "4", and "8") (see FIG. 8A) is applied to a state detection circuit of the block 38 to detect a block address. The circuit 38 produces from the output an address signal "0" shown in FIG. 8B and from the outputs 01, 0, Q3, and z, the signals are obtained from the output of the "16" block addresses. 8C The output signals (1) to (4) are applied to a note pitch matrix circuit 39 to determine a pitch correction number for each note, to which reference will be made herein. After the output signal from the output (h) is an address signal of the block Q under the condition "1,2,4,8" in which the weights "1", "2", "4" , "8" are all "0" with a serial connection of a reverse AND gate 38-1 and inhibition gates 38-2 and 38-3 The output signal from the output 0 is taken directly from the circuit 38 and is an odd-numbered block address signal Output (2) provides block address signals "2", "6", "10", and "14" through an inhibit gate 38-4 with a condition "1.2" in which the weight "1" is "O" and the weight "2" is "1" .The output (i) provides the block address signals "4" and "12" with a serial connection of inhibition gates 38-5 and 38-6 to satisfy the condition "4.2.i" in which the weight of "4" is "1" and the weights of "2" and "1" are both "0 ". The output (i) provides the block address signal "8" with a serial connection of the inhibit gates 38-7 to 9 to satisfy the condition "8 4 2 1" in which the weight of "8" is " 1 "and the weights of" 4 "," 2 "and" 1 "are" 0 ".

Les sorties des quatre positions binaires du registre de comptage de synchronisation (registre TC) 34-2 sont couplées avec l'entrée d'un additionneur 40. Les sorties à cinq positions binaires respectives-de l'additionneur 40 sont couplées avec un soustracteur 41. Les sorties à quatre positions binaires du soustracteur 41 sont ramenées aux entrées correspondantes, par des portes de contrôle de recirculation telles que les portes d'inhibition -42-1 à 42-4. Les sorties du registre de comptage de synchronisation 34-2 sont couplées avec le générateur de synchronisation d'addition 43 qui fournit le signal de synchronisation d'addition à l'additionneur 36 en accord avec les octaves respectives. Les sorties à trois positions binaires de poids "1, "2" et "4" du registre 34-2 sont appliquées à un circuit à décalage de poids 44.Au circuit générateur de la synchronisation d'addition 43 et au circuit à décalage du poids 44 sont appliqués les signaux de sortie d'un décodeur de code d'octave 45 qui produit les premier à quatrième signaux d'octaves (O1 à 4) en fonction de l'état des sorties des deux positions binaires émises à partir du registre de code d'octave 21 . Spécifiquement, une porte ET inversée 45-1 du décodeur de code d'octave 45 produit un premier signal d'octave. l lorsquril détecte lrétat du code illustré dans le Tableau 3.De façon similaire, la porte d'inhibition 45=2 produit un second signal d'octave 02 ; la porte drinhibition 45-3, un troisième signal d'octave 03 et la porte ET 45-4, un quatrième signal d'octave 04O Comme illustré, les signaux d'oc taves l 1 03 sont alimentés aux portes ET 43-1 à 43-3 ; le signal d'octave 0 > 2 à une porte ET 44-1 du circuit de décalage de poids 44 ; le signal d'octave 03 aux portes ET 44-2 et 44-3 le signal d'octave 04 aux portes ET 44-4 à 44-6.Les signaux de sortie de poids "l", 2", "4" provenant du registre 34-2 de comptage de synchronisation sont alimentés à la porte ET 43-1 du circuit générateur de synchronisation d'addition 43 par les portes OU 43-4 et 43-5. Le signal de sortie de poids "2" et 11411 dérivé de la porte OU 43-4 est appliqué à la porte ET 43-2 ; le signal de sortie de poids 11811 est couplé avec la porte ET 43-3. The outputs of the four bit positions of the sync count register (TC register) 34-2 are coupled with the input of an adder 40. The outputs with five respective bit positions of the adder 40 are coupled with a subtracter 41 The four bit positions of the subtractor 41 are returned to the corresponding inputs by recirculation control gates such as the inhibit gates -42-1 to 42-4. The outputs of the timing count register 34-2 are coupled with the addition timing generator 43 which provides the addition timing signal to the adder 36 in accordance with the respective octaves. The three binary positions of weights "1," 2 "and" 4 "of the register 34-2 are applied to a weight shift circuit 44. In the generator circuit of the addition timing 43 and the shift circuit of the weight 44 are applied the output signals of an octave decoder 45 which produces the first to fourth octave signals (O1 to 4) as a function of the state of the outputs of the two bit positions transmitted from the register Specifically, an AND gate 45-1 of the octave decoder 45 generates a first octave signal when it detects the state of the code shown in Table 3. Similarly, the gate Inhibition 45 = 2 produces a second octave signal 02, the disable gate 45-3, a third octave signal 03 and the AND gate 45-4, a fourth octave signal 04O. octaves l 1 03 are fed to the AND gates 43-1 to 43-3, the octave signal 0> 2 to a p andte 44-1 of the weight shift circuit 44; the octave signal 03 at the AND gates 44-2 and 44-3 the octave signal 04 at the AND gates 44-4 to 44-6.The output signals of weight "l", 2 "," 4 "from synchronization count register 34-2 are supplied to the AND gate 43-1 of the addition timing synchronization circuit 43 by the OR gates 43-4 and 43-5 The output signal of weight "2" and 11411 derivative of the OR gate 43-4 is applied to the AND gate 43-2, the weight output signal 11811 is coupled to the AND gate 43-3.

Les sorties de ces portes ET sont couplées avec les portes d'inhibition 43-6 et 43-7 et une porte ET inversée 43-8. Le signal de sortie de poids "8" est de plus appliqué à la porte
ET inversée 43-8. La sortie de la porte ET inversée 43-8 est couplée avec la porte d'inhibition 43-7 dont la sortie est connectée en série à la porte d'inhibition 43-6. Le signal de synchronisation d'addition esttrmé sur la base de la sortie de la porte d'inhibition 43-6.Comme on le-voit d'après le dessin illustrant un état de comptage (figure 9a) du registre 34-2 du comptage de synchronisation dans une mémoire en ligne dans la figure 9, les signaux de sortie représentés dans la figure 9b délivrés sur les lignes de sortie (a), (b) et (c) dans le circuit 43 générant la synchronisation d'addition sont prélevés sous forme des signaux illustrés dans la figure 9C en synchronisme avec la génération des signaux d'octaves O1 à 04 à partir du décodeur de code d'octave 45.Spécifiquement, le signal de synchronisation d'addition est produit à partir du générateur du signal de synchronisation d'addition 43 seulement lorsque le registre 34-2 de comptage de synchronisation donne "0" pour le premier signal d'octave 01, seulement lorsqu'il compte "0" et I pour le second signal d'octave 02, seulement lorsqu'il compte "0" a "3" pour le troisième signal d'octave 03 et seulement lorsqu'il compte NOII à "7" pour le quatrième signal d'octave 04. Le signal de synchronisation d'addition ainsi obtenu est appliqué comme signal de commande d'addition "+8" à l'additionneur 40 et il agit comme un signal de libération de la porte sur les portes ET 46-1 à 46-4', comme un signal de commande d'addition "+1" sur l'additionneur 36 représenté dans la figure 7B-.
The outputs of these AND gates are coupled with the inhibit gates 43-6 and 43-7 and an AND gate 43-8. The weight output signal "8" is additionally applied to the door
AND inverted 43-8. The output of the AND gate 43-8 is coupled to the inhibit gate 43-7 whose output is connected in series to the inhibit gate 43-6. The addition timing signal is derived based on the output of the inhibit gate 43-6. As seen from the drawing illustrating a count state (FIG. 9a) of the count register 34-2. in FIG. 9, the output signals shown in FIG. 9b delivered on the output lines (a), (b) and (c) in the circuit 43 generating the addition synchronization are removed. in the form of the signals illustrated in FIG. 9C in synchronism with the generation of the octave signals O1 to 04 from the octave code decoder 45. Specifically, the addition timing signal is generated from the signal generator addition synchronization circuit 43 only when the synchronization count register 34-2 gives "0" for the first octave signal 01, only when it counts "0" and I for the second octave signal 02, only when he counts "0" to "3" for the third octave signal 03 and only when it counts NOII at "7" for the fourth octave signal 04. The addition timing signal thus obtained is applied as an addition control signal "+8" to the adder 40 and acts as a gate release signal on the AND gates 46-1 to 46-4 ', as an addition control signal "+1" on the adder 36 shown in Fig. 7B-.

Les signaux d'octaves 1 à 04 émis à partir du décodeur de code d'octave 45 sont appliqués comme signaux de commande "-1", "-2", "-4" et"-8i' au soustracteur 41 représenté dans la figure 7B par le circuit 43 générant la synchronisation d'addition. En conséquence, dans la boucle de recirculation comprenant le registre de comptage de synchronisation 34-2 < l'additionneur 40, < le soustracteur 41 e le registre de comptage de synchronisation 34-2, l'additionneur 40 ajoute "+8" aux teneurs du registre de comptage de synchronisation 34-2, en synchronisme avec le signal de synchronisation d'addition.Du résultat de l'addition est soustraite une valeur ("-1" pour le signal d'octave Oii "-2" pour le signal d'octave 02, "-4 " pour le signal d'octave 03 et "-8" pour le signal d'octave 04) en accord avec les signaux d'octaves O à 04. Un nombre de correction du pas est alimenté à l'additionneur 40, nombre correspondant à la note provenant des portes ET 46-1 à 46-4 qui sont ouvertes en synchronisme avec la génération du signal de synchronisation d'addition provenant du circuit matrice du pas-de note 39 en accord avec l'état de comptage de bloc du registre de comptage de blocs 34-1. The octave signals 1 to 04 transmitted from the octave code decoder 45 are applied as control signals "-1", "-2", "-4" and "-8i" to the subtractor 41 shown in FIG. FIG. 7B by the circuit 43 generating the addition synchronization Thus, in the recirculation loop comprising the synchronization count register 34-2 <the adder 40, <the subtractor 41 e the synchronization count register 34- 2, the adder 40 adds "+8" to the contents of the timing count register 34-2, in synchronism with the addition timing signal. The result of the addition is subtracted a value ("-1" for the octave signal Oii "-2" for the octave signal 02, "-4" for the octave signal 03 and "-8" for the octave signal 04) in agreement with the octave signals 0 to 04. A pitch correction number is fed to the adder 40, a number corresponding to the note from the AND gates 46-1 to 46-4 which are open in synchronism with the generation of the addition timing signal from the pitch step matrix circuit 39 in accordance with the block count state of the block count register 34-1.

A savoir, le cycle d'une onde sonore musicale est constitué par "16" blocs par rapport au temps et chaque adresse de bloc est constituée par des impulsions horloge (plus de huit fois la période horloge de base) qui correspond à huit fois ou plus l'impulsion horloge de base 0. . Une impulsion de base unique correspond à un pas de l'onde sonore musicale et en conséquence chaque adresse horloge comporte huit pas ou plus.Quand chacune des adresses des "16" blocs d'un cycle de l'onde sonore musicale comporte 8 pas et quand un total de 128 pas est inclus dans un cycle, le nombre de pas total correspond à la hauteur de son la plus élevée dans ce système (en réalité, 130 pas correspond à la note le plus élevée (Do*) dans ce système,comme on le verra â' après la description qui sera donnée ci-après). En accroissant le nombre de pas entre les notes adjacentes à partir de la hauteur de note la plus élevée vers la hauteur de note inférieure d'une octave,de manière à présenter entre elles la relation l2 2, la période de l'onde devient plus grande en accord avec la note, de sorte qu'un son a rave est obtenu.Le nombre de correction du pas pour le réglage de la période en fonction de la note est calculé dans le circuit matrice de pas de note 39.Namely, the cycle of a musical sound wave is constituted by "16" blocks with respect to time and each block address is constituted by clock pulses (more than eight times the basic clock period) which corresponds to eight times or plus the base clock pulse 0.. A single basic pulse corresponds to one step of the musical sound wave and therefore each clock address has eight steps or more. When each of the addresses of the "16" blocks of a cycle of the musical sound wave has 8 steps and when a total of 128 steps is included in a cycle, the total number of steps corresponds to the highest pitch in this system (in fact, 130 steps corresponds to the highest note (Do *) in this system, as will be seen from the description which will be given below). By increasing the number of steps between the adjacent notes from the highest note pitch to the lower note pitch of an octave, so as to have the relation l2 2 between them, the period of the wave becomes more large in accordance with the note, so that a rave sound is obtained.The number of step correction for the adjustment of the period according to the note is calculated in the note step matrix circuit 39.

Le circuit matrice de pas de note représenté dans la figure 7B emmagasine à la base une valeur de commande pour effectuer une commande de période en fonction de la note sous la forme de nombres grossiers et fins pari lesquels une valeur de réglage de la période par le signe de comptage positif (+) dans le registre de comptage de période 34. Le circuit 39 est alimenté avec des signaux de sortie provenant des sorties Oî, 2, 3, et 4 du circuit 38 de détection de l'état du bloc et de la sortie à quatre positions binaires du registre de code de notes 20. Le circuit matrice de pas de notes 39 comporte un circuit matrice à fonction ET 39-1 pour détecter les états de code des douze notes représentées dans le Tableau 2.Le circuit 39-1 est muni de lignes de sortie eî à 0 (de la ligne détectant la note Do à la ligne détectant la note Do*représentees dans le dessin) correspondant aux notes. Ces lignes de sortie sont couplées avec des portes ET 39-4 à 39-14 à travers un premier circuit matrice à fonction OU 39-2 et un second circuit matrice à fonction OU 39-3. Le premier circuit matrice à fonction
OU 39-2 produit un nombre d'addition de pas,sous forme d'un code, par les lignes de sortie X1 à X3 pour contrôler les nombres fins "0, 0, 1, 1, 2, 2, 3, 4, 5, 5, 6, 7",dans l'ordre de Do à Do* pour chaque note. Le chiffre d'addition de pas est ajouté à chacun des "l6" blocs comme représenté dans le Tableau 4.
The note pitch matrix circuit shown in FIG. 7B stores a control value at the base for period control based on the note in the form of coarse and fine numbers, whereupon a setting value of the period by the positive count sign (+) in the period counting register 34. The circuit 39 is supplied with output signals from the outputs O1, 2, 3, and 4 of the circuit 38 for detecting the state of the block and the four-bit output of the note code register 20. The note step matrix circuit 39 has an AND function circuit 39-1 for detecting the code states of the twelve notes shown in Table 2. The circuit 39 -1 is provided with output lines ei to 0 (from the line detecting the note Do to the line detecting the note Do * represented in the drawing) corresponding to the notes. These output lines are coupled with AND gates 39-4 to 39-14 through a first OR function matrix circuit 39-2 and a second OR function matrix circuit 39-3. The first function matrix circuit
OR 39-2 produces a code addition number, by the output lines X1 to X3 to control the fine numbers "0, 0, 1, 1, 2, 2, 3, 4, 5, 5, 6, 7 ", in the order from C to C * for each note. The step addition number is added to each of the "16" blocks as shown in Table 4.

Tableau 4
Note Code de sortie Chiffre ajouté
dans le pas
Xl X2 X3
1 Do O O O 0
2 Ré 0 0 0 0
3 Mi 1 0 0 1
4 Mi l O 0 1
5 Fat O 1 0 2
6 Fa o l 0 2
7 Solt 1 l 0 3
8 Sol O 0 1 4
9 La 1 0 1 5
10 Si 1 0 1 5
11 Si O 1 1 6
12 Dot 1 l 1 7
Le-second circuit matrice à fonction OU 39-3 est utilisé pour appliquer une valeur d'addition de correction de pas, en accord avec le nombre grossier,à la note respective dans un cycle de l'onde sonore musicale.Dans ce cas, afin d'appliquer uniformément le chiffre d'addition de correction du pas avec la synchronisation des adresses de blocs, les signaux de sortie dérivés des sorties 1 à 4 du circuit 38 de détection de 1' état de bloc sont choisis en accord avec les notes respectives et les adresses de blocs avec les marques " 0 " sont choisies en accord avec la note, comme illustré dans la figure 8D. Ces adresses de plusieurs blocs choisies servent comme synchronisation de commande pour le nombre grossier. Le signal choisi est appliqué aux portes ET 39-4 à 39-14 en accord avec la note.Les sorties des portes ET 39-4 à 39-14 sont couplées avec le circuit série de portes OU 39-15 à 39-25, et la ligne de sortie X4 de la porte OU finale 39-25 fournit pour chaque note un signal de correction "+l" à l'adresse de bloc choisie parmi les adresses nl" à "l5". En d'autres mots, le nombre de correction du pas émis à partir du circuit matrice du pas de note 39 devient une valeur de contrôle de la période (Chiffre à ajouter au pas pour contrôler le nombre fin + chiffre à ajouter au pas en accord avec le nombre grossier) te signal de sortie provenant des lignes de sortie X11 Xz, X3 et X4 du circuit matrice du pas de note 39 est appliqué aux portes d'inhibition 47-1 à 47-4 qui sont rendues conductrices à un moment autre que la génération du signal d'adresse de bloc to 'I émis à travers les lignes de sortie Xl, X2, X3 et X4 du circuit matrice du pas de note 39 Les signaux de sortie provenant des portes d'inhibition 47-l à 47-3 sont appliqués respectivement,à travers les portes OU 48-1 -à 48-3,aux portes ET 46-2 à 46-4 te signal de sortie provenant de la porte d'inhibition 47-4 est couplé sur la porte ET 46-1.
Table 4
Note Release Code Added Digit
in the not
Xl X2 X3
1 Do OOO 0
2 re 0 0 0 0
3 Mi 1 0 0 1
4 Mi l O 0 1
5 Fat O 1 0 2
6 Fa ol 0 2
7 Solt 1 l 0 3
8 Sol O 0 1 4
9 The 1 0 1 5
10 If 1 0 1 5
11 If O 1 1 6
12 Dot 1 l 1 7
The second OR function matrix circuit 39-3 is used to apply a pitch correction addition value, in agreement with the coarse number, to the respective note in a cycle of the musical sound wave. In this case, in order to uniformly apply the step correction addition number with the block address synchronization, the output signals derived from the outputs 1 to 4 of the block state detection circuit 38 are selected in accordance with the notes. respective ones and the block addresses with the "0" marks are chosen according to the note, as illustrated in Figure 8D. These addresses of several selected blocks serve as control timing for the coarse number. The selected signal is applied to the AND gates 39-4 to 39-14 in accordance with the note. The outputs of the AND gates 39-4 to 39-14 are coupled with the series circuit of OR gates 39-15 to 39-25, and the output line X4 of the final OR gate 39-25 provides for each note a correction signal "+ 1" at the block address selected from addresses n1 "to" l5 ". In other words, the number of pitch correction issued from the matrix circuit of the note pitch 39 becomes a control value of the period (digit to be added to the step to control the end number + digit to be added to the step in accordance with the coarse number) the signal output signal from the output lines X11 Xz, X3 and X4 of the note pitch matrix circuit 39 is applied to the inhibit gates 47-1 to 47-4 which are made conductive at a time other than the signal generation. block address to 'I transmitted through the output lines X1, X2, X3 and X4 of the pitch matrix circuit 39 The output signals p Inhibition gates 47-1 through 47-3 are respectively applied through the OR gates 48-1 to 48-3 to the gates 46-2 through 46-4 to the output signal from the gated gate. 47-4 inhibition is coupled to the AND gate 46-1.

En conséquence, à un moment autre que la génération du signal d'adresse de bloc 1101, le chiffre draddition du pas pour chaque adresse de bloc et le chiffre d'addition de correction de pas par lequel "+l" est appliqué à l'adresse de bloc choisie, ensemble avec "+8", sont appliqués comme signaux d'addition à l'addi- tionneur 40,en synchronisme avec la génération du signal de synchronisation d'addition.Au moment delta génération du signal d'adresse de bloc "0" émis à partir du circuit de détection de l'état de l'adresse de bloc 38, une valeur de correction "+2" est appliquée à travers la porte OU 48-4 et la porte ET 46-2 à l'additionneur 40 et est ajoutée en synchronisme avec la génération du signal de synchronisation dtaddition,ensemble avec l'addition "+8". En conséquence, la valeur d'addition par note,pour chaque adresse,alimentée à l'additionneur 40 est l'octave la plus élevée (le quatrième signal d'octave 04) comme illustré dans la figure 10, et cette valeur correspond au nombre de pas (nombre des impulsions horloge de base) dans chaque adresse de bloc. Le numéro de pas d'un cycle de l'onde sonore musicale de chaque note est représenté dans la colonne de droite de la figure 10.Accordingly, at a time other than the generation of the block address signal 1101, the step-change number for each block address and the step-correction addition number by which "+ 1" is applied to the selected block address, together with "+8", are applied as addition signals to the adder 40, in synchronism with the generation of the addition timing signal. block "0" transmitted from the block address status detection circuit 38, a correction value "+2" is applied through the OR gate 48-4 and the AND gate 46-2 at the gate. adder 40 and is added in synchronism with the generation of the add sync signal together with the addition "+8". Consequently, the addition value per note, for each address, supplied to the adder 40 is the highest octave (the fourth octave signal 04) as illustrated in FIG. 10, and this value corresponds to the number step (number of base clock pulses) in each block address. The step number of a cycle of the musical sound wave of each note is shown in the right-hand column of Figure 10.

Comme illustré, les nombres de pas de deux notes adjacentes présentent entre eux la relation l2f2. Naturellement, des synchro- nisations d'addition différentes alimentées à l'additionneur 40 sont utilisées pour les signaux d'octaves respectifs 01 à 04 et la valeur soustraite dans le soustracteur 41 est également différente pour des signaux d'octaves 1 à 04. Lorsque l'octave devient plus basse (en direction du signal d'octave 01), la période d'un cycle de l'onde sonore musicale devient plus longue
Le registre de comptage de la période 34, le registre de codes de notes 20, le registre de codes d'octaves 21, sont chacun munis de huit mémoires en ligne.Un cycle d'opération dans la direction de la flèche de chaque registre est achevé pour huit impulsions de décalage 0. Pour cela, la forme d'onde du son est contrôlée sur la base de cette circulation unique. Puisque le système de l'invention utilise une mémoire à décalage qui sera décrite ci-après, il est possible de commander les formes d'ondes dans une position convenable à l'rntEr~eur d'une circulation du registre.
As illustrated, the step numbers of two adjacent notes have the relation l2f2 between them. Naturally, different add-on synchronizations supplied to the adder 40 are used for the respective octave signals 01 to 04, and the value subtracted in the subtractor 41 is also different for octave signals 1 to 04. When the octave becomes lower (in the direction of the octave signal 01), the period of one cycle of the musical sound wave becomes longer
The count register of the period 34, the codebook register 20, the octave code register 21, are each provided with eight on-line memories. An operation cycle in the direction of the arrow of each register is completed for eight offset pulses 0. For this, the waveform of the sound is controlled on the basis of this single circulation. Since the system of the invention uses a shift memory which will be described hereinafter, it is possible to control the waveforms in a position suitable for the flow of the register.

Plus spécifiquement, le système est muni de huit mémoires en ligne dans la direction de la flèche à la sortie de l'étage de production du son (précédant un circuit de conversion numérique/analo- gique) illustré dans la figure 7C et avec une mémoire à décalage 49 qui décale par l'impulsion horloge de base 0. La mémoire à décalage 49 est conçue de manière que l'une des huit mémoires en ligne est adressée par le code exprimé par trois chiffres binaires (de poids "1", "2", "4") émis à partir du circuit de décalage de poids 44 dans la figure 7A Les adresses 11011 à "7" Il sont assignées aux mémoires en ligne de telle manière que l'adresse "0" est assignée à la mémoire en ligne laplus proche du côté sortie de la mémoire à décalage 49 et l'adresse "7" à la mémoire en ligne la plus éloignée du côté sortie. Par cette désignation d' adresse, un délai de décalage de 8 ti0 au maximum est possible.More specifically, the system is provided with eight on-line memories in the direction of the arrow at the output of the sound production stage (preceding a digital / analog conversion circuit) illustrated in FIG. 7C and with a memory The shift memory 49 is designed such that one of the eight on-line memories is addressed by the code expressed by three binary digits (of weight "1", " 2 "," 4 ") transmitted from the weight shift circuit 44 in FIG. 7A The addresses 11011 to" 7 "are assigned to the on-line memories such that the" 0 "address is assigned to the memory in line closest to the output side of the shift memory 49 and the address "7" to the line memory furthest from the output side. By this address designation, an offset delay of up to 8 ti0 is possible.

L'adresse de la mémoire à décalage 49 est spécifiée seulement lorsque le signal de synchronisation d'addition émis à partir du circuit générateur de synchronisation d'addition 43 est appliqué à travers les portes ET 50 et 51 illustrées dans la figure 7C.The address of the shift memory 49 is specified only when the addition timing signal sent from the addition timing generator circuit 43 is applied through the AND gates 50 and 51 shown in Fig. 7C.

Le signal de sortie de la porte ET 51 appliqué à la mémoire à décalage 49 est appelé signal de permission.The output signal of the AND gate 51 applied to the shift memory 49 is called the permission signal.

Le signal de poids "l"provenant du registre de comptage de synchronisation 34-2 est appliqué aux portes ET 44-1, 44-3 et 44-6 dans le circuit à décalage du poids 44 représenté dans la figure 7A, la sortie de poids "4" à la porte ET 44-4, la sortie de poids "2" aux portes ET 44-2 et 44-5. La porte ET 44-6 estcouplée avec la ligne de sortie Yl, les portes ET 44-3 et 44-5 à la ligne de sortie Y2 par l'intermédiaire de la porte OU 44-7, les portes ET 44-2 et 44-4 à la ligne de sortie Y4 par la porte
OU 44-9 à laquelle les signaux de sortie de la porte OU 44-8 et de la porte ET 44-1 sont appliqués. Ainsi, des sorties à trois positions binaires alimentées à travers les lignes de sortie Y1, Y2 et Y4 sont alimentées comme code de désignation d'adresse à la mémoire à décalage 49.Le signal de sortie provenant du registre de comptage de synchronisation 34-2 devient le signal de désignation d'adresse représenté dans le Tableau 5 en fonction des signaux d'octave O à 04. Comme cela sera décrit ci-après, le signal de sortie provenant de l'additionneur 52 est décalé vers le haut par l'impulsion #0 par la mémoire à ligne adressée et est extrait de la mémoire à décalage 49.
The weight signal "1" from timing count register 34-2 is applied to AND gates 44-1, 44-3 and 44-6 in the weight shift circuit 44 shown in FIG. 7A, the output of FIG. weight "4" at AND gate 44-4, weight output "2" at AND gates 44-2 and 44-5. The AND gate 44-6 is coupled with the output line Y1, the AND gates 44-3 and 44-5 at the output line Y2 through the OR gate 44-7, the AND gates 44-2 and 44 -4 to the Y4 exit line through the door
OR 44-9 to which the output signals of the OR gate 44-8 and the AND gate 44-1 are applied. Thus, three-bit outputs fed through the output lines Y1, Y2 and Y4 are fed as address designation code to the shift memory 49. The output signal from the timing count register 34-2 becomes the address designation signal shown in Table 5 as a function of the octave signals O to 04. As will be described hereinafter, the output signal from the adder 52 is shifted upward by the impulse # 0 by the addressed line memory and is extracted from the shift memory 49.

Tableau 5
Sortie du registre Désignation d'adresse de la mémoire
de comptage de à décalage synchronisation O 4 03 2 1
l 2 4 8 l 2 4 l 2 4 l 2 4 l 2 4 0 0 0 0 0 0 0 0 0 0 0 O Q O 0 0 0 0 0 0 0 0 0 0 0
11000 1 1 0 0 2 0 1 0 4 0 0 1
20100 2 0 l 0 4 0 0 l O O O O
31100 3 l l 0 6 0 l l 4 0 0 l
40010 4 0 0 l O O O O O O O O 51010 5 l O l 2 0 l 0 4 0 0 l
60110 6 0 l l 4 O O l O O O O
7 l l l 0 7 l l l 6 0 l l 4 O O l
8 0 0 0 1 0 0 O O O 0 0 O 0 0 0 0
9 1 O 0 1 1 1 0 0 2 0 l 0 4 0 0 1
10 0 1 O 1 2 0 1 0 4 0 0 1 O O O O
Il 1 l O 1 3 l 1 0 6 0 l l 4 0 0 1
12 0 0 1 1 4 0 0 1 O O O O O O O O
13 1 O 1 1 5 1 0 1 2 0 1 0 4 0 0 1
14 0 1 1 1 6 0 1 1 4 0 0 1 O O O O
15 1 l 1 1 7 1 l- l 6 0 1 1 4 0 0 0 0 0 0 0
Comme décrit ci-dessus, un cycle de l'onde sonore musicale pour chaque note est découpé en pas correspondant chacun à une impulsion horloge de base "0, avec un nombre différent de pas pour les notes respectives. Pour une meilleure compréhension de la formation de la période pour chaque note, le fonctionnement sera décrit avec référence à la figure 11A.
Table 5
Register output Address designation of the memory
counting offset synchronization O 4 03 2 1
l 2 4 8 l 2 4 l 2 4 l 2 4 l 2 4 0 0 0 0 0 0 0 0 0 0 0 OQO 0 0 0 0 0 0 0 0 0 0 0
11000 1 1 0 0 2 0 1 0 4 0 0 1
20100 2 0 l 0 4 0 0 l OOOO
31100 3 ll 0 6 0 ll 4 0 0 l
40010 4 0 0 l OOOOOOOO 51010 5 l O l 2 0 l 0 4 0 0 l
60110 6 0 ll 4 OO l OOOO
7 lll 0 7 lll 6 0 ll 4 OO l
8 0 0 0 1 0 0 OOO 0 0 O 0 0 0 0
9 1 O 0 1 1 1 0 0 2 0 l 0 4 0 0 1
10 0 1 O 1 2 0 1 0 4 0 0 1 OOOO
He 1 l O 1 3 l 1 0 6 0 ll 4 0 0 1
12 0 0 1 1 4 0 0 1 OOOOOOOO
13 1 O 1 1 5 1 0 1 2 0 1 0 4 0 0 1
14 0 1 1 1 6 0 1 1 4 0 0 1 OOOO
15 1 l 1 1 7 1 l- l 6 0 1 1 4 0 0 0 0 0 0 0
As described above, a cycle of the musical sound wave for each note is cut into steps each corresponding to a basic clock pulse "0, with a different number of steps for the respective notes." For a better understanding of the formation of the period for each note, the operation will be described with reference to FIG. 11A.

Le fonctionnement représenté dans 1R figure lIA concerne un cas dans lequel l'-octave la plus élevée est 04 et le nom de la note "Do". Au moment où le registre de comptage de période 34 est à l'état initial 0", le signal de synchronisation de l'addition est produit à partir du circuit générateur de la synchronisation d'addition 43. En conséquence, en synchronisme avec le signal d'adresse de bloc " 0" produit à partir du circuit de détection de l'état de bloc 38, la valeur de correction "+2", ensemble avec la commande d'addition "+8" est appliquée à l'additionneur 40 et ensuite l'addition (0 + 10) est effectuée dans l'additionneur 40.The operation shown in FIG. 1IA relates to a case in which the highest octave is 04 and the name of the note "C". At the moment when the period counting register 34 is in the 0 "initial state, the addition timing signal is generated from the summing timing generator circuit 43. Accordingly, in synchronism with the signal of block address "0" produced from the block state detection circuit 38, the correction value "+2" together with the "+8" addition command is applied to the adder 40 and then the addition (0 + 10) is carried out in the adder 40.

Dans le soustracteur 41 "-8" est soustrait de la valeur d'addition "10 en réponse au signal 04, de la quatrième octave. La valeur de sortie "2" de la soustraction est alimentée en retour au registre de synchronisation 34-2. Le signal de synchronisation d'addition est alimenté comme commande d'addition "+1" à l'additionneur 36 et comme signalde permission à la mémoire à décalage 49 représenté à la figure 7C. A ce moment, l'adresse de la- mémoire à décalage 49 est "0". Sous cette condition, la mémoire en ligne "0" de la mémoire à décalage 49 est,dans un état de synchronisation de sortie,prêtepour permettre à la valeur de sortie de l'additionneur 52 d'être produite comme décrit ci-après.Après la durée de décalage 8+or le registre de synchronisation 34-2 produit "2" et le registre de comptage de blocs 34-1 produit 1 (voir figures llA, 11B et 11E). A ce moment, le signal de sortie provenant du registre de comptage de blocs 34-1 est 1 de sorte que le signal de sortie 0 provenant du circuit 38 de détection de l'état du bloc est alimenté au circuit matrice du pas de note 39. Dans le cas de la note "Do", le circuit matrice 39 ne produit aucun signal de sortie et ainsi aucune valeur de correction du pas n'est appliquée à l'additionneur 40. Seule la commande "+8" est appliquée à l'additionneur 40, en synchronisme avec le signal de synchronisation d'addition avec le résultat que l'addition (2 + 8) est effectuée dans celui-ci. De plus, le soustracteur 41 effectue une soustraction "-8" et finalement la valeur résultant de la soustraction "2" est alimentée en retour au registre de comptage de synchronisation 34-2. En synchronisme avec le signal de synchronisation d'addition, un signal "+l" est appliqué à l'additionneur 36 et la valeur d'addition "2" est alimentée en retour au registre de comptage de blocs 34-1.In the subtractor 41 "-8" is subtracted from the summation value "10 in response to the fourth octave signal 04. The output value" 2 "of the subtraction is fed back to the synchronization register 34-2. The addition timing signal is fed as an add command "+1" to the adder 36 and as a permission signal to the shift memory 49 shown in Fig. 7C. The shift memory 49 is "0." Under this condition, the line memory "0" of the shift memory 49 is, in an output synchronization state, ready to allow the output value of the adder 52 to change. as follows: After the shift period 8 + or the synchronization register 34-2 produces "2" and the block count register 34-1 produces 1 (see FIGS. 11A, 11B and 11E). at this time, the output signal from the block count register 34-1 is 1 so that the signal of 0 of the block state detection circuit 38 is supplied to the matrix circuit of the note pitch 39. In the case of the note "C", the matrix circuit 39 produces no output signal and thus no value of step correction is applied to the adder 40. Only the "+8" command is applied to the adder 40, in synchronism with the addition timing signal with the result that the addition (2 + 8) is performed in this one. In addition, the subtractor 41 performs a subtraction "-8" and finally the value resulting from the subtraction "2" is fed back to the timing counter 34-2. In synchronism with the addition timing signal, a "+ 1" signal is applied to the adder 36 and the summation value "2" is fed back to the block count register 34-1.

Le signal de synchronisation d'addition est appliqué comme signal d'ouverture à la mémoire à décalage 49 et la valeur de sortie "2" provenant du registre de comptage de synchronisation (TC) 34-2 est alimentée au circuit de décalage.de poids 44 En conséquence, un signal 1 est extrait à travers la ligne de sortie Y2. Comme on le voit d'après le Tableau 5, celui-ci désigne l'adresse "2" de la mémoire à décalage 49. Il en résulte que le signal de synchronisation de sortie de l'adresse de bloc "l" est sorti de la mémoire à décalage 49, en étant décalé d'un temps de décalage 2tot comme on le voit d'après (i) de la figure 11A. A savoir, lorsque les adresses de bloc sont "O" et "1", l'espace entre celles-ci est divisé en dix pas.Ensuite, une opération similaire est répétée. Dans le cas de la note "Do" les adresses de blocs adjacentes sont espacées de huit pas et, comme représenté dans la figure 10, un cycle de l'onde sonore musicale comporte 130 pas. tes operations pour les notes "Si" et pour le signal 04 de quatrième octave sont illustrés dans les figures 11B et llC,de manière analogue au diagramme de la figure llA. The addition timing signal is applied as an open signal to the shift memory 49 and the output value "2" from the timing count register (TC) 34-2 is supplied to the shift circuit. Accordingly, a signal 1 is extracted through the output line Y2. As can be seen from Table 5, this designates the address "2" of the shift memory 49. As a result, the output synchronization signal of the block address "1" has come out of the shift memory 49, being shifted by a lag time 2tot as seen from (i) of Figure 11A. Namely, when the block addresses are "O" and "1", the space between them is divided into ten steps. Then, a similar operation is repeated. In the case of the note "C" the addresses of adjacent blocks are spaced eight steps apart and, as shown in FIG. 10, a cycle of the musical sound wave comprises 130 steps. the operations for the "If" notes and for the fourth octave signal 04 are illustrated in FIGS. 11B and 11C, similarly to the diagram of FIG. 11A.

Les détails de la mémoire à décalage 49 et de l'additionneur 52 représentés dans la figure 7C sont illustrés dans la figure 12. Les références 49-1 à 49-8 désignent huit mémoires en ligne (les mémoires en lige 49-4 à 49-7 sont omises dans le dessin), chacune de dix positions binaires. Ces mémoires en ligne sont décalées par le signal horloge de base Zou Des circuits de contrôle d'entrée 49-9 à 49-16 sont prévus sur les côtés entrée des mémoiresen ligne 49-1 à 49-8. Dans le dessin, seul un circuit de porte pour une position binaire est illustré dans un but de simplification. En fait, des portes similaires sont utilisées pour toutes les positions binaires restantes.Un signal de désignation d'adresse à trois positions binaires fourni par les lignes Y1, Y2 et Y4 à partir du circuit de décalage de poids 44 représenté dans la figure 7A est appliqué au décodeur 49-17 de la mémoire à decalage 49 lorsque les adresses "0" à "7" sont spécifiées. Les mémoires en ligne 49-1 à 49-8 sont assignées de manière correspondante aux adresses "O" à "7" respectivement.  The details of the shift memory 49 and the adder 52 shown in Fig. 7C are illustrated in Fig. 12. References 49-1 to 49-8 designate eight in-line memories (memories 49-4 to 49). -7 are omitted in the drawing), each of ten bit positions. These in-line memories are shifted by the basic clock signal Z or input control circuits 49-9 to 49-16 are provided on the input sides of line memories 49-1 to 49-8. In the drawing, only a gate circuit for a bit position is illustrated for the purpose of simplification. In fact, similar gates are used for all remaining bit positions. A three-bit address designation signal provided by lines Y1, Y2 and Y4 from the weight shift circuit 44 shown in FIG. 7A is applied to the decoder 49-17 of the shift memory 49 when the addresses "0" to "7" are specified. Online memories 49-1 to 49-8 are assigned correspondingly to addresses "O" to "7" respectively.

Les signaux de désignation des adresses "0" à "7 sont appliqués aux portes ET 49-18 à 49-25 auxquelles est appliqué un signal d'ouverture. Les sorties de ces portes sont couplées avec les circuits de commande drentrée 49-9 à 49-16 Les circuits de.The address designation signals "0" to "7" are applied to the AND gates 49-18 to 49-25 to which an opening signal is applied, the outputs of these gates are coupled with the input control circuits 49-9. 49-16 The circuits of.

commande d'entrée 49-9 à 49-16 permettent à la sortie provenant de l'additionneur 52 d'entrer dans la mémoire en ligne spécifiée et provoque le décalage du signal entre dans celle-ci. Le signal de sortie provenant de la mémoire en ligne 49-1 est appliqué à un convertisseur numérique-analogique (voir figure 1), par l'intermédiaire d'un additionneur de sortie 49-26 et d'-un circuit à déclenchement 49-27. Le signal de sortie provenant du circuit déclencheur 49-27 est remis en circulation à travers l'additionneur de sortie 49-26 de sorte qu'il est accumulé.Le signal de sortie provenant de la mémoire en ligne qui précède immédiatement la sortie provenant des mémoires en ligne spécifiées 49-1 à 49-8 est appliqué à l'étage de poids correspondant de l'additionneur 52 par l'intermédiaire de la porte OU 49-28 (illustrée seulement pour une position binaire)
Un registre de réglage de la synchronisation 53 représenté dans la figure 7A est constitué par huit mémoires en ligne ,chacune à une position binaire, connectées en série. Un registre d'enveloppe 54 est constitué par huit mémoires en ligne qui sont connectées en parallèle selon la direction de la flèche et chacune est sous la forme d'une mémoire en ligne à 7 positions binaires (ayant des poids de "1", "2", "4", "8", "16", "32" et "64").En cours de fonctionnement, les deux registres 53, 54 sont décalés selon la direction de la flèche en synchronisme avec l'impulsion de décalage 0. Le registre de code de note 20, le registre de code d'octave 21, le registre de comptage de la période 34, le registre de réglage de la synchronisation 53 et le registre d'enveloppe 54 sont amenés à correspondre aux mémoires en ligne. Pour le code de hauteur de son provenant du registre de code d'octave 21 et du registre de code de note 20, les signaux de sortie de contrôle correspondant à ceux-ci sont produits à partir du registre de comptage de période 54, du registre de réglage de la synchronisation 53 et du registre d' enveloppe 54.Le coefficient d'enveloppe est indiqué par 32 valeurs de comptage de "0" à "3l" qui sont exprimées par cinq positions binaires avec les poids "1", "2", "4", "8" et "16" à partir du registre d' enveloppe 54. Deux positions binaires de poids "32" et "64" indiquent quatre états de l'enveloppe, à savoir l'attaque, l'amortissement, 1 'atténuation et l'effacement.
input control 49-9 to 49-16 allow the output from adder 52 to enter the specified line memory and cause the signal to be shifted into it. The output signal from on-line memory 49-1 is applied to a digital-to-analog converter (see FIG. 1) via an output adder 49-26 and a trigger circuit 49. 27. The output signal from the trigger circuit 49-27 is recirculated through the output adder 49-26 so that it is accumulated. The output signal from the line memory immediately preceding the output from the outputs specified in-line memories 49-1 to 49-8 is applied to the corresponding weight stage of the adder 52 via the OR gate 49-28 (illustrated only for a binary position)
A sync adjustment register 53 shown in Fig. 7A is constituted by eight in-line memories, each at a bit position, connected in series. An envelope register 54 is constituted by eight in-line memories which are connected in parallel in the direction of the arrow and each is in the form of a line memory with 7 bit positions (having weights of "1", " 2 "," 4 "," 8 "," 16 "," 32 "and" 64 "). During operation, the two registers 53, 54 are offset in the direction of the arrow in synchronism with the pulse of offset 0. The note code register 20, the octave code register 21, the count register of the period 34, the timing adjustment register 53 and the envelope register 54 are made to correspond to the memories online. For the pitch code from the octave code register 21 and the note code register 20, the control output signals corresponding thereto are generated from the period count register 54, the register. The envelope coefficient is indicated by 32 count values from "0" to "31" which are expressed by five bit positions with the weights "1", "2" and "2". "," 4 "," 8 "and" 16 "from the envelope register 54. Two weight positions" 32 "and" 64 "indicate four states of the envelope, namely the attack, the damping, attenuation and erasure.

Ainsi, les sorties sur les étages de sortie à sept positions binaires du registre d'enveloppe 54 sont appliquées aux bornes d'entrée de poids correspondant de l'additionneur 55. Les sor- ties despositions binaires respectives provenant de l'additionneur 55-1 pour compter la valeur de. contrôle de l'enveloppe dans l'additionneur 55 sont appliquées de façon à circuler aux bornes d'entrée "1", "2", "4", "8" et "16" du registre enveloppe 54 par les portes d'inhibition 56-1 à 56-5 pour inhiber la sortie lorsqu'un signal de report provenant de l'additionneur 55-1 apparaît, respectivement.Le signal de report produit à partir de l'additionneur 55-1 est appliqué à la borne-d'entrée du report d'un additionneur 55-3 pour le comptage de l'état, à travers la porte d'inhibition 55-2 entraînée par le signal de sortie provenant de la porte ET inversée 57 qui détecte l'état d'effacement "00" par les poids de détection d'état 113211, "64" du registre d'enveloppe 54. En d'autres mots, l'additionneur 55-3 accepte le signal de sortie de report lorsque l'état de l'enveloppe est dans les états autres que celui d'effacement. Le signal de sortie de l'additionneur 55-3 est maintenu en circulation sur les bornes d'entrée de poids "32", "64" du registre d'enveloppe 54 par les portes d'inhibition 58-1 et 58-2. Le signal d'indication de l'entrée de la touche d'exécution représenté dans la figure 7A est alimenté au côté entrée de l'étage de poids "32" du registre d'enveloppe 54 par l'intermédiaire de la porte OU 59 de sorte que, lorsque le signal d'indication d'entrée est produit, l'état de l'enveloppe devient immédiatement l'état d'attaque. La relation entre l'état de ltenveloppe et l'état du code des étages de poids "32"et"64" des deux positions binaires est indiquée sous forme de tableau dans le Tableau 6. Thus, the outputs on the seven-bit output stages of the envelope register 54 are applied to the corresponding weight input terminals of the adder 55. The outputs of the respective bit positions from the adder 55 to count the value of. control of the envelope in the adder 55 are applied so as to flow to the input terminals "1", "2", "4", "8" and "16" of the envelope register 54 by the inhibition gates 56-1 to 56-5 to inhibit the output when a carry signal from the adder 55-1 appears, respectively. The carry signal output from the adder 55-1 is applied to the terminal-d. the input of the report of an adder 55-3 for counting the state, through the inhibition gate 55-2 driven by the output signal from the inverted AND gate 57 which detects the erasure state "00" by the state detection weights 113211, "64" of the envelope register 54. In other words, the adder 55-3 accepts the carry output signal when the state of the envelope is in states other than that of erasure. The output signal of the adder 55-3 is held in circulation on the weight input terminals "32", "64" of the envelope register 54 by the inhibition gates 58-1 and 58-2. The indication signal of the input of the execution key shown in FIG. 7A is supplied to the input side of the weight stage "32" of the envelope register 54 via the OR gate 59 of FIG. so that when the input indication signal is produced, the state of the envelope immediately becomes the state of attack. The relationship between the state of the envelope and the code state of the "32" and "64" weight stages of the two bit positions is shown in tabular form in Table 6.

Tableau 6

Figure img00280001
Table 6
Figure img00280001

<tb> Poids <SEP> Etat <SEP> de <SEP> l'enveloppe
<tb> 32 <SEP> : <SEP> 64
<tb> <SEP> 0 <SEP> 0 <SEP> Touche <SEP> libérée <SEP> effacement
<tb> <SEP> 1 <SEP> : <SEP> o <SEP> Attaque
<tb> <SEP> O <SEP> | <SEP> l <SEP> 1 <SEP> Amortissement
<tb> <SEP> 1 <SEP> s <SEP> 1 <SEP> Atténuation
<tb>
Le signal de sortie provenant du registre de réglage de la synchronisation 53 illustré dans la figure 7A est appliqué sur l'une des bornes d'entrée de chaque -porte- 60 et 61.
<tb> Weight <SEP> Status <SEP> of <SEP> Envelope
<tb> 32 <SEP>: <SEP> 64
<tb><SEP> 0 <SEP> 0 <SEP><SEP> key released <SEP> erase
<tb><SEP> 1 <SEP>: <SEP> o <SEP> Attack
<tb><SEP> O <SEP> | <SEP> l <SEP> 1 <SEP> Depreciation
<tb><SEP> 1 <SEP> s <SEP> 1 <SEP> Attenuation
<Tb>
The output signal from the timing adjustment register 53 shown in FIG. 7A is applied to one of the input terminals of each port 60 and 61.

L'autre borne d'entrée de la porte ET 60 est connectée en relation de réception de la sortie de la porte ET 62 pour obtenir le produit logique du signal d'adresse de bloc 1g0ll et du signal de synchronisation d'addition émis depuis le générateur de synchronisation d'addition 43. Le registre de réglage de synchronisation 53 est réglé en appliquant sur le côté entrée de celui-ci le signal horloge (désigné comme horloge d'enveloppe) produit à partir de la porte d'inhibition 63 qui sera décrite ci-après à travers les portes OU 64 et 65. La porte d'inhibition 63 est alimentée avec le signal de sortie provenant d'une connexion série dg portesd'inhibition 66-1 à 66-5 pour détecter l'état tout à "0" du registre d'enveloppe 54 et de la porte ET inversée 66-6.Pour ceci, lors de l'état tout 1l0l, l'impulsion horloge d'enveloppe ne peut pas passer à travers la porte d'inhibition 63. Lorsqu'un signal "1" est positionné dans le registre de réglage de la synchronisation 53, la porte ET 60 est rendue conductrice en synchronisme avec le signal de synchronisation d'addition de bloc "0" provenant de la porte ET 62. Alors, le signal de synchronisation d'addition est produit vers l'additionneur 55 tandis qu'en même temps la sortie de la porte d'inhibition 61 est inhibée. Il en résulte qu'un signal "0" est chargé dans le registre de réglage de la synchronisation 53 pour libérer l'état basculé de celui-ci.Le signal de synchronisation d'addition émis depuis la porte ET 60 est appliqué comme un signal d'ouverture de porte aux portes ET 67-l à 67-5, ce qui permet le passage d'une valeur d'adition vers l'additionneur 55 pour l'enveloppe qui sera décrit ci-après. Il en résulte que l'enveloppe se décale avec le temps dans les etats attaque, amortissement et atténuation. A savoir, le registre de réglage de la synchronisation 53 est utilisé pour synchroniser la valeur d' addition appliquée à l'additionneur 55 pour l'enveloppé avec l'adresse de bloc "0" de la forme d'onde sonore musicale. Lorsque la sortie du registre de synchronisation 53 est "0" et que le registre d'enveloppe 54 est à l'état tout à "0", la porte d'inhibition 68 produit un signal de remise à zéro qui sera décrit ci-après.Les signaux à cinq positions binaires de poids "1", "2", "4", "8" et "16" produits à partir du registre d'enveloppe 54 sont appliqués respectivement aux portes OU exclusives 69-1 à 69-5 du registre à décalage de poids 69.The other input terminal of the AND gate 60 is connected in receiving relation of the output of the AND gate 62 to obtain the logical product of the block address signal 1g0ll and the addition synchronization signal transmitted from the addition synchronization generator 43. The synchronization adjustment register 53 is set by applying on the input side thereof the clock signal (designated as envelope clock) produced from the inhibit gate 63 which will be described below through the OR gates 64 and 65. The inhibit gate 63 is powered with the output signal from a series connection of the gating gates 66-1 to 66-5 to detect the state at all. "0" of the envelope register 54 and the AND gate 66-6. For this, in the all state 101, the envelope clock pulse can not pass through the inhibit gate 63. When a signal "1" is set in the synchronization adjustment register 5 3, the AND gate 60 is made conductive in synchronism with the block addition timing signal "0" from the AND gate 62. Then, the addition timing signal is output to the adder 55 while at the same time the output of the inhibition gate 61 is inhibited. As a result, a "0" signal is loaded into the timing adjustment register 53 to release the tilted state thereof. The addition timing signal transmitted from the AND gate 60 is applied as a signal. door opening to AND gates 67-l to 67-5, which allows the passage of an adition value to the adder 55 for the envelope which will be described below. As a result, the envelope shifts over time in attack, damping, and attenuation states. That is, the sync adjustment register 53 is used to synchronize the summation value applied to the adder 55 for the wrapped with the block address "0" of the musical sound waveform. When the output of the synchronization register 53 is "0" and the envelope register 54 is in the "0" state, the inhibition gate 68 produces a reset signal which will be described below. The five bit weight signals "1", "2", "4", "8" and "16" produced from the envelope register 54 are respectively applied to the exclusive OR gates 69-1 to 69. 5 of the weight shift register 69.

Les commutateurs S1 à S6 illustrés dans la figure 7C sont utilisés pour définir les types de courbes de volume individuelles a et ss. Le groupe des commutateurs S1, S3 et indique l'attaque (A), l'amortissement (D) et l'atténuation (R) sur la courbe de volume a. Le groupe des commutateurs S2, S4 et S6 indique les états A, D et R de la courbe de volume ss. Comme illustré dans la figure 13, trois commutateurs peuvent indiquer sept types de courbes de volume. Dans cet exemple, deux types de courbes de volume peuvent être sélectionnées simultanément. The switches S1 to S6 shown in Fig. 7C are used to define the types of individual volume curves a and ss. The group of switches S1, S3 and indicates the attack (A), the damping (D) and the attenuation (R) on the volume curve a. The group of switches S2, S4 and S6 indicates the states A, D and R of the volume curve ss. As shown in Figure 13, three switches can indicate seven types of volume curves. In this example, two types of volume curves can be selected simultaneously.

Un type est appelé courbe de volume a(sélectionnée par les commutateurs Sl, S3 et Sg) et l'autre type est appelé courbe de volume ss(sélectionnée par les commutateurs S2, S4 et S67. Les combinaisons de ces courbes a et ss s'effectuent comme illustré dans la figure 14. Comme décrit avec référence aux figures 1 à 3, l'unité de définition du programme de la forme d'onde 35 représentée dans la figure 7A désigne une période d'une onde sonore musicale par une valeur du officient différentiel avec "+" (ascendant) ou "-" (descendant) de la montée de l'onde ou de la descente de l'onde pour chaque adresse de bloc d'une période.L'unité de définition 35 peut également définir les types de la courbe de volume, courbes a et ss en produisant un signal "0" pour la définition d'une courbe a et un signal "l" pour la définition d'une courbe ss . Un exemple de la définition est représenté dans la figure 15. Comme on peut le voir d'après la figure, l'indicateur indique la valeur du coefficient différentiel par des chiffres "1", "2", "4" et les symboles "+" et "-" et la courbe de volume para et ss. Les détails de l'unité de définition du programme de forme d'onde 35 sont illustrés dans la figure 16.Comme on le voit, des commutateurs A1 à A15 et B1 à B15 pour spécifier les valeurs absolues "1", "2" et "4", des commutateurs C1 à C15 pour spécifier les courbes de volume a et ss et des commutateurs D1 à
D15 pour indiquer "+" et "-" sont prévus pour chaque adresse de bloc "l" à "15", respectivement. Une ligne commune aux groupes de commutateurs respectifs pour chaque adresse de bloc est couplée avec les signaux de détection de l'état du bloc ayant des valeurs de comptage de "1" à '15" provenant du registre de comptage du bloc 34-1.Les commutateurs Al à A15, Bl à B15 de chaque bloc produisent trois signaux de définition des valeurs du coefficient différentiel "1", "2", "4" par- l'intermédiaire des décodeurs E1 à E15. Les signaux de définition correspondants sont extraits par une porte OU. L'adresse de bloc "0" est toujours réglée au niveau "0" et de ce fait n'est pas indiquée par le commutateur et, en oenseauenoe, seules les adresses de blocs "1" à "15" sont indiquées par le commutateur.Le signal de commande (-) indiqué par l'unité de définition du programme de forme d'onde 35 pour chaque adresse est appliqué à l'additionneur 52 illustré dans la figure 7C, le signal de commande de "1", "2", ou "4" est appliqué aux circuits de décalage du poids 69 représenté dans la figure 7B et le signal de commande ss est appliqué aux portes
OU exclusives 70 et 71 représentées dans la figure 7B. Le signal de commande ss passegénéralement à travers la porte OU exclusive 70 pour atteindre les portes d'inhibition 72-1 à 72-3 et les portes ET 72-4 à 72-6 dans un circuit 72 de contrôle de la courbe de volume a/B . En conséquence, les portes ET 72-4 à 72-6 produisent des signaux de sortie en synchronisme avec un signal de définition ss ("l"), les portes d'inhibition 72-1 à 72-3 produisent un signal de sortie en synchronisme avec un signal de définition a ("0") en accord avec a ou ss indiqué sélectivement par les commutateurs S1 à S . Les sorties de la porte d'inhibi
6 tion 72-1 et de la porte ET 72-4 sont couplées avec la porte
OU 72-7 ; les sorties de la porte d'inhibition 72-2 et de la porte ET 72-5 avec la porte OU 72-8, les sorties de la porte d'inhibition 72-3 et de la porte ET 72-6 avec la porte OU 72-9.
One type is called a volume curve a (selected by the switches S1, S3 and Sg) and the other type is called the ss volume curve (selected by the switches S2, S4 and S67) The combinations of these curves a and ss as illustrated in Fig. 14. As described with reference to Figs. 1 to 3, the program definition unit of the waveform 35 shown in Fig. 7A designates a period of a musical sound wave as a value. of the differential officer with "+" (ascending) or "-" (descending) of the rise of the wave or the descent of the wave for each block address of a period. The unit of definition 35 can also define the types of the volume curve, curves a and ss by producing a signal "0" for the definition of a curve a and a signal "l" for the definition of a curve ss An example of the definition is represented in figure 15. As can be seen from the figure, the indicator indicates the value The differential coefficient is given by numbers "1", "2", "4" and the symbols "+" and "-" and the volume curve para and ss. The details of the waveform program definition unit 35 are illustrated in FIG. 16. As can be seen, switches A1 to A15 and B1 to B15 for specifying the absolute values "1", "2" and "4", switches C1 to C15 to specify the volume curves a and ss and switches D1 to
D15 to indicate "+" and "-" are provided for each block address "1" to "15", respectively. A line common to the respective switch groups for each block address is coupled with the block state detection signals having count values from "1" to "15" from the count register of block 34-1. The switches A1 to A15, B1 to B15 of each block produce three signals defining the values of the differential coefficient "1", "2", "4" via the decoders E1 to E15. The block address "0" is always set to the level "0" and therefore is not indicated by the switch and, in oenseauenoe, only the block addresses "1" to "15". are indicated by the switch. The control signal (-) indicated by the waveform program definition unit 35 for each address is applied to the adder 52 illustrated in FIG. 7C, the control signal of "1", "2", or "4" is applied to the weight shift circuits 69 represents in Figure 7B and the control signal ss is applied to the doors
OR exclusive 70 and 71 shown in Figure 7B. The control signal ss generally passes through the exclusive OR gate 70 to reach the inhibition gates 72-1 to 72-3 and the AND gates 72-4 to 72-6 in a control circuit 72 of the volume curve. / B. As a result, the AND gates 72-4 to 72-6 produce output signals in synchronism with a ss ("1") definition signal, the inhibition gates 72-1 to 72-3 produce an output signal of synchronism with a definition signal a ("0") in accordance with a or ss indicated selectively by the switches S1 to S. The outputs of the door of inhibi
6 tion 72-1 and the ET 72-4 door are coupled with the door
OR 72-7; the outputs of muting gate 72-2 and AND gate 72-5 with OR gate 72-8, outputs of muting gate 72-3 and AND gate 72-6 with gate OR 72-9.

La sortie de la porte OU 72-7 est appliquée à la porte ET 72-10, aux portes d'inhibition 72-11 et 72-12 età la porte ET 72-13
La sortie de la porte OU 72-8 est connectée à la porte ET 72-14 et à la porte d'inhibition 72-12 et la sortie de la porte OU 72-9 est alimentée vers la porte ET 72-15. La sortie de la porte
ET 72-14 est appliquée à la porte d'inhibition 72-11 et à la porte ET 72-13. La porte ET 72-10 et la porte d'inhibition 72-11 sont connectées à la porte OU 72-17 par l'intermédiaire de la porte OU 72-16. La sortie de la porte d'inhibition 72-12 est connectée par la porte ET 72-18 à une porte OU 72-19. Les portes
ET 72-13 et 72-15 sont connectées à la porte OU 72-20. Les portes OU 72-17 à 72-20 sont connectées en série et la sortie de la porte OU 72-17 est alimentée à la porte ET 50.Un signal de détection provenant du circuit de détection de l'état de l'enveloppe 73 est couplé dans une relation d'alimentation avec les portes ET 72-10, 72-14, 72-15 et 72-18. Habituellement, la porte
ET inversée 73-1 détecte un état d'effacement "00" de l'enveloppe, la porte d'inhibition 73-2, l'état d'attaque, la porte d'inhibition 73-3, l'état stationnaire et la porte ET 73-4 l'état d'attenuation. La porte d'inhibition 73-2 est couplée avec la porte ET 72-10, la porte d'inhibition 73-3 avec les portes
ET 72-14 et 72-18. Les signaux de sortie provenant de ces portes servent comme signaux d'ouverture de porte.Le signal de- sortie provenant de la porte ET inversée 73-1 ensemble avec le signal de détection de l'état tout à "O" (symbole- dans la figure 7D) à partir du registre d'enveloppe 54 est appliqué à la porte d'inhibition 73-5. Le signal de sortie provenant de la porte d'inhibition 73-5, ensemble avec le signal de sortie provenant de la porte ET 73-4 est appliqué comme signal d'ouverture de porte à la porte ET 73-15 par l'intermédiaire d'une porte OU 73-6.
The output of the OR gate 72-7 is applied to the AND gate 72-10, the inhibition gates 72-11 and 72-12 and the AND gate 72-13
The output of the OR gate 72-8 is connected to the AND gate 72-14 and the inhibition gate 72-12 and the output of the OR gate 72-9 is supplied to the AND gate 72-15. The exit of the door
ET 72-14 is applied to the inhibition gate 72-11 and the AND gate 72-13. The AND gate 72-10 and the inhibit gate 72-11 are connected to the OR gate 72-17 through the OR gate 72-16. The output of the inhibit gate 72-12 is connected by the AND gate 72-18 to an OR gate 72-19. The doors
AND 72-13 and 72-15 are connected to the OR gate 72-20. The OR gates 72-17 to 72-20 are connected in series and the output of the OR gate 72-17 is supplied to the AND gate 50. A detection signal from the envelope condition detection circuit 73 is coupled in a feed relationship with AND gates 72-10, 72-14, 72-15 and 72-18. Usually the door
AND inverted 73-1 detects an erase state "00" of the envelope, the inhibition gate 73-2, the state of attack, the inhibition gate 73-3, the stationary state and the ET 73-4 door the state of attenuation. The inhibition gate 73-2 is coupled with the AND gate 72-10, the inhibition gate 73-3 with the gates
And 72-14 and 72-18. The output signals from these gates serve as gate-open signals. The output signal from the AND gate 73-1 together with the all-O state signal (symbol-in Figure 7D) from the envelope register 54 is applied to the inhibition gate 73-5. The output signal from the inhibit gate 73-5, together with the output signal from the AND gate 73-4, is applied as a gate-open signal to the AND gate 73-15 via an OR gate 73-6.

En conséquence, la porte OU 72-16 dans le circuit 72 de contrôle de la courbe de volume a/ss produit un signal de sortie lorsque l'enveloppe est dans l'état attaque et la courbe de volume est indiquée par 4 à 7 comme illustré dans la -figure 13 et lorsque la première étant à l'état stationnaire, la seconde est indiquée par (g et 03 dans la figure 13. La porte ET 72-18 produit un signal de commande "31" dans le cas de 4 dans la figure 13 lequel
indique qu'il n'y a aucun amortissement lorsque l'état de l'enveloppe est l'état d'amortisser.lent et qu'une indication d'attaque est donnée.La porte OU 72 produit un signal pour indiquer une valeur de complément qui est la valeur du coefficient enveloppe inversée dans le cas de 1 , 3, 5, 6, 7, dans la figure 13 ce qui est une indication vers le bas pour les états d'a'ortissnant et d'atténuation de l'enveloppe. La porte
OU 72-17 produit des signaux representant l'attaque (A), 1' amortissement (D) et l'atténuation (R) , seulement lorsque- ces états sont indiqués par les commutateurs correspondants. Le signal de synchronisation d'addition est à ce moment produit comme un signal d'ouverture vers la mémoire à décalage 49.
As a result, the OR gate 72-16 in the volume curve control circuit 72 a / ss produces an output signal when the envelope is in the attack state and the volume curve is indicated by 4 to 7 as illustrated in FIG. 13 and when the first is in the stationary state, the second is indicated by (g and 03 in FIG. 13. The AND gate 72-18 produces a control signal "31" in the case of 4 in figure 13 which
indicates that there is no damping when the state of the envelope is the state of damping.lent and an indication of attack is given.The OR gate 72 produces a signal to indicate a value of complement which is the value of the inverted envelope coefficient in the case of 1, 3, 5, 6, 7, in Figure 13 which is a downward indication for the attenuating and attenuating states of the envelope. The door
OR 72-17 produces signals representing the attack (A), the damping (D) and the attenuation (R), only when these states are indicated by the corresponding switches. The addition timing signal is at this time produced as an opening signal to the shift memory 49.

Le signal de commande "31" produit à partir de la porte ET 72-18 est alimenté aux portes OU 69-6 à 69-10 et le signal de commande complémentaire provenant de la porte OU 72-20 est alimente par la porte OU exclusive 69-11 aux portes OU exclusives 69-1 à 69-5. The control signal "31" generated from the AND gate 72-18 is supplied to the OR gates 69-6 to 69-10 and the complementary control signal from the OR gate 72-20 is supplied by the exclusive OR gate 69-11 to the exclusive OR gates 69-1 to 69-5.

Dans le circuit de décalage du poids 69, lorsque le signal de commande "31" et le signal de commande complémentaire ne sont pas présents, la valeur du coefficient d'enveloppe pondérée par "1", "2", "4", "8", et "16" provenant du registre d'enveloppe 54 passe à travers les portes OU exclusives 69-1 à 69-5 et est soumise à une opération de décalage du poids (dans ce cas, la valeur du coefficient différentiel + x valeur du coefficient d'enveloppe E) en fonction des valeurs du coefficient diffé- rentiel indiquées "1", "2", et "4" pour chaque adresse horloge indiquée à partir de l'unité de désignation du programme de forme d'onde 35 et la valeur de la multiplication est appliquée à l'additionneur 52.Un signal d'indication de largeur "1" du coefficient différentiel est alimenté à l'une des bornes d'entrée de chacune des portes ET 69-12 à 69-16, un signal d'indication de "2" à l'une des bornes d'entrée de chacune des portes ET 69-17 à 69-21, un signal d'indication de "4" à l'une des bornes d'entrée de chaque porte ET 69-22 à 69-26. L'autre borne d'entrée de chacune des portes ET 69-12, 69-17 et 69-22 est alimentée avec un signal correspondant au poids "1" de la valeur du coefficient d'enveloppe. L'autre borne d'entrée de chacune des portes ET 69-13, 69-18 et 69-23 est alimentée avec un signal correspondant au poids "2". L'autre borne d'entrée de chacune des portes ET 69-14, 69-19 et 69-24 reçoit un signal correspondant au poids "4". Le signal correspondant au poids "8" est appliqué à l'autre borne d'entrée de chacune des portes ET 69-15, 69-20 et 69-25.Le signal correspondant au poids "16" est appliqué à l'autre borne d'entrée de chacune des portes ET 69-16, 69-21 et 69-26. Comme illustré, la porte ET 69-12 est connectée à la borne d'entrée de poids "1" de l'aditionneur 52, les portes
ET 69-13 et 69-17 à la borne d'entrée de poids "2" par la porte
OU 69-27, les portes ET 69-14, 69-18 et 69-22 au côté entrée de poids "4" par les portes OU 69-28 et 69-29 , les portes ET 69-15, 69-19 et 69-23 au côté entrée de poids "8" par l'intermédiaire des portes OU 69-30 et 69-31, les portes ET 69-16, 69-20 et 69-24 au côté entrée de poids "16" par l'intermédiaire des portes OU 69-32 et 69-33, les portes ET 69-21 et 69-25 au côté entre de poids "32" par l'intermédiaire de la porte OU 69-34 et la porte ET 69-26 au côté entrée de poids "64".
In the weight shift circuit 69, when the control signal "31" and the complementary control signal are not present, the value of the envelope coefficient weighted by "1", "2", "4", " 8 ", and" 16 "from the envelope register 54 passes through exclusive OR gates 69-1 to 69-5 and is subjected to a weight shift operation (in this case, the value of the differential coefficient + x value of the envelope coefficient E) as a function of the difference coefficient values indicated "1", "2", and "4" for each clock address indicated from the designation unit of the waveform program And the value of the multiplication is applied to the adder 52. A differential indication signal "1" of the differential coefficient is supplied to one of the input terminals of each of the AND gates 69-12 to 69. 16, an indication signal of "2" at one of the input terminals of each of the AND gates 69-17 to 69-21, an indication signal of e "4" at one of the input terminals of each AND gate 69-22 through 69-26. The other input terminal of each of the AND gates 69-12, 69-17 and 69-22 is supplied with a signal corresponding to the weight "1" of the value of the envelope coefficient. The other input terminal of each of the AND gates 69-13, 69-18 and 69-23 is supplied with a signal corresponding to the weight "2". The other input terminal of each of the AND gates 69-14, 69-19 and 69-24 receives a signal corresponding to the "4" weight. The signal corresponding to the weight "8" is applied to the other input terminal of each of the AND gates 69-15, 69-20 and 69-25.The signal corresponding to the weight "16" is applied to the other terminal of each of the AND gates 69-16, 69-21 and 69-26. As illustrated, the AND gate 69-12 is connected to the input terminal of weight "1" of the adder 52, the doors
AND 69-13 and 69-17 at the weight input terminal "2" through the door
OR 69-27, AND gates 69-14, 69-18 and 69-22 on the weight entry side "4" by OR gates 69-28 and 69-29, AND gates 69-15, 69-19 and 69-23 at the weight entry side "8" via OR gates 69-30 and 69-31, AND doors 69-16, 69-20 and 69-24 at the "16" weight entry OR gates 69-32 and 69-33, AND gates 69-21 and 69-25 at the weight side "32" via OR gate 69-34 and AND gate 69-26 at input side of weight "64".

Avec cette connexion , le circuit de décalage de poids 69 produit les valeurs de multiplication représentées dans la figure 17 en fonction des valeurs "1" , "2" et "4" du coefficient différentiel . Lorsque le circuit de commande 72 de la courbe de volume a/ss produit un signal de commande "31" et l'alimente aux portes OU 69-6 à 69-10, la valeur du coefficient enveloppe doit avoir "31" quel que soit le signal de sortie provenant du registre d'enveloppe 54. Lorsque la commande du complément est appliquée à la porte OU exclusive 69-11, le coefficient d'enveloppe à cinq positions binaires provenant du registre d'enveloppe 54 est inversé et les valeurs de multiplication représentées dans la figure 17 deviennent les valeurs inverses.With this connection, the weight shift circuit 69 produces the multiplication values shown in Fig. 17 as a function of the "1", "2" and "4" values of the differential coefficient. When the control circuit 72 of the volume curve a / ss produces a control signal "31" and supplies it to the OR gates 69-6 to 69-10, the value of the envelope coefficient must have "31" regardless of the output signal from the envelope register 54. When the complement control is applied to the exclusive OR gate 69-11, the envelope coefficient at five bit positions from the envelope register 54 is inverted and the multiplication shown in Figure 17 become the inverse values.

Comme on le voit d'après la figure 15, la différence par rapport au cas illustré dans les figures 3 et 4 est que la multiplication pour chaque adresse de bloc est effectuée en
fonction d'une courbe de volume a ou ss, c'est-à-dire de la valeur du coefficient différentiel + x par la valeur du coefficient enveloppe E (E est Ea lorsqu'il suit la courbe de volume a et est Ess lorsqu'il suit la courbe de volume ss). De cette manière,la valeur de multiplication entrée dans l'additionneur 52 est alimentée à la mémoire à décalage 49.
As can be seen from Figure 15, the difference from the case illustrated in Figures 3 and 4 is that the multiplication for each block address is performed in
function of a curve of volume a or ss, that is to say of the value of the differential coefficient + x by the value of the envelope coefficient E (E is Ea when it follows the curve of volume a and is Ess when it follows the volume curve ss). In this way, the multiplication value entered in the adder 52 is fed to the shift memory 49.

Ainsi, en définissant deux courbes de volume a et ss, le système peut simultanément définir les formes d'onde de eut ss.  Thus, by defining two curves of volume a and ss, the system can simultaneously define the waveforms of eut ss.

En conséquence, lorsque les formes d'onde sont différentes, les montées et les descentes des courbes de volume peuvent être modifiées de sorte qu'une combinaison convenable de ces courbes fournit une grande variété de formes d'ondes sonores musicales synthétisées. En conséquence, la variation en fonction du temps de la structure des harmoniques de la forme d'onde est remarquable pour produire une onde sonore musicale avec un timbre riche.As a result, when the waveforms are different, the ups and downs of the volume curves can be modified so that a suitable combination of these curves provides a wide variety of synthesized musical sound waveforms. As a result, the variation over time of the harmonic structure of the waveform is remarkable for producing a musical sound wave with a rich timbre.

I1 en résulte que l'instrument de musique ainsi construit conformément à l'invention peut produire un son musical avec les caractéristiques particulières du son produit en particulier par les cuivres et les cordes. As a result, the musical instrument thus constructed in accordance with the invention can produce a musical sound with the particular characteristics of the sound produced in particular by brass and strings.

Dans la figure 7B, les contacteurs S1O, S11 et S12 sont utilisés pour définir des modes de période a et ss et les signaux de sortie de ces contacteurs sont alimentés au circuit 74 de commande de période (appelde cycle de travail). Par les états en circuit et hors circuit de ces trois contacteurs, un signal de définition du mode représenté par huit chiffres "0" à "7" est produit à partir du circuit matrice de fonction ET 74-1 à travers les lignes de sortie et est ensuite entré dans le circuit matrice de fonction OU 74-2.La sortie à trois positions binaires (avec des poids de "16", "32" et "64") provenant du registre du nombre de cycles 34-3, représenté dans la figure 7A qui est comptée à chaque période de la forme d'onde est aussi envoyée au circuit de commande de cycle de travail 74. En fonction de l'état de comptage du cycle, la porte ET inversée 74-3 produit l'état de sortie représenté dans la figure 18 (b) et la porte -OU 74-4 produit l'état de sortie illustré dans la figure 18(a) présentant la condition (16g32+16-32-64), selon l'état de la porte ET 74-5, de la porte d'inhibition 74-6 et de la porte ET inversée 74-3. In FIG. 7B, the contactors S10, S11 and S12 are used to define period modes a and ss and the output signals of these contactors are fed to the period control circuit 74 (work cycle call). By the on and off states of these three contactors, a mode-defining signal represented by eight digits "0" to "7" is generated from the AND function matrix 74-1 through the output lines and is then entered into the OR function matrix 74-2.The three bit position output (with weights of "16", "32" and "64") from the cycle number register 34-3, shown in FIG. FIG. 7A, which is counted for each period of the waveform, is also sent to the work cycle control circuit 74. Depending on the counting state of the cycle, the reverse AND gate 74-3 produces the state the output state shown in Fig. 18 (a) having the condition (16g32 + 16-32-64), depending on the state of the AND gate 74-5, the inhibition gate 74-6 and the reverse AND gate 74-3.

Le signal de (16) du registre du nombre de cycles 34-3 illustre dans la figure 18 (a) est alimenté aux portes d'inhibition 74-7 et 74-8. La sortie de la porte ET inversée 74-3 est alimentée aux portes ET 74-9 et 74-10. La sortie de la porte OU 74-4 est alimentée aux portes ET 74-11 et 74-12. The signal (16) of the cycle number register 34-3 shown in Fig. 18 (a) is fed to the inhibition gates 74-7 and 74-8. The output of the reverse AND gate 74-3 is fed to AND gates 74-9 and 74-10. The output of the OR gate 74-4 is fed to AND gates 74-11 and 74-12.

La relation de base entre le cycle de travail et l'état de comptage ge du cycle sera décrite avec référence a la figure 19. Dans la figure, 20te indique un cycle ne comportant pas de sortie d'une forme d'onde et "1" indique un cycle comportant une sortie d'une forme d'onde. Les cycles de travail "1", "1/2" et "1/4" signifient que la sortie dela forme d'onde est extraite tous les cycles, tous les deux cycles et tous les quatre cycles. Le cycle de travail "1/3" est obtenu en reglant directement l'état du comptage du cycle à l'état de comptage du cycle "6" sans compter les cycles "4" et "5".Dans la désignation desmodes"6" et "7" parmi ces modes spécifiés par les chiffres "0" à "7" en fonction
des combinaisons des trois positions binaires des contac teurs S10 à S12 de désignation du mode de période /ss, , le circuit matrice de fonction OU 74-2 produit un signal de sortie
K1 qui est appliqué, ensemble avec le signal de sortie de poids "64" provenant de l'additionneur 36, à la porte ET 74-13 dont le signal de sortie est alimenté par la porte OU 74-14 au poids "32" du registre 34-3 du nombre de cycles. Ainsi, les valeurs de comptage des états des cycles "4" et "5 sont sautés.La sortie K2 du circuit matrice de fonction OU 74-2 est appliquée à la porte OU 74-15 ; la sortie K3 à la porte OU 74-16 ; la sortie K4 à la porte OU 74-15 à travers la porte d'inhibition 74-5 ; la sortie K6 à la porte OU 74-17 par la porte ET 74-9 la sortie K5 est appliquée à la porte- OU 74-16 -par la porte d' inhibition 74-8 ; la sortie K7 à la porte OU 74-18 par la porte
ET 74-10 ; la sortie K8 est appliquée à la porte OU 74-19 par la porte ET 74-11 ; la sortie Kg est appliquée à la porte OU 74-20 par la porte ET 74-12. Les portes OU 74-15, 74-17 et 7.4-19 sont connectées en serie pour produire une sortie X1 (a).Les portes OU 74-16, 74-18 et 74-20 sont connectées en série pour produire une sortie X2 -(B). En conséquence, les signaux de sortie produits sur les lignes de sortie X1 (a) et X2 (ss) correspondent aux chiffres "0" et "7" pour la désignation du mode de période a et B , comme illustré dans la figure 20.Comme représenté, la ligne X1 (a) fournit une période M sur la base de la forme d'onde par la désignation a et la ligne de sortie X2 (ss) fournit une période N sur la base de la forme d'onde par l'indi- cation B. En conséquence, dans les modes de période "0" à "S", les périodes M et N sont toutes les deux des nombres entiers, mais, dans les modes de période "6" et t 7, t si l'un des cycles de tra- vail M et N est un nombre entier, l'autre n'est pas un nombre entier. Les signaux de sortie X1 (a) et X2 (ss) sont appliqués à la porte d'inhibition 75 et à la porte ET 76.Habituellement, en synchronisme avec un signal de désignation a/ss dérivé depuis la' porte OU exclusive 71, la porte d'inhibition 75 est rendue conductrice pour un signal d'indication ("0") et la porte
ET 76 est rendue conductrice pour un signal de désignation ss ("1"). Ces signaux'de sortie passent à travers les portes d'inhibition 77 et 78 qui seront décrites ultérieurement et la porte OU 79 pour atteindre la porte ET 51 représentée dans la figure 7C.
The basic relationship between the duty cycle and the cycle count state will be described with reference to Fig. 19. In the figure, 20te indicates a cycle with no output of a waveform and "1 "indicates a cycle with an output of a waveform. Working cycles "1", "1/2" and "1/4" mean that the output of the waveform is extracted every cycle, every two cycles and every four cycles. The operating cycle "1/3" is obtained by directly setting the counting state of the cycle to the counting state of cycle "6" without counting the cycles "4" and "5" .In the designation of the modes "6 "and" 7 "among these modes specified by the numbers" 0 "to" 7 "according to
combinations of the three bit positions of the period mode / ss mode contactors S10 to S12, the OR function matrix 74-2 produces an output signal
K1 which is applied, together with the weight output signal "64" from the adder 36, to the AND gate 74-13 whose output signal is supplied by the OR gate 74-14 to the "32" weight of the register 34-3 of the number of cycles. Thus, the count values of the states of the cycles "4" and "5 are skipped. The output K2 of the OR function matrix 74-2 is applied to the OR gate 74-15, the output K3 to the OR gate 74. 16, the output K4 to the OR gate 74-15 through the inhibition gate 74-5, the output K6 to the OR gate 74-17 through the AND gate 74-9 the output K5 is applied to the gate OR 74-16 through the inhibition gate 74-8, the output K7 at the gate 74-18 through the gate
ET 74-10; the output K8 is applied to the OR gate 74-19 by the AND gate 74-11; the output Kg is applied to the OR gate 74-20 by the AND gate 74-12. The OR gates 74-15, 74-17 and 7.4-19 are connected in series to produce an output X1 (a). OR gates 74-16, 74-18 and 74-20 are connected in series to produce an output X2 - (B). As a result, the output signals produced on the output lines X1 (a) and X2 (ss) correspond to the numbers "0" and "7" for the designation of the period mode a and B, as illustrated in FIG. As shown, the line X1 (a) provides a period M on the basis of the waveform by the designation a and the output line X2 (ss) provides a period N on the basis of the waveform. Therefore, in the period modes "0" to "S", the periods M and N are both integers, but in the period modes "6" and t 7, t if one of the work cycles M and N is an integer, the other is not an integer. The output signals X1 (a) and X2 (ss) are applied to the inhibit gate 75 and to the AND gate 76. Usually in synchronism with a designation signal a / ss derived from the exclusive OR gate 71, the inhibition gate 75 is made conductive for an indication signal ("0") and the gate
AND 76 is made conductive for a designation signal ss ("1"). These output signals pass through the inhibition gates 77 and 78 which will be described later and the OR gate 79 to reach the AND gate 51 shown in FIG. 7C.

Le contacteur R1 est connecté à la porte OU exclusive 71 et inverse par sa mise en oeuvre le signal de désignation a/B pour chaque adresse de bloc sortie depuis l'unité 35 de définition du programme de la forme . d'onde , avec le résultat que la porte ET 76 produit un signal de sortie en synchronisme avec le signal de définition a et la porte d'inhibition 75 produit un signal de sortie en synchronisme avec le signal de définition B.  The contactor R1 is connected to the exclusive OR gate 71 and reverses by its implementation the designation signal a / B for each block address outputted from the program definition unit 35 of the form. waveform, with the result that the AND gate 76 produces an output signal in synchronism with the definition signal a and the inhibit gate 75 produces an output signal in synchronism with the definition signal B.

En conséquence, la sortie X1 devient un cycle de travail ss ét la sortie X2 un cycle de travail a. Le contacteur R2 est connecté aux portes d'inhibition 80 et 81 auxquelles sont fournis, respectivement, un signal P qui sera décrit ultérieurement et son signal inversé P et il indique si a et ss sont séparés ou non. En cours de fonctionnement, les portes d'inhibition 80 et 81 ne produisent aucune sortie et ainsi les portes d'inhibition 77 et 78 produisent les signaux X1 (a) et X2 (3) (lorsque le contactéur
R1 est actionné, les signaux X1 (B.) et X2 (a) sont extraits).
As a result, the output X1 becomes a work cycle ss and the output X2 a work cycle a. The contactor R2 is connected to the inhibition gates 80 and 81 to which are respectively provided a signal P which will be described later and its inverted signal P and it indicates if a and ss are separated or not. In operation, muting gates 80 and 81 produce no output and thus muting gates 77 and 78 produce signals X1 (a) and X2 (3) (when the contactor
R1 is actuated, the signals X1 (B.) and X2 (a) are extracted).

Lorsque le contacteur R2 n'est pas actionné, les portes d'inhibition 80 et 81 produisent un signal P et un signal P (ces signaux sont produits seulement dans la définition de l'exécution en duo) et la mémoire-ligne paire est désignée par a et la mémoire ligne impaire par ss. Ceci est mis sous forme de tableau dans la figure 21. Dans la préparation du tableau représenté dans la 'figure 21, aucune désignation n'est faite par le contacteur
R2 et un contacteur R3 qui sera décrit ci-après. L'indication de la non séparation par le contacteur R2 est efficace uniquement pour l'exécution en duo. Le contacteur R3 est connecté- à la porte
OU exclusive 70 et, lorsqu'il est actionné,le signal a/B spécifié pour chaque bloc par l'unité 35 de désignation de programme de forme d'onde est inversé.Ceci veut dire que les relations de a et ss sont toutes inversées De cette manière, le fonctionnement d'un octave peut être effectué par la désignation du mode de cycle de travail a et ss et le cycle de travail de l'onde sonore musicale est modifiée et lé timbre peut également être modifié pour chaque octave.En se référant au fonctionneirent avec non séparation a, ss illustré dans la figure 21, dans le cas d'une désignation de mode "6", a : ss est 1 :15 et ss est un son inférieur de quatre intervalles majeur à a. Dans la désignation de mode "7"ru a un cycle de travail deux fois aussi long que celui de a.On peut concevoir quela forme d'onde de ss soit une onde constituee d'ondes ayant des périodes 2/3 et double de celle de l'onde a ss est un son incluant un composant supérieur de cinq intervalles majeurs à a et un autre composant inférieur d'une octave à a. Les périodes entre les formes d'ondes différentes peuvent être contrôlées pour être M : N. Pour cela, les structures en harmoniques de ces ondes peuvent être modifiées et de plus, lorsque ces ondes avec des structures en harmoniques modifiées sont combinées,la structure en harmoniques de l1onde combinée est de plus modifiée différemment.
When the contactor R2 is not actuated, the inhibition gates 80 and 81 produce a signal P and a signal P (these signals are produced only in the definition of the duet execution) and the memory-line pair is designated by a and the odd line memory by ss. This is tabulated in FIG. 21. In preparing the table shown in FIG. 21, no designation is made by the contactor
R2 and a contactor R3 which will be described below. The indication of the non-separation by the contactor R2 is effective only for the dual execution. The contactor R3 is connected to the door
OR exclusive 70 and, when actuated, the a / B signal specified for each block by the waveform program designation unit is inverted. This means that the relations of a and ss are all reversed. In this way, the operation of an octave can be effected by the designation of the work cycle mode a and ss and the working cycle of the musical sound wave is changed and the tone can also be changed for each octave. Referring to the operation with non-separation a, ss shown in Fig. 21, in the case of a mode designation "6", a: ss is 1: 15 and ss is a lower sound of four major intervals than a. In the mode designation "7" it has a work cycle twice as long as that of a. We can conceive that the waveform of ss is a wave consisting of waves having periods 2/3 and twice that of of the wave a ss is a sound that includes a higher component of five major intervals at a and another lower component of an octave at a. The periods between the different waveforms can be controlled to be M: N. For this, the harmonic structures of these waves can be modified and moreover, when these waves with modified harmonic structures are combined, the structure in harmonics of the combined wave is further modified differently.

En conséquence, une telle onde combinée ou composite présente une sensation de son musical efficace avec une variation dans le temps plus naturelle.As a result, such a combined or composite wave exhibits an effective musical sound sensation with a more natural variation in time.

Dans la figure 7, le contacteur T1 est un contacteur de désignation de trémolo usuel (appelé trémolo plat). T2 est un contact de désignation de trémolo de touche par laquelle un trémolo n'est appliqué que pendant l'action sur ce contact. In FIG. 7, the contactor T1 is a conventional tremolo designation contactor (called a flat tremolo). T2 is a touch tremolo designation contact by which a tremolo is applied only during the action on that contact.

Pour la désignation d'un trémolo de touche , le contacteur de désignation de trémolo plat est relâché Les contacteurs T3, T4 et T5 désignent la profondeur (appelée amplitude) du trémolo et donnent l'amplitude maximale "1" (profondeur de 100%),"l/2" (50%) et "l/4" (25%), respectivement. Le signal de désignation provenant du contacteur T1 ou T2 est appliqué aux portes ET 83-1 à 83-3 par la porte OU 82.En conséquence, un signal d'indication en sortie avec une amplitude spécifiée est produit et appliqué à un circuit de commande du trémolo 84.Les sorties dportes ET 83-1 et 88-3 sont appliquées à la porte ET 84-3 et 84-4 par l'interme- diaire d'une porte OU 84-1 ou 84-2. La sortie de la porte ET 83-2 est appliquée à la porte OU 84-6 et à la porte ET 84-7 par l'intermédiaire de la porte ET 84-5 couplée avec la sortie de poids "64" du registre d'enveloppe 54.En conséquence, à 1' état d'amortissement et à l'état d'atténuation le poids "16" du registre d'enveloppe 54 est toujours 111in De plus, la sortie de la porte ET 84-8 pour détecter l'état d'atténuation est appliguée à la porte ET 84-3 dont la sortie est extraite vers la porte OU .84-10 par l'intermédiaire d'une porte d'inhibition 84-9 qui est rendue conductrice par une désignation autre que la désignation de mandoline. Dans ce but, la porte d'inhibition 84-7 n'est pas rendue conductrice dans l'état dlattenuation tandis que la porte d'inhibition 84-11 est prête à conduire.Dans la désignation du trémolo, la sortie de poids "64" du registre d'enveloppe 54 est appliquée à la porte ET 84-4 et la sortie de celle-ci fournit toujours un signal "1" au poids "64" du registre d'enveloppe 54 par l'intermédiaire de la porte OU 84-12. En conséquence, l'état de l'enveloppe ne devient pas l'état effacé "00" mais l'état d'amortissement et l'état d'atténuation sont répétés alternativement. La sortie de la porte ET 83-3 est appliquée aux portes OU 84-14 et 84-15 par l'intermédiaire d'une porte ET 84-13 à laquelle la sortie de poids "64" du registre d'enveloppe 54 est appliquée et elle est également appliquée à la porte d'inhibition 84-16. Comme la porte d'inhibition 84-7, la porte d'inhibition 84-16 n'est pas rendue conductrice dans l'état d'atténuation tandis que les portes d'inhibition 84-17 et 84-18 sont rendues conductrices.La sortie de poids "32" du registre d'enveloppe 54 est de plus appliquée à la porte d'inhibition 84-21, par l'intermédiaire de la porte d'inhibition 84-20 couplee avec la porte ET 84-19 qui est efficace seulement lorsque le contacteur de corde de trémolo T6 qui sera étudié ci-après, est actionné. Puisque le signal d'inhibition de la sortie de porte provenant de la porte ET 84-4 est appliqué à la porte d'inhibition 84-21, elle n'est pas rendue conductrice par l'indication du trémolo et sa sortie est toujours "O". En conséquence, le circuit de détection de l'état de l'enveloppe 73 produit seulement le signal d'état d'amortissement à partir de la porte d'inhibition 73-3.Dans les contacteurs de désignation de trémolo T1 et T2, la valeur du coefficient enveloppe du registre d'enveloppe 54 est, comme représente dans les figures 22 à 24, fonction de l'indication de profondeur de l'amplitude 1/1, 1/2 ou 1/4 et des courbes de volume (figure 13). En ce qui concerne les courbes de volume 1, 4, 5 représentées dans la figure 13, aucun trémolo n'est appliqué. T6 est un contacteur de désignation du trémolo de pincement. Lors de l'actionnement du contacteur, le signal de sortie de la porte d'inhibition 84-22 qui est produit sous la condition que l'enveloppe soit dans 1' état d'atténuation et que le registre d'enveloppe 54 soit au-dessus de "16", passe à travers la porte ET 84-19.Lorsque l'état d' effacement "00" du registre d'enveloppe 54 est détecté par la porte ET inversée 73-1 dans le circuit de détection d'état 73, un signal de désignation d'atténuation est appliqué à la porte
ET 72-15 par l'intermédiaire de la porte d'inhibition 73-5 et de la porte OU 73-6. En conséquence, dans la première moitie de l'état d'atténuation, on met en oeuvre par un signal horloge d'amortissement qui sera décrit ci-aprèset un trémolo semblable au pincement d'une corde est obtenu le long de la courbe de volume corne représenté dans les figures 25A et 25B (dans ce cas la profondeur de trémolo désignée est 1/1)
Le contacteur de désignation de trémolo T2 est efficace lorsque le contacteur de désignation de trémolo T1 est préalablement mis hors service et le trémolo est efficace seulement durant l'actionnement du contacteur.
To designate a key tremolo, the flat tremolo designation contactor is released The contactors T3, T4 and T5 indicate the depth (called amplitude) of the tremolo and give the maximum amplitude "1" (depth of 100%) , "1/2" (50%) and "1/4" (25%), respectively. The designation signal from the contactor T1 or T2 is applied to the AND gates 83-1 to 83-3 by the OR gate 82.As a result, an output indication signal with a specified amplitude is generated and applied to a control circuit. control of the tremolo 84. The ET outputs 83-1 and 88-3 are applied to the AND gate 84-3 and 84-4 via an OR gate 84-1 or 84-2. The output of the AND gate 83-2 is applied to the OR gate 84-6 and to the AND gate 84-7 through the AND gate 84-5 coupled to the "64" gate weight output of the gate. Accordingly, in the damping state and in the attenuating state the weight "16" of the envelope register 54 is always 111in. Furthermore, the output of the AND gate 84-8 for detecting the attenuation state is applied to the AND gate 84-3 whose output is extracted to the OR gate 84-10 via an inhibition gate 84-9 which is made conductive by a designation other than the mandolin designation. For this purpose, the inhibition gate 84-7 is not made conductive in the state of attenuation while the inhibition gate 84-11 is ready to lead. In the designation of the tremolo, the weight output "64 of the envelope register 54 is applied to the AND gate 84-4 and the output thereof always provides a signal "1" at the weight "64" of the envelope register 54 via the OR gate 84 -12. As a result, the state of the envelope does not become the erased state "00" but the damping state and the attenuation state are alternately repeated. The output of the AND gate 83-3 is applied to the OR gates 84-14 and 84-15 through an AND gate 84-13 to which the weight output "64" of the envelope register 54 is applied. and it is also applied to the inhibition gate 84-16. Like the inhibition gate 84-7, the inhibition gate 84-16 is not made conductive in the attenuation state while the inhibition gates 84-17 and 84-18 are made conductive. weight output "32" of the envelope register 54 is further applied to the inhibition gate 84-21, via the inhibition gate 84-20 coupled with the AND gate 84-19 which is effective only when the T6 tremolo cord contactor, which will be studied hereinafter, is actuated. Since the inhibit signal of the gate output from the AND gate 84-4 is applied to the inhibit gate 84-21, it is not made conductive by the tremolo indication and its output is always " O ". As a result, the envelope state detection circuit 73 produces only the damping state signal from the inhibit gate 73-3. In the tremolo designation switches T1 and T2, the value of the envelope coefficient of the envelope register 54 is, as shown in FIGS. 22 to 24, as a function of the depth indication of the amplitude 1/1, 1/2 or 1/4 and the volume curves (FIG. 13). With respect to the volume curves 1, 4, 5 shown in FIG. 13, no tremolo is applied. T6 is a pinch tremolo designation contactor. When the contactor is actuated, the output signal of the inhibition gate 84-22 which is produced under the condition that the envelope is in the attenuation state and the envelope register 54 is above "16", passes through the AND gate 84-19.When the erase state "00" of the envelope register 54 is detected by the AND gate 73-1 in the state detection circuit 73, an attenuation designation signal is applied to the door
ET 72-15 via the inhibition gate 73-5 and the OR gate 73-6. Consequently, in the first half of the attenuation state, a damping clock signal is used which will be described below and a tremolo similar to the pinching of a chord is obtained along the volume curve. Horn shown in Figures 25A and 25B (in this case the designated tremolo depth is 1/1)
The tremolo designation switch T2 is effective when the tremolo designation switch T1 is previously switched off and the tremolo is effective only during actuation of the contactor.

Conformément avec les états de sortie des poids "32" et "64" du registre enveloppe 54, la porte d'inhibition 85 produit un signal Q de détection de l'état d'attaque; la porte d'inhibition 86 produit un signal de détection de l'état d'amortissement d ;le circuit série des portes ET 87 et ET inversé 88 produit un signal de détection d'atténuation # &commat; ; la porte inversée d'inhibition 66-6 produit un signal de détection d'atté nuation rapide &commat; Q ; le circuit série des portes ET 89 et 90 produit un signal de détection d'atténuation lente. Qr . La référence 91 désigne un registre de réglage de la synchronisation pour définir l'atténuation rapide qui est munie de huit mémoires-lignes à une position binaire. Ces mémoires se décalent chacune lors du fonctionnement en réponse à l'impulsion de décalage +0. . L'atténuation rapide Qr signifie un amortissement relativement rapide de l'enveloppe pour empêcher les sons des impulsions-horloge se produisant lorsqu'une touche d'exécution est coupée (en particulier lorsqu'un son stationnaire est spé cifié comme un son d'orgue). En conséquence, lorsqu'un signal de réglage Qh ,qui sera décrit ci-après, est émis, le signal est appliqué par une porte OU 92 à une porte d'inhibition 93 qui est rendue conductrice lorsqu'un signal d'indication de non entrez
existe , et est appliqué au registre de réglage de la synchronisation de l'atténuation rapide 91 par une porte d'inhibition 94 qui est rendue conductrice par un signal inversée provenant de la porte ET 62. Le signal de sortie provenant de la porte d'inhibition 93 positionne le registre de réglage de la synchronisation 53 de l'impulsion horloge d'enveloppe par 1' intermédiaire d'une porte ET 95 d'une porte d'inhibition 96 qui est rendue conductrice dans un état autre que l'état d'enveloppe "00", d'une porte OU 64 et d'une porte OU 65, en synchronisme avec le signal de sortie (une synchronisation d'addition lorsque le signal d'adresse de bloc "0" est engendré) 1provenant de la porte ET 62. Après le basculement, le registre 53 effectue une opération d'atténuation rapide.
In accordance with the weight output states "32" and "64" of the envelope register 54, the inhibit gate 85 generates a drive state detection signal Q; the muting gate 86 produces a damping state detecting signal of the AND gate 87 and reverse AND series 88 produces an attenuation detection signal # &commat;; the inverted inhibition gate 66-6 produces a fast attenuation detecting signal &commat;Q; the series circuit of AND gates 89 and 90 produces a slow attenuation detection signal. Qr. Reference 91 designates a timing adjustment register for defining the fast attenuation which is provided with eight line memories at a bit position. These memories each shift during operation in response to the +0 shift pulse. . The fast attenuation Qr means a relatively fast damping of the envelope to prevent the sounds of the clock pulses occurring when an execution key is cut (especially when a stationary sound is specified as an organ sound ). Accordingly, when a setting signal Qh, which will be described hereinafter, is transmitted, the signal is applied by an OR gate 92 to an inhibit gate 93 which is made conductive when a non-indicating signal. Come in
exists, and is applied to the fast attenuation timing control register 91 by an inhibit gate 94 which is made conductive by an inverted signal from the AND gate 62. The output signal from the gate of FIG. Inhibition 93 sets the timing register 53 of the envelope clock pulse through an AND gate 95 of an inhibit gate 96 which is made conductive in a state other than the state of the envelope. "envelope" 00 ", an OR gate 64 and an OR gate 65, in synchronism with the output signal (an addition timing when the block address signal" 0 "is generated) 1 from the AND gate 62. After the switchover, the register 53 performs a fast attenuation operation.

La description effectuée jusqu'ici concerne la partie principale de l'instrument de musique électronique conforme à l'invention. Les signaux de synchronisation pour contrôler le circuit constitué comme représenté dans les figures 7A, 7B, 7C et 7D, différents signaux horloge pour contrôler l'enveloppe, les signaux de commande de l'exécution multiple tels que les signaux de commande de duo, les touches d'exécution, le contrôle de l'entrée des touches seront décrits en utilisant les schémas de circuit illustrés dans les figures 27A et 27B qui sont combinés comme représenté à la figure 26 pour former un schéma de circuit complet. The description made so far concerns the main part of the electronic musical instrument according to the invention. The synchronization signals for controlling the circuit constituted as shown in Figs. 7A, 7B, 7C and 7D, different clock signals for controlling the envelope, the multiple execution control signals such as the duet control signals, the Execution keys, control of the key input will be described using the circuit diagrams illustrated in Figures 27A and 27B which are combined as shown in Figure 26 to form a complete circuit diagram.

Un Un signal horloge de base 40 (par exemple à 272510 Hz) émis à partir d'un générateur horloge d'origine 100 est appliqué à un compteur en ligne 101 qui effectue des comptages correspondants à une circulation des huit mémoires-lignes qui constituent chacun des registres 20, 21, 34, 53 et 54 illustrés dans les figures 7A a 7D. Le compteur 101 est un compteur de capacité 8.  A base clock signal 40 (for example at 272510 Hz) transmitted from an original clock generator 100 is applied to an on-line counter 101 which makes counts corresponding to a circulation of the eight line memories which each constitute registers 20, 21, 34, 53 and 54 illustrated in FIGS. 7A-7D. The counter 101 is a capacity counter 8.

Le circuit générateur de la synchronisation de commande 102 est alimenté avec des signaux d'indication dans les positions de contact W1 (aucune indication d'exécution multiple), W2 (exécution en duo), W3 (exécution en quatuor) d'un contacteur W d'indication d'exécution multiple. En conséquence, le signal de sortie illustré dans la figure 28B est emis sur la ligne de sortie à à travers une porte d'inhibition 102-1 et une porte
ET d'inhibition 102-2. Dans le cas où il n'y a pas d'indication d'une exécution multiple, un signal " 1" est émis sur la ligne de sortie z à travers les portes OU 102-3 et 102-4. Un signal "1" est émis sur la ligne de sortie &commat; à à travers les portes
OU 102-5 et 102-6.Dans le cas de l'indication d'un duo, le signal de sortie représenté dans la figure 28 (c) est emis sur la ligne de sortie z par l'intermédiaire des portes ET 102-7 et des portes OU 102-3 et 102-4. Le signal de sortie représenté dans la figure 28 (c) est envoyé sur la ligne de sortie Q par une porte d'inhibition 102-8 et des portes OU 102-9, 102-5 et 102-6,
Dans le cas de l'indication d'un quatuor, un signal de sortie illustré dans la figure 28(d) est sorti à partir de la ligne de sortie z par les portes ET 102-10 et 102-11 et une porte OU 102-4.Le signal de sortie illustré dans la figure 28(d) est émis à partir d'une ligne de sortie Q par des portes d'inhibition 10242 et 102-13 et une porte OU 102-6.
The generator circuit of the control synchronization 102 is supplied with indication signals in the contact positions W1 (no indication of multiple execution), W2 (dual execution), W3 (quartet execution) of a contactor W multiple execution indication. Accordingly, the output signal illustrated in Fig. 28B is output on the output line through a muting gate 102-1 and a gate
AND inhibition 102-2. In the case where there is no indication of a multiple execution, a signal "1" is transmitted on the output line z through the OR gates 102-3 and 102-4. A signal "1" is sent on the output line &commat; to through the doors
OR 102-5 and 102-6.In the case of a duet indication, the output signal shown in Figure 28 (c) is outputted to the output line z via the AND gates 102- 7 and OR gates 102-3 and 102-4. The output signal shown in Fig. 28 (c) is sent on the output line Q through an inhibit gate 102-8 and OR gates 102-9, 102-5 and 102-6,
In the case of the indication of a quartet, an output signal illustrated in Fig. 28 (d) is output from the output line z by the AND gates 102-10 and 102-11 and an OR gate 102 The output signal illustrated in Fig. 28 (d) is output from an output line Q through muting gates 10242 and 102-13 and an OR gate 102-6.

Les sorties de l'étage binaire respectif du signal d'indication d'un octuor, du signal d'indication d'un quatuor, du signal d'indication d'un duo sur le contact W4. du contacteur d'indication W et du compteur en ligne 101 sont alimentées vers un générateur de signal de synchronisation 103 pour une exécu- tion multiple. Avec cette connexion, une porte OU 103-1 produit un signal d'indication d'un quatuor-ou un signal d'indication d'un octuor et une porte OU 103-2 produit un signal d'execution multiple (qui est produit en réponse à l'indication d'un duo, d'un quatuor ou d'un octuor). Le signal provenant de la porte OU 103-2 est alimenté à une porte ET 103-2 et à une porte d'inhibition 103-4.En conséquence, le signal de sortie de poids "1 " du compteur en ligne 101 est sorti sous forme des signaux P et P à partir des portes respectives et est appliqué aux portes d'inhibition 80 et 81 de la figure 7C. Le signal provenant de la porte
OU 103-2 est alimenté à une porte ET 103-5 d'où est extrait le signal de sortie de poids "1" du compteur en ligne 101 qui est émis comme signal de commande de "+1" à travers une porte
OU 104.La sortie de la porte OU 103-1 est alimentée à une porte
ET 103-6 de sorte que le poids "2" du compteur en ligne 101 fournit un signal de sortie qui, à son tour, est appliqué à la porte 103-8 à travers une porte OU 103-7..Un signal d'indication du duo est alimenté à une porte d'inhibition 103-9 à partir de laquelle le signal inversé du compteur en ligne 101 est extrait et est appliqué par une porte OU 107 à une porte OU 103-8. Le signal d'exécution multiple sorti de la porte OU 103-2 est appliqué comme signal inversé à la porte OU 103-8 par l'intermédiaire d'une porte OU 103-10. La porte OU 103-10 est alimentée avec le signal de fonctionnement du contacteur B de désignation de vibrato.La sortie de la porte OU 103-8 fournit les signaux de sortie illustrés dans les figures 28(B), (g) et (i) pour les indications de duo et de quatuor travers une porte OU 105.
The outputs of the respective bit stage of the indication signal of an octet, the indication signal of a quartet, the indication signal of a duet on the contact W4. the indication switch W and the on-line counter 101 are fed to a synchronization signal generator 103 for a multiple execution. With this connection, an OR gate 103-1 produces an indication signal of a quartet-or an indication signal of an octet and an OR gate 103-2 produces a multiple execution signal (which is produced by answer to the indication of a duet, a quartet or an octet). The signal from the OR gate 103-2 is fed to an AND gate 103-2 and an inhibit gate 103-4.As a result, the output signal of weight "1" of the on-line counter 101 is output under forms signals P and P from the respective gates and is applied to the inhibition gates 80 and 81 of FIG. 7C. The signal coming from the door
OR 103-2 is fed to an AND gate 103-5 from which is extracted the weight output signal "1" from the on-line counter 101 which is output as a "+1" command signal through a gate
OR 104.The output of the OR gate 103-1 is fed to a gate
AND 103-6 so that the weight "2" of the in-line counter 101 provides an output signal which, in turn, is applied to the gate 103-8 through an OR gate 103-7. indication of the duo is supplied to an inhibit gate 103-9 from which the inverted signal of the on-line counter 101 is extracted and is applied by an OR gate 107 to an OR gate 103-8. The multiple execution signal output from the OR gate 103-2 is applied as an inverted signal to the OR gate 103-8 via an OR gate 103-10. The OR gate 103-10 is powered with the vibrato designation switch B operating signal. The output of the OR gate 103-8 provides the output signals illustrated in FIGS. 28 (B), (g) and (i). ) for duo and quartet indications through an OR gate 105.

Lorsqu'un signal d'indication d'octuor est appliqué à une porte
ET 103-11, le signal de sortie de poids "4" provenant du compteur en ligne 101 est sorti d'une porte ET 103-11 et est émis comme signal représenté par (k) dans la figure 28B par une porte OU 106. Les signaux de synchronisation représentés par (f) et (g) illustrés dans la figure 28B sont produits à partir des portes
OU 104 et 105 lorsque le duo est indiqué. Les signaux de synchronisation représentés en (h) et (i) dans la figure 28B sont produits à partir des portes OU 104 et 105 lorsqu'un quatuor est indiqué. Les signaux de synchronisation représentés en (j), (k) et (1) dans la figure 28B sont produits à partir des portes OU 104 à 106 lorsqu'un octuor est-désigné, et sont appliqués aux portes ET 97-1 à 97-3 et ensuite sont alimentésà l'additionneur 40 en synchronisme avec le signal d'adresse de bloc "0". La valeur additionnelle dans I'exécution multiple telle que l'indication de duo est utilisée pour fournir des différences de fréquences fines aux mémoires-lignes respectives.Les signaux de synchronisation sur les lignes i, , et Oc sortis du générateur 102 de synchronisation de commande sont alimentés à un circuit 107 de commande d'entrée et le signal de synchronisation provenant de la ligne de sortie est alimenté à un compteur d'octaves 108 illustré dans la figure 27B. Le compteur d'octaves 108 est un compteur de capacité 8 à trois positions binaires qui est entraîné toutes les huit lignes de 8+o Les deux positions binaires inférieures dans le compteur (poids 1 et "2") servent comme code d'entrée de l'octave représenté dans la figure 7A de l'état de code du quatrième octave. Voir (a) dans la figure 29A.Les étages de sortie à trois positions binaires respctifs du compteur d'octaves 108 sont alimentés vers le générateur de signal de synchronisation 109 et vers le décodeur 11O.L'état tout à "0" des trois positions binaires est détecté par une porte ET inversée 109-1 et une porte d'inhibition 109-2. Comme sortie de détection , r le signal de synchronisa- tion représenté en (b) dans la figure 29A est extrait et est appliqué comme signal de pas du comptage au compteur de notes
111 . Le compteur de notes 111 a une constitution telle que les deux positions binaires inférieures fonctionnent comme compteur de capacité 3 et son report entraîne le compteur binaire constitué par la position binaire supérieure ((c) de figure 29A).
When an octet indication signal is applied to a door
ET 103-11, the weight output signal "4" from the line counter 101 is output from an AND gate 103-11 and is transmitted as a signal represented by (k) in Fig. 28B by an OR gate 106. The synchronization signals represented by (f) and (g) illustrated in FIG. 28B are produced from the gates
OR 104 and 105 when the duo is indicated. The timing signals shown in (h) and (i) in Fig. 28B are produced from the OR gates 104 and 105 when a quartet is indicated. The synchronization signals shown in (j), (k) and (1) in Fig. 28B are produced from OR gates 104 to 106 when an octet is designated, and are applied to AND gates 97-1 to 97. 3 and then are fed to the adder 40 in synchronism with the block address signal "0". The additional value in the multiple execution such as the duet indication is used to provide fine frequency differences to the respective line memories. The sync signals on the lines i, and O output from the control sync generator 102 are fed to an input control circuit 107 and the timing signal from the output line is supplied to an octave counter 108 illustrated in Fig. 27B. The octave counter 108 is a three-bit capacity counter 8 which is driven every eight lines of 8 + o. The two lower bit positions in the counter (weight 1 and "2") serve as the input code of the octave represented in FIG. 7A of the fourth octave code state. See (a) in Fig. 29A. The output stages at three respective bit positions of the octave counter 108 are fed to the timing signal generator 109 and to the decoder 110. The "0" state of all three bit positions is detected by an AND gate 109-1 and an inhibition gate 109-2. As the sense output, the synchronization signal shown in (b) in Fig. 29A is extracted and is applied as a step counter to the counter counter.
111. The note counter 111 has a constitution such that the two lower bit positions function as a capacity counter 3 and its carry causes the binary counter constituted by the upper bit position ((c) of FIG. 29A).

En réalité, le compteur de notes est constitué par quatre positions binaires obtenues en le combinant avec la position binaire le plus significative du compteur 108, en conséquence la sortie à quatre positions binaires sert de code d'entrée de notes illustré dans la figure 7A.La sortie du compteur 111 est alimentée au générateur de signal de synchronisation 109 et à un décodeur 112. Les huit sorties &commat; à à z du décodeur 110 fournissent des signaux de synchronisation différents comme illustré dans la figure 29B (d) et sont appliqués aux huit
colonnes de touches d'exécution 113. Le groupe 113 de touches d'exécution comporte 48 touches d'exécution disposées en matrice avec 6 lignes de sortie aboutissant aux portes ET 114-1 à 114-6 d'un circuit 114 de détection de la synchronisation de l'action sur les touches.Les portes ET 114-1 à 114-6 sont alimentées avec six signaux de synchronisation différents ((e) dans la figure 29B) produits à partir des lignes de sortie # à O du décodeur 112.
In reality, the note counter is constituted by four bit positions obtained by combining it with the most significant bit position of the counter 108, therefore the four bit position output serves as the note input code shown in Fig. 7A. The output of the counter 111 is fed to the synchronization signal generator 109 and to a decoder 112. The eight outputs &commat; 1 to z of the decoder 110 provide different timing signals as shown in FIG. 29B (d) and are applied to the eight
Execution key columns 113. The execution key group 113 has 48 execution keys arranged in a matrix with 6 output lines terminating at the AND gates 114-1 to 114-6 of a signal detection circuit 114. synchronization of the action on the keys. The AND gates 114-1 to 114-6 are fed with six different synchronization signals ((e) in Fig. 29B) produced from the output lines # to O of the decoder 112.

A partir des portes ET 114-1 à 114-6, des signaux de synchronisation d'entrée par touches correspondant aux touches d'exécution actionnées parmi les 48 touches ,sont extraits par un circuit série de portes OU 114-7 à 114-11-et sont appliqués à un registre bascule d'entrée de touche 107-1 d'un circuit de commande de la borne d'entrée.From the AND gates 114-1 to 114-6, key input synchronization signals corresponding to the execution keys actuated among the 48 keys are extracted by a series circuit of OR gates 114-7 to 114-11. and are applied to a key input latch register 107-1 of a control circuit of the input terminal.

Le signal de synchronisation émis à partir du générateur de signal de synchronisation 109 est détecté en accord avec les teneurs des compteurs 108 et 111. Le signai de synchronisation illustré en (f) dans la figure 292 provenant de la sortie g est détecté par les portes d'inhibition 109-3 à 109-5. Le signal de synchronisation illustré en (g) dans la figure 29B provenant d'une ligne de sortie O est detecte par une porte ET inversé 109-1 et les portes d'inhibition 109-2 et 109-6 à 109-8.Le signal de synchronisation -représenté en (h) dans la figure 29B provenant d'une sortie est détecté par une porte ET 109-9 et les portes d'inhibition 109-10 et 109-11 Le siglral de sortie S4 du compteur 111 provenant d'une sortie 0 et un signal de synchronisation représenté en (i) dans la figure 29B provenant d'une sortie 0 sont détectés par une porte d'inhibition 109-12. The synchronization signal outputted from the synchronization signal generator 109 is detected in accordance with the contents of the counters 108 and 111. The synchronization signal illustrated in (f) in Fig. 292 from the output g is detected by the gates. inhibition 109-3 to 109-5. The synchronization signal illustrated in (g) in Fig. 29B from an output line O is detected by an AND gate 109-1 and the inhibition gates 109-2 and 109-6 through 109-8. synchronization signal -represented in (h) in Fig. 29B from an output is detected by an AND gate 109-9 and the inhibition gates 109-10 and 109-11 The output signal S4 of the counter 111 from an output 0 and a synchronization signal shown in (i) in Fig. 29B from an output 0 are detected by an inhibit gate 109-12.

Le signal de synchronisation illustre en (j) dans la figure 29B provenant de la sortie Qi est détecté en utilisant une porte ET 109-13 et une porte d'inhibition 109-14. Le registre à décalage 115-1 du générateur de signal d'impulsion horloge 115 fonctionne dynamiquement avec 24 positions binaires et est décalé par un signal horloge produit toutes. les 8 lignes à partir de la ligne de sortie Q du générateur de synchronisation de commande 102. En conséquence, une circulation du registre à décalage 115-1 assure une synchronisation avec une capacité totale de 24 qui est la somme de la capacité 8 du compteur 108 et de la capcité 3 du compteur 111. Le registre à décalage 115-1 comporte des première à troisième parties de comptage, chacune avec huit positions binaires.Les première et seconde parties de comptage sont utilisées pour engendrer les signaux horloge de temps du vibrato et de l'enveloppe. La troisième partie de comptage est utilisée pour compter un temps donné lorsqu'une nouvelle touche d'exécution est actionnée comme cela sera décrit ci-après. Fondamentalement la première partie de comptage est un compteur binaire à huit positions binaires mis en oeuvre par le signal de synchronisation provenant de la ligne de sortie Q du générateur de signal de synchronisation 109 (figure 29B).La seconde partie de comptage est un compteur binaire à huit positions binaires avec les deux positions binaires inférieures assurant un comptage de capacité trois qui est mis en oeuvre en réponse à un signal de synchronisation délivré depuis la ligne de sortie Qh. La troisième partie de comptage est un compteur binaire mis en oeuvre par un signal de synchronisation provenant de la ligne de sortie 0e .Le signal de sortie provenant d'une sortie d1 du registre à décalage 115-1 est alimenté à un additionneur 115-3 par l'intermédiaire d'une porte OU dont la sortie est appliquée de manière à être mise en recirculation sur le côté entrée du registre à décalage 115-1. Le signal de report provenant de l'additionneur 115-3 est appliqué à une porte d'inhibition 115-4 par une bascule de report 107-2 Le signal de sortie de la porte d'inhibition 115-4 est inhibé au moment de la genération du signal de synchronisation provenant de la sortie (i) du générateur de signal de synchronisation 109. Le signal de sortie est également appliqué à l'additionneur 115-3 par une porte OU 115-5.Le signal de synchronisation provenant de la sortie (i) est également appliqué à la porte OU 115-5 par l'intermédiaire d'une porte d'inhibition 115-6. La sortie d2 du registre à décalage 115-1 est appliquée à une porte ET inversée 115-7 et à une porte d'inhibition 115-8 ; la sortie d3 à une porte d'inhibition 115-9 et à une porte ET 115-10 ; la sortie d4 à une porte d'inhibition 115-11 et à une porte ET 115-12;la sortie d5 à une porte d'inhibition 115-13 et à une porte ET 115-14 ; la sortie d6 à une porte d'inhibition 115-15 et à une porte ET 115-16; la sortie d7 à une porte ET 115-17.La porte ET inversée 115-7 et les portes d'inhibition 115-9, 115-11, 115-13 et 115-15 sont coupées avec les portes ET 115-10, 115-12, 115-14, 115-16 et 115-17. Les signaux de sortie provenant des portes ET respectives sont extraits sous forme d'impulsions à une impulsion (chacune avec une largeur 8+o)* La sortie dl est appliquée à la porte d'inhibition 115-8 dont la sortie est couplée avec une porte ET 115-18.The synchronization signal illustrated in (j) in Fig. 29B from the output Qi is detected using an AND gate 109-13 and an inhibition gate 109-14. The shift register 115-1 of the clock pulse signal generator 115 operates dynamically with 24 bit positions and is shifted by a clock signal produced all. the 8 lines from the Q output line of the control timing generator 102. Accordingly, a shift of the shift register 115-1 provides synchronization with a total capacity of 24 which is the sum of the counter capacitance 8. 108 and the capacitance 3 of the counter 111. The shift register 115-1 has first to third counting parts, each with eight bit positions. The first and second counting portions are used to generate the time clock signals of the vibrato and the envelope. The third counting part is used to count a given time when a new execution key is operated as will be described hereinafter. Basically the first counting part is an eight-bit binary counter implemented by the synchronization signal from the Q output line of the synchronization signal generator 109 (Fig. 29B) .The second counting part is a binary counter at eight bit positions with the two lower bit positions providing a three capacity count which is implemented in response to a timing signal outputted from the output line Qh. The third counting part is a binary counter implemented by a synchronization signal coming from the output line 0e. The output signal coming from an output d1 of the shift register 115-1 is supplied to an adder 115-3. via an OR gate whose output is applied to be recirculated on the input side of the shift register 115-1. The carry signal from the adder 115-3 is applied to an inhibit gate 115-4 by a transfer latch 107-2. The output signal of the inhibit gate 115-4 is inhibited at the time of transmission. generation of the synchronization signal from the output (i) of the synchronization signal generator 109. The output signal is also applied to the adder 115-3 by an OR gate 115-5. The synchronization signal from the output (i) is also applied to OR gate 115-5 through an inhibit gate 115-6. The output d2 of the shift register 115-1 is applied to an AND gate 115-7 and an inhibition gate 115-8; output d3 to an inhibit gate 115-9 and an AND gate 115-10; output d4 to an inhibit gate 115-11 and an AND gate 115-12, the output d5 to an inhibit gate 115-13 and an AND gate 115-14; output d6 to an inhibit gate 115-15 and an AND gate 115-16; the output d7 to an AND gate 115-17.The AND gate 115-7 and the inhibition gates 115-9, 115-11, 115-13 and 115-15 are cut with the AND gates 115-10, 115 -12, 115-14, 115-16 and 115-17. The output signals from the respective AND gates are extracted as one-pulse pulses (each with a width 8 + o). The output d1 is applied to the inhibit gate 115-8 whose output is coupled with a pulse. AND gate 115-18.

Un signal de synchronisation provenant de la sortie Qj du circuit générateur de signal de synchronisation 109 est appliqué à la porte ET 115-18, et également à l'additionneur 115-3 par l'intermédiaire d'une porte OU 115-2. Ceci signifie qu'il contrôle un compteur de capacité trois constitué par les deux positions binaires les plus basses dans la seconde partie de comptage.La sortie dl provenant du registre à décalage 115-1 est appliquée à une porte
ET 115-19 et la sortie de la porte ET 115-14 est appliquée à une porte ET.115-20. Les sorties. de celles-ci sont appliquées comme signaux de rebasculement et de basculement à un circuit bascule 115-21 (sans retard) pour determiner une durée pour empêcher le battement en synchronisme avec le signal de synchronisation provenant de la sortie Qg
La référence 116 désigne un circuit de sélection de l'impulsion-horloge de vibrato. Dans ce circuit, un signal horloge de temps provenant de la porte ET 115-10 est appliqué à une porte ET 116-l,et un signal horloge de temps provenant de la porte ET 115-12 à une porte ET 116-2.Les signaux de sortie provenant de ces portes ET 116-1 et 116-2 sont appliqués par l'intermédiaire d'une porte OU 116-3 à une porte ET 116-4 et à une porte d'inhibition 116-5. La sortie de la porte d'inhibition 116-5 est appliquée à une porte ET 116-6 à laquelle est appliqué un signal de ,synchronisation yovenant de de la sortie t du générateur de synchronisation 109. La sortie de la porte ET 116-4 est alimentée à une porte ET 116-7 à laquelle est appliqué un signal de synchronisation provenant de la sortie &commat; . Les sorties de la porte ET sont sorties sous forme d'un signal horloge de vibrato B par une porte OU 116-8.Le signal horloge de vibrato QB est transformé en des signaux horloge différentes en fonction des contacts SA et SB de sélection de l'impulsion horloge de vibrato choisis. Comme on le voit d'après la figure 30, le contact SA indique si le signal horloge de temps déterminé par la première section de comptage du registre à décalage 115-1 est extrait ou si le signal horloge de temps détermine par la seconde partie de comptage est extrait. Le signal horloge de vibrato fB est appliqué comme signal de comptage au compteur 117 de capacité huit. Le compteur 117 produit les signaux illustrés en (a) dans la figure 31 aux étages respectifs, signaux qui, à leur tour, sont appliqués à un circuit de commande du vibrato 118.
A timing signal from the output Qj of the timing signal generating circuit 109 is applied to the AND gate 115-18, and also to the adder 115-3 via an OR gate 115-2. This means that it controls a three capacity counter constituted by the two lowest bit positions in the second counting part. The output d1 from the shift register 115-1 is applied to a gate
ET 115-19 and the output of the AND gate 115-14 is applied to an ET.115-20 gate. The exits. of these are applied as reset and toggle signals to a 115-21 flip-flop circuit (without delay) to determine a time to prevent the beat in synchronism with the timing signal from the Qg output.
Reference 116 designates a circuit for selecting the vibrato pulse-clock. In this circuit, a time clock signal from the AND gate 115-10 is applied to an AND gate 116-1, and a time clock signal from the AND gate 115-12 to an AND gate 116-2. output signals from these AND gates 116-1 and 116-2 are applied through an OR gate 116-3 to an AND gate 116-4 and an inhibition gate 116-5. The output of the inhibit gate 116-5 is applied to an AND gate 116-6 to which a synchronization signal is applied from the output of the synchronization generator 109. The output of the AND gate 116-4 is fed to an AND gate 116-7 to which is applied a timing signal from the output &commat; . The outputs of the AND gate are output in the form of a vibrato clock signal B by an OR gate 116-8.The vibrato clock signal QB is converted into different clock signals as a function of the SA selection contacts SB and SB. pulse vibrato clock chosen. As can be seen from FIG. 30, the SA contact indicates whether the time clock signal determined by the first counting section of the shift register 115-1 is extracted or whether the time clock signal determined by the second part of count is extracted. The vibrato clock signal fB is applied as a counter signal to the counter 117 of capacitance eight. The counter 117 produces the signals illustrated in (a) in FIG. 31 at the respective stages, which signals, in turn, are applied to a control circuit of the vibrato 118.

En accord avec cet état de comptage, le signal de synchronisation illustré dans la figure 31b est détecté par une porte d'inhibition 118-1 et une porte ET 118-2 sur une sortie el. Le signal de synchronisation illustré dans la figure 31c est détecté par une porte d'inhibition 118-3 et une porte ET 118-4 sur une sortie e2. Le signal de synchronisation représenté dans la figure 31d est détecté par les portes ET 118-5 et 118-6 sur une sortie e3.In accordance with this counting state, the synchronization signal shown in Fig. 31b is detected by an inhibit gate 118-1 and an AND gate 118-2 on an output el. The synchronization signal shown in Fig. 31c is detected by an inhibition gate 118-3 and an AND gate 118-4 on an output e2. The synchronization signal shown in Fig. 31d is detected by the AND gates 118-5 and 118-6 on an output e3.

Le signal de synchronisation illustré dans la figure 31e est détecté par une porte ET inversée 118-7 et une porte ET 118-8 sur une sortie e4. Le signal de synchronisation illustré dans la figure 3lf est détecté par une porte d'inhibition 118-9 sur une sortie e5. Le signal de synchronisation représenté dans la figure 31g est détecté par une porte d'inhibition 118-10 sur une sortie e6. Un circuit séries de portes OU 118-11 et 118-12 pour obtenir la somme logique des sorties el, e3 et e6 détecte le signal de synchronisation représenté dans la figure 31h et l'envoie sur une sortie e7.Un circuit série comportant des portes OU 118-13 et 118-14 pour obtenir la somme logique des sorties el, e2 et e5 détecte le signal de synchronisation illustré en (i) dans la figure 31 et l'envoie sur une sortie e 8
En conséquence, les signaux de. synchronisation e7, e8 et e4 sont sortis sur les portes ET 97-1 à 97-3 auxquelles est appliqué le signal de bloc "0" illustré dans la figure 7A par les portes ET 118-15 à 118-17 et les portes OU 104 et 105 lorsqutun fonctionnement est déterminé par le contact B de détermination du vibrato. Ceci veut dire qu'au moment de la désignation du vibrato, les sorties AP1, bP2, AP4 sont sorties en accord avec les teneurs du compteur 117.
The synchronization signal shown in FIG. 31e is detected by an AND gate 118-7 and an AND gate 118-8 on an output e4. The synchronization signal shown in Fig. 31f is detected by an inhibit gate 118-9 on an output e5. The synchronization signal shown in Fig. 31g is detected by an inhibit gate 118-10 on an output e6. A series of OR gates 118-11 and 118-12 to obtain the logical sum of the outputs e1, e3 and e6 detects the synchronization signal shown in FIG. 31h and sends it to an output e7. A series circuit comprising gates OR 118-13 and 118-14 to obtain the logical sum of the outputs el, e2 and e5 detects the synchronization signal illustrated in (i) in FIG. 31 and sends it to an output e 8
As a result, the signals of. Synchronization e7, e8 and e4 are output on the AND gates 97-1 to 97-3 to which the block signal "0" illustrated in FIG. 7A is applied by the AND gates 118-15 to 118-17 and the OR gates 104 and 105 when operation is determined by the vibrato determination contact B. This means that at the moment of designation of the vibrato, the outputs AP1, bP2, AP4 are output in agreement with the contents of the counter 117.

La référence 119 désigne un circuit de sélection de l'impulsion-horloge d'enveloppe pour sélectionner l'impulsion-horloge d'enveloppe appliquée à la porte d'inhibition 63 illustrée dans la figure 7D. RA et R B sont des contacteurs pour sélectionner le signal horloge de temps dans l'état d'atténuation. DA et DB sont des contacteurs pour sélectionner le signal horloge de temps dans l'état d'.Reference 119 designates an envelope clock pulse selection circuit for selecting the envelope clock pulse applied to the inhibit gate 63 illustrated in FIG. 7D. RA and R B are contactors for selecting the time clock signal in the attenuation state. DA and DB are contactors for selecting the time clock signal in the state of.

amortissement.RC est un contacteur pour sélectionner le signal horloge d'atténuation lente. OA est un contacteur pour désigner une enveloppe d'orgue (son stationnaire). Un signal horloge sorti depuis la porte ET 115-12 est appliqué aux portes ET 119-1 à 119-3. Un signal horloge provenant d'une porte ET 115-14 est appliqué aux portes ET 119-4 à 119-6. Un signal horloge émis par une porte ET 115-16 est appliqué aux portes ET 119-7 à 119-9. Un signal horloge sorti de la porte ET 115-17 est appliqué aux portes ET 119-10 et 119-11. Un signal de sortie de contact de sélection provenant du contacteur RB est appliqué aux portes
ET 119-1, 119-4, 119-7 et 119-10. Les sorties de ces portes ET sont appliquées au circuit en série de portes OU 119-12 à 119-14.Le signal de sortie provenant du circuit série est couplé avec une porte ET 119-15- et une porte d'inhibition 119-16.
damping.RC is a contactor for selecting the slow attenuation clock signal. OA is a contactor for an organ envelope (stationary sound). A clock signal output from AND gate 115-12 is applied to AND gates 119-1 to 119-3. A clock signal from an AND gate 115-14 is applied to the AND gates 119-4 to 119-6. A clock signal transmitted by an AND gate 115-16 is applied to the AND gates 119-7 to 119-9. A clock signal output from AND gate 115-17 is applied to AND gates 119-10 and 119-11. A select contact output signal from the RB contactor is applied to the gates
And 119-1, 119-4, 119-7 and 119-10. The outputs of these AND gates are applied to the series circuit of OR gates 119-12 to 119-14.The output signal from the series circuit is coupled with an AND gate 119-15- and an inhibition gate 119-16 .

Le signal de synchronisation provenant. de la sortie 0 du générateur de signal de synchronisation 109 est appliqué aux portes
ET 119-17 à 119-19, le signal de synchronisation provenant de la sortie Qg aux portes ET 119-20 à 119-22. La porte ET 119-15 et la porte d'inhibition 119-16 sont couplées avec les portes
ET 119-20 et 119-17. Les sorties de ces portes sont sorties sous forme d'un signal horloge d'atténuation QR par une porte
ET 119-24 à laquelle le signal de détection de l'état d'atténuation représenté dans la figure 7D est appliqué par une porte OU 119-23.Comme on le voit d'après la figure 30, le contacteur
RA indique si le signal horloge de temps déterminé par la première partie de comptage du registre à décalage 115-1 est extrait ou si le signal horloge de temps déterminé par la seconde partie de comptage est extrait. La sortie du contact de sélection du contacteur DB est appliquée aux portes ET 119-2, 119-5 et 119-8. Les sorties de ces portes ET sont alimentées à un circuit série de portes OU 119-25 à-119-26. La sortie du circuit série est appliquée à une porte ET 119-27 et à une porte d'inhibition 119-28.Les sorties de la porte ET 119-27 et de la porte d'inhibition 119-28 sont appliquées par l'intermédiaire de portes ET 119-21 et 119-18 et d'une porte OU 119-29 à une porte
ET 119-30 qui produit un signal horloge d'amortissement lorsque le signal de détection de l'état d'amortissement représenté dans la figure 7D apparaît. Le signal de sortie du contact de sélection du contacteur R C est appliqué aux portes ET 119-6, 119-9 et 119-11 dont les sorties sont appliquées à un circuit série de portes OU 119-31 et 119-32. Le signal de sortie du circuit série amène les portes ET 119-33 et 119-19 à produire un signal horloge d'atténuation lente fsr au moment où le signal de l'atténuation lente alimenté depuis le circuit de la figure 7D est engendré . La porte ET 119-3 produit une sortie au moment où le signal de détection de l'état d'atténuation rapide ou un signal de détection de l'état d'attaque alimenté depuis le circuit de la figure 7D à travers une porte OU 119-37 est engendré et, lors de la réception de la sortie provenant de la porte ET 119-3, la porte ET 119-22 produit un signal horloge d'atténuation rapide hr ou un signal
horloge d'attaque A Le signal horloge d'atténuation XB émis depuis la porte ET 119-24 le signal horloge damortissement émis depuis la porte ET 119-30, le signal horloge d'atténuation lente sur émis depuis la porte ET 119-19, le signal d'atténuation rapide émis depuis la porte ET 119-22 sont appliqués, comme un signal horloge d'enveloppe émis à partir d'un circuit série de portes OU 119-34, 119-35 et 119-36 à la porte d'inhibition 63 illustréedans la figure 7D.
The timing signal from. of the output 0 of the synchronization signal generator 109 is applied to the gates
AND 119-17 to 119-19, the timing signal from the Qg output to the AND gates 119-20 to 119-22. The AND gate 119-15 and the inhibit gate 119-16 are coupled with the gates
And 119-20 and 119-17. The outputs of these gates are output as a QR attenuation clock signal through a gate
AND 119-24 at which the attenuation state detection signal shown in Fig. 7D is applied by an OR gate 119-23.As seen from Fig. 30, the contactor
RA indicates whether the time clock signal determined by the first counting part of the shift register 115-1 is extracted or whether the time clock signal determined by the second counting part is extracted. The output of the switch contact of the DB contactor is applied to the AND gates 119-2, 119-5 and 119-8. The outputs of these AND gates are fed to a series circuit of OR gates 119-25 to 119-26. The output of the series circuit is applied to an AND gate 119-27 and an inhibition gate 119-28. The outputs of the AND gate 119-27 and the inhibition gate 119-28 are applied via of AND gates 119-21 and 119-18 and an OR gate 119-29 to a gate
ET 119-30 which produces a damping clock signal when the damping state detection signal shown in Fig. 7D appears. The output signal of the RC contactor select contact is applied to AND gates 119-6, 119-9 and 119-11 whose outputs are applied to a series of OR gates 119-31 and 119-32. The output signal of the series circuit causes the AND gates 119-33 and 119-19 to produce a slow attenuation clock signal fsr when the slow attenuation signal fed from the circuit of Fig. 7D is generated. The AND gate 119-3 produces an output at the time when the fast attenuation state detection signal or a drive state detection signal fed from the circuit of Fig. 7D through an OR gate 119 -37 is generated and, upon receiving the output from the AND gate 119-3, the AND gate 119-22 generates a fast attenuation clock signal hr or a signal
driving clock A The attenuation clock signal XB transmitted from the AND gate 119-24 the damping clock signal transmitted from the AND gate 119-30, the slow attenuation clock signal transmitted from the AND gate 119-19, the fast attenuation signal transmitted from the AND gate 119-22 are applied, such as an envelope clock signal transmitted from a series of OR gates 119-34, 119-35 and 119-36 to the gated gate. inhibition 63 illustrated in FIG. 7D.

Un circuit de désignation de la valeur d'addition 120 spécifie la valeur ajoutée à l'additionneur 55 pour l'enveloppe illustré dans la figure 7C dans les états d'attaque, d'arnortissement,d'atténuation < d'atténuation lente et d'atténuation rapide. Le temps de montée et le temps de descente peuvent être rapidement contrôlés en ce qui concerne le temps en ajoutant (+)ou en soustrayant (-) une valeur d'addition avec une valeur de coefficient d'enveloppe spécifiée. Le contacteur
Aa est un contacteur de sélection à cinq contacts. Les signaux de sortie des contacts amènent les portes ET 120-1 à 120-5 à produire des signaux de commande d'addition "+1", +2, "+4", "+8" et "+32" par les portes OU 120-6 à 120-10. Da désigne un contacteur de sélection à cinq contacts.Les signaux de sortie des contacts amènent les portes ET 120-11 à 120-15 et les portes OU 120-6 à 120-10 à produire les signaux de commande d'addition "+1", "+2", "+4", "+8" et "+32". Lorsqu'un signal détectant l'état d'atténuation est produit, un signal de commande d'addition "+1" est produit par la porte OU 120-16. Lorsque le signal de détection de l'état d'atténuation lente est produit, un signal de commande d'addition "+1" est produit à travers la porte OU 120-17. Lorsqu'un signal de détection de l'état d'atténuation rapide est engendré, un signal de commande d'addition "+8" est produit à travers la porte OU 120-18. Ces signaux de valeur d'addition sont alimentés à l'additionneur 55 illustré dans la figure 7C par l'intermédiaire de portes ET 67-1 à 67-5.
An addition value designation circuit 120 specifies the value added to the adder 55 for the envelope illustrated in FIG. 7C in the states of attack, damping, attenuation, slow attenuation and fast attenuation. The rise time and the fall time can be quickly controlled with respect to time by adding (+) or subtracting (-) an addition value with a specified envelope coefficient value. The contactor
Aa is a five-contact selection contactor. The output signals of the contacts cause the AND gates 120-1 to 120-5 to produce addition control signals "+1", +2, "+4", "+8" and "+32" by the doors OR 120-6 to 120-10. Da denotes a five-contact selection contactor. The output signals of the contacts cause the AND gates 120-11 to 120-15 and the OR gates 120-6 to 120-10 to produce the +1 addition control signals. "," +2 "," +4 "," +8 "and" +32 ". When a signal detecting the attenuation state is generated, an addition control signal "+1" is generated by the OR gate 120-16. When the slow attenuation state detection signal is generated, an addition control signal "+1" is generated through the OR gate 120-17. When a fast attenuation state detection signal is generated, an addition control signal "+8" is generated through the OR gate 120-18. These addition value signals are fed to the adder 55 shown in FIG. 7C via AND gates 67-1 to 67-5.

Les signaux horloge dans les première et seconde sections de comptage émis depuis les portes ET 115-10, 115-12, 115-14, 115-16 et 115-17 sont sélectionnés comme indiqué par les symboles circulaires O dans la figure 30, en accord avec les indications fournies par le circuit de sélection du signal horloge de vibrato 116 et le circuit de sélection du signal horloge d'enveloppe 119. De plus, la valeur à ajouter à l'additionneur 55 pour l'enveloppe peut être sélectionnée en synchronisme avec le signal horloge sélectionne. The clock signals in the first and second counting sections transmitted from the AND gates 115-10, 115-12, 115-14, 115-16 and 115-17 are selected as indicated by the circular symbols O in FIG. in agreement with the indications provided by the vibrato clock signal selection circuit 116 and the envelope clock signal selection circuit 119. In addition, the value to be added to the adder 55 for the envelope may be selected in synchronism with the clock signal selects.

Les figures 32, 33 et 34 représentent les variations en fonction du temps des valeurs du coefficient de l'enveloppe au cours de l'attaque, d'amortissement et de l'atténuation
Le signal de synchronisation (avec une largeur de correspondant à une touche d'exécution mise en oeuvre, émis depuis le circuit 114 de détection de la synchronisation de 1' action sur la touche.est appliqué à une bascule de synchrcr nisationde l'entrée par touche 107-1 dont la sortie est couplée avec une porte ET 107-3. La porte ET 107-3 produit un signal de sortie en synchronisme avec le signal de sortie basculé du -circuit bascule 115-21 pour-empêcher l'oscillation, signal qui est appliqué à la porte d'inhibition 107-4 qui, à son tour, produit un signal correspondant à une touche enfoncée.La porte d'inhibition 107-4 fournit un signal de sortie sur la porte ET 107-6, lorsqu'elle reçoit un premier signal à une impulsion correspondant à une touche enfoncée par a c t i o n sur une nouvelle touche , lorsque le signal de sortie provenant du registre à décalage à 48 positions binaires 107-5 correspondant au nombre
(48) des touches d'exécution est "0" comme cela sera décrit ci-après. La porte ET 107-6 répond à un signal de remise à zéro
(représentant une mémoire-ligne vacante dans le registre d'enveloppe 54) emis depuis la porte d'inhibition 68 illustrée dans la figure 7A et produit le signal d'indication d'entrée mentionné ci-dessus pour fixer la donné-e en entrée de la hauteur du son de la nouvelle touche et l'état d'attaque de l'enveloppe dans la mémoire vacante.Le signal d'indication d'entrée spécifie également une pluralité de mémoires en ligne en accord avec l'état de désignation d'exécution multiple. Le signal de rebasculement émis depuis la porte d'inhibition 68 représentée dans la figure 7A est appliqué à la porte ET 107-7 et à la porte d'inhibition 107-8 du circuit de commande d'entrée 107. La sortie de la porte ET 107-7 est maintenue par la porte OU 107-9 et la porte d'inhibition 107-10 et est couplée avec une porte drinhi- bition 107-11 dont la sortie est inhibée par la porte d'inhibition 107-8.La porte ET 107-7 et la porte d r inhi.bition 107-8 reçoivent comme signal de porte la sortie c Q à savoir la dési- gnation d'un signal de duo provenant du circuit générateur de synchronisation de commande 102, les signaux indiqués par (c > et (d) représentés dans la figure 28A qui désignent un quatuor et un signa3 "1" constant sans aucune indication d'exécution multiple, et un signal représenté en (b) dans la figure 28A qui désigne un octuor.
Figures 32, 33, and 34 show the time-dependent changes in envelope coefficient values during attack, damping, and damping.
The synchronization signal (with a width of corresponding to an execution key implemented, transmitted from the circuit 114 for detecting the synchronization of the action on the key is applied to a synchronization switch of the input by key 107-1 whose output is coupled to an AND gate 107-3 AND gate 107-3 produces an output signal in synchronism with the flip-flop output signal 115-21 to prevent oscillation, signal that is applied to the inhibit gate 107-4 which, in turn, produces a signal corresponding to a depressed key. The inhibit gate 107-4 provides an output signal on the AND gate 107-6, when it receives a first signal at a pulse corresponding to a key pressed by action on a new key, when the output signal from the 48-bit shift register 107-5 corresponding to the number
(48) execution keys is "0" as will be described below. ET gate 107-6 responds to a reset signal
(representing a vacant line memory in the envelope register 54) transmitted from the inhibit gate 68 shown in FIG. 7A and produces the input indication signal mentioned above for setting the input data. the pitch of the new key and the state of attack of the envelope in the vacant memory.The input indication signal also specifies a plurality of on-line memories in accordance with the designation state of multiple execution. The reset signal transmitted from the muting gate 68 shown in FIG. 7A is applied to the AND gate 107-7 and the inhibition gate 107-8 of the input control circuit 107. The gate exit AND 107-7 is held by the OR gate 107-9 and the inhibit gate 107-10 and is coupled with a disable gate 107-11, the output of which is inhibited by the inhibit gate 107-8. ET gate 107-7 and gate 107-8 receive as a gate signal the output c Q, namely the designation of a duo signal from the control synchronization generator circuit 102, the signals indicated by (c) and (d) shown in Fig. 28A denoting a quartet and a constant signal "1" without any indication of multiple execution, and a signal shown in (b) in Fig. 28A denoting an octet.

Les signaux représentés dans la figure 28A (b) interdisent la sortie de la porte d'inhibition 107-10 par une porte d'inhibai tion 107-12 à partir de la sortie Q et libèrent le maintien.The signals shown in Fig. 28A (b) prohibit the output of the inhibit gate 107-10 by an inhibit gate 107-12 from the Q output and release the hold.

En conséquence, la porte d'inhibition 107-11 produit un signal en synchronisme avec le signal de sortie Qc correspondant à une désignation d'exécution multiple et la porte ET 207-6 produit un signal de sortie lors de la génération du signal de touche actionné. Le signal de sortie provenant de la porte ET 107-6 est alimenté à la porte d'inhibition 107-13 et à la porte ET 107-14. La porte ET 107-14 produit un signal de sortie en synchronisme avec le signal de sortie Qb provenant du circuit générateur de la synchronisation de commande 102. La sortie est alors appliquée au circuit bascule 107-16 pour fournir un retard d'une position binaire (retard de lfo) à travers la porte OU 107-15.La sortie de la bascule est appliquée par une porte d'inhibition 107-17 à la porte OU 107-15. Par cette connexion, elle est mise en recirculation. La recirculation est maintenue jusqu'à ce que la porte d'inhibition 107-17 soit interdite par un signal de sortie ((b) de figure 28A) provenant de la sortie du circuit générateur de synchronisation de commande 102. En conséquence, le signal de sortie provenant de ia porte d'inhibition 107-13 continue à être émis suite à la génération de la sortie de la porte ET 107-6 jusqu'à ce qu'il soit interdit par le signal de sortie provenant de la porte d'inhibition 107-17. En conséquence, la porte d'inhibition 107-13 produit des signaux de désignation d'entrée avec une largeur de 10(dans le cas où il n'y a pas de désignation d'exécution multiple), une largeur 2o (dans le cas de la désignation d'un duo), une largeur 4+0 (désignation d'un quatuor) et une largeur 8 (désignation d'un octuor.Dans le cas d'une désignation d'un duo, quatre combinaisons de lignes mémoires LOet L11 L2 et L3, L4 et L5 et L6 et L7 sont utilisées, dans le cas de la désignation d'un quatuor r deux combinaisons de lignes-mémoires Lg à L3 et L4 à L7 sont utilisées ; dans le cas de la désignation d'un octuor une simple combinaison Lg à L7 est utilisée Le même code d'entrée de la hauteur du son est appliqué à la pluralité de mémoires - lignes du registre de code des notes 20 et du registre de code d'octave 21, et en même temps la pluralité de mémoires en ligne du registre enveloppe 54 illustré dans la figure 7D sontà l'état attaque et les registres respectifs sont dans la condition prêt pour le fonctionnement.Ainsi, le signal de sortie de la porte ET 107-6 ensemble avec le signal de sortie de la bascule 107-16 avec un retard d'une position binaire, est appliqué à la porte ET 107-20 par l'intermédiaire de la porte OU 107-18 et de la porte OU 107-19 à laquelle est appliqué le signal de sortie provenant du registre à décalage 107-5. La porte OU 107-18 produit un signal de sortie en synchronisme avec le signal de désignation d'entrée et son signal de sortie est alimenté comme signal d'écriture au registre à décalage 107-5 par le signal de synchronisation correspondant à la touche enfoncée et émis depuis la porte OU 107-21.Lors de la réception d'un signal "1", le registre à décalage 107-5 est décalé en synchronisme avec le signal de synchronisation ((b) dans la figure 28A) provenant de la sortie z du générateur de synchronisation de commande 102. Le signal chargé est maintenu en recirculation aussi longtemps que la touche d'exécution est enfoncée, mais la circulation cesse lorsque la touche est relâchée.Accordingly, the inhibit gate 107-11 produces a signal in synchronism with the output signal Qc corresponding to a multiple execution designation and the AND gate 207-6 produces an output signal upon generation of the key signal. actuated. The output signal from the AND gate 107-6 is supplied to the inhibit gate 107-13 and the AND gate 107-14. The AND gate 107-14 produces an output signal in synchronism with the output signal Qb from the control sync generating circuit 102. The output is then applied to the flip-flop 107-16 to provide a delay of a bit position. (lfo delay) through the OR gate 107-15. The output of the flip-flop is applied by an inhibit gate 107-17 to the OR gate 107-15. Through this connection, it is recirculated. The recirculation is maintained until the inhibit gate 107-17 is inhibited by an output signal ((b) of Fig. 28A) from the output of the control timing generator circuit 102. Accordingly, the signal The output from the inhibit gate 107-13 continues to be issued following the generation of the output of the AND gate 107-6 until it is inhibited by the output signal from the gate. inhibition 107-17. Accordingly, the inhibit gate 107-13 produces input designation signals with a width of 10 (in the case where there is no multiple execution designation), a width of 2o (in the case the designation of a duet), a width 4 + 0 (designation of a quartet) and a width 8 (designation of an octet.In the case of a designation of a duet, four combinations of memory lines LOet L11 L2 and L3, L4 and L5 and L6 and L7 are used, in the case of the designation of a quartet r two combinations of memory lines Lg to L3 and L4 to L7 are used: in the case of the designation of an octet a simple combination Lg to L7 is used The same input code of the pitch of the sound is applied to the plurality of memory-lines of the code register of the notes 20 and the octave code register 21, and at the same time time the plurality of in-line memories of the envelope register 54 illustrated in FIG. 7D are in the attack state and the registers respec In this case, the output signal of the AND gate 107-6 together with the output signal of the flip-flop 107-16 with a delay of a bit position is applied to the AND gate. 107-20 through the OR gate 107-18 and the OR gate 107-19 to which the output signal from the shift register 107-5 is applied. The OR gate 107-18 produces an output signal in synchronism with the input designation signal and its output signal is supplied as a write signal to the shift register 107-5 by the synchronization signal corresponding to the depressed key and issued from the OR gate 107-21.When receiving a signal "1", the shift register 107-5 is shifted in synchronism with the synchronization signal ((b) in Fig. 28A) from the output z of the control synchronization generator 102. The charged signal is kept in recirculation as long as the execution key is depressed, but the circulation ceases when the key is released.

La sortie de la porte ET 107-20 est alimentée comme signal d'inhibition de porte à la porte d'inhibition-107-22.The output of the AND gate 107-20 is supplied as a gate inhibit signal to the inhibit gate-107-22.

Lors de l'enfoncement de la touche d'exécution, un signal de touche en service émis depuis la porte d'inhibition 107-4 bascule la bascule 107-24 par l'intermédiaire de la porte OU 107-23. La sortie basculée est mise en circulation à travers la porte d'inhibition 107-25. Le maintien en circulation est libéré lors de la génération du signal de sortie provenant d'une porte ET 107-26 pour effectuer L ut; . < çr logique du signal de synchronisation ((f) dans la figure 29) provenant de la sortie 0e du circuit générateur du signal de synchronisation 109 et du signal de sortie provenant de la bascule de report 107-2.La sortie basculée de la bascule 107-24 est appliquée à la porte d'inhibition 115-22 dans le circuit générateur de l'impulsion horloge 115, de manière à amener la troisième section de comptage dans le registre à décalage; à commencer son opération de comptage. En conséquence, le temps de maintien peut être obtenu à partir de la troisième section de comptage. Dans ce système, temps de maintien est choisi pour être d'environ 45 ms après que la touche. d'exécution ait été enfoncée. Le signal de sortie basculee de la bascule 107-24, ensemble avec le signal de sortie provenant du contacteur 0A pour la désignation d'un volume semblable à l'orgue, est appliqué à la porte d'inhibition 107-22 à travers la porte
OU 107-27.Le signal de sortie provenant de la porte 107-22 est appliqué à la porte ET 107-28. La porte ET 107-28 a été

Figure img00530001

alimentée avec un signal descoincidence provenant d un circuit à coincidence 121. La porte ET 107-28 produit un signal de positionnement de l'atténuation rapide (positionnement 8 ) qui à son tour est introduit dans le registre de réglage de la synchronisation d'atténuation rapide 91 par la porte OU 92 illusw trdedans la figure 7D.Le circuit à coincidence 121 est utilisé pour vérifier si le code d'entrée de hauteur de son sorti des étages respectifs 1' 02, S1, S2, S4, et S8 des compteurs 108 et 111 coincide avec le code de sortie de hauteur de son émis depuis le registre de code de notes 20 et le registre de code d'octave 21 illustrés dans la figure 7A. Lorsque le contacteur A désigne hors service', un code de hauteur de son est chargé dans les mémoires en ligne du registre de code de note 20 et du registre de code d'octave 21, pendant le temps de maintien (approximativement 45 ms) de la bascule 107-24.Dans le cas où une touche d'exécution est relâchée, la porte ET 107-28 produit un signal de positionnement d'atténuation rapide et il est dans l'état d'atténuation rapide. Comme décrit ci-dessus, l'état d'atténuation rapide indique un état dans lequel, lorsque la touche d'exécution est relâchée, le son disparait rapidement.Upon pressing the execution key, an operating key signal transmitted from the inhibit gate 107-4 toggles the flip-flop 107-24 through the OR gate 107-23. The tilted output is circulated through the inhibit gate 107-25. Floating is released when generating the output signal from an AND gate 107-26 to perform L ut; . logic logic of the synchronization signal ((f) in Fig. 29) from the output 0e of the generator circuit of the synchronization signal 109 and the output signal from the transfer latch 107-2.The flip-flop output of the flip-flop 107-24 is applied to the inhibit gate 115-22 in the generator circuit of the clock pulse 115, so as to bring the third count section into the shift register; to start his counting operation. Accordingly, the dwell time can be obtained from the third counting section. In this system, hold time is chosen to be about 45 ms after the key. execution was depressed. The flip-flop output signal of the flip-flop 107-24, together with the output signal from the contactor 0A for designation of an organ-like volume, is applied to the inhibit gate 107-22 through the door
OR 107-27.The output from gate 107-22 is applied to AND gate 107-28. ET gate 107-28 has been
Figure img00530001

supplied with a coincidence signal from a coincidence circuit 121. The AND gate 107-28 produces a fast attenuation positioning signal (positioning 8) which in turn is inputted into the attenuation timing adjustment register. The coincidence circuit 121 is used to check whether the pitch input code is output from the respective stages 1 '02, S1, S2, S4, and S8 of the counters. 108 and 111 coincides with the pitch output code outputted from the note code register 20 and the octave code register 21 shown in FIG. 7A. When the contactor A designates out of order, a pitch code is loaded into the on-line memories of the note code register 20 and the octave code register 21 during the hold time (approximately 45 ms) of the flip-flop 107-24.In the event that an execution key is released, the AND gate 107-28 produces a fast attenuation positioning signal and is in the fast attenuation state. As described above, the fast attenuation state indicates a state in which, when the execution key is released, the sound rapidly disappears.

Dans le cas où le contact 0A désigne"en service", si la touche d'exécution est relâchée (la porte ET 107-20 ne produit aucune sortie), la mémoire en ligne avec le même code de sortie de hauteur de son que celui de la touche d'exécution relâché est positionnée pour être dans l'état d'atténuation rapide. Par cette opération, un état de touche hors service satisfaisant est réalisé.In the case where the contact 0A designates "in service", if the execution key is released (the AND gate 107-20 produces no output), the on-line memory with the same output code of sound height as that the released execution key is set to be in the fast attenuation state. By this operation, a satisfactory off key state is realized.

Comme décrit ci-de-ssus, avec la constitution conforme à l'invention, une pluralité de formes d'onde peuvent être définies et composees simultanément-, et, dans les différentes formes d'onde, les montées et les descentes du volume peuvent être rendues différentes. En conséquence., le son musical obtenu présente un timbre naturel et riche. Dans l'exemple mentionné ci-dessus, on se limite à deux types de courbes de volume a et ss . Toutefois, deux ou plusieurs courbes de volume peuvent être utilisées sans sortir du domaine de la présente invention. As described above, with the constitution according to the invention, a plurality of waveforms can be defined and composed simultaneously-, and, in the different waveforms, the ups and downs of the volume can to be made different. As a result, the resulting musical sound has a natural and rich timbre. In the example mentioned above, we limit ourselves to two types of volume curves a and ss. However, two or more volume curves can be used without departing from the scope of the present invention.

Dans le sytème de commande de la période de la note conforme à l'invention, la valeur de commande de réglage de la période du moyen de réglage de la période pour régler la période du moyen de comptage, correspondant à la note, est divisée en des valeurs grossières et fines, en tenant compte de la circulation à décalage dynamique de chacune des mémoires en ligne (un total de 8). Avec de telles valeurs divisées, le comptage (+) d'un compteur peut être contrôlé numériquement en accord avec les notes respectives. De plus, la valeur de contrôle est emmagasinée par un circuit matrice de sorte que la construction du circuit est très simple et convient pour une fabrication en circuit intégré sur une grande échelle. Dans le mode de réalisation, la commande de comptage du compteur est décrite en ce qui concerne seulement un contrôle d'avancement. Toutefois un contrôle de retard (-) est possible en retirant des impulsions horloge de celles comptees par le moyen compteur selon une fréquence horloge donnée, en accord avec la note. In the control system of the period of the note according to the invention, the adjustment control value of the period of the adjustment means of the period for setting the period of the counting means, corresponding to the note, is divided into coarse and fine values, taking into account the dynamic shift flow of each of the online memories (a total of 8). With such divided values, the count (+) of a counter can be controlled numerically in accordance with the respective notes. In addition, the control value is stored by a matrix circuit so that circuit construction is very simple and suitable for large scale integrated circuit fabrication. In the embodiment, counter count control is described with respect only to a progress check. However, a delay control (-) is possible by removing clock pulses from those counted by the counter means at a given clock frequency, in agreement with the note.

De même, dans le mode de réalisation ci-dessus, l'unité de définition du programme de la forme d'onde 35 pour chaque bloc représenté dans la figure 7A est une désignation par contacteur comme illustré dans la figure 16. Selon une variante, les états de définition préalablement choisis sont emmagasinés de façon permanente dans une mémoire fixe telle qu'une mémoire à simple lecture (ROM). Les états de définition peuvent être emmagasinés sur une carte magnétique, et, au cours de l'utilisation, ceux-ci sont lus et emmagasinés dans une mémoire temporaire telle qu'une mémoire bascule. Le nombre de blocs d'une période d'une onde sonore musicale n'est pas limité à 16. Les valeurs du coefficient différentiel pour chaque bloc ne sont pas limitées en nombre à "1li, "2", "4". Un circuit filtre peut être ajouté à l'étage suivant le convertisseur numérique /analogique.Dans ce cas, une pluralité de filtres peuvent être utilisés avec une sélection par contacteur. Ce schéma fournit des effets sonores avec différentes caractéristiques de résonance et caractéristiques d'écho des instruments musicaux avec les acoustiques ou les cuivres, ou différentes caractéristiques de transmission des cuivres. De plus, le registre de code de notes 20, le registre de code d'octaves 21, le registre de comptage de périodes 34 et le registre d'enveloppe 54 peuvent être constitués par une mémoire à accès aléatoire (RAM). De nombreuses autres modifications de la constitution du circuit sont possibles dans le cadre de la présente invention.  Also, in the above embodiment, the program definition unit of the waveform 35 for each block shown in Fig. 7A is a contactor designation as shown in Fig. 16. Alternatively, the previously selected definition states are stored permanently in a fixed memory such as a single read memory (ROM). The definition states can be stored on a magnetic card, and in use, these are read and stored in a temporary memory such as a toggle memory. The number of blocks of a period of a musical sound wave is not limited to 16. The values of the differential coefficient for each block are not limited in number to "1li," 2 "," 4 ". The filter can be added to the stage following the digital / analog converter.In this case, a plurality of filters can be used with contactor selection.This scheme provides sound effects with different resonance characteristics and echo characteristics of the instruments. with the acoustic or brass, or different transmission characteristics of the brass, and the note code register 20, the octave code register 21, the period count register 34 and the envelope register 54 may be constituted by random access memory (RAM) Many other modifications of the constitution of the circuit are possible within the scope of the present invention.

Claims (4)

REVEND I CA-T IONSCLAIM I CA-T IONS 1 Un instrument de musique électronique comprenant un moyen de commande du volume pour commander numériquement -1' accroissement ou la réduction du volume de l'exécution en accord avec l'écoulement du temps à partir de l'actionnement d'une touche d'exécution, un moyen de comptage d la période pour compter un cycle d'une forme d'onde sonore musicale sous forme d'une pluralité de pas de comptage afin de produire numériquement une onde sonore musicale un moyen pour diviser le cycle unique en m blocs chacun comportant un ou plusieurs pas de comptage et un moyen de définition dlune onde sonore musicale pour définir la montée et la descente de l'onde sonore musicale dai-js chaque bloc par une valeur avec "4 " ou t~ attachée à ladite valeur qui est un nombre entier deux fois aussi grand que la valeur de commande du moyen de commande du volume, dans laquelle le cycle unique de l'onde sonore musicale est divisée en m blocs et ces blocs sont définis convenablement tandis qu'en même temps un contrôle de volume peut être effectué. An electronic musical instrument including volume control means for numerically controlling the increase or decrease in the volume of the performance in accordance with the passage of time from the operation of a performance key period counting means for counting a cycle of a musical sound waveform as a plurality of count steps to numerically produce a musical sound wave means for dividing the single cycle into m blocks each having one or more count steps and means for defining a musical sound wave to define the rise and fall of the musical sound wave dai-js each block by a value with "4" or t ~ attached to said value which is an integer twice as large as the control value of the volume control means, wherein the single cycle of the musical sound wave is divided into m blocks and these blocks are suitably defined while in m At the same time, a volume control can be performed. 2. Un instrument de musique électronique caractérisé en ce qu'il comprend un moyen de commande du volume pour commander 11.accroissement ou la réduction du volume de l'exécution selon l'écoulement du temps à partir de l'actionnement d'une touche d'exécution, un moyen de comptage de la période pour compter un cycle unique d'une forme d'onde sonore musicale sous forme d' une pluralité de pas de comptage afin de produire numériquement une onde sonore musicale, un moyen pour diviser le cycle unique en m blocs comportant chacun un ou plusieurs pas de comptage et un moyen de définition de l'onde sonore musicale dans lequel, afin de définir simultanément différentes formes d'ondes, une des formes d'onde est définie et la montée et la descente de la forme d'onde musicale dans chaque bloc est définie par une valeur avec "+" ou "-" attachée à ladite valeur qui est un nombre entier de fois aussi grand que la valeur de camBnde du dispositif de contrôle de volume. 2. An electronic musical instrument characterized in that it comprises a volume control means for controlling the increase or decrease of the volume of the performance according to the lapse of time from the actuation of a key method of counting the period to count a single cycle of a musical sound waveform as a plurality of count steps to digitally produce a musical sound wave, a means for dividing the cycle single in m blocks each comprising one or more count steps and means for defining the musical sound wave in which, in order to define different waveforms simultaneously, one of the waveforms is defined and the rise and fall of the musical waveform in each block is defined by a value with "+" or "-" attached to said value which is an integer of times as large as the camBnde value of the volume control device. 3. Un instrument de musique électronique selon la revendication 2 caractérisé en ce qu'il comporte un dispositif qui répond à la définition de la forme d'onde par ledit dispositif de définition de la forme d'onde,pour contrôler les périodes dans différentes formes d'onde de manière à avoir la relation M N.  An electronic musical instrument according to claim 2, characterized in that it comprises a device which meets the definition of the waveform by said waveform-defining device, for controlling the periods in different forms. wave so as to have the relationship M N. 4. Un instrument de musique électronique pour produire des ondes sonores musicales lorsqu'un dispositif de comptage électronique compte progressivement caractérisé en ce qu'il comporte un dispositif de réglage de la période pour régler la période du dispositif de comptage correspondant à la note de la touche d'exécution et un dispositif dans lequel la valeur de commande du réglage de la période dudit dispositif de réglage de la période est divisee en valeurs grossières et fines, le contrôle de la périodeétanteffectué par l'intermédiaire d'un comptage d'avancement ou d'un comptage de retard avec plusieurs synchronisations de l'état de comptage donné du dispositif de réglage de la période et un moyen pour effectuer un contrôle de la période par l'intermédiaire d'un comptage d'avancement ou d'un comptage de retard en sélectionnant la valeur de comptage donnée du dispositif de comptage correspondant à ladite valeur fine.  4. An electronic musical instrument for producing musical sound waves when an electronic counting device progressively comprises characterized in that it comprises a device for adjusting the period to adjust the period of the counting device corresponding to the note of the execution key and a device in which the control value of the adjustment of the period of said period adjustment device is divided into coarse and fine values, the period control being carried out by means of a running count or of a delay count with several synchronizations of the given count state of the period setting device and means for period control by means of a running count or a counting of delay by selecting the given count value of the counting device corresponding to said fine value.
FR7906733A 1978-03-18 1979-03-16 Electronic musical instrument with progressive digital counter - has volume control and period counter dividing period into blocks with stages and accumulates volume and tone signals for output loudspeaker Granted FR2473173A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR7906733A FR2473173A1 (en) 1978-03-18 1979-03-16 Electronic musical instrument with progressive digital counter - has volume control and period counter dividing period into blocks with stages and accumulates volume and tone signals for output loudspeaker

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP53031369A JPS6042956B2 (en) 1978-03-18 1978-03-18 Musical sound waveform generator for electronic musical instruments
JP53045528A JPS6042948B2 (en) 1978-04-17 1978-04-17 Musical sound waveform generator for electronic musical instruments
JP53046836A JPS6042949B2 (en) 1978-04-20 1978-04-20 Musical sound waveform generator for electronic musical instruments
JP53071064A JPS6042958B2 (en) 1978-06-13 1978-06-13 Scale period control device for electronic musical instruments
FR7906733A FR2473173A1 (en) 1978-03-18 1979-03-16 Electronic musical instrument with progressive digital counter - has volume control and period counter dividing period into blocks with stages and accumulates volume and tone signals for output loudspeaker

Publications (2)

Publication Number Publication Date
FR2473173A1 true FR2473173A1 (en) 1981-07-10
FR2473173B1 FR2473173B1 (en) 1988-04-01

Family

ID=27515415

Family Applications (1)

Application Number Title Priority Date Filing Date
FR7906733A Granted FR2473173A1 (en) 1978-03-18 1979-03-16 Electronic musical instrument with progressive digital counter - has volume control and period counter dividing period into blocks with stages and accumulates volume and tone signals for output loudspeaker

Country Status (1)

Country Link
FR (1) FR2473173A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982461A (en) * 1974-06-06 1976-09-28 Kabushiki Kaisha Kawai Gakki Seisakusho Musical-tone signal forming apparatus for electronic musical instrument
US4030395A (en) * 1974-06-06 1977-06-21 Kabushiki Kaisha Kawai Gakki Seisakusho Musical-tone signal forming apparatus for an electronic musical instrument

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982461A (en) * 1974-06-06 1976-09-28 Kabushiki Kaisha Kawai Gakki Seisakusho Musical-tone signal forming apparatus for electronic musical instrument
US4030395A (en) * 1974-06-06 1977-06-21 Kabushiki Kaisha Kawai Gakki Seisakusho Musical-tone signal forming apparatus for an electronic musical instrument

Also Published As

Publication number Publication date
FR2473173B1 (en) 1988-04-01

Similar Documents

Publication Publication Date Title
JPS6052895A (en) Electronic musical instrument
JP2699651B2 (en) Sound source device
US4515056A (en) Electronic musical instrument
EP1533786A1 (en) Automatic musical composition classification device and method
WO1997035299A1 (en) Music composition
US4682526A (en) Accompaniment note selection method
US4719834A (en) Enhanced characteristics musical instrument
FR2473173A1 (en) Electronic musical instrument with progressive digital counter - has volume control and period counter dividing period into blocks with stages and accumulates volume and tone signals for output loudspeaker
FR2517855A1 (en) Electronic musical instrument with progressive digital counter - has volume control and period counter dividing period into blocks with stages and accumulates volume and tone signals for output loudspeaker
FR2517854A1 (en) Electronic musical instrument with progressive digital counter - has volume control and period counter dividing period into blocks with stages and accumulates volume and tone signals for output loudspeaker
JPS61204698A (en) Tone signal generator
Johanson Automated fitness raters for the GP-music system
CA1156502A (en) Electronic musical instrument
US4461200A (en) Electronic musical instrument
CA1164255A (en) Electronic musical instrument
CA1151450A (en) Electronic musical instrument
Kirke et al. Performance Creativity in Computer Systems for Expressive Performance of Music
GB2101787A (en) Electronic musical instrument
GB2102611A (en) Electronic musical instrument
GB2102612A (en) Tone generator for electronic musical instrument
KR830000609B1 (en) Electronic instrument
NL8204851A (en) Electronic musical instrument with 48-note keyboard - has digital programmed circuits to select the waveform of sounds produced
JPS6042958B2 (en) Scale period control device for electronic musical instruments
Cardinale et al. HarmonyMapper: Generating Emotionally Divers Chord Progressions for Games.
Tipei " Maiden Voyages": A Score Produced with MP1

Legal Events

Date Code Title Description
ER Errata listed in the french official journal (bopi)
ST Notification of lapse