FR2466905A1 - Synthetiseur de frequence a haute resolution - Google Patents

Abstract

Une source de fréquence programmable est utilisée pour synthétiser un large domaine de fréquence par petites gradations. On utilise un oscillateur pilote et un diviseur programmable unique. Chaque fréquence sélectionnée possède une instabilité de phase, prévisible et une fonction de relation de l'oscillateur pilote à la fréquence de sortie. La sortie de la source de fréquence est une onde rectangulaire dont les transistions sont des arêtes synchrones avec l'oscillateur pilote. (CF DESSIN DANS BOPI)

Description

La présente invention a trait à un synthétiseur de fréquence commandée

utilisée pour la synchronisation du temps dans une communication par satellite. Dans de tels systèmes, une technique de transmission de données est celle connue sous le nom d'Accès Multiple Temporel ou AMT. Cependant, des systèmes sont bien connus et une des techniques

d'alignement des impulsions d'horloge d'oscillation d'émis-

sion dans une station émettrice vers une station de référence consiste à émettre à un certain nombre enlevé du mot unique

de la station de référence. Ceci est réalisé par une vérifi-

cation au côté récepteur de la station. Si, alors, la dis-

tance du mot unique de la station croit ou décroit par suite de la stabilité d'horloge ou de l'effet Doppler, le temps

de transmission sera changé.

Une telle technique permet à la tranche de temps de la station d'être dans la même séquence AMT. Le temps d'émission sera altéré d'un symbole à la fois et le second

changement sera réalisé après le temps d'un aller-retour.

Ceci rend asynchrone l'horloge et les données du réseau ter-

restre par rapport à la séquence AMT. Il peut en résulter

qu'une donnée soit perdue ou envoyée au mauvais endroit.

Pour corriger ce défaut, l'horloge terrestre du Module d'Interface Terrestre (MIT) de 1'AMT doit être changée d'une façon telle qu'elle reste synchrone avec l'horloge AMT et ne

présente pas de changement abrupte.

C'est un objet de la présente invention de four-

nir une source de fréquence programmable simple qui soit capable de synthétiser un large domaine de fréquence par petites gradations pour réduire le nombre des sources

d'horloge dans un réseau AMT.

Un autre objet de la présente invention est de produire un synthétiseur à haute résolution dans lequel la fréquence d'horloge MIT de l'AMT sera indépendante des

horloges AMT.

Un autre objet de la présente invention est de produire un synthétiseur à haute résolution qui empêche les pertes de données et utilise un décalage de symbole pour

changer l'horloge MIT.

Par conséquent, une application principale de la présente invention est un équipement numérique qui nécessite

des sources d'horloge multiples non en corrélation. Un exem-

ple caractéristique est un terminal AMT. Dans de tels sys-

tèmes, plusieurs osclllateurs à cristaux doivent être prévus et par suite, toutes les sources d'horloge souffrent de l'instabilité mutuelle, ce qui pourrait conduire à des pertes d'impulsions. Conformément à la présente invention, ces oscillateurs sont tous remplacés par un oscillateur pilote unique et une chaîne de diviseur programmable pour

la fréquence nécessaire. Il en résulte que toutes les fré-

quences désirées peuvent être fournies avec une réduction dans le coût du système global. De plus, le problème de l'instabilité réciproque est éliminé puisque toutes les

fréquences sont dérivées d'une source commune.

La présente invention représente une nouvelle approche par utilisation d'un oscillateur pilote unique et

d'un diviseur programmable au lieu d'une boucle unique con-

sacrée à une fréquence. La technologie PLL typique (PLL = Phase Lock Loop ou boucle d'accrochage de phase) ne peut

pas montrer de performances satisfaisantes quand la varia-

tion de fréquence est grande du fait d'un taux d'instabilité élevé inacceptable. Cependant, avec la présente invention,

la commande de fréquence est maintenue. La présente inven-

tion trouve une application dans les systèmes utilisant en général un grand nombre de boucles d'accrochage de phase,

puisque c'est un remplacement pour celles-ci. Comme applica-

tion typique, il y a les générateurs de tonalité, tels que

les orgues électriques dans lesquels on utilise habituelle-

ment des divisions de fréquence commandées par des circuits PLL. Une autre application est dans les systèmes d'horloge vidéo numériques. Dans de tels cas, le coût du système d'ensemble est réduit par le remplacement d'un certain

nombre de circuits PLL par un circuit unique selon l'invention.

Dans la présente invention, dans le contexte de l'AMT, l'horloge terrestre MIT est pilotée en termes d'un décalage d'un symbole et l'horloge est changée. L'horloge reste alors opérationnelle jusqu'à ce que la différence de temps entre la nouvelle horloge et la référence produise une équivalence du temps d'un symbole. Par conséquent, un temps d'un symbole est distribué sur une période de temps telle que le changement n'apparaît pas dans la transmission des données sous forme d'une instabilité ou n'aura pas pour résultat une perte de cette donnée. Par conséquent, les séquences AMT et MIT restent synchronisées puisque les horloges MIT se reportent à l'horloge standard établie

préalablement.

La description qui va suivre, en regard des

dessins annexés, donnée à titre d'exemple non limitatif,

fera bien comprendre comment l'invention peut être réalisée.

La figure 1 est un chronogramme représentant la forme d'onde de l'horloge pilote avec la forme d'onde de sortie engendrée;

la figure 2 est un second chronogramme représen-

tant la sortie de l'horloge pilote et la forme d'onde de la sortie à engendrer pour un second cas; la figure 3 est un schéma-bloc représentant une

généralisation d'un synthétiseur de fréquence à haute réso-

lution conforme à la présente invention; et la figure 4 est un schémabloc représentant une seconde forme de réalisation de synthétiseur de fréquence de commande à haute résolution conforme à la présente invention. On se réfère d'abord à la figure 1 qui représente un chronogramme avec une forme d'onde dont trois sorties sont tracées. La première sortie tracée, la forme d'ondes (A) est le train d'onde d'horloge pilote d'entrée (fm). La

forme d'onde (B) est la sortie nécessaire dans ce cas spé-

cifié pour avoir une période de temps qui est 1/5 de celle de l'horloge pilote, c'est-à-dire fmc /5. On voit qu'une telle

sortie est exceptionnellement difficile à réaliser en utili-

sant les diviseurs binaires classiques. La sortie synthéti-

sée est représentée par la forme d'onde (C) comprenant une

série de marques et despacements courts et longs.

Comme représenté sur la figure 1, en utilisant une telle combinaison de marques courtes et longues avec

des espacements, on peut obtenir la fréquence moyenne re-

quise. Cependant, on est pénalisé par une instabilité. En effet, comme représenté, la différence entre la sortie synthétisée et la sortie requise fournit un composant d'instabilité qui est une fonction de la différence entre

l'horloge pilote et la fréquence requise.

Donc, en choisissant une fréquence d'horloge pilote assez élevée, l'instabilité peut être réduite à une valeur acceptable. Dans le cas de l'exemple de la figure 1, la durée des marques courtes et longues est déterminée en

utilisant deux diviseurs.

Conformément à la présente invention, les deux diviseurs peuvent être rendus programmables, ayant des longueurs de cycles de 2 et 3. Les sorties peuvent alors être alternativement injectées à un diviseur binaire dont la sortie commanderait si doit être sélectionnée la sortie

du compte à 2 ou 3 longueurs. Par conséquent, comme repré-

senté sur la figure 1, la sortie consisterait d'une marque

ayant trois cycles d'horloge pilote suivis par un espace-

ment de 3, suivis par une marque de 2 et ensuite un espace-

ment de 2. Comme représenté, le cycle se répète alors à l'identique.

On se réfère maintenant à la figure 2 qui repré-

sente un deuxième chronogramme correspondant à un cas plus difficile. Dans cet exemple, la forme d'onde de sortie est définie comme ayant unepériode 8,5 fois celle de la forme

d'onde de l'horloge pilote d'entrée. En utilisant des divi-

seurs binaires classiques, cette sortie serait impossible à réaliser. Comme représenté, la sortie synthétisée comprend

quatre marques et espaces courts suivis par une marque lon-

gue. Le motif est ensuite répété sauf que les marques et

espacements sont inversés. Le cycle complet, comme repré-

senté sur la figure 2 comprendrait alors dans l'ordre sui-

vant: marque courte, espacement court, marque courte, espa-

cement court, marque longue, espacement court, marque courte, espacement court, marque courte, espacement long et ainsi de suite. Le motif sera alors répété sur cinq cycles de sortie. Ainsi, on remarquera que l'instabilité est plus ou

moins une impulsion d'horloge pilote.

La sortie requise peut être engendrée d'une

manière compatible avec celle définie pour l'exemple repré-

senté sur la figure 1. Un compteur "divise par 4" va répéter la sortie d'un diviseur binaire jusqu'à ce qu'un second

compteur "divise par 4" déclenche un commutateur pour per-

mettre le compteur "divise par 5" de répéter les diviseurs de sortie. Par conséquent, le diviseur de sortie recevra quatre impulsions d'une longueur de quatre cycles d'horloge et ensuite une impulsion d'une longueur de cinq cycles d'horloge.

A partir de ces deux exemples, l'invention pro-

cède d'une constatation que l'on peut parvenir à une mise

en application pratique généralisée. Par conséquent, l'ana-

lyse qui suit définit une mise en application généralisée d'un synthétiseur de fréquence à haute résolution conforme

à la présente invention.

Supposons que l'instabilité acceptable dans la

fréquence d'horloge MIT AMT soit une nanoseconde. La fré-

quence d'horloge pilote la plus basse est: fMS = 1/A MHz (1) Supposons que la fréquence MIT AMT désirée soit fD Le rapport des deux fréquences N = fMS / fD (2) soit N = NE + NR (<3) dans laquelle N E est un nombre pair de préférence élevé mais ne peut pas être supérieur à N, et NR = reste; peut être un entier ou une fraction, mais ne peut

être négatif.

A partir des équations 2 et 3, fMS /fD NE + NR (4) ou fMS EfD + NRfD (5) soit EfD x (6) ou NRfD dans laquelle, fMS -fx MS x fxest la fréquence ou le nombre de bits par

seconde qui est un multiple pair de la fré-

quence désirée, et NRfD est la différence en bits par seconde entre le pilote et fx On divise l'équation (5) par NRfD (fMS)/(NRfD) = (NEfD) /(NRfD) + 1 = {(NE + NR)fD}/NRfD = N/NR = NK (7) ou NRfD = fMs/NK Soit (8) et ainsi et ainsi Soit

N -

NKH1 =

NKL1 =

KH2 =

NKL2 =

de suite.

QH1

QH2 =

QL1

QL2 =

de suite.

premier nombre premier nombre

(NKH1 + 1),

(NKL1 -1)

multiplicateur multiplicateur multiplicateur multiplicateur entier supérieur à NK, entier inférieur à NK, de NKH1 de NKH2 de NKL1 de NKL2

NKH1QH1 + NKLQL + NKH2QH2 + NKL2QL2 +

QH1 + QL1 + QH2 +QL2....

r E (NKHpQHP + NKLpQlp) NK = pl r E p=l

(QHP + QLP)

(6') Nk ou Après avoir obtenu NKHp1 NKLpt QHP et QLP ces bits sont distribués sur une séquence de temps telle qu'un bit apparaisse une fois tous les N bits après QHP fois, KHp H de même un bit apparaît une fois tous les NKLp bits après QLP fois. Ces deux peuvent être mélangés. Maintenant, ces bits distribués sont utilisés

pour enlever les bits de la sortie de l'oscillateur pilote.

Ceci peut être réalisé soit par une porte ET, soit en uti-

lisant un compteur qui est arrêté par un bit quand les impulsions N K apparaissent. La nouvelle cadence de bits ainsi obtenue est fi En utilisant le compteur, on divise cette nouvelle fx par NE/2. Ensuite, on divise par 2

pour obtenir une forme d'onde symétrique qui est la fré-

quence désirée fD. L'instabilité est engendrée par les bits

manquant dans fx.

L'instabilité peut être négligée aux basses fréquences.

On se réfère maintenant à la figure 3 qui repré-

sente un schéma-bloc du synthétiseur de fréquence conforme à l'invention. Une entrée de référence d'une horloge pilote engendre des impulsions d'horloge d'entrée fmc. La sortie de l'horloge est injectée dans un diviseur 12 pour effectuer la division nécessaire NK. Cette sortie, sous forme d'un bit distribué est injectée à la porte ET14. Comme indiqué, les bits distribués sont utilisés pour enlever les bits de la

sortie de l'oscillateur pilote en utilisant la porte ET 14.

La sortie résultante f est injectée dans le second divi-

x seur 16 o est effectuée la fonction division NE/2. Pour obtenir une forme d'onde symétrique, la fréquence désirée FD, une division finale est effectuée dans un troisième

diviseur 18.

En regard de ce schéma-bloc, on va maintenant donner un exemple numérique montrant le fonctionnement du

synthétiseur de fréquence.

Exemple numérique en regard de la figure 3 Fréquence d'horloge AMT 60,032 MHz Fréquence MIT AMT désirée 1,544 MHz

Instabilité acceptable à la fréquence MIT AMT S ns max.

Fréquence requise pour l'oscillateur pilote 1/5 ns = 200 MHz Fréquence de l'oscillateur pilote 4 fois celle de la fréquence d'horloge AMT 240,128 MHz Fréquence d'horloge AMT = 240,128/4 60,032 MHz Fréquence MIT AMT fD 1, 544 MHz Rapport des fréquences fms et fD

N = 240,128/1,544 155,5233161

Plus proche nombre pair N = 154 E

N = (N-N)

R E

NR ( <155,5233161-154) =1,5233161

comme NK =NNR

= 155,5233.../1,5233... = 102,0952381

donc NK = (102x19+103x2)/21=102,0952381 Comme indiqué dans cet exemple numérique, le diviseur 12 pour NK divisera 102 dix fois, 103 une fois, 102 neuf fois et ensuite 103 une fois. Cette sortie sera

injectée à la porte ET 14 et ensuite dans le second divi-

seur pour effectuer la division NE/2. Comme NE est 154, le

dividende serait 77.

Comme indiqué dans l'exemple numérique, l'insta-

bilité serait approximativement 4nsec et la stabilité de 1,544 MHz est obtenue avec à peu près la même stabilité que l'horloge AMT. On notera que cette technique peut être aussi utilisée pour obtenir des taux de bits de réseau terrestre additionnel dans le contexte de AMT tel que 2, 048 Mb/s, 6,312 Mb/s, 6,336 Mb/s, 3,5795 Mb/s et 8,488 Mb/s, etc.

On se réfère maintenant à la figure 4 qui repré-

sente une seconde forme de réalisation de l'invention. Cette forme de réalisation est basée sur la constatation énoncée en regard de la figure 3 que, quand deux fréquences sont comptées par rapport à un nombre fixe, elles produisent une

base de temps différente. Si une fréquence est changée tem-

porairement pour une autre, pendant un temps, alors le nombre

de bits change pendant cette période.

On peut d'abord supposer qu'il y a N bits dans une séquence de base de temps et qu'elle est synchrone. Si, soudainement, la séquence de base de temps est changée,pour seulement un moment, la fréquence qui produit N bits, soit aura une composante d'instabilité pour rester synchrone, soit deviendra asynchrone. Cependant, si la fréquence est modifiée, pendant une période telle qu'elle compense la différence d'un changement temporaire dans la séquence de base de temps, la fréquence deviendra à nouveau synchrone

par rapport à la séquence, sans avoir de composante d'ins-

tabilité. Par conséquent, latechnique utilisée est un chan-

gement de NK qui changera l'horloge MIT.

La base de temps engendrée par N K est NK/fms, dans laquelle NK est la NKième impulsion qui a une largeur

de 1/fms.

Quand la NKième impulsion est extraite de fms la perte de temps dans Nk/fms est 1/fms seconde, et la perte de temps pendant le temps d'une seconde

est 1/NK seconde.

Quand NK est changée en Np, la nouvelle perte de temps

dans une seconde est 1/Np.

Si les horloges sont changées, la différence entre les per-

tes de temps des deux systèmes est 1/NK - 1/Np = (Np - Nk)/(NkNp)

soit (Np - Nk)/(NpNk) seconde de différence de temps engen-

drée dans une seconde.

Une seconde différence de temps est engendrée dans(NkNp)/ (Np - Nk) seconde. Donc, dans R nano sec., la différence de temps engendrée est R.N. Nk/(Np - Nk) nanosec., d'o pour corriger un saut de symbole de R nanosec. , il faut R.Np.Nk/Np-Nknanosecondes. Ce temps est engendré par Np p

Le Np se répète à une vitesse de Np/fms seconde.

Ainsi, dans Np/fms seconde apparalt une impulsion

et en une seconde il apparaît fms/Np impulsions.

Donc, dans R.Np.Nk/(Np - Nk) nanosecondes,

il apparaît (f MsR.Np.Nk)/{Np (Np - Nk)1 x 109 impulsions.

Si f s est en MHz, dans R.Np.Nk/(Np - Nk) nanosecondes,

il apparat fms R.Nk/(Np - Nk) x 10-3 impulsions.

Donc, si Nk est changé en Np pour une durée d'impulsions

f R.N k/(N - Nk) x 10 3, le système devient asynchrone.

Comme représenté sur la figure 4, on utilise un contrôleur 22 recevant trois entrées. La première étant le temps désiré auquel l'horloge doit être changée, la seconde

un signal de changement haute/basse fréquence, et la troi-

sième étant un signal de commande de fin de comptage.

Le premier signal d'entrée indique au contrôleur qu'un changement de Nk à Np est indiqué tandis que la seconde entrée commande le sens des changements, c'est-à-dire à une

fréquence plus haute ou plus basse. Au même moment, le comp-

teur 20 reçoit un signal de mise en route pour commander le

comptage de Np impulsions jusqu'à un nombre prédéterminé.

A la fin du comptage, le signal de commande de comptage final est délivré pour dire au compteur 12 de passer à Nk. Par suite, le générateur de temps fonctionne pour déterminer l'accroissement de temps nécessaire pour regagner ou perdre la différence d'impulsions entre Np et Nk. Ce peut être un compte fixe pour une fréquence unique, ou programmé pour des fréquences variables. Par conséquent, le contrôleur 22 est employé pour faire des changements temporaires ou

progressifs au diviseur 12.

Le contrôleur 22 peut comporter deux bascules du type Mc 10131 ayant leurs entrées respectives O recevant le

signal haut/bas. Les entrées Q et Q sont couplées au comp-

teur 12 et les entrées de restauration SD couplées au géné-

rateur 20 de base.de temps. Les entrées d'horloge reçoivent le temps pour changer le signal d'horloge. Les autres compteurs et diviseurs peuvent être par exemple des circuits standards ECL (émetteur couplé logique) à 240 MHz. Ainsi,

bien que non représentés, des circuits de conformation d'im-

pulsions peuvent être incorporés pour maintenir les sorties d'ondes carrées. Ceci va être maintenant illustré par un

exemple.

Exemple numérique en reqard de la fiqure 4 f = 240,128 MHz ms soit Nk = 102,0952381 pour engendrer 1,544 MHz soit R = 30 nanosecondes soit N = 102,15348462 pour engendrer 1,544008762 MHz P Formule = (R - Np.Nk)/(Np Nk) nanosecondes ainsi un retard de 30 nanosecondes est engendré en (30. 102,1538462 x 102,0952381)/(102,1538462-102,0952381) nanosecondes, soit

5338,479058 p secondes.

Le nombre d'impulsion N requis pour engendrer ce temps est (fs R Nk * 10 3)/(N - Nk)

= (240,128.30.102,0952381.10 -3)/(102,1538462-102,0952381)

= 12548,9 impulsions L'horloge 1,544 MHz est changée en 1,544008762 MHz pour 5338,479058 p secondes pour corriger un saut de 30 nanosecondes. Par conséquent, l'oscillateur de référence 10 produira une fréquence de 240, 128 MHz. Le compteur 20 Np comptera 12549 impulsions. Le système fournit donc une technique puissante de maintien des fréquences synchronisées

AMT et MIT. De même, comme représenté, le système fonction-

nera sur un domaine extrêmement large d'instabilité d'hor-

loge pilote et de conditions d'effet Doppler.

Il va de soi que les modes de réalisation décrits ne sont que des exemples et qu'il serait possible de les

modifier, notamment par substitution d'équivalents techni-

ques, sans sortir pour cela du cadre de l'invention.

Claims (7)

REVENDICATIONS

1) Synthétiseur de fréquence à haute résolution

pour produire un train d'impulsion de fréquence fD compre-

nant: un oscillateur produisant un train d'impulsion de sortie ayant une fréquence d'horloge fms' un diviseur pro- grammable recevant un signal d'entrée qui est une fonction de fms et effectuant une division conformément à la formule {(NE + NR)fD}/NRfD dans laquelle NE est un nombre pair élevé mais inférieur ou égal à fm /fD; et gms/ D; NR est le reste def ms/fD - NE, soit un nombre entier ou une fraction, mais pas une quantité négative, pour obtenir une sortie f qui est la fréquence ou le x nombre de bits par seconde qui est un multiple pair de fD et des moyens pour obtenir une forme d'onde symétrique de

fx qui est fD.

2) Synthétiseur selon la revendication 1, caractérisé en ce qu'il comprend en outre une porte ET recevant les sorties respectives de l'oscillateur et du diviseur programmable et produisant une cadence de bits de fx

3) Synthétiseur selon la revendication 2, carac-

térisé en ce qu'il comprend en outre un second diviseur pour

diviser par NE/2 la sortie de la porte ET.

4) Synthétiseur selon une des revendications 1

à 3, caractérisé en ce que les moyens pour obtenir une forme d'onde symétrique comprennent un diviseur "divise

par 2" divisant fx.

) Synthétiseur selon une des revendications 1

à 3, caractérisé en ce qu'il comporte en outre des moyens de commande pour convertir Nk en N quand la perte de temps dans le second est égaleà 1/N p, ces-moyens de commande fournissant au diviseur programmable un signal d'entrée N p

pour convertir Nk.

6) Synthétiseur selon la revendication 5, carac-

térisé en ce qu'il comprend en outre des moyens de comp-

tage pour établir un compte indicatif de Np.

7) Synthétiseur selon la revendication 6, carac-

térisé en ce que les moyens de comptage comportent un compteur comptant jusqu'à une valeur prédéterminée de Np

8) Synthétiseur selon la revendication 6, carac-

térisé en ce que les moyens de comptage comprennent un compteur programmable comptant jusqu'à une valeur variable

programmée de Np.