FR2462027A1 - Dispositif semi-conducteur comportant une couche tampon isolante - Google Patents
Dispositif semi-conducteur comportant une couche tampon isolante Download PDFInfo
- Publication number
- FR2462027A1 FR2462027A1 FR7918820A FR7918820A FR2462027A1 FR 2462027 A1 FR2462027 A1 FR 2462027A1 FR 7918820 A FR7918820 A FR 7918820A FR 7918820 A FR7918820 A FR 7918820A FR 2462027 A1 FR2462027 A1 FR 2462027A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- semiconductor device
- buffer layer
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 title claims abstract description 37
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 25
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 title claims description 22
- 239000000463 material Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 229910052742 iron Inorganic materials 0.000 claims abstract description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical group [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 1
- 230000004888 barrier function Effects 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 6
- 229910052804 chromium Inorganic materials 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 7
- 230000005669 field effect Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 125000002524 organometallic group Chemical group 0.000 description 3
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 3
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
L'INVENTION CONCERNE UN DISPOSITIF SEMI-CONDUCTEUR, COMPRENANT UNE SUCCESSION DE COUCHES SEMI-CONDUCTRICES 2, DEPOSEES SUR UN SUBSTRAT 1, REMARQUABLE EN CE QU'IL COMPREND EGALEMENT UNE COUCHE TAMPON ISOLANTE 6, SITUEE ENTRE LEDIT SUBSTRAT ET LES COUCHES SEMI-CONDUCTRICES. PLUS PARTICULIEREMENT, LE MATERIAU SEMI-CONDUCTEUR AUQUEL IL EST FAIT REFERENCE, EST DE L'ARSENIURE DE GALLIUM, ET LA COUCHE TAMPON ISOLANTE EST ALORS REALISEE EN GA AL AS, AVEC X COMPRIS ENTRE 0 X 0.40. PREFERENTIELLEMENT, LE PROCEDE DE DEPOT UTILISE POUR L'OBTENTION DE CE DISPOSITIF EST LE PROCEDE AUX ORGANO-METALLIQUES.
Description
L'invention concerne un dispositif semiconducteur, comprenant une succession de couches semiconductrices déposées sur un substrat. L'invention a trait à l'industrie électronique, et s'attache plus particulièrement à perfectionner la structure des dispositifs semiconducteurs existants, plus spécifiquement des transistors à effet de champ, en arseniure de gallium.
Ces dispositifs semiconducteurs selon l'art antérieur, comprennent très généralement un substrat semi-isolant, sur lequel est élaborée une succession de couches semiconductrices, de types de conductivité variables, dans un ordre d'empilement tel, qu'il permet d'obtenir des transistors à jonction, à bar rière métallique avec ou sans hétérojonction ... selon l'ordre et la nature des couches. Ces dispositifs sont très avantageux dans leurs domaines respectifs. Ils présentent néanmoins plusieurs inconvénients. En effet, l'élaboration des couches semiconductrices directement sur le substrat, sans aucune précaution, entraîne la propagation des dislocations et autres défauts du substrat vers les couches actives du dispositif semiconducteur, ainsi que la formation de défauts d'interface.De plus, la présence même du substrat est limitative, car lors du fonctionnement de ces dispositifs, on observe des courants électroniques parasites qui s'établissent à travers le substrat.
L'invention a pour but d'éviter ces inconvénients en proposant une nouvelle structure valable pour pratiquement tous les types de transistors à effet de champ.
Les dispositifs semiconducteurs, conformes à l'invention, sont remarquables en ce qu'ils comprennent également une couche tampon isolante, située entre le substrat et les couches semiconductrices.
Cette couche tampon isolante joue un rôle à la fois au niveau de la croissance du dispositif semiconducteur, car elle bloque les défauts du substrat et à la fois au niveau du fonctionnement du dispositif, car elle autorise un meilleur confinement des électrons dans la (ou les) couche(s) active(s) du dispositif en question.
Plus particulièrement le matériau semiconducteur auquel on fera référence, sera de l'arseniure de gallium, éventuellement dopé ou substitué, sans que cela puisse toutefois apporter une quelconque limitation à l'esprit de l'invention. Dans ce cas, la couche tampon peut être constituée, soit par le matériau Ga x Ai As, formule dans laquelle x est un nombre compris
x dans l'intervalle 0 4 x < 0.40, soit par le matériau Ga As convenablement dopé par exemple par des atomes de fer ou de chrome et de résistivité suffisamment grande.
x dans l'intervalle 0 4 x < 0.40, soit par le matériau Ga As convenablement dopé par exemple par des atomes de fer ou de chrome et de résistivité suffisamment grande.
De plus, ces dispositifs sont généralement élaborés sur des substrats semi-isolants, en arseniure de gallium, obtenus par exemple par dopage par des atomes de chrome, mais il peut également s'agir d'un substrat en arseniure de gallium, de type + n , ou d'un substrat en alumine, de variété O &
La description qui va suivre en regard des dessins annexés, donnés à titre non limitatif, permettra de mieux comprendre comment l'invention peut être réalisée.
La description qui va suivre en regard des dessins annexés, donnés à titre non limitatif, permettra de mieux comprendre comment l'invention peut être réalisée.
La figure 1 représente, en coupe transversale, un dispositif semiconducteur connu.
La figure 2 représente, selon une même coupe, un même dispositif semiconducteur, conforme à l'invention.
La figure 3 représente un four à épitaxie pour la mise en oeuvre du procédé de dépôt aux organométalliques.
La figure 4 est un schéma de la courbe donnant les variations de la résistivité en fonction de la température de dépôt.
Les figures 5 à 7 représentent divers types de dispositifs semiconducteurs, réalisés conformément aux enseignements de la présente demande.
Sur la figure 1, qui représente un transistor à effet de champ, élaboré selon une méthode connue en soi, et qui montre un substrat 1 de type semi-isolant, par exemple en arseniure de gallium, dopé au chrome, en une concentration voisine de 1016 atomes/cm3, on élabore par une croissance épitaxiale une couche active semiconductrice, de type n, avec une concentration en dopants de l'ordre de 1017 atomes/cm3. Son épaisseur est inférieure au micron, et sur la face libre de cette couche, on dépose alors, par exemple, selon un procédé d'autoalignement les électrodes métalliques 3, 4 et 5, respectivement source, grille et drain.
Les électrodes métalliques 3 et 5, sont de même nature, réalisées par exemple en or-germanium et forment ainsi un contact ohmique avec le semiconducteur. par contre, l'électrode 4, dite électrode de grille, forme avec le semiconducteur un contact de type Schottky, i.e un contact redresseur. Dans le cas d'un matériau semiconducteur, tel que le Ga As l'électrode de grille peut être réalisée par exemple avec un métal tel que de l'aluminium.
Ce type de dispositif, transistor à effet de champ à grille Schottky, dénommé en anglo-saxon MESFET (Métal semiconductor field-effect transistor) présente un intérêt certain, notamment comme amplificateur de puissance, vu son faible bruit, ou comme élément de base dans les circuits intégrés en Ga As. Cependant, il existe encore des imperfections qui proviennent sans doute des méthodes de croissance, tels que des pièges ou défauts qui poursuivent ceux présents dans le substrat, ou même du fonctionnement propre du dispositif, tel que la conduction parasite à l'intérieur du substrat.
Les dispositifs conformes à l'invention, et décrits en référence à la figure 2, comportent une couche tampon isolante 6, entre le substrat et lesdites couches semiconductrices.
La présence de cette couche emporte de nombreux avantages, notamment en ce qu'elle permet un meilleur confinement des électrons dans la couche active, et également en ce qu'elle permet de stopper la propagation des imperfections (dislocations, défauts, pièges ...) à l'interface du substrat et des couches supérieures.
Pour qu'une telle couche joue de manière satisfaisante son rôle, il faut d'une part qu'elle présente une certaine épaisseur, comprise sensiblement entre 1 et 10 microns, et d'autre part qu'elle présente une résistivité importante.
Dans une première variante de réalisation, cette couche tampon 6 est constituée par le matériau Gal x Alx As, formule dans laquelle x représente un nombre compris dans l'intervalle
O < x G= 0.40
Le procédé de dépôt qui convient le mieux, à la connaissance de la Demanderesse, pour la réalisation de cette couche -est un procédé connu en soi, sous le nom de méthode aux organométalliques. I1 consiste à faire réagir, en phase vapeur, du trimethylgallium (TMG), du trimethylaluminium (TMA) et de l'arsine (ou tout autre composé organique plus complexe ...), ces vapeurs étant conduites dans un réacteur 10 tel que schématisé à la figure 3, par un gaz vecteur typiquement de l'hydrogène de haute pureté.
O < x G= 0.40
Le procédé de dépôt qui convient le mieux, à la connaissance de la Demanderesse, pour la réalisation de cette couche -est un procédé connu en soi, sous le nom de méthode aux organométalliques. I1 consiste à faire réagir, en phase vapeur, du trimethylgallium (TMG), du trimethylaluminium (TMA) et de l'arsine (ou tout autre composé organique plus complexe ...), ces vapeurs étant conduites dans un réacteur 10 tel que schématisé à la figure 3, par un gaz vecteur typiquement de l'hydrogène de haute pureté.
Selon cette figure 3, les vapeurs réactives 11 sont entrainées vers un substrat 12, par exemple un substrat de Ga As semi-isolant, coupé selon un plan (001) désorienté de 30, ce substrat étant déposé sur un suscepteur 13 en graphite, incliné par rapport au flux gazeux, de manière à favoriser l'homogénéité des couches ainsi déposées.
La
La fraction molaire de TMG s'étend de 10 -5 à10 alors que la fraction molaire de TMA est ajustée de manière à obtenir la valeur de x désirée, et le courant d'arsine est tel que le rapport arsenic/métal soit compris sensiblement entre 10 et 100.
La fraction molaire de TMG s'étend de 10 -5 à10 alors que la fraction molaire de TMA est ajustée de manière à obtenir la valeur de x désirée, et le courant d'arsine est tel que le rapport arsenic/métal soit compris sensiblement entre 10 et 100.
Les propriétés de la couche déposée dépendent principalement de la composition de la phase vapeur, et de la température de dépôt. Ainsi, selon un exemple de réalisation, pour x > 0,15, la couche tampon peut présenter une résistivité aussi grande que# e eJ106 Q .cm,#î#6fl.cm, pour des températures de dépôt inférieures à S,'j7000C.
La figure 4 schématise la résistivité d'une telle couche en fonction de la température de dépôt.
Dans une seconde variante de réalisation, cette couche tampon 6 est constituée par le matériau Ga As, convenablement dopé par exemple par des atomes de fer ou de chrome, de façon à présenter une haute résistivité.
Une telle couche peut être déposée, par exemple en phase vapeur, par la méthode classique Ga/As Cl dans laquelle on introduit les vapeurs dopantes de fer ou de chrome. La concentration de dopants dans la couche ainsi élaborée est proportionnelle à la pression partielle de vapeur dopante (par exemple
Fe Cl2 pour le fer). De cette manière, des couches présentant une résistivité aussi haute que 104 a .cm peuvent être élaborées.
Fe Cl2 pour le fer). De cette manière, des couches présentant une résistivité aussi haute que 104 a .cm peuvent être élaborées.
Les substrats qui conviennent pour la réalisation de l'invention, peuvent être, d'une manière égale un substrat en arseniure de gallium semi-isolant, obtenu par exemple par dopage par des atomes de chrome, ou un substrat en arseniure de gallium, de type de conductivité n , ou un substrat en alumine, Al203, de variété Oc,.
Les exemples de réalisation qui vont suivre, donnés en référence aux figures 5 à 7 permettront de mieux illustrer la présente description. Ces exemples ont montré dans chaque cas une amélioration des performances des dispositifs.
Exemple I - Réalisation d'un JFET (fig. 5).
Un transistor à effet de champ, à jonction (en anglosaxon junction field-effect transistor, dit JFET), conforme à l'invention, fut réalisé à partir d'un substrat 1 semiconducteur en Ga As de type de conductivité n+, sur lequel fut élaborée une couche isolante 6, de Gag185 Ale 15 As, d'une épaisseur d'environ 2 microns, puis une couche 2 semiconductrice de Ga As, de type de conductivité n (1017 atomes/cm3), d'une épaisseur d'environ 0,2 micron, et enfin une couche de Ga As, de type de conductivité p, (5. 101 atomes/cm3) d'une épaisseur d'environ 1 micron.
Exemple Il - Réalisation d'un JFET à double hétéro
jonction (fig. 6)
Un autre transistor, conforme à l'invention,fut réalisé cette fois ci à partir d'un substrat 1, en alumine de variété 4 , d'une épaisseur de 0,5 mm, sur lequel fut élaborée une couche isolante 6, de Ga0,85 Alo,15 As, d'une épaisseur d'environ 5 microns, puis une couche 2 semiconductrice de
Ga0,97 In0,03 As, de type de conductivité n (1017 atomes/cm3), la présence d'indium permettant un meilleur accord des mailles cristallines, puis une couche 7 de Ga0,80 Al0120 As, de type de conductivité p (5. 10 atomes/cm3) d'une épaisseur d'environ 1 micron, et enfin, une couche très fine 8 de Ga As, de type de conductivité p ,de manière à assurer une meilleure prise de contact.
jonction (fig. 6)
Un autre transistor, conforme à l'invention,fut réalisé cette fois ci à partir d'un substrat 1, en alumine de variété 4 , d'une épaisseur de 0,5 mm, sur lequel fut élaborée une couche isolante 6, de Ga0,85 Alo,15 As, d'une épaisseur d'environ 5 microns, puis une couche 2 semiconductrice de
Ga0,97 In0,03 As, de type de conductivité n (1017 atomes/cm3), la présence d'indium permettant un meilleur accord des mailles cristallines, puis une couche 7 de Ga0,80 Al0120 As, de type de conductivité p (5. 10 atomes/cm3) d'une épaisseur d'environ 1 micron, et enfin, une couche très fine 8 de Ga As, de type de conductivité p ,de manière à assurer une meilleure prise de contact.
Exemple III - Réalisation d'un MESFET (fig. 7).
Un autre transistor, conforme à l'invention, fut réa- lisé à partir d'un substrat 1, en Ga As, semi-isolant par dopage au chrome, d'une épaisseur de 350 microns, sur lequel fut éla borée une couche isolante 6 de Ga 85 Alto 15 As, d'une épaisseur d'environ 1 micron, puis une couche 2 semiconductrice de Ga As, de type de conductivité n (1017 atomes/cm3), d'épaisseur environ 0,2 micron, puis sur cette couche, et par utilisation du même procédé, à savoir la méthode aux organo-métalliques, sans sortir l'échantillon du bâti de croissance, on déposa la couche 4 d'aluminium pour constituer l'électrode de grille.
Cette possibilité de croissance sans interruption, donc sans pollution des couches, permet d'obtenir de bien meilleures performances des transistors.
il est bien évident pour l'homme de l'art que toute modification non essentielle apportée à la présente invention est comprise dans le cadre de celle-ci, tel que défini par les revendications ci-après annexées.
Claims (10)
1. Dispositif semiconducteur, comprenant une succession de couches semiconductrices déposées sur un substrat, caractérisé en ce qu'il comprend également une couche tampon isolante, située entre le substrat et les couches semiconductrices.
2. Dispositif semiconducteur, selon la revendication 1, caractérisé en ce que le matériau semiconducteur est de l'arseniure de gallium, éventuellement dopé ou substitué.
3. Dispositif semiconducteur, selon la revendication 2, caractérisé en ce que ladite couche tampon est constituée par le matériau Ga I-x Alx As, formule dans laquelle x est un nombre compris dans l'intervalle O 4 x < 0,40.
4. Dispositif semiconducteur, selon la revendication 2, caractérisé en ce que ladite couche tampon est constituée par le matériau Ga As, convenablement dopé, par exemple par des atomes de fer ou de chrome, et de résistivité suffisamment grande.
5. Dispositif semiconducteur, selon l'une des revendications 1 à 4, caractérisé en ce que le substrat est de l'ar- seniure de gallium semi-isolant, obtenu par exemple par dopage par des atomes de chrome.
6. Dispositif semiconducteur, selon l'une des revendications 1 à 4, caractérisé en ce que le substrat est de l'arseniure de gallium, de type de conductivité n+.
7. Dispositif semiconducteur, selon l'une des revendications 1 à 4, caractérisé en ce que le substrat est de l'alumine 4 (AI2 03)
8. Dispositif semiconducteur, selon l'une des revendications 1 à 7, caractérisé en ce que l'une des couches déposées sur le substrat, est constituée d'arseniure de gallium, de type de conductivité n, éventuellement substitué par de l'indium dans des proportions comprises entre 0 < (In) < 0,1.
9. Dispositif semiconducteur, selon la revendication 8, caractérisé en ce que la couche immédiatement adjacente à ladite couche active est une couche de type de conductivité p, réalisée à partir d'un matériau semiconducteur en arseniure de gallium, le gallium étant éventuellement substitué par de l'aluminium.
10. Dispositif semiconducteur, selon la revendication 8, caractérisé en ce que la couche immédiatement adjacente à ladite couche active est une barrière de métal, préférentiellement une couche d'aluminium.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7918820A FR2462027A1 (fr) | 1979-07-20 | 1979-07-20 | Dispositif semi-conducteur comportant une couche tampon isolante |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7918820A FR2462027A1 (fr) | 1979-07-20 | 1979-07-20 | Dispositif semi-conducteur comportant une couche tampon isolante |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2462027A1 true FR2462027A1 (fr) | 1981-02-06 |
Family
ID=9228115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR7918820A Withdrawn FR2462027A1 (fr) | 1979-07-20 | 1979-07-20 | Dispositif semi-conducteur comportant une couche tampon isolante |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2462027A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0097772A2 (fr) * | 1982-06-30 | 1984-01-11 | International Business Machines Corporation | Structure comportant un substrat monocristallin portant une couche de matériau semi-conducteur pour un dispositif |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2346857A1 (fr) * | 1976-03-29 | 1977-10-28 | Varian Associates | Transistor a effet de champ rapide, utilisant des couches actives en composes ternaires ou quaternaires d'elements trivalents et pentavalents |
| FR2386903A1 (fr) * | 1977-04-08 | 1978-11-03 | Thomson Csf | Transistor a effet de champ sur support a grande bande interdite |
| DE2901129A1 (de) * | 1978-01-12 | 1979-07-19 | Plessey Co Ltd | Feldeffekttransistor |
-
1979
- 1979-07-20 FR FR7918820A patent/FR2462027A1/fr not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2346857A1 (fr) * | 1976-03-29 | 1977-10-28 | Varian Associates | Transistor a effet de champ rapide, utilisant des couches actives en composes ternaires ou quaternaires d'elements trivalents et pentavalents |
| FR2386903A1 (fr) * | 1977-04-08 | 1978-11-03 | Thomson Csf | Transistor a effet de champ sur support a grande bande interdite |
| DE2901129A1 (de) * | 1978-01-12 | 1979-07-19 | Plessey Co Ltd | Feldeffekttransistor |
Non-Patent Citations (1)
| Title |
|---|
| EXBK/78 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0097772A2 (fr) * | 1982-06-30 | 1984-01-11 | International Business Machines Corporation | Structure comportant un substrat monocristallin portant une couche de matériau semi-conducteur pour un dispositif |
| EP0097772A3 (en) * | 1982-06-30 | 1986-06-04 | International Business Machines Corporation | Structure comprising a monocrystalline substrate supporting a device layer of semiconductor material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070164313A1 (en) | Gallium nitride high electron mobility transistor structure | |
| US20080210927A1 (en) | Buffer architecture formed on a semiconductor wafer | |
| US9076812B2 (en) | HEMT structure with iron-doping-stop component and methods of forming | |
| FR2693593A1 (fr) | Dispositif à semiconducteur à effet de grille latérale réduit. | |
| Studtmann et al. | Pseudomorphic ZnSe/n‐GaAs doped‐channel field‐effect transistors by interrupted molecular beam epitaxy | |
| Tanikawa et al. | Control of impurity concentration in N‐polar () GaN grown by metalorganic vapor phase epitaxy | |
| US5448084A (en) | Field effect transistors on spinel substrates | |
| JP4429459B2 (ja) | 高抵抗ＧａＮ結晶層の製造方法 | |
| Fireman et al. | Growth of N-polar GaN by ammonia molecular beam epitaxy | |
| US5024967A (en) | Doping procedures for semiconductor devices | |
| Sakai et al. | Effect of various interlayers on epiwafer bowing in AlGaN/GaN high-electron-mobility transistor structures | |
| FR2462027A1 (fr) | Dispositif semi-conducteur comportant une couche tampon isolante | |
| US6429103B1 (en) | MOCVD-grown emode HIGFET buffer | |
| Hudait et al. | Comparative studies of Si-doped n-type MOVPE GaAs on Ge and GaAs substrates | |
| Tanabe et al. | Effects of surface morphology and C concentration in C‐doped GaN buffer on breakdown voltage of AlGaN/GaN HEMTs on free‐standing GaN substrate | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| Gao et al. | Comparison of AlGaN/GaN HEMTs grown and fabricated on sapphire substrate with AIN and GaN nucleation layers | |
| JPS6356960A (ja) | 高速半導体装置 | |
| US5281551A (en) | Method for delta-doping in GaAs epitaxial layer grown on silicon substrate by metalorganic chemical vapor deposition | |
| Miyamoto et al. | Improvement of electrical properties by insertion of AlGaN interlayer for N-polar AlGaN/AlN structures on sapphire substrates | |
| JP2000022135A (ja) | 電界効果トランジスタ | |
| JPH0289325A (ja) | 化合物半導体の構造体及びその形成方法 | |
| JP4770130B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ | |
| Baumann et al. | High temperature MOVPE growth of GaAs/AlGaAs device structures with tertiarybutylarsine | |
| Aidam et al. | Mbe of iii-nitride semiconductors for electronic devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CL | Concession to grant licences | ||
| ST | Notification of lapse |