FR2460567A1 - Dispositif pour la reduction de codes a base irrationnelle a la forme minimale - Google Patents
Dispositif pour la reduction de codes a base irrationnelle a la forme minimale Download PDFInfo
- Publication number
- FR2460567A1 FR2460567A1 FR7917216A FR7917216A FR2460567A1 FR 2460567 A1 FR2460567 A1 FR 2460567A1 FR 7917216 A FR7917216 A FR 7917216A FR 7917216 A FR7917216 A FR 7917216A FR 2460567 A1 FR2460567 A1 FR 2460567A1
- Authority
- FR
- France
- Prior art keywords
- input
- convolution
- functional cell
- output
- inputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/001—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits characterised by the elements used
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Error Detection And Correction (AREA)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB7918459A GB2050011B (en) | 1979-05-25 | 1979-05-25 | Devices for reducing irrational base codes to minimal form |
| FR7917216A FR2460567A1 (fr) | 1979-05-25 | 1979-07-03 | Dispositif pour la reduction de codes a base irrationnelle a la forme minimale |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB7918459A GB2050011B (en) | 1979-05-25 | 1979-05-25 | Devices for reducing irrational base codes to minimal form |
| FR7917216A FR2460567A1 (fr) | 1979-05-25 | 1979-07-03 | Dispositif pour la reduction de codes a base irrationnelle a la forme minimale |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2460567A1 true FR2460567A1 (fr) | 1981-01-23 |
| FR2460567B1 FR2460567B1 (enExample) | 1984-01-06 |
Family
ID=26221237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR7917216A Granted FR2460567A1 (fr) | 1979-05-25 | 1979-07-03 | Dispositif pour la reduction de codes a base irrationnelle a la forme minimale |
Country Status (2)
| Country | Link |
|---|---|
| FR (1) | FR2460567A1 (enExample) |
| GB (1) | GB2050011B (enExample) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2359460A1 (fr) * | 1976-07-19 | 1978-02-17 | Taganrogskij Radiotech Inst | Dispositif pour la reduction des codes p de fibonacci a la forme minimale |
-
1979
- 1979-05-25 GB GB7918459A patent/GB2050011B/en not_active Expired
- 1979-07-03 FR FR7917216A patent/FR2460567A1/fr active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2359460A1 (fr) * | 1976-07-19 | 1978-02-17 | Taganrogskij Radiotech Inst | Dispositif pour la reduction des codes p de fibonacci a la forme minimale |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2460567B1 (enExample) | 1984-01-06 |
| GB2050011A (en) | 1980-12-31 |
| GB2050011B (en) | 1984-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0198729B1 (fr) | Système de simulation d'un circuit électronique | |
| EP0151653B1 (fr) | Dispositif de sérialisation/désérialisation de configuration de bits de longueur variable | |
| BE897586A (fr) | Circuit parallele de controle de redondance cyclique | |
| FR2790887A1 (fr) | Circuit logique protege contre des perturbations transitoires | |
| EP0798863A1 (fr) | Convertisseur analogique/numérique à fréquence d'échantillonnage élevée | |
| FR2518332A1 (fr) | Circuit pour detecter la sequence de generation de signaux | |
| FR2720174A1 (fr) | Procédé pour tester le déroulement d'un programme d'instructions exécutées par un circuit intégré spécialisé, et circuit intégré spécialisé s'y rapportant. | |
| FR2509890A1 (fr) | Appareil de lecture de donnees pour la transmission de donnees | |
| FR2510329A1 (fr) | Procede et dispositif numerique de correction d'erreur de phase lors de l'echantillonnage d'un signal sinusoidal par un signal d'horloge ainsi que l'application a la correction de signaux de television | |
| FR2507372A1 (fr) | Dispositif a memoire du type a ecriture-lecture sequentielle et selective a partir d'informations d'adresse | |
| EP0018242A1 (fr) | Procédé et dispositif de démodulation stochastique pour signaux modulés en sauts de phase, fonctionnant en temps partagé sur plusieurs canaux | |
| EP0092464B1 (fr) | Compteur avec sauvegarde non-volatile de son contenu | |
| FR3038188A1 (fr) | Systeme de verification de l’integrite d’une communication entre deux circuits | |
| FR2460567A1 (fr) | Dispositif pour la reduction de codes a base irrationnelle a la forme minimale | |
| FR2623668A1 (fr) | Convertisseur analogique-numerique rapide a structure parallele | |
| FR2634918A1 (fr) | Dispositif de detection d'erreur et de memorisation d'informations d'erreur et procede de mise en evidence | |
| FR2604577A1 (fr) | Circuit generateur de code a bruit pseudo-aleatoire | |
| EP0168330A1 (fr) | Dispositif de cadrage automatique d'horloge locale par rapport à un signal de données et circuit d'échantillonnage en comportant application | |
| FR2628272A1 (fr) | Circuit de conversion numerique-analogique et procede associe | |
| FR2548382A1 (fr) | Dispositif de test de circuit numerique | |
| EP1306835A1 (fr) | Procédé et circuit de mesure numérique de la phase d'un signal sinusoidal | |
| EP0169089A1 (fr) | Dispositif élémentaire de traitement de données | |
| EP0449190B1 (fr) | Programmateur produisant des signaux de sortie binaires en réponse à un signal de rythme | |
| FR2821436A1 (fr) | Procede et systeme de test d'un circuit integre | |
| FR3137771A1 (fr) | Procédé et dispositif de qualification d'un générateur de nombre(s) aléatoire(s), et procédé de conception du générateur de nombre(s) aléatoire(s) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |