FI95981B - Synkronisering av SDH-signaler - Google Patents

Synkronisering av SDH-signaler Download PDF

Info

Publication number
FI95981B
FI95981B FI921824A FI921824A FI95981B FI 95981 B FI95981 B FI 95981B FI 921824 A FI921824 A FI 921824A FI 921824 A FI921824 A FI 921824A FI 95981 B FI95981 B FI 95981B
Authority
FI
Finland
Prior art keywords
cross
connection
frame
synchronization
switch
Prior art date
Application number
FI921824A
Other languages
English (en)
Finnish (fi)
Other versions
FI921824A0 (sv
FI95981C (sv
FI921824A (sv
Inventor
Hannu Alatalo
Juhani Nieminen
Eric Kline
Pekka Suvitaival
Original Assignee
Nokia Telecommunications Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Telecommunications Oy filed Critical Nokia Telecommunications Oy
Priority to FI921824A priority Critical patent/FI95981C/sv
Publication of FI921824A0 publication Critical patent/FI921824A0/sv
Priority to AU39555/93A priority patent/AU3955593A/en
Priority to EP93908980A priority patent/EP0637414B1/en
Priority to PCT/FI1993/000173 priority patent/WO1993022856A1/en
Priority to DK93908980T priority patent/DK0637414T3/da
Priority to DE69328968T priority patent/DE69328968T2/de
Publication of FI921824A publication Critical patent/FI921824A/sv
Application granted granted Critical
Publication of FI95981B publication Critical patent/FI95981B/sv
Publication of FI95981C publication Critical patent/FI95981C/sv

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Claims (10)

1. Förfarande för synkronisering av SDH-signaler i en SDH-nod, som innehäller en korskoppling, varvid de inkommande signalflödena (AU4#1...#16) innehällande en logisk multiram-konstruktion (AU-4) ansluts tili korskopplingen via anslut-15 ningsmodulerna (AU/TU), kännetecknat av att korskopplingens anslutningsmoduler (AU/TU) synkroniseras logiskt med hjälp av en multiram-referenstakt (DXC Sync), pä basen av vilken de logiska kopplingarna görs, i anslutningsmodulerna (AU/TU) kalkyleras för ingängssignalerna (AU-4) sädana pointer-vär-20 den, att tidskopplarna (T) pä korskopplingens ingängssida kan koppia de signaler som gär tili rumskopplaren (S) syn-kroniserade tili samma fas som multiram-referenstakten (DXC Sync). 25
2. Förfarande enligt patentkrav 1, kännetecknat av att : styrlogiken avger nämnda synkroniseringspuls (DXC Sync) i början av den första ramen i multiramkonstruktionen.
3. Förfarande enligt patentkrav 1 eller 2, kännetecknat av 30 att anslutningsmodulerna (AU/TU) synkroniseras via nämnda synkroniseringsbus (DXS Sync) med en referenstakt frän refe-renskällan (AU/TU-'master').
4. Förfarande enligt nägot av föregäende patentkrav, kän-35 netecknat av att i respektive ingäng av rumskopplaren anord- nas en buffert, varvid man genom att reglera dess längd kom-penserar inverkan av fördröjningsdifferenserna mellan tids-kopplaren och rumskopplaren. 95981
5. Förfarande enligt patentkrav 4, kännetecknat av att bufferten i respektive ingäng av rumskopplingen har en längd pä 4 klockperioder. 5
6. Förfarande enligt patentkrav 4 eller 5, kännetecknat av att man övervakar fyllnadsgraden av rumskopplarens buffer-tar, och att dä fyllnadsgraden av en buffert i nägon ingäng överskrider en förutbestämd gräns, styr strylogiken synkro-niseringskalkylen av anslutningsmodulen motsvarande denna 10 med illustrerande order nämnda ingäng i en sädan riktning, att fyllnadsgraden i bufferten sjunker under nämnda gräns.
7. Förfarande enligt ndgot av föregäende patentkrav, kännetecknat av att för felfritt byte av korskopplingsmatrisen 15. delar styrlogiken som förberedelse för byte av kopplings- matrisen nya kopplingsmatriser tili koppiingsorganen (T, S) och sänder via synkroniseringsbussen (DXC Sync) en förbere-dande synkroniseringspuls (DXC Sync 'special') dä den nya koppiingsmatrisen är färdigt räknad, och att 20 - utlöst av denna synkroniseringspuls ('special') ansluter anslutningsmodulerna (AU/TU) koppiingsmatrisens bytesorder (CM) pä en förutbestämd punkt i signalflödet (AU4) frän anslutningsmodulen (AU/TU), varvid - bytesordern (CM) framskrider jämte signalen (AU-4) genom 25 tids- (T) och rumskopplarna (S), i vilka bytesordern (CM) : varje gäng fdr koppiingsmatrisen att bytas synkroniskt med signalens (AU-4) ramkonstruktion.
8. Förfarande enligt patentkrav 7, kännetecknat av att 30 styrlogiken avger nämnda synkroniseringspuls ('special') i början av den tredje ramen av en multiram omfattande fyra ramar.
9. Korskopplingsarkitektur för synkronisering av SDH-sig-35 naler i en SDH-nod, omfattande anordnade efter varandra tidskopplare, rumskopplare och tidskopplare, varvid de in-kommande signalflödena (AU4#1...#16) innehällande den logisti ka multiramkonstruktionen (AU-4) anordnats att anslutas i 95981 korskoppling via anslutningsmodulerna (AU/TU), kannetecknad av att korskopplingens anslutningsmoduler (AU/TU) anordnats att synkroniseras logiskt med hjilp av multiramreferenstak-ten (DXC Sync), pä basen av vilka de logiska koppiingarna 5 utförs, att anslutningsmodulerna (AU/TU) anordnats att räkna sidana pointer-värden för ingängssignalerna (AU-4) att tids-kopplarna (T) pi korskopplingens ingdngssida kan koppia sig-nalerna till tidskopplaren (S) synkroniserade till samma fas som multiram-referenstakten (DXC Sync). 10
10. Korskopplingsarkitektur enligt patentkrav 9, kannetecknad av att korskopplaren omfattar en styrlogik som styr tid-och rumskopplarna via forbindelsebussen, varvid styrlogiken väljer referenskällan (AU/TU-'master') för att inleda synk-15 roniseringsfunktionen.
FI921824A 1992-04-23 1992-04-23 Synkronisering av SDH-signaler FI95981C (sv)

Priority Applications (6)

Application Number Priority Date Filing Date Title
FI921824A FI95981C (sv) 1992-04-23 1992-04-23 Synkronisering av SDH-signaler
AU39555/93A AU3955593A (en) 1992-04-23 1993-04-23 Synchronization of SDH signals
EP93908980A EP0637414B1 (en) 1992-04-23 1993-04-23 Synchronization of sdh signals
PCT/FI1993/000173 WO1993022856A1 (en) 1992-04-23 1993-04-23 Synchronization of sdh signals
DK93908980T DK0637414T3 (da) 1992-04-23 1993-04-23 Synkronisering af SDH-signaler
DE69328968T DE69328968T2 (de) 1992-04-23 1993-04-23 Synchronisierung von sdh signalen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI921824A FI95981C (sv) 1992-04-23 1992-04-23 Synkronisering av SDH-signaler
FI921824 1992-04-23

Publications (4)

Publication Number Publication Date
FI921824A0 FI921824A0 (sv) 1992-04-23
FI921824A FI921824A (sv) 1993-10-24
FI95981B true FI95981B (sv) 1995-12-29
FI95981C FI95981C (sv) 1996-04-10

Family

ID=8535172

Family Applications (1)

Application Number Title Priority Date Filing Date
FI921824A FI95981C (sv) 1992-04-23 1992-04-23 Synkronisering av SDH-signaler

Country Status (6)

Country Link
EP (1) EP0637414B1 (sv)
AU (1) AU3955593A (sv)
DE (1) DE69328968T2 (sv)
DK (1) DK0637414T3 (sv)
FI (1) FI95981C (sv)
WO (1) WO1993022856A1 (sv)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728492B1 (en) * 2000-12-01 2004-04-27 Alcatel 40 Gbit/s SONET framer with multiple clock-crossing capability
CN100455034C (zh) * 2002-02-09 2009-01-21 中兴通讯股份有限公司 基于光同步数字传送体系分插复用设备的交叉级联系统
CN1905426B (zh) * 2005-07-28 2010-07-14 中兴通讯股份有限公司 一种sdh系统光板下支路时隙时分优化配置方法
CN101179351B (zh) * 2006-11-07 2012-05-09 中兴通讯股份有限公司 同步数字体系设备空时分交叉时隙资源的动态分配方法
CN101026426B (zh) * 2007-01-16 2011-07-13 烽火通信科技股份有限公司 一种支路接口装置以及保护槽位灵活配置的方法
CN101141213B (zh) * 2007-02-12 2011-05-25 中兴通讯股份有限公司 多时分模块的时隙优化配置方法
CN101924959B (zh) * 2009-06-11 2013-06-12 中兴通讯股份有限公司 一种光同步数字体系网络中的业务调整方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4012762A1 (de) * 1990-04-21 1991-10-24 Standard Elektrik Lorenz Ag Verfahren zur synchronisation eines nach einer digitalen synchronen hierarchie rahmenstrukturierten systemes
GB9012436D0 (en) * 1990-06-04 1990-07-25 Plessey Telecomm Sdh rejustification
JP2723699B2 (ja) * 1991-07-31 1998-03-09 日本電気株式会社 Ｔｕ−３ポインター付替処理方式

Also Published As

Publication number Publication date
EP0637414A1 (en) 1995-02-08
FI921824A0 (sv) 1992-04-23
WO1993022856A1 (en) 1993-11-11
DE69328968D1 (de) 2000-08-10
FI95981C (sv) 1996-04-10
DK0637414T3 (da) 2000-10-16
EP0637414B1 (en) 2000-07-05
AU3955593A (en) 1993-11-29
FI921824A (sv) 1993-10-24
DE69328968T2 (de) 2000-12-07

Similar Documents

Publication Publication Date Title
CA2490792C (en) Transparent flexible concatenation
US5675580A (en) Processor device for terminating and creating synchronous transport signals
EP0857401B1 (en) Broadband digital cross-connect system
US5886996A (en) Synchronous digital communication system with a hierarchical synchronization network
JPH07212385A (ja) 通信システム
EP0638216B1 (en) Cross-connection architecture for sdh-signals comprising time- and space division switch groups
WO1993013615A1 (en) Cross-connection of communication network
EP0505062B1 (en) Multiplex data ring transmission
FI95981B (sv) Synkronisering av SDH-signaler
US7023848B2 (en) Rearrangement of data streams
EP0796548B1 (en) Non-blocking switching network
US20010053146A1 (en) Processor device for terminating and creating synchronous transport signals
US6940850B2 (en) Add/drop cross connection apparatus for synchronous digital hierarchy
EP0638223B1 (en) A method and a cross-connection architecture for error-free change-over of a cross-connection matrix
WO2003081818A1 (en) Simplified bandwidth handling for sdh/sonet access rings
EP1585242B1 (en) Method and device for distributing clock and synchronization in a telecommunication network element
EP1605617B1 (en) Network element with improved lower order switching device arrangement and method for cross-connecting signals in a network element
CA2271813A1 (en) Integrated telecommunications line system and cross-connect
JPH088872A (ja) 無線通信方式

Legal Events

Date Code Title Description
HC Name/ company changed in application

Owner name: NOKIA TELECOMMUNICATIONS OY

BB Publication of examined application