FI93999C - Piirikortille asennetun mikroprosessorin ohjelmamuistin ohjelmoiminen - Google Patents
Piirikortille asennetun mikroprosessorin ohjelmamuistin ohjelmoiminen Download PDFInfo
- Publication number
- FI93999C FI93999C FI922707A FI922707A FI93999C FI 93999 C FI93999 C FI 93999C FI 922707 A FI922707 A FI 922707A FI 922707 A FI922707 A FI 922707A FI 93999 C FI93999 C FI 93999C
- Authority
- FI
- Finland
- Prior art keywords
- programming
- bscan
- data
- jtag
- address
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
5 93999
Piirikortille asennetun mikroprosessorin ohjelmamuistin ohjelmoiminen - Programmering av en kortmonterad mikroproces-sors programminne
Keksinnön kohteena on menetelmä piirikortille asennetun mikroprosessorin ohjelmamuistin ohjelmoimiseksi. Keksinnön mukaisessa menetelmässä käytetään BSCAN/JTAG-standardin mukaista liitäntää (IEEE 1149.1) ohjelmointiyksikön ja ohjel-10 mamuistin välillä.
Ennen kuin muistipiirit asennetaan piirikortille, on ne yleensä esiohjelmoitava sovelluksen mukaista käyttöä varten. Esiohjelmointivaiheessa muistipiirien käsitteleminen aiheut-15 taa usein nastojen välisiä oikosulkuja. Mikropiirien nastat saattavat myös taipua hieman käsiteltäessä ja tällöin asennusvaiheessa saattaa esiintyä kohdistusongelmia.
Jos mikroprosessorin ohjelmaa halutaan vaihtaa, on tällöin 20 myös muistipiiri irrotettava piirikortilta ja vaihdettava.
BSCAN/JTAG-liitäntä on standardoitu, ja sitä voidaan käyttää kaikissa digitaalisissa mikropiireissä. BSCAN/JTAG-testaus-laitteistolla parannetaan mikropiirikorttien testattavuutta. 25 Piirikortilla BSCAN/JTAG-logiikkaa sisältävät piirit voidaan kytkeä toisiinsa usealla eri tavalla, kuitenkin standardin mukaisesti. IEEE 1149.1 -standardi määrittelee joitakin pakollisia testikomentoja, jotka on voitava toteuttaa BSCAN/ JTAG-liitännän avulla. Näiden komentojen lisäksi käyttäjä 30 voi määritellä erityiskomentoja omia tarkoituksiaan varten.
·' Esillä olevan keksinnön tarkoituksena on aikaansaada sellai nen menetelmä, jonka avulla piirikortille asennetun mikroprosessorin ohjelmamuisti voitaisiin ohjelmoida BSCAN/JTAG-35 liitynnän avulla ja jonka avulla edellä esitetyt ongelmat voitaisiin ratkaista. Tämän saavuttamiseksi on keksinnölle tunnusomaista se, että ohjelmamuistin osoite- ja dataväylään on kytketty mikropiiri, joka sisältää BSCAN/JTAG-testauslo- 93999 2 giikan siten, että mikroprosessorin ohjelmamuistin ohjelmointi toteutetaan käyttäjän määrittelemällä komennolla, jolloin muistiin kytketyn mikropiirin BSCAN/JTAG-logiikka ottaa yhteyden ohjelmamuistin osoite- ja dataväylään.
5
Keksintöä selostetaan seuraavassa yksityiskohtaisesti viitaten oheisiin kuviin, joista: kuva 1 esittää keksinnön mukaisen ratkaisun lohkokaaviota, kuva 2 esittää keksinnön mukaisen ohjelmamuistin ohjelmoimi-10 sen esimerkkitapauksen vuokaaviota.
Keksinnön mukaista ratkaisua kuvataan seuraavassa viitaten kuviin 1-2, jotka esittävät keksinnön mukaisen ratkaisun toteutusta.
15
Keksinnön mukaisessa menetelmässä käytetään BSCAN/JTAG-standardin mukaista liitäntää (IEEE 1149.1) ohjelmointiyksi-kön ja ohjelmamuistin välillä. Yhteys ohjelmamuistin osoite-ja dataväylään saadaan mikropiirin avulla, joka on kytketty 20 osoite- ja dataväylään. Tällaisen mikropiirin tulee sisältää BSCAN/JTAG-testauslogiikka, jolloin yhteys ohjelmamuistiin saadaan väylään kytketyn mikropiirin BSCAN/JTAG ohjaus- ja datatulojen kautta. Tämä mikropiiri voi olla mikroprosessori tai mikä tahansa väylään kytketty mikropiiri, jossa on to-25 teutettu BSCAN/JTAG-logiikka. Ohjelmointiyksikön ja ohjelma-muistin väliset ohjaussignaalit voidaan kytkeä suoraan tai käyttämällä BSCAN/JTAG-liitäntää. Ohjelmoinnin tarvitsema käyttöjännite voidaan syöttää ohjelmointiyksiköltä tai piirikortilta .
30
Mikroprosessorin ohjelmamuistin ohjelmointi toteutetaan käyttäjän määrittelemällä komennolla, jolloin muistiin kytketyn mikropiirin tai kytkettyjen mikropiirien BSCAN/JTAG-logiikka ottaa yhteyden ohjelmamuistin osoite- ja dataväy-35 lään. Tämän lisäksi myös ohjaussignaalit voidaan toteuttaa BSCAN/JTAG-liitännän avulla. Ohjaussignaalit voidaan myös syöttää suoraan ohjelmamuistiin.
3 93999 Käyttäjän määrittelemien ohjelmointikomentojen avulla voidaan BSCAN-datarekisterissä erottaa ohjelmointiin tarvittavat bitit. Näin ollen BSCAN/JTAG-liitännän kautta osoite- ja dataväylä sekä ohjelmointiin tarvittavat ohjaussignaalit 5 voidaan syöttää redusoiduksi BSCAN-datarekisteriksi järjestettynä. Tällä tavoin saadaan lyhennettyä ohjelmointiin käytettävää aikaa, koska ainoastaan tarpeelliset BSCAN-datare-kisterin bitit skannataan.
10 Ohjelmointidata syötetään mikropiiriin BSCAN/JTAG-datatulon kautta ja ohjelman varmistusdata luetaan BSCAN/JTAG-dataläh-döstä. BSCAN/JTAG-liitäntä asetetaan ensin ohjelmointitilaan skannaamalla sisään käyttäjän määrittelemä ohjelmointikomento, joka asettaa dataa ohjelmamuistiin syöttävän mikropiirin 15 tai mikropiirit erikoistilaan. Tämä tila järjestää BSCAN- datarekisterin edellä esitetyllä tavalla. Ohjelmointitilasta poistutaan palauttamalla mikropiiri alkutilaan tai käyttämällä Reset-komentoa.
20 Ohjelmointi voidaan joissakin tapauksissa toteuttaa ilman erityistä käyttäjän määrittelemää komentoa. Koska logiikka-mikropiirin sisällä olevat BSCAN-yksiköt on kytketty kaikkiin tuloihin ja lähtöihin, ohjelmointi voidaan toteuttaa käyttämällä standardin mukaisia komentoja. Tämä kuitenkin 25 aiheuttaa ohjelmointiyksikön suorituskyvyn alenemista. Pahin haitta on ohjelmointiin ja pyyhkimiseen käytetyn ajan kasvaminen. Kun käytetään standardin mukaisia komentoja, koko BSCAN-datarekisteri on käytössä ohjelmoinnin aikana.
30 Keksinnön mukaisen menetelmän avulla voidaan ohjelmoida minkä tahansa tyyppisiä ohjelmamuisteja, kunhan vain BSCAN/ JTAG-liitännän käyttämä mikropiiri pystyy täyttämään ohjelmoitavan laitteiston asettamat ohjelmointivaatimukset. Seu-raavassa selitetään Flash-tyyppisen EPROM-muistin ohjelmoin-35 tia, pyyhkimistä ja ohjelmoinnin varmistamista.
BSCAN-rekisteriyksiköt on kytketty vaihtorekistereiksi mikropiirin ympärille. Jokaiselle tulo- ja lähtönastalle on 4 93999 varattu oma rekisteriyksikkö. Myös tulostus- ja I/O-ohjaus-signaaleilla on omat rekisteriyksikkönsä. Nämä vaihtorekis-terin rekisteriyksiköt voivat olla järjestetyt valinnaiseen järjestykseen. Ohjelmointitoimintoja varten on kehitetty 5 BSCAN-ohjelmointikomento, joka kerran ladattuaan säilyy voi massa, kunnes koko mikropiiri palautetaan alkutilaan tai kunnes Test Logic Reset -komento käynnistetään.
BSCAN-ohjelmointikomennon avulla BSCAN-rekisteri jaetaan 10 osiin. Jakamalla BSCAN-rekisteriketju kahteen osaan nopeutetaan ohjelmointitoimintoja huomattavasti, sillä vaihtore-kisteriketjun tekijöiden määrää on vähennetty. BSCAN-rekis-terin osa, jota käytetään ohjelmointitilassa, voi olla esimerkiksi osoiteväylä, dataväylä ja muut signaalit. Ositus 15 voidaan toteuttaa siten, että ne BSCAN-rekisteriyksiköt, joita ei käytetä ohjelmointitilassa, eristetään alkuperäisestä BSCAN-rekisteriketjusta. Eristyksellä tarkoitetaan sitä, että kyseiset yksiköt poistetaan BSCAN-rekisteriket-justa ja niille menevien ohjaussignaalien kulku estetään.
20 Muistin ohjelmoinnissa mukana olevat BSCAN-rekisteriyksiköt muodostavat uuden järjestetyn BSCAN-rekisteriketjun, jossa TDI-tulo on kytketty ensimmäiseen yksikköön ja viimeinen yksikkö on kytketty TDO-lähtöön. Uusi BSCAN-ketju TDI-tuloi-neen ja TDO-lähtöineen voidaan nyt muotoilla paremmin uudel-25 leen ohjelmointitoimintoja varten.
Kuvassa 1 on esitetty keksinnön mukaisen ratkaisun lohkokaavio. BSCAN-järjestelmä käsittää ohjausyksikön 1, käskyrekis-terin 2, dekooderin 3, muistin ohjelmointiin tarvittavien 30 BSCAN-rekisterien lohkon 4, muiden BSCAN-rekisterien lohkon 5 sekä multiplekserit 6-8, flipflopin 9 ja ohituslohkon 10.
Ohjausyksikkönä 1 voidaan käyttää esimerkiksi 16-tilaista IEEE 1149.1 mukaista FSM-ohjausyksikköä. Käskyrekisteri 2 on 35 käyttäjän määrittelemä pitkien käskyjen rekisteri. Dekooderin 3 avulla voidaan muodostaa pakollisia tai valinnaisia käskyoperaatioita. Tietorekisteri käsittää muistin ohjelmointiin tarvittavat BSCAN-rekisterit 4 ja muut BSCAN-rekis- li 5 93999 terit 5. Ohitus 10 on yhden bitin mittainen ohitusrekisteri. Ohjausyksikkö 1 on kytketty käskyrekisteriin 2 ja multipleksereihin 6-8, jotka ohjaavat tiedon kulkua ulos järjestelmästä .
5
Keksinnön mukaisen ohjelmointimenetelmän etuna on se, että piirikortille voidaan asentaa herkkiä muistipiirejä ilman, että niitä tarvitsee esiohjelmoida. Näin vältytään esiohjel-mointivaiheessa muistipiirien käsittelemisestä aiheutuvilta 10 nastojen välisiltä oikosuluilta sekä myös asennusvaiheessa esiintyviltä kohdistusongelmilta.
Käytettäessä monikirjoittuvia muistipiirejä voidaan mikroprosessorin ohjelmaa vaihtaa vaivattomasti ilman muistipii-15 rien vaihtamista. BSCAN/JTAG-liitäntä on standardoitu, ja sitä voidaan käyttää kaikissa digitaalisissa mikropiireissä. Käyttämällä BSCAN/JTAG-testauslaitteistoa ohjelmoimiseen voidaan joskus myös välttyä erityisen ohjelmointilaitteiston kehittämiseltä.
20 Käskyrekisteri tukee pakollisia komentoja (EXTEST, SAMPLE/ PRELOAD ja Bypass) sekä käyttäjän määrittelemiä komentoja.
Ohjelmakomentojen lataus ei häiritse pakollisten komentojen käyttöä. Uusien komentojen lataus ei kuitenkaan vaikuta 25 BSCAN-ketjun eristettyyn osaan. Jos eristetyn osan ohjaussignaalien kulkua ei ole estetty, ohjelmointitilan uusien komentojen lataus vaikuttaa kyseisiin yksiköihin, mutta eristetyn osan tuloksia ei kuitenkaan voida skannata ulos TDO-lähdöstä.
30
Kuvassa 2 on esitetty keksinnön mukaisen ohjelmamuistin oh-jelmoimisen esimerkkitapauksen vuokaavio. Ohjelmoinnin aloituksen 11 jälkeen CHIP alustetaan 12 Flash-ohjelmointitilas-sa. Seuraavaksi ohjelmointikomento ja tavuosoite siirretään 35 BSCAN-ketjussa 13. Muistipiirin valinta ja muistiinkirjoit-tamisen aktivointi toteutetaan kolmessa erillisessä lohkossa 14, 16 ja 18. Välillä toteutetaan osoitteen ja tiedon siirto BSCAN-ketjuun 15 sekä tilarekisterin lukukomennon siirto 6 93999 BSCAN-ketjussa 17. Tämän jälkeen luettu komento skannataan 19, tilarekisteri luetaan ja kellotetaan 20. Seuraavaksi virhetarkistus 21 huomaa mahdolliset ohjelmointivirheet 22. Osoitteentarkistuslohkossa 23 jatketaan, jos osoite on kas-5 vanut yhdellä, muussa tapauksessa palataan lohkoon 14. Taulukon lukukomennon siirto BSCAN-ketjussa toteutetaan lohkossa 24, minkä jälkeen seuraa jälleen muistipiirin valinta ja muistiinkirjoittamisen aktivointi 25 ja ohjelman lopetus 26.
Claims (13)
1. Menetelmä piirikortille asennetun mikroprosessorin ohjelmamuistin ohjelmoimiseksi, jossa käytetään BSCAN/JTAG-standardin mukaista liitäntää (IEEE 1149.1) ohjelmointiyksi- 5 kön ja ohjelmamuistin välillä, tunnettu siitä, että ohjelma-muistin osoite- ja dataväylään on kytketty mikropiiri, joka sisältää BSCAN/JTAG-testauslogiikan siten, että mikroprosessorin ohjelmamuistin ohjelmointi toteutetaan käyttäjän määrittelemällä BSCAN/JTAG-komennolla, jolloin muistiin kytke-10 tyn mikropiirin BSCAN/JTAG-logiikka ottaa yhteyden ohjelma-muistin osoite- ja dataväylään.
2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että ohjelmamuistin osoite- ja dataväylään on kytket- 15 ty useita mikropiirejä.
3. Patenttivaatimuksen 2 mukainen menetelmä, tunnettu siitä, että ohjelmamuistin osoite- ja dataväylään on kytketty mikroprosessori. 20
4. Patenttivaatimuksen 1, 2 tai 3 mukainen menetelmä, tunnettu siitä, että ohjaussignaalit on toteutettu BSCAN/ JTAG-liitännän avulla.
5. Patenttivaatimuksen 1, 2 tai 3 mukainen menetelmä, tunnettu siitä, että ohjaussignaalit syötetään suoraan oh-jelmamuistiin.
6. Patenttivaatimuksen 4 tai 5 mukainen menetelmä, 30 tunnettu siitä, että ohjelmoinnin tarvitsema käyttöjännite syötetään ohjelmointiyksiköltä.
7. Patenttivaatimuksen 4 tai 5 mukainen menetelmä, tunnettu siitä, että ohjelmoinnin tarvitsema käyttöjännite 35 syötetään piirikortilta.
8. Patenttivaatimuksen 6 tai 7 mukainen menetelmä, tunnettu siitä, että ohjelmointidätä syötetään mikropiiriin 93999 BSCAN/JTAG-datatulon kautta ja ohjelman varmistusdata luetaan BSCAN/JTAG-datalähdöstä.
9. Patenttivaatimuksen 8 mukainen menetelmä, tunnettu 5 siitä, että BSCAN/JTAG-liitäntä asetetaan ensin ohjelmointi- tilaan skannaamalla sisään käyttäjän määrittelemiä ohjel-mointikomentoja, jotka asettavat dataa ohjelmamuistiin syöttävän mikropiirin tai mikropiirit erikoistilaan ja joiden avulla BSCAN-datarekisterissä erotetaan ohjelmointiin tar-10 vittavat bitit ja osoite- ja dataväylä sekä ohjelmointiin tarvittavat ohjaussignaalit syötetään BSCAN/JTAG-liitännän kautta redusoiduksi BSCAN-datarekisteriksi järjestettynä.
10. Patenttivaatimuksen 9 mukainen menetelmä, tunnettu 15 siitä, että ohjelmointitilasta poistutaan palauttamalla mikropiiri alkutilaan.
11. Patenttivaatimuksen 9 mukainen menetelmä, tunnettu siitä, että ohjelmointitilasta poistutaan Reset-komennon 20 avulla.
12. Patenttivaatimuksen 10 tai li mukainen menetelmä, tunnettu siitä, että ohjelmointi toteutetaan ilman käyttäjän määrittelemiä komentoja. 25 : 13. Jonkin edellä olevan patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että ohjelmointi käsittää ohjelmoinnin aloituksen (11), CHIPin alustuksen Flash-ohjelmointitilassa (12), 30. ohjelmointikomennon ja tavuosoitteen siirron BSCAN-ket- jussa (13), muistipiirin valinnan ja muistiinkirjoittamisen aktivoinnin (14, 16, 18 ja 25), osoitteen ja tiedon siirron BSCAN-ketjuun (15), 35. tilarekisterin lukukomennon siirron BSCAN-ketjussa (17), luetun komennon skannaamisen (19), tilarekisterin lukemisen ja kellotuksen (20), virhetarkistuksen (21), 93999 osoitteentarkistuslohkon (23), taulukon lukukomennon siirron BSCAN-ketjussa (24), ohjelman lopetuksen (26).
5 Patentkrav
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI922707A FI93999C (fi) | 1992-06-11 | 1992-06-11 | Piirikortille asennetun mikroprosessorin ohjelmamuistin ohjelmoiminen |
GB9311990A GB2267767B (en) | 1992-06-11 | 1993-06-10 | A microprocessor installed on a circuit card |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI922707 | 1992-06-11 | ||
FI922707A FI93999C (fi) | 1992-06-11 | 1992-06-11 | Piirikortille asennetun mikroprosessorin ohjelmamuistin ohjelmoiminen |
Publications (4)
Publication Number | Publication Date |
---|---|
FI922707A0 FI922707A0 (fi) | 1992-06-11 |
FI922707A FI922707A (fi) | 1993-12-12 |
FI93999B FI93999B (fi) | 1995-03-15 |
FI93999C true FI93999C (fi) | 1995-06-26 |
Family
ID=8535467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI922707A FI93999C (fi) | 1992-06-11 | 1992-06-11 | Piirikortille asennetun mikroprosessorin ohjelmamuistin ohjelmoiminen |
Country Status (2)
Country | Link |
---|---|
FI (1) | FI93999C (fi) |
GB (1) | GB2267767B (fi) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3333036B2 (ja) * | 1994-03-17 | 2002-10-07 | 富士通株式会社 | 試験装置、試験装置を備えたシステムおよび試験方法 |
US5869979A (en) * | 1996-04-05 | 1999-02-09 | Altera Corporation | Technique for preconditioning I/Os during reconfiguration |
GB2346473B (en) * | 1996-07-18 | 2000-12-27 | Altera Corp | Configuration memory |
US6097211A (en) * | 1996-07-18 | 2000-08-01 | Altera Corporation | Configuration memory integrated circuit |
DE102009058433A1 (de) * | 2009-12-16 | 2011-06-22 | Giesecke & Devrient GmbH, 81677 | Verfahren zum Programmieren eines elektronischen Geräts |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3410082A1 (de) * | 1984-03-20 | 1985-09-26 | Robert Bosch Gmbh, 7000 Stuttgart | Steuergeraet fuer kraftfahrzeuge |
JPS63182795A (ja) * | 1987-01-20 | 1988-07-28 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | ポータブル・カードとその製造方法 |
GB2204973A (en) * | 1987-05-19 | 1988-11-23 | Gen Electric Co Plc | Data processing system |
JPH04114289A (ja) * | 1990-09-04 | 1992-04-15 | Mitsubishi Electric Corp | マイクロコンピュータ集積回路装置のデータ書換え回路 |
US5355369A (en) * | 1991-04-26 | 1994-10-11 | At&T Bell Laboratories | High-speed integrated circuit testing with JTAG |
FI912875A (fi) * | 1991-06-14 | 1992-12-15 | Nokia Mobile Phones Ltd | Inskrivning av program i en radiotelefon |
-
1992
- 1992-06-11 FI FI922707A patent/FI93999C/fi not_active IP Right Cessation
-
1993
- 1993-06-10 GB GB9311990A patent/GB2267767B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FI93999B (fi) | 1995-03-15 |
FI922707A0 (fi) | 1992-06-11 |
GB2267767B (en) | 1996-10-02 |
GB9311990D0 (en) | 1993-07-28 |
FI922707A (fi) | 1993-12-12 |
GB2267767A (en) | 1993-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0511752B1 (en) | High-speed integrated circuit testing with JTAG | |
US7804724B2 (en) | Method and apparatus for boundary scan programming of memory devices | |
US5841867A (en) | On-chip programming verification system for PLDs | |
US5708773A (en) | JTAG interface system for communicating with compliant and non-compliant JTAG devices | |
US5706297A (en) | System for adapting maintenance operations to JTAG and non-JTAG modules | |
US5768289A (en) | Dynamically controlling the number of boundary-scan cells in a boundary-scan path | |
US8745456B2 (en) | Controlling user-added boundary scan register with TAP of IP core | |
US6324096B1 (en) | Interface circuit and method for writing data into a non-volatile memory, and scan register | |
US5819025A (en) | Method of testing interconnections between integrated circuits in a circuit | |
US7844867B1 (en) | Combined processor access and built in self test in hierarchical memory systems | |
JPH1183956A (ja) | 集積回路 | |
US6948096B2 (en) | Functional random instruction testing (FRIT) method for complex devices such as microprocessors | |
US5898701A (en) | Method and apparatus for testing a device | |
CA2311420A1 (en) | Method and system for programming fpgas on pc cards without additional hardware | |
US7447962B2 (en) | JTAG interface using existing I/O bus | |
FI93999C (fi) | Piirikortille asennetun mikroprosessorin ohjelmamuistin ohjelmoiminen | |
US20060017461A1 (en) | Methods and systems for providing hardware assisted programming of a programmable logic device in an embedded system | |
EP1411434A2 (en) | A software programmable verification tool having a single built-in self-test (bist) module for testing and debugging multiple memory modules in a device under test (dut) | |
CN113939880A (zh) | 具有并发输入的改进的jtag寄存器 | |
US7526691B1 (en) | System and method for using TAP controllers | |
JP5623035B2 (ja) | 集積回路の機能回路と通信するようにIEEE1149.1JointTestActionGroup標準を拡張するための装置、及びその方法 | |
EP1367598A1 (en) | Testing method and device for non volatile memories having a LPC (low pin count) communication serial interface | |
CN103097902B (zh) | 改进全速测试访问端口操作 | |
Harrison et al. | Hierarchical boundary-scan: a Scan Chip-Set solution | |
EP1226526A2 (en) | An emulation system having a efficient emulation signal routing architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BB | Publication of examined application | ||
PC | Transfer of assignment of patent |
Owner name: NOKIA SIEMENS NETWORKS OY Free format text: NOKIA SIEMENS NETWORKS OY |
|
MA | Patent expired |