FI934543A0 - Menetelmä ja piirijärjestely ylemmän hierarkiatason signaalin muodostamiseksi synkronisessa digitaalisessa tietoliikennejärjestelmässä - Google Patents
Menetelmä ja piirijärjestely ylemmän hierarkiatason signaalin muodostamiseksi synkronisessa digitaalisessa tietoliikennejärjestelmässäInfo
- Publication number
- FI934543A0 FI934543A0 FI934543A FI934543A FI934543A0 FI 934543 A0 FI934543 A0 FI 934543A0 FI 934543 A FI934543 A FI 934543A FI 934543 A FI934543 A FI 934543A FI 934543 A0 FI934543 A0 FI 934543A0
- Authority
- FI
- Finland
- Prior art keywords
- generating
- communication system
- level signal
- circuit arrangement
- digital communication
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 title 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Time-Division Multiplex Systems (AREA)
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI934543A FI94699C (fi) | 1993-10-14 | 1993-10-14 | Menetelmä ja piirijärjestely ylemmän hierarkiatason signaalin muodostamiseksi synkronisessa digitaalisessa tietoliikennejärjestelmässä |
GB9607821A GB2297228B (en) | 1993-10-14 | 1994-10-13 | Forming a higher hierarchy level signal in a synchronous digital communication system |
PCT/FI1994/000461 WO1995010899A1 (en) | 1993-10-14 | 1994-10-13 | Forming a higher hierarchy level signal in a synchronous digital communication system |
DE4497673T DE4497673T1 (de) | 1993-10-14 | 1994-10-13 | Bildung eines Signals einer höheren Hierarchieebene in einem synchronen digitalen Kommunikationssystem |
AU78152/94A AU7815294A (en) | 1993-10-14 | 1994-10-13 | Forming a higher hierarchy level signal in a synchronous digital communication system |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI934543 | 1993-10-14 | ||
FI934543A FI94699C (fi) | 1993-10-14 | 1993-10-14 | Menetelmä ja piirijärjestely ylemmän hierarkiatason signaalin muodostamiseksi synkronisessa digitaalisessa tietoliikennejärjestelmässä |
Publications (4)
Publication Number | Publication Date |
---|---|
FI934543A0 true FI934543A0 (fi) | 1993-10-14 |
FI934543A FI934543A (fi) | 1995-04-15 |
FI94699B FI94699B (fi) | 1995-06-30 |
FI94699C FI94699C (fi) | 1995-10-10 |
Family
ID=8538781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI934543A FI94699C (fi) | 1993-10-14 | 1993-10-14 | Menetelmä ja piirijärjestely ylemmän hierarkiatason signaalin muodostamiseksi synkronisessa digitaalisessa tietoliikennejärjestelmässä |
Country Status (5)
Country | Link |
---|---|
AU (1) | AU7815294A (fi) |
DE (1) | DE4497673T1 (fi) |
FI (1) | FI94699C (fi) |
GB (1) | GB2297228B (fi) |
WO (1) | WO1995010899A1 (fi) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5991308A (en) * | 1995-08-25 | 1999-11-23 | Terayon Communication Systems, Inc. | Lower overhead method for data transmission using ATM and SCDMA over hybrid fiber coax cable plant |
US5745837A (en) * | 1995-08-25 | 1998-04-28 | Terayon Corporation | Apparatus and method for digital data transmission over a CATV system using an ATM transport protocol and SCDMA |
US5793759A (en) * | 1995-08-25 | 1998-08-11 | Terayon Corporation | Apparatus and method for digital data transmission over video cable using orthogonal cyclic codes |
US5768269A (en) * | 1995-08-25 | 1998-06-16 | Terayon Corporation | Apparatus and method for establishing frame synchronization in distributed digital data communication systems |
US5805583A (en) * | 1995-08-25 | 1998-09-08 | Terayon Communication Systems | Process for communicating multiple channels of digital data in distributed systems using synchronous code division multiple access |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4719624A (en) * | 1986-05-16 | 1988-01-12 | Bell Communications Research, Inc. | Multilevel multiplexing |
DE3819259A1 (de) * | 1988-06-06 | 1989-12-07 | Siemens Ag | Verfahren zum ein- und auskoppeln von signalen in bzw. aus teilbereichen der zusatzsignale von transportmoduln einer synchronen digitalsignal-hierarchie |
DE3934248A1 (de) * | 1989-10-13 | 1991-04-18 | Standard Elektrik Lorenz Ag | Multiplexer und demultiplexer, insbesondere fuer nachrichtenuebertragungs-netze mit einer synchronen hierarchie der digitalsignale |
DE4238899A1 (de) * | 1992-11-19 | 1994-05-26 | Philips Patentverwaltung | Übertragungssystem der synchronen digitalen Hierarchie |
-
1993
- 1993-10-14 FI FI934543A patent/FI94699C/fi active
-
1994
- 1994-10-13 DE DE4497673T patent/DE4497673T1/de not_active Ceased
- 1994-10-13 AU AU78152/94A patent/AU7815294A/en not_active Abandoned
- 1994-10-13 WO PCT/FI1994/000461 patent/WO1995010899A1/en active Application Filing
- 1994-10-13 GB GB9607821A patent/GB2297228B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FI94699C (fi) | 1995-10-10 |
WO1995010899A1 (en) | 1995-04-20 |
DE4497673T1 (de) | 1996-11-14 |
GB9607821D0 (en) | 1996-06-19 |
GB2297228B (en) | 1998-06-24 |
FI934543A (fi) | 1995-04-15 |
GB2297228A (en) | 1996-07-24 |
FI94699B (fi) | 1995-06-30 |
AU7815294A (en) | 1995-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0707381A3 (en) | Circuit and method for generating a clock signal | |
IL99240A0 (en) | Method and system for electronic halftone generation in digital image systems | |
SG52759A1 (en) | Method and circuit arrangement for special signal transmission | |
GB2283397B (en) | Method for receiving a signal used in a synchronous digital telecommunication system | |
FI90486B (fi) | Menetelmä ja laite synkronisessa digitaalisessa tietoliikennejärjestelmässä suoritettavan elastisen puskuroinnin toteuttamiseksi | |
FI90484B (fi) | Menetelmä ja laite synkronisessa digitaalisessa tietoliikennejärjestelmässä käytettävän elastisen puskurimuistin täyttöasteen valvomiseksi | |
GB2262637B (en) | Method and circuitry for digital system multiplication | |
GB9302982D0 (en) | Data transmission method in digital waveform signal words | |
DE69118259T2 (de) | Datenabtastschaltung und ein digitales Datenübertragungssystem dazu | |
GB2289178B (en) | Circuit and method for generating a delayed output signal | |
FI934543A (fi) | Menetelmä ja piirijärjestely ylemmän hierarkiatason signaalin muodostamiseksi synkronisessa digitaalisessa tietoliikennejärjestelmässä | |
FI935026A0 (fi) | Menetelmä synkronisessa digitaalisessa tietoliikennejärjestelmässä käytettävän signaalin vastaanottamiseksi | |
FI925071A0 (fi) | Hierarkkinen synkronointimenetelmä sekä sanomapohjaista synkronointia käyttävä tietoliikennejärjestelmä | |
NO951132L (no) | Kvadraturmodulator for höyfrekvenssignaler i et digitalt kommunikasjonssystem | |
FI923061A (fi) | Menetelmä synkronisessa digitaalisessa tietoliikennejärjestelmässä käytettävän signaalin vastaanottamiseksi | |
AU5117398A (en) | A method and a circuit for generating a system clock signal | |
NO931566D0 (no) | Faselaasekrets for reduksjon av dirring i et digitalt multipleks system | |
EP0479607A3 (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
FI923380A0 (fi) | Menetelmä synkronisessa digitaalisessa tietoliikennejärjestelmässä käytettävän signaalin vastaanottamiseksi | |
GB2309841B (en) | Circuit and method for generating a clock signal | |
FI925073A0 (fi) | Hierarkkinen synkronointimenetelmä sekä sanomapohjaista synkronointia käyttävä tietoliikennejärjestelmä | |
EP0482279A3 (en) | Circuit and method for converting digital tributaries in higher order signals in the synchronous digital hierarchy | |
KR950021871U (ko) | 디지탈 시스템에서의 여러 동기 타이밍 발생회로 | |
FI932481A (fi) | Menetelmä ja laite synkronisessa digitaalisessa tietoliikennejärjestelmässä käytettävien signaalien kehysten kohdistamiseksi | |
AU5117298A (en) | A method and a circuit for generating a system clock signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BB | Publication of examined application |