FI92780C - Menetelmä ja laite kellosignaalin muodostamiseksi kanavointijärjestelmässä - Google Patents
Menetelmä ja laite kellosignaalin muodostamiseksi kanavointijärjestelmässä Download PDFInfo
- Publication number
- FI92780C FI92780C FI923328A FI923328A FI92780C FI 92780 C FI92780 C FI 92780C FI 923328 A FI923328 A FI 923328A FI 923328 A FI923328 A FI 923328A FI 92780 C FI92780 C FI 92780C
- Authority
- FI
- Finland
- Prior art keywords
- frequency
- clock signal
- signal
- clock
- phase
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 10
- 230000005540 biological transmission Effects 0.000 description 8
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
x 92780
Menetelmå ja laite kellosignaalin muodostamiseksi kana-vointijårjestelmåsså
Keksinnon kohteena on oheisen patenttivaatimuksen 1 5 johdanto-osan raukainen menetelmå sekå oheisen patenttivaa-timuksen 3 johdanto-osan mukainen laite kellosignaalin muodostamiseksi kanavointijårjestelmåsså.
Nykyisin muodostetaan kanavoint i j år jestelmån kello-signaali tyypillisesti siten, ettå kanavointiyksikdlle 10 sisååntulevan kellosignaalin taajuus kerrotaan vaiheluki-tun silmukan avulla sellaisella luvulla, ettå saadaan ha-luttu kellotaajuus. Esim. kanavoitaessa 64 kbit/s:n kana-via 2,048 Mbit/s :n peruskanavointijårjestelmåån kerrotaan kanavointiyksikolle sisååntulevan kellosignaalin taa-15 juus (64 kHz) luvulla 32, jotta saadaan kanavointijårjes-telmåå vårten halutun taajuinen kellosignaali, joka on vaihelukittu sisåån tulevaan kellosignaaliin.
Koska kuitenkin ne transmissiolaitteet, joiden lå-hettåmiå signaaleja kanavoidaan, pystyvåt låhettåmåån da-20 taa hyvin monilla eri taajuuksilla, olisi toivottavaa saa-da aikaan menetelmå, jonka avulla pystytåån aikaansaamaan sisååntulevaan kellosignaaliin vaihelukittu uusi kellosig-naali, riippumatta siis siitå, mikå on sisåån tulevan kellosignaalin taajuus.
. 25 On myos yleisesti tunnettua kåyttåå vaihelukittuja silmukoita taajuussyntesoijina. Uusi låhtotaajuus aikaan-saadaan lataamalla vaihelukitun silmukan takaisinkytken-tåsilmukassa olevaan ohjelmoitavaan jakajaan uusi jakolu-ku. Uuden jakoluvun seurauksena menettåå silmukka lukituk-30 sensa ja pyrkii lukittumaan uudelle taajuudelle, joka måå-råytyy uuden jakoluvun perusteella. Tållaista sinånså tunnettua ratkaisua voitaisiin ajatella kåytettåvåksi my6s edellå esitetyn pååmåårån saavuttamiseksi. Ratkaisun hait-tana on kuitenkin se, ettå nåin saadun uuden kellosignaa-35 lin tarkkuus on riippuvainen valitusta sisåån tulevasta kellosignaalista.
. · 2 92780
Esillå olevan keksinnon tarkoituksena onkin saavut-taa edellå kuvattu pååmåårå siten, ettå uuden kellosignaa-lin tarkkuus pysyy samana riippumatta valitusta sisååntu-levasta signaalista. Tåmå saavutetaan keksinnon mukaisel-5 la menetelmållå, jolle on tunnusomaista se, mitå kuvataan oheisen patenttivaatimuksen 1 tunnusmerkkiosassa. Keksinnon mukaiselle laitteelle on puolestaan tunnusomaista se, mitå kuvataan oheisen patenttivaatimuksen 3 tunnusmerkkiosassa .
10 Keksinnon mukaisena ajatuksena on kåyttåå vaihelu- kitun silmukan sisåånmenossa ohjelmoitavaa jakajaa (sen lisåksi ettå silmukan takaisinkytkennåsså kåytetåån kiin-teåå jakolukua) siten, ettå vaihelukitulle silmukalle syo-tettåvån signaalin taajuus on aina sama, riippumatta sii-15 tå, minkå on sen signaalin kellotaajuus, johon vaiheluki-tus tapahtuu.
Keksinnon mukaisen ratkaisun ansiosta pystytåån hyvinkin laajalla taajuusalueella olevista signaaleista generoimaan niihin vaihelukittu signaali, jonka taajuus-20 tarkkuus on edellå kuvattuun tapaan riippumaton kulloin-kin valittavasta signaalista. Keksinnon mukaisen ratkaisun ansiosta saadaan myos synnytetyn vaihelukitun signaalin vårinå entistå pienemmåksi.
Seuraavassa keksintoå kuvataan tarkemmin viitaten 25 oheisen piirustuksen mukaisiin esimerkkeihin, joissa kuvio 1 esittåå keksinnon mukaisen menetelmån ja laitteen kåyttoympåristoå, ja kuvio 2 esittåå kuviossa 1 esitetysså kanavointiyk-sikosså kåytettåvåå keksinnon mukaista piiriå, jossa gene-30 roidaan kellosignaali kanavointijårjestelmåå vårten.
Kuviossa 1 on esitetty keksinnon mukaisen menetelmån ja laitteen tyypillinen kåyttoympåristo. Sinånså tunnetuilla kanavointiyksikoillå 10 muodostetaan 2,048 Mbit/s:n peruskanavointijårjestelmå, jossa siirretåån yh-35 den tai useamman transmissiolaitteen 11, kuten esim. mo- • · ' 3 92780 deemin låhettåmiå tai sille låhetettåviå signaaleja. Transmissiolaite 11 voi låhettåå tai vastaanottaa dataa nopeuksilla, jotka ovat tyypillisesti alueella (1...31) x 64 kbit/s. Kanavointiyksikko 10 kåsittåå liitåntåyksikon 5 12, joka vastaanottaa/ låhettåå transmissiolaitteiden sig- naalit, ja multiplekseriyksikon 13, joka kytkee multiplek-soidun signaalin siirtotielle. Liitåntåyksikko vastaanottaa transmissiolaitteelta kutakin kanavaa kohti varsinai-sen datan sekå kyseisen kanavan kellosignaalin CLK, jonka 10 taajuus voi edellå esitetyn mukaisesti olla vålillå (1...31) x 64 kHz. Yhdestå tållaisesta kellosignaalista muodostetaan keksinnon mukaisesti kanavointiyksikon 10 ulkoinen kellosignaali, johon 2,048 Mbit/s: n siirtoyhteys ja koko verkko voidaan synkronoida. Mainittu uusi kello-15 signaali muodostetaan liitåntåyksikon 12 synkronointiyksi-kosså, jonka sisåånmenoon tuodaan eri kanavien kellosig-naalit.
Kuviossa 2 on esitetty tarkemmin mainitun synkro-nointiyksikon rakenne. Kanavointiyksikkoon sisååntulevien 20 kanavien kellosignaalit CLK 1...CLK N, joiden taajuudet voivat olla alueella n x 64 kHz, tuodaan valitsimelle 21, joka valitsee laitetta ohjaavan prosessorin (ei esitetty) ohjaamana kåyttåjån kulloinkin valitseman kellosignaalin siksi signaaliksi, josta muodostetaan uusi kellosignaali • 25 kanavointijårjestelmåå vårten. Valitsin 21 muodostuu si- nånså tunnetusta multiplekseristå. Valittu kellosignaali sydtetåån ohjelmoitavalle jakajalle 22, joka jakaa kellosignaalin taajuuden jakoluvulla, joka on sama kuin kyseisen kellosignaalin taajuuden suhde taajuuteen 64 kHz.
30 Prosessori ohjaa våylån 28 vålityksellå jakoluvun oikeaksi sen mukaan, mikå kellosignaaleista on kulloinkin valittu.
Jakajan 22 ulostulosignaalin, joka syotetåån vaihe-lukitulle silmukalle 23, taajuus on siten aina 64 kHz, riippumatta siitå, mikå kellosignaali CLK 1...CLK N on 35 kulloinkin valittu. Tåmå signaali syotetåån vaihelukitul- 4 92780 le silmukalle 23, joka kåsittåå sinånså tunnetusti vaihe-vertailijan 24, jonka sisåånmeno 24a rauodostaa silmukan sisåånmenon, alipååstotyyppisen silmukkasuodattimen 25, jånniteohjatun oskillaattorin 26 sekå takaisinkytkentålin-5 jassa olevan jakajan 27, joka jakaa silmukan ulostulosig-naalin tåsså tapauksessa kiinteållå luvulla 32. Jakajan 27 ulostulo on kytketty vaihevertailijan vertailusisåånmenoon 24b. Kuten on tunnettua, toimii vaihelukittu silmukka taa-juuskertojana siten, ettå sen ulostulosignaalin taajuus on 10 yhtå suuri kuin silmukan sisåånmenosignaalin taajuus ker-rottuna jakajan 27 jakoluvulla. Tåsså tapauksessa ulostulosignaalin taajuus fQUt on siis 32 x 64 kHz = 2,048 MHz. Vaihevertailija 24 vertaa sisåånmenoonsa 24a syotettåvån 64 kHz:n signaalin vaihetta låhtevåstå 2,048 MHz-.n signaa-15 lista jakajalla 27 muodostetun vertailusignaalin vaihee-seen. Vaihevertailijan låhtoon saadaan pulssi, jonka pi-tuus on verrannollinen vaihevirheeseen. Tåmå pulssi ali-pååstosuodatetaan silmukkasuodattimella 26, joka on sinånså tunnettu ns. passiivinen lag-lead-suodatin. Silmukka-20 suodattimen ulostulosta saatava alipååstosuodatettu sig-naali sååtåå jånniteohjatun oskillaattorin 27 taajuutta sellaiseksi, ettei vaihevertailijan sisåånmenoihin syotet-tyjen signaalien vålillå ole vaihe-eroa. Nåin låhtevå 2,048 MHz:n signaali vaihelukittuu siihen kellosignaaliin, .. 25 joka kulloinkin valittiin valitsimella 21.
Koska vaihelukitulle silmukalle syotettåvån signaalin taajuus on aina sama, toimii vaihelukittu silmukka ja erityisesti silmukkasuodatin aina samalla tavalla. Tåstå johtuen on ulostulosignaalin taajuuden tarkkuus riippuma-30 ton valittavasta kellosignaalista. Ohjelmoitava jakaja 22 toimii myos ylimååråisenå vårinån suodattimena, mikå osal-taan pienentåå ulostulosignaalin vårinåå.
Vaikka keksintoå on edellå selostettu viitaten oheisten piirustusten mukaisiin esimerkkeihin, on selvåå, 35 ettei keksinto ole rajoittunut siihen, vaan sitå voidaan
II
5 92780 muunnella monin tavoin edellå ja oheisissa patenttivaati-muksissa esitetyn keksinnollisen ajatuksen puitteissa. Esim. transmissiolaitteet voivat olla eri tyyppisiå ja ha-luttu ulostulotaajuus voi poiketa edellå esitetyn perus-5 kanavointijårjestelmån kellotaajuudesta.
· ·
Claims (3)
1. Menetelmå kellosignaalin muodostamiseksi kana-vointijårjestelmåsså, johon syotetåån useita sisååntulevia 5 signaaleja, joista kunkin kellotaajuus voi olla tietty pe-rustaajuus tai sen monikerta, jonka menetelmån mukaisesti - valitaan yhden sisååntulevan signaalin kellotaajuus muodostettavan uuden kellotaajuuden låhteeksi, ja - syotetåån taajuuskertoimena toimivalle vaihelu-10 kitulle silmukalle (23) valitusta sisååntulevasta signaa- lista riippuva toinen kellosignaali, jolloin haluttu kel-losignaali muodostetaan kertoraalla mainittu toinen kellosignaali vaihelukitun silmukan avulla halutulla kertoi-mella, tunnettu siitå, ettå mainittu toinen kel-15 losignaali muodostetaan vasteena suoritetulle valinnalle jakamalla (22) valittua sisååntulevaa signaalia vastaava kellosignaali luvulla, joka on yhtåsuuri kuin valitun sisååntulevan signaalin kellotaajuuden suhde mainittuun pe-rustaajuuteen.
2. Patenttivaatimuksen 1 mukainen menetelmå, tunnettu siitå, ettå sen avulla muodostetaan 2,048 Mbit/s peruskanavointijårjestelmån ulkoinen kellosignaali jakamalla yhden kanavan ulkoisen kellosignaalin taajuus ennen vaihelukitulle silmukalle (23) syottåmistå luvulla, ;·. 25 joka on yhtåsuuri kuin mainitun kanavan kellosignaalin taajuuden suhde taajuuteen 64 kHz, jolloin mainittuna kertoimena kåytetåån lukua 32.
3. Laite kellosignaalin muodostamiseksi kanavointi-jårjestelmåsså, johon syotetåån useita sisååntulevia sig-30 naaleja, joista kunkin kellotaajuus voi olla tietty pe-rustaajuus tai sen monikerta, joka laite kåsittåå vaihelukitun silmukan (23), jonka takaisinkytkentåsilmukassa on kiinteån jakoluvun omaava jakaja (27),tunnettu siitå, ettå se kåsittåå: 11 7 92780 - valintaelimet (21) vaihelukitulle silmukalle (23) kulloinkin syotettåvån signaalin valitsemiseksi useiden kellosignaalien joukosta, joista kunkin taajuus voi olla tietty perustaajuus tai sen monikerta, ja 5 - valintaelimille (21) vasteellisen taajuusjakajan (22), jonka jakoluku sååtyy kulloinkin valitulle signaa-lille vasteellisena luvuksi, joka on yhtåsuuri kuin vali-tun kellosignaalin taajuuden suhde mainittuun perustaa-juuteen. • · 8 92780
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI923328A FI92780C (fi) | 1992-07-21 | 1992-07-21 | Menetelmä ja laite kellosignaalin muodostamiseksi kanavointijärjestelmässä |
| PCT/FI1993/000293 WO1994002994A1 (en) | 1992-07-21 | 1993-07-08 | A method and a device for generating a clock signal in a multiplexing system |
| AU45038/93A AU4503893A (en) | 1992-07-21 | 1993-07-08 | A method and a device for generating a clock signal in a multiplexing system |
| DK93914765T DK0651923T3 (da) | 1992-07-21 | 1993-07-08 | Fremgangsmåde og indretning til at generere et clocksignal i et multipleksersystem |
| DE69318300T DE69318300T2 (de) | 1992-07-21 | 1993-07-08 | Verfahren und vorrichtung zur generierung eines taktsignals in einem multiplex-system |
| EP93914765A EP0651923B1 (en) | 1992-07-21 | 1993-07-08 | A method and a device for generating a clock signal in a multiplexing system |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI923328 | 1992-07-21 | ||
| FI923328A FI92780C (fi) | 1992-07-21 | 1992-07-21 | Menetelmä ja laite kellosignaalin muodostamiseksi kanavointijärjestelmässä |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI923328A0 FI923328A0 (fi) | 1992-07-21 |
| FI923328A FI923328A (fi) | 1994-01-22 |
| FI92780B FI92780B (fi) | 1994-09-15 |
| FI92780C true FI92780C (fi) | 1994-12-27 |
Family
ID=8535639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI923328A FI92780C (fi) | 1992-07-21 | 1992-07-21 | Menetelmä ja laite kellosignaalin muodostamiseksi kanavointijärjestelmässä |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0651923B1 (fi) |
| AU (1) | AU4503893A (fi) |
| DE (1) | DE69318300T2 (fi) |
| DK (1) | DK0651923T3 (fi) |
| FI (1) | FI92780C (fi) |
| WO (1) | WO1994002994A1 (fi) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4521891A (en) * | 1980-07-07 | 1985-06-04 | Sytek, Incorporated | Multiple channel data communication system |
| US4987373A (en) * | 1989-09-01 | 1991-01-22 | Chrontel, Inc. | Monolithic phase-locked loop |
| GB2245441B (en) * | 1990-06-13 | 1994-04-06 | Motorola Israel Ltd | Fine-tune frequency adjustor |
| US5170297A (en) * | 1990-07-13 | 1992-12-08 | Standard Microsystems Corporation | Current averaging data separator |
-
1992
- 1992-07-21 FI FI923328A patent/FI92780C/fi active
-
1993
- 1993-07-08 DK DK93914765T patent/DK0651923T3/da active
- 1993-07-08 AU AU45038/93A patent/AU4503893A/en not_active Abandoned
- 1993-07-08 DE DE69318300T patent/DE69318300T2/de not_active Expired - Fee Related
- 1993-07-08 EP EP93914765A patent/EP0651923B1/en not_active Expired - Lifetime
- 1993-07-08 WO PCT/FI1993/000293 patent/WO1994002994A1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| AU4503893A (en) | 1994-02-14 |
| FI923328A0 (fi) | 1992-07-21 |
| EP0651923B1 (en) | 1998-04-29 |
| DE69318300D1 (de) | 1998-06-04 |
| FI923328A (fi) | 1994-01-22 |
| DK0651923T3 (da) | 1998-10-12 |
| DE69318300T2 (de) | 1998-10-15 |
| WO1994002994A1 (en) | 1994-02-03 |
| FI92780B (fi) | 1994-09-15 |
| EP0651923A1 (en) | 1995-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4590602A (en) | Wide range clock recovery circuit | |
| US4516083A (en) | Fast lock PLL having out of lock detector control of loop filter and divider | |
| FI107480B (fi) | Leveäkaistainen taajuussyntetisaattori taajuuden nopeaa uudelleenviritystä varten | |
| US5394116A (en) | Fractional phase shift ring oscillator arrangement | |
| US5349310A (en) | Digitally controlled fractional frequency synthesizer | |
| GB2311178A (en) | PLL synthesizers | |
| US7702946B2 (en) | Digital clock filter circuit for a gapped clock of a non-isochronous data signal having a selected one of at least two nominal data rates | |
| WO2002013390A2 (en) | Phase locked loop with controlled switching of reference signals | |
| FI92780C (fi) | Menetelmä ja laite kellosignaalin muodostamiseksi kanavointijärjestelmässä | |
| WO2001080427A1 (en) | Pll-tuning system | |
| US6088414A (en) | Method of frequency and phase locking in a plurality of temporal frames | |
| EP1298804B1 (en) | Fractional multi-modulus prescaler | |
| EP0941589B1 (en) | A method and a circuit for generating a system clock signal | |
| US6910144B2 (en) | Method and configuration for generating a clock pulse in a data processing system having a number of data channels | |
| US6489852B1 (en) | Slew controlled frame aligner for a phase locked loop | |
| FI105425B (fi) | Kellotaajuuksien generointi | |
| US6118836A (en) | Frequency and phase locking apparatus | |
| US11212072B1 (en) | Circuit for and method of processing a data stream | |
| EP0943193B1 (en) | A method and a circuit for generating a central clock signal | |
| WO2000018013A1 (fi) | A method for minimizing the phase shift in a phase-locked loop caused by changing the reference signal and a phase-locked loop | |
| EP0409127A2 (en) | Phase-locked loop type frequency synthesizer having improved loop response | |
| KR960000053Y1 (ko) | 대역가변 dpll회로 | |
| WO1998025366A1 (en) | A method and a circuit for generating a system clock signal | |
| EP0947050A1 (en) | A digital phase-locked loop and a method of controlling it, as well as a method and receiver circuit for desynchronization in a digital transmission system | |
| EP1783914B1 (en) | Switchable PLL circuit including two loops |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| HC | Name/ company changed in application |
Owner name: NOKIA TELECOMMUNICATIONS OY |
|
| BB | Publication of examined application |