FI89428B - Beslutskoppling foer en binaer signal - Google Patents
Beslutskoppling foer en binaer signal Download PDFInfo
- Publication number
- FI89428B FI89428B FI910399A FI910399A FI89428B FI 89428 B FI89428 B FI 89428B FI 910399 A FI910399 A FI 910399A FI 910399 A FI910399 A FI 910399A FI 89428 B FI89428 B FI 89428B
- Authority
- FI
- Finland
- Prior art keywords
- decision
- input
- signal
- output
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Amplifiers (AREA)
Description
1 09428 Päätöksentekokytkentä binääristä signaalia varten Tämä keksintö koskee päätöksentekokytkentää binääristä signaalia varten käsittäen kytkentäkondensaattorin, 5 päätöksentekokomparaattorin ja vastuksen sisältävän takai-sinkytkentäpiirin kytkettynä päätöksentekokomparaattorin ulostulon ja sen sisäänmenon ja mainitun kondensaattorin välisen liitospisteen väliin.
Yllä kuvatun kaltaista päätöksentekokytkentää voi-10 daan soveltaa esimerkiksi digitaalisessa vastaanottimessa käytettäessä koodaamattomia johtosignaaleja. Useat erilaiset syyt saattavat aiheuttaa usein suhteellisen hidasta vaeltelua päätöksentekokomparaattorin sisääntulon tasossa erityisesti koodaamattomia johtosignaaleja käytettäessä. 15 Koodattua johtosignaalia käytettäessä tällaisia ongelmia ei yleensä esiinny, koska signaali sisältää symmetrisesti sekä ykkösiä että nollia. Tavanomaisesti juuri pitkistä ykkös- tai nollajonoista aiheutuvaa päätöksentekokytkennän sisääntulotason hidasta muutosta eli ns. sakkausta on py-20 ritty estämään vastuksella kytkettynä päätöksentekokomparaattorin ulostulosta sen sisäänmenoon. Tällaista pää-töstakaisinkytkentää on vielä joskus täydennetty kaksipuolisella tasolukolla, joka on muodostettu yhdistämällä päätöksentekokomparaattorin sisääntulo diodien avulla sekä 25 positiiviseen että negatiiviseen referenssijännitteeseen.
Tällöin ohitusvastuksessa kulkee molemmissa päätöksentekokomparaattorin tiloissa vakiokokoinen "pitovirta", joka pitää signaalin kiinni referenssidiodissa, kunnes sisään tulee hyötysignaalitransition aikaansaama nopea ilmiö, 30 joka työntää kytkentäkondensaattorin läpi huomattavasti pitovirtaa suuremman virran. Tällainen päätöstakaisinkyt-kennän ja kaksipolaarisen diodilukituksen muodostama kytkentä poistaa ns. sakkausilmiöt kokonaan, jos ne pyrkivät diodireferenssien ulkopuolelle tai jos ne edustavat kyt-35 kentäkondensaattorissa virtaa, joka on pienempi kuin pito- 2 89428 virta.
Esillä olevan keksinnön tavoitteena on tuoda esiin uudentyyppinen tasolukkopiiri päätöksentekokytkentää varten, joka toimii aikaisemmin tunnettua tasolukkopiiriä 5 paremmin ja aiheuttaa myös vähäisempiä vääristymiä hyöty-signaalitransitioiden yhteydessä. Tämä tavoite on saavutettavissa keksinnön mukaisen päätöksentekokytkennän avulla, jolle on tunnusomaista, että takaisinkytkentäpiiri käsittää kaksisisäänmenoisen vahvistimen, jonka toinen 10 sisäänmeno on kytketty päätöksentekokomparaattorin ulos tuloon ja toinen mainittuun liitospisteeseen ja joka on sovitettu kehittämään ulostuloonsa sisäänmenojensa välisestä jännite-erosta riippuvaisen jännitteen ja että mainittu vastus on kytketty vahvistimen ulostulon ja mainitun 15 liitospisteen väliin.
Täten keksinnön mukaisen kytkennän takaisinkytken-täpiiriin sisältyvässä vastuksessa kulkee pitovirta vain tarvittaessa eli silloin, kun signaalissa on virheitä. Mikäli sakkausilmiö pyrkii nostamaan signaalia esimerkiksi 20 liian ylös, muuttuu takaisinkytkentäpiiriin sisältyvän vahvistimen lähtötaso vastakkaiseen suuntaan ja vastuksen läpi kulkeva virta suorittaa korjauksen. Vastuksen arvo mitoitetaan niin, ettei pitovirta suurimmillaankaan, eli silloin, kun vahvistimen vahvistus on suurimmillaan, hait-25 taa oleellisesti hyötysignaalitransitioita.
Keksinnön mukaisen päätöksentekokytkennän edulliselle suoritusmuodolle on tunnusomaista, että vahvistin on jännitevahvistukseltaan epälineaarinen siten, että sen vahvistus kasvaa ennalta määrättyyn sisäänmenojen jännite-30 eroon asti ja tämän jännite-eron ylityttyä putoaa oleellisesti alhaisemmalle tasolle.
Tekemällä takaisinkytkentäpiiriin sisältyvästä vahvistimesta epälineaarinen, voidaan aikaansaada tilanne, jossa vahvistimen jännitevahvistus saadaan pieneksi sil-35 loin, kun signaalissa esiintyy hyötytransitio, jolloin 3 39428 syntyy tilanne, jossa päätöksentekokomparaattorin sisääntulossa oleva arvo ei ole vielä ennättänyt siirtyä sen ulostuloon ja siten takaisinkytkentäpiiriin sisältyvän vahvistimen sisääntulojen välillä on suuri jännite-ero.
5 Täten takaisinkytkentäpiirin hyötysignaalin transitioita vastustava vaikutus saadaan mahdollisimman pieneksi.
Seuraavassa keksinnön mukaista päätöksentekokyt-kentää binääristä signaalia varten kuvataan yksityiskohtaisemmin viitaten oheiseen piirustukseen, jossa 10 kuvio 1 esittää keksinnön mukaisen päätöksenteko komparaattorin periaatteellisen piirikaavion ja kuvio 2 esittää keksinnön mukaisen päätöksenteko-kytkennän periaatteellisen piirikaavion takaisinkytkentäpiiriin sisältyvän vahvistimen ollessa epälineaari-15 nen.
Kuvio 1 esittää päätöksentekokytkennän binääristä signaalia varten, jollainen päätöksentekokytkentä voi sisältyä esimerkiksi digitaaliseen vastaanottimeen koodaama-tonta johtosignaalia varten. Tämä päätöksentekokytkentä 20 käsittää sarjaankytkettyinä kytkentäkondensaattorin C ja päätöksentekokomparaattorin VI. Kytkentäkondensaattorin C ulostulo on tällöin kytketty päätöksentekokomparaattorin VI positiiviseen sisääntuloon ja päätöksentekokomparaattorin negatiivinen sisääntulo on maadoitettu. Kytkentä kä-25 sittää edelleen päätöksentekokomparaattorin 1 ulostulosta sen sisäänmenon ja kondensaattorin C väliseen liitospis-teeseen P kytketyn takaisinkytkentäpiirin FB. Tämä takai-sinkytkentäpiiri muodostuu kaksisisäänmenoisesta vahvistimesta V2, jonka toinen sisäänmeno on kytketty päätöksen-30 tekokomparaattorin VI ulostuloon ja toinen liitospis- teeseen P. Tämä vahvistin V2 on sovitettu kehittämään ulostuloonsa jännitetason, joka on riippuvainen sen si-säänmenojen välillä vaikuttavasta jännite-erosta. Kun tämän vahvistimen V2 ulostulo on vastuksen R kautta kytketty 35 liitospisteeseen P, niin vastuksen R kautta syötetään pis-
4 ii 9 4 2 <J
teeseen P "pitovirta", joka on riippuvainen päätöksenteko-komparaattorin VI ulostulon ja sen positiivisen sisäänme-non välillä mahdollisesti vaikuttavasta jännite-erosta. Tällä tavoin mahdollinen jännite-ero saadaan korjattua.
5 Samalla estetään johtosignaalin taajuutta hitaampien muutosten esiintyminen päätöksentekokomparaattorin VI sisääntulossa ja siten tällaisten hitaiden muutosten mahdollisesti aiheuttamat virheet päätöksentekoon. Tilanteessa, jossa kondensaattorille C esiintyvässä signaalissa esiin-10 tyy transitio eli esimerkiksi muutos tilasta nolla tilaan yksi eli kuvion 1 esimerkissä sisääntulon jännitearvosta -0,25V jännitearvoon +0,25V menee jonkin aikaa eli päätöksentekokomparaattorin VI aiheuttaman viiveen verran, ennenkuin tämä muutos näkyy päätöksentekokomparaattorin VI 15 ulostulossa. Tässä tilanteessa, jossa hyötysignaalitransi-tio ei vielä ole ennättänyt siirtyä komparaattorin VI ylitse, esiintyy vahvistimen V2 sisääntulojen välillä suhteellisen suuri jännite-ero. Tämä aiheuttaa myös suhteellisen suuren jännitteen vahvistimen V2 ulostuloon ja siten 20 suuren pitovirran vastuksen R kautta liitospisteeseen P. Tällä tavoin kuvion 1 mukainen kytkentä jossain määrin vastustaa hyötysignaalitransition tapahtumista.
Yllä mainitun, joissakin tilanteissa negatiivisen ilmiön eliminoimiseksi voidaan käyttää kuvion 2 mukaista 25 ratkaisua. Tämän kuvion 2 mukaisessa ratkaisussa takaisin-kytkentäpiirin FB sisältämä vahvistin V2 on tehty epälineaariseksi, mitä on pyritty havainnollistamaan lohkolla E. Tässä kuvion 2 suoritusmuodossa vahvistin on tehty jänni-tevahvistukseltaan sillä tavoin epälineaariseksi, että sen 30 vahvistus kasvaa ennalta määrättyyn sisäänmenojen jännite-eroon asti ja tämän jännite-eron ylityttyä vahvistus putoaa oleellisesti aikaisempaa alhaisemmalle tasolle. Mitoittamalla tämä määrätty jännite-ero, josta alkaen vahvistus alkaa pienentyä, sopivasti, voidaan tietyllä ta-35 valla "ennakoida" hyötytransition esiintyminen johtosig- 5 89423 naalissa ja tällöin kytkeä takaisinkytkentäpiirin aikaansaama tasolukkotoiminto itse asiassa pois toiminnasta hyö-tytransition esiintyessä, joten takaisinkytkentäpiirin . hyötytransitiota vastustava vaikutus myös oleellisesti 5 eliminoituu. Tällä kuvion 2 mukaisella kytkennällä saavutetaan erittäin edullinen toiminta, jossa päätöksenteko-komparaattorin sisääntulo kyetään pitämään erittäin luotettavasti samalla tasolla päätöksentekokomparaattorin ulostulon kanssa silloinkin, kun johtosignaalissa ei 10 esiinny hyötytransitioita ja vastaavasti hyötytransition esiintyessä tämä "pito" putoaa pois päältä sallien hyötytransition esiintymisen sitä vääristämättä.
Yllä keksinnön mukaista päätöksentekokytkentää on kuvattu vain kahden esimerkinomaisen suoritusmuodon avulla 15 ja on ymmärrettävää, että niiden käytännön toteutuksessa voidaan poiketa edellä esitetyistä ratkaisuista poikkeamatta kuitenkaan oheisten patenttivaatimusten määrittelemästä suojapiiristä.
Claims (2)
1. Päätöksentekokytkentä binääristä signaalia varten käsittäen kytkentäkondensaattorin (C), päätöksenteko- 5 komparaattorin (VI) ja vastuksen (R) sisältävän takaisin-kytkentäpiirin (FB) kytkettynä päätöksentekokomparaattorin (VI) ulostulon ja sen sisäänmenon ja mainitun kondensaattorin (C) välisen liitospisteen (P) väliin, tunnet-t u siitä, että takaisinkytkentäpiiri (FB) käsittää kak-10 sisisäänmenoisen vahvistimen (V2), jonka toinen sisäänmeno on kytketty päätöksentekokomparaattorin (VI) ulostuloon ja toinen mainittuun liitospisteeseen (P) ja joka on sovitettu kehittämään ulostuloonsa sisäänmenojensa välisestä jännite-erosta riippuvaisen jännitteen, ja että mainittu vas-15 tus (R) on kytketty vahvistimen (V2) ulostulon ja mainitun liitospisteen (P) väliin.
2. Patenttivaatimuksen 1 mukainen päätöksentekokytkentä, tunnettu siitä, että vahvistin (V2) on jännitevahvistukseltaan epälineaarinen siten, että sen 20 vahvistus kasvaa ennalta määrättyyn sisäänmenojen jännite-eroon asti ja tämän jännite-eron ylityttyä putoaa oleellisesti alhaisemmalle tasolle. 7 8 9 4 2 8
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI910399A FI89428C (fi) | 1991-01-25 | 1991-01-25 | Beslutskoppling foer en binaer signal |
DE19924201917 DE4201917A1 (de) | 1991-01-25 | 1992-01-24 | Entscheidungsschaltung fuer binaersignal |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI910399 | 1991-01-25 | ||
FI910399A FI89428C (fi) | 1991-01-25 | 1991-01-25 | Beslutskoppling foer en binaer signal |
Publications (4)
Publication Number | Publication Date |
---|---|
FI910399A0 FI910399A0 (fi) | 1991-01-25 |
FI910399A FI910399A (fi) | 1992-07-26 |
FI89428B true FI89428B (fi) | 1993-06-15 |
FI89428C FI89428C (fi) | 1993-09-27 |
Family
ID=8531797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI910399A FI89428C (fi) | 1991-01-25 | 1991-01-25 | Beslutskoppling foer en binaer signal |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE4201917A1 (fi) |
FI (1) | FI89428C (fi) |
-
1991
- 1991-01-25 FI FI910399A patent/FI89428C/fi active
-
1992
- 1992-01-24 DE DE19924201917 patent/DE4201917A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
DE4201917A1 (de) | 1992-07-30 |
FI89428C (fi) | 1993-09-27 |
FI910399A (fi) | 1992-07-26 |
FI910399A0 (fi) | 1991-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4433256A (en) | Limiter with dynamic hysteresis | |
US6466071B2 (en) | Methods and circuits for correcting a duty-cycle of a signal | |
US4881041A (en) | Pulse width distortion correction circuit | |
EP0611059B1 (en) | A system for DC restoration of serially transmitted binary signals | |
US5844439A (en) | DC restoration circuit for multi-level transmission signals | |
US4634997A (en) | Automatic gain control amplifier circuit | |
US4805192A (en) | Method and apparatus for pulse code modulation combination chip having an improved autozero circuit | |
JPH0754885B2 (ja) | リンギング信号発生器 | |
JP2002164855A (ja) | 光受信回路 | |
US6377108B1 (en) | Low jitter differential amplifier with negative hysteresis | |
FI89428B (fi) | Beslutskoppling foer en binaer signal | |
US4476441A (en) | Push-pull power amplifier | |
US5017814A (en) | Metastable sense circuit | |
CN1104820A (zh) | 检波器 | |
US6445246B1 (en) | Signal compensator circuit and demodulator circuit | |
US3936759A (en) | Offset reduction apparatus for analog circuits | |
JP2004072710A (ja) | レベル識別回路 | |
US6897731B2 (en) | Method and circuit for overload recovery of an amplifier | |
US5909143A (en) | Circuit for determining and storing an average signal value | |
US4266099A (en) | Pulse rejection and duration correction circuit | |
KR940011281B1 (ko) | 정전압 구동형 드라이버 회로 | |
US4904958A (en) | Enhanced phase detector | |
JPH0254695B2 (fi) | ||
US7176985B2 (en) | Clamping circuit for video signals | |
US6950479B2 (en) | DC offset compensation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BB | Publication of examined application |