FI72396C - Förfarande för åstadkommande av ett elektroniskt system som tolererar fel samt motsvarande system. - Google Patents

Claims (11)

1. Förfarande för ästadkommande av ett elektroniskt 3ystem sodi tolererar fel, vilket system (1) innefattar tre eller 5 flera likadana moduler (2, 3, 4) och en röstare, med vilken utgängssignaler fr&n systemet testas och utgängssignaler enligt modulernas majoritet väljs, kännetecknat därav, att modulernas (2, 3, 4) mot varandra svarande ut-gängar (5, 6, 7) förenas tili systemutgängar (8), vilkas 10 tillst&nd bestäms enligt tillst&nden hos majoriteten av modulernas utg&ngar ρδ sädant sätt, att tili modulerna an-slutna röstarlogiker (13, 16, 17) jämför systemutglngarnas (8) tillstSnd med tillst6nden hos inre utglngar (9, 10, 11) i modulerna och ρδ basen av jämförelsen uppställs de 15 signaler frön röstarlogikernas utgängar (12a, 13b, 14c), med hjälp av vilka och tillsammans med en signal, som er-höllits fr6n röstarlogiken (15, 16) i en eventuell före- gäende modul (2, 3) och som visar tillstöndet hos denna modul, eller en motsvarande förutbestämd signal, röstar-20 logikerna (15, 16, 17) normalt konstaterar systemets fel- frihet och i fall av fel bestämmer den felaktiga modulen och förhindrar inverkan av modulens fel ρδ systemutgδngarna :/'i (8). : 25

2. Forfarande enligt patentkravet 1, känneteck nat därav, att genom logisk behandling av signalerna frän de första utgängarna (12a, 13b, 14c) frän modulernas (2, 3, 4) röst arlogiker (15, 16, 17) i var och en röstar-^ logik (15, 16, 17) ästadkoms vid en andra utgäng (21a, 21b, I" 30 21c) frän var och en modul en signal, vilka signaler * · · förenas med en gemensam utgäng (21), varvid den signal som · erhälls frän denna anger felfriheten eller felaktigheten av :***: tillständen hos systemutgängarna (8). • · * • · · '**.* 35

3. Forfarande enligt patentkravet 1 eller 2, k ä n n e- tl 27 7 2 3 9 6 t e c k n a t därav, att systemutgängarna (8) eller en del av dessa reap, modulernas (2, 3, 4) utgängar (3, 6, 7) eller en del av dessa anordnas att fungera even som modulingSngar eller som utg&ngar eller utgangar och in-glngar anslutna till en bussledning för flera användare.

4. Förfarande enligt patentkravet 1, 2 eller 3, k ä n -netecknat darav, att utgängssignalerna frSn modulernas inre utgängar (9, 10, 11) lagras i utgangs-buffertar (18, 19, 20) anordnade vid modulernas (2, 3, 4) utgSngar (5, 6, 7), vilka nämnda utgängssignaler vid behov fäs till systemutgängen (8) medelst en signal som erhllls frfin en modulutg&ng (53).

5. Förfarande enligt patentkravet 2, 3 eller 4, k a n -netecknat därav, att signalerna som erhSlls frSn rostarlogikernas (15, 16, 17) forsta utglngar (12a, 13b, 14c) och andra utglngar (21a, 21b, 21c) eller de andra ut-gSngarnas förenade utgSng (21) inläses i en felregistre-ringsenhet, frSn vilken vid behov erhälls en signal, som anger felaktighet hos nSgon modul (2, 3, 4) och/eller signaler, som anger vilken av modulerna (2, 3, 4) som ar f elaktig.

6. Förfarande enligt n&got av de foregfiende patentkraven, kännetecknat därav, att systmet (1) integreras till en modul (33) pä sädant sätt, att modulen har system-utgSngar (8), en utg&ng (21) för erh&llande av en signal som anger felaktighet eller felfrihet hos systemutgängarnas tillständ och/eller en utgäng (24) för erhällande av en signal som anger felaktighet hos nSgon modul (fig. 4).

7. Elektroniekt system som tolererar fel, vilket inne-fattar tre eller flera likadana moduler (2, 3, 4) och en röstare, med vilken utgängssignaler frän systemet testas 28 7 2 3 9 6 och utgängssignaler enligt modulernas majoritet v'aljs, kännetecknat därav, att - var och en modul (2, 3 , 4) innehaller egentliga modul-logiker (29, 30, 31 ), röstarlogiker (15, 16, 17) och ut- 5 gängsbuffertar (18, 19, 20); - röstarlogikerna (15, 16, 17) innehaller en jämförare (35; 35a, 35b, 35c), en majoritetaindikator (60; 60a, 60b, 60c) och ett tillstSndsregister (61; 61a, 61b, 61c); - utgSngar (5, 6, 7) frSn utgSngsbufferten (18, 19, 20) är 10 förenade till en systemutgSng (8) och denna med forsta in- gSngar till jämföraren (35; 35a, 35b, 35c) i röstarlogiken (15, 16, 17); - en inre utgSng (9, 10, 11) fr&n var och en modullogik (29, 30, 31) är förenad med motsvarande utgSngsbuffert (18, 15 19, 20) och med andra ingangar till jämföraren (35; 35a, 35b, 35c) i röstarlogiken (15, 16, 17); en utgSng (12a) frSn jämföraren (35a) i var och en rostarlogik (t.ex. 15) är förenad med ingSngar (12a1, 12b, .---. 12c) till majoritetsindikatorerna (60a, 60b, 60c) i alia 20 röstarlogiker; - majoritetsindikatorerna (t.ex. 60) är förenade med mot svarande tillstSndsregister (t.ex. 61) och tillstSnds-registren (61a, 61b, 61c) i de olika modulernas (2, 3, 4) :.: röstarlogiker (15, 16, 17) är förenade med varandra; och 25. vilket system jämföraren (35a, 35b, 35c) i var och en rostarlogik jämför tillstanden hos systemutgSngarna (8) med tillstSnden hos modulens (2, 3, 4) inre utgSngar (9, 10, 11. och pä basen av jämförelsen avger en signal till majoritetsindikatorerna (60a, 60b, 60c) i alla röstar- -.· 30 logiker, som ger uppgiften vidare till modulens (2, 3, 4) tillstlndsregister (61a, 61b, 61c), med hjälp av vilka och .* * tillsammans med signaler, som eventuellt erhSllits frSn andra tillstSndsregister (61a, 61b, 61c) och som anger ; .-. tillstSndet hos motsvarande moduler (2, 3, 4), systemets --- 35 felfrihet normalt konstateras och i fall av fel den II 29 72396 felaktiga modulen bestäms och felets inverkan pa system-utgangarna (8) förhindras genom avgivande av en signal till utgangsbuf f ert arna (18, 19, 20) via en utgang (53a, 53b, 53c) frln ti11 stIndsregistret i denna modul.

8. System enligt patentkravet 7, kännetecknat därav, att modulernas (2, 3, 4) utgängsbuffertar (18, 19, 20) har mellanregister (62), i vilka signalerna som erhälls fr&n modulernas inre utgSngar (9, 10, 11) lagras och vilka lagrade signaler vid behov avges till syst emutgängen (8) medelst en styrsignal som erhälls frän utgängen (53a, 53b, 53c) frän röstarlogiken (15, 16, 17).

9. System enligt patentkravet 7 och 8, känneteck-n a t därav, att var och en jämförare (35; t.ex. 35a) är bildad av exklusiv-eller-grindar (351, 352, 353,...), med vilkas första ingäng modulens (t.ex. 2) utgängar (5; 501, 502, 503) är förenade och med vilkas andra ingäng modulens (2) inre utgfingar (9; 91, 92, 93,...) är förenade och vilka exklusiv-eller-grindars utglngar är förenade (t.ex. 12a).

10. System enligt patentkravet 7, 8 eller 9, kanne-t e c k n a t därav, att majoritetsindikatorn (60; 60a, 60b, 60c) i var och en röstarlogik (15, 16, 17) är bildad av en eller-grind (38, 40) och en inverterare (39), med vilken första eller-grinds (38) inglngar utglmgarna (12a, 13b, 14c) fr&n jämförarna (35; 35a, 35b, 35c) i de olika röstarlogikerna (15, 16, 17) är förenade och med vilken andra eller-grinds (40) ing&ngar (13a, 14a) utgängarna (13b, 14c) frän de jämförare (35b, 35c) som är belägna i de andra röstarlogikerna (16, 17) är förenade direkt och ut-gängen (12a) frän den jämförare (35a) som hör tili samma röstarlogik (15) som nämnda majoritetsindikator (60a) via inverteraren (39) och vilka eller-grindars (38, 40) ut-gängar (384, 404) fungerar som utg&ngar frän majoritets- 50 7 2 396 indikatorn (60) och är förenade med ing&ngar (54, 55) till tillstSndsregistret (61).

11. System enligt patentkravet 7, 8, 9 eller 10, k ä n -5 netecknat därav, att tillstSndsregistret (61) innefattar ing&ngar (27, 34, 54, 55 och klocka C2) och gSngar (21, 28, 53) samt eller-grindar (41, 48), och- grindar (42, 44, 45, 49), en inverterare (43) och tvä vippor eller motsvarande mellanregister, fbrdelaktigt en 10 första vippa av D-typ (46) och en andra vippa av 3K-typ (47) och i vilket ti11stSndsregister (61) ingSngen (27) är förenad med den första ingSngen till eller-grinden (41) och med ingSngen (431) till inverteraren (43) 15. ingSngen (34) är förenad med nollningsingSngen (CLR) till vardera vippan (46, 47); - ingSngen (54) är förenad med den andra ingSngen (482) till eller-grinden (48) och med den andra ingSngen (492) till och-grinden (49); 20. ingSngen (55) är förenad med den andra ingSngen (412) till eller-grinden (41), med den första ingSngen (441) till ‘.'•I och-grinden (44) och med den första ingSngen (491) till och-grinden (49); - den första utgSngen (461) frän den första vippan (46) är 25 förenad med utgSngen (53) frän ti11 stSndsregistret och med klockingSngen (471) till den andra vippan (47); den andra inverterade utgSngen (462) frSn den första vippan (46) är förenad med den första ingSngen (481) till eller-grinden (48); '·'·* 30 - utgSngen (474 ) frSn den andra vippan (47) är förenad med :: den tredje ingSngen (423) till och-grinden (42) och med den tredje ingSngen (453) till och-grinden (45) - utgSngen (413) frSn eller-grinden (41) är förenad med den : första ingSngen (421) till och-grinden (42); '···' 35 _ utgSngen (483) frSn eller-grinden (48) är förenad med II