FI108826B - Monitoreringsförfarande och monitoreringsarrangemang - Google Patents
Monitoreringsförfarande och monitoreringsarrangemang Download PDFInfo
- Publication number
- FI108826B FI108826B FI990554A FI990554A FI108826B FI 108826 B FI108826 B FI 108826B FI 990554 A FI990554 A FI 990554A FI 990554 A FI990554 A FI 990554A FI 108826 B FI108826 B FI 108826B
- Authority
- FI
- Finland
- Prior art keywords
- signal
- bit pattern
- arrangement
- monitored
- monitoring
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Claims (22)
1. Monitoreringsförfarande, vid vilket mottages en signal i parallell-form, vilken signal överföres med en klocksignal till ett monitoreringsarrange-mang, kännetecknat avatt 5 med klocksignalen överföres signalen i parellellform bit för bit till en första lagringsplats, där signalen omvandlas till en signal som skenbart är i se-rieform, vilken signal överföres med nämnda klocksignal till en annan lagringsplats, ur lagringsplatsernas utgängssignaler i serieform sökes ett förut-10 bestämt bitmönster, vid vilket man laser sig, de klocksignaler som uppträder efter läsningen räknas, ooh pä basis av antalet räknade klocksignaler sökes ur signalen som skall monitoreras den signalpunkt som skall monitoreras.
2. Förfarande enligt patentkrav 1, kän netecknat avattvid 15 överföringen av signalen tili lagringsplatserna används en klocksignal som är oberoende av datahastigheten för den signal som har mottagits i parallellform.
3. Förfarande enligt patentkrav 1, kännetecknat avatt med förfarandet monitoreras en signal som bestär av bitgrupper och vars ramfas befinner sig utanför bitgruppsgränsen. 20
4. Förfarande enligt patentkrav 1, k ä n n e t e c k n a t av att det förutbestämda bitmönstret sökes pä sä sätt att det bitmönster som sökes jämföres med de signaler som erhalls ur lagringsplatsernas utgängar.
5. Förfarande enligt patentkrav 1,kännetecknat av att läs-ningen vid ett förutbestämt bitmönster genererar en signal, med vilken sökan-. 25 det efter signalpunkten som skall monitoreras aktiveras. i ’ V
6. Förfarande enligt patentkrav 1, k ä n n e t e c k n a t av att det förutbestämda bitmönstret sökes i atminstone tva parallellt belägna signaler, ’; vilka skenbart är i serieform.
* 7. Förfarande enligt patentkrav 1, k ä n n e t e c k n a t av att det : 30 förutbestämda bitmönstret sökes i atminstone tva parallellt belägna signaler i serieform, vilka bestär av bitgrupper som överförs framät bit för bit.
: *: 8. Förfarande enligt patentkrav 1,kännetecknat av att den ·]’; i den första lagringsplatsen belägna signalen som omvandlats tili serieform . '. överförs i parallellform tili den andra lagringsplatsen. * I • » ; · 12 1 08826
9. Förfarande enligt patentkrav 1, kännetecknat avattpä basis av läsningen av bitmönstret sökes ur signalen en tidslucka som monito-reras da signalen omfattar tidsluckor.
10. Förfarande enligt patentkrav 1, kännetecknat avatt 5 det förutbestämda bitmönstret är ett ramläsningsord eller motsvarande bit- mönster, vars plats i signalen är pä förhand känd.
11. Förfarande enligt patentkrav 1, kännetecknat avatt lagringsplatserna är register.
12. Monitoreringsarrangemang, vilket mottager en signal i parallell-10 form, vilken signal överföres med en klocksignal tili arrangemanget, kännetecknat avatt monitoreringsarrangemanget omfattar en räknare (24) som räknar klocksignaler, ett monitoreringsdon (21), ett styrdon (22), ett andra don (11) och ett första don (12) tili vilket med klocksignalen nämnda signal i parellell-15 form överföres, vilken signal omvandlas tili skenbar serieform i det första donet (12), vilket överför signalen som den omvandlat tili serieform med ovan nämnda klocksignal bit för bit till det andra donet (11), det första och det andra donet överför sinä utgängssignaler, som skenbart är i serieform, tili monitoreringsdonet (21), vilket söker bland de sig-20 naler som det mottagit ett förutbestämt bitmönster, vid vilket styrdonet (22) laser sig, och pä basis av antalet klocksignaler som räknaren (24) har räknat defi- nierar räknaren (24) den signalpunkt som skall monitoreras.
· 13. Arrangemang enligt patentkrav 12, kännetecknat av : 25 att signalen överförs tili donen (11, 12) med en klocksignal som är oberoende •' ’ \ av datahastigheten för den signal som har mottagits i parallellform. »
14. Arrangemang enligt patentkrav 12, kännetecknat av I « att arrangemanget monitorerar en signal som bestär av bitgrupper och vars '; , * ramfas befinner sig utanför bitgruppsgränsen. * 30
15. Arrangemang enligt patentkrav 12, kännetecknat av att monitoreringsdonet (21) söker det förutbestämda bitmönstret pä sä sätt att ; ; monitoreringsdonet jämför det bitmönster som sökes med donens (11, 12) ut- ’ gängssignaler.
16. Arrangemang enligt patentkrav 12, kännetecknat av : 35 att monitoreringsdonet (21) söker den punkt som skall monitoreras pä basis av * de klocksignaler vilka räknas efter att bitmönstret har lästs. \ 13 1 08826 i i i
17. Arrangemang enligt patentkrav 12, kännetecknat av att vid läsningen till det förutbestämda bitmönstret genererar monitoreringsdo-net (21) en signal som aktiverar sökandet efter signalpunkten som skall moni-toreras.
18. Arrangemang enligt patentkrav 12, kännetecknat av att monitoreringsdonet (21) söker det förutbestämda bitmönstret i ätminstone tva parallellt belägna signaler i serieform, vilka bestär av bitgrupper som över-förs framät bit för bit.
19. Arrangemang enligt patentkrav 12, kännetecknat av 10 att det första donet (12) överför den signal som den omvandlat tili serieform i parallellform tili det andra donet (11).
20. Arrangemang enligt patentkrav 12, kännetecknat av att monitoreringsdonet (21) söker pä basis av läsningspunkten en tidslucka som monitoreras da signalen omfattar tidsluckor.
21. Arrangemang enligt patentkrav 12, kännetecknat av I att det förutbestämda bitmönstret är ett ramläsningsord elier motsvarande bit- mönster, vars plats i signalen är pä förhand känd.
22. Arrangemang enligt patentkrav 12, kännetecknat av att donen (11, 12) är register.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI990554A FI108826B (sv) | 1999-03-12 | 1999-03-12 | Monitoreringsförfarande och monitoreringsarrangemang |
PCT/FI2000/000189 WO2000056003A1 (en) | 1999-03-12 | 2000-03-10 | Monitoring method and monitoring arrangement |
AU32942/00A AU3294200A (en) | 1999-03-12 | 2000-03-10 | Monitoring method and monitoring arrangement |
US09/949,588 US6882683B2 (en) | 1999-03-12 | 2001-09-10 | Monitoring method and monitoring arrangement |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI990554A FI108826B (sv) | 1999-03-12 | 1999-03-12 | Monitoreringsförfarande och monitoreringsarrangemang |
FI990554 | 1999-03-12 |
Publications (3)
Publication Number | Publication Date |
---|---|
FI990554A0 FI990554A0 (sv) | 1999-03-12 |
FI990554A FI990554A (sv) | 2000-09-13 |
FI108826B true FI108826B (sv) | 2002-03-28 |
Family
ID=8554180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI990554A FI108826B (sv) | 1999-03-12 | 1999-03-12 | Monitoreringsförfarande och monitoreringsarrangemang |
Country Status (4)
Country | Link |
---|---|
US (1) | US6882683B2 (sv) |
AU (1) | AU3294200A (sv) |
FI (1) | FI108826B (sv) |
WO (1) | WO2000056003A1 (sv) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060291471A1 (en) * | 2004-03-17 | 2006-12-28 | Jorg Heuer | Method terminal and server for transmission of service messages in fixed and/or mobile networks |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3582559A (en) * | 1969-04-21 | 1971-06-01 | Scope Inc | Method and apparatus for interpretation of time-varying signals |
US4607378A (en) * | 1984-10-22 | 1986-08-19 | Honeywell Inc. | Detector for detecting sync bits in a stream of data bits |
JPH0622359B2 (ja) * | 1987-12-14 | 1994-03-23 | 富士通株式会社 | フレーム同期方式 |
EP0397144A1 (de) | 1989-05-12 | 1990-11-14 | Alcatel SEL Aktiengesellschaft | Schaltungsanordnung zur wortweisen Seriell-Parallel-Wandlung |
JPH0440125A (ja) | 1990-06-06 | 1992-02-10 | Advantest Corp | パターン同期回路 |
US5068880A (en) | 1990-09-06 | 1991-11-26 | The United States Of America As Represented By The Secretary Of The Navy | Optical interconnects in the computer environment |
US5253254A (en) | 1991-09-18 | 1993-10-12 | Dsc Communications Corporation | Telecommunications system with arbitrary alignment parallel framer |
JP2732759B2 (ja) | 1992-07-15 | 1998-03-30 | 沖電気工業株式会社 | フレーム同期制御方式 |
GB2277237B (en) * | 1993-03-31 | 1998-01-21 | Mitsubishi Electric Corp | Communication system and method of detecting transmission faults therein |
JP2694807B2 (ja) * | 1993-12-16 | 1997-12-24 | 日本電気株式会社 | データ伝送方式 |
US5590159A (en) | 1995-02-07 | 1996-12-31 | Wandel & Goltermann Technologies, Inc. | Digital data sequence pattern filtering |
-
1999
- 1999-03-12 FI FI990554A patent/FI108826B/sv active
-
2000
- 2000-03-10 WO PCT/FI2000/000189 patent/WO2000056003A1/en active Application Filing
- 2000-03-10 AU AU32942/00A patent/AU3294200A/en not_active Abandoned
-
2001
- 2001-09-10 US US09/949,588 patent/US6882683B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6882683B2 (en) | 2005-04-19 |
AU3294200A (en) | 2000-10-04 |
US20020126781A1 (en) | 2002-09-12 |
FI990554A0 (sv) | 1999-03-12 |
WO2000056003A1 (en) | 2000-09-21 |
FI990554A (sv) | 2000-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6917661B1 (en) | Method, architecture and circuitry for controlling pulse width in a phase and/or frequency detector | |
US5844923A (en) | Fast framing of nude ATM by header error check | |
US4996698A (en) | Clock signal resynchronizing apparatus | |
US8510626B2 (en) | Data coding apparatus and methods | |
AU654210B2 (en) | Telecommunications system with arbitrary alignment parallel framer | |
US7870466B2 (en) | Parallel cyclic code generation device and parallel cyclic code error detection device | |
FI108826B (sv) | Monitoreringsförfarande och monitoreringsarrangemang | |
JP3033353B2 (ja) | Sonet伝送信号処理方法およびsonet伝送信号処理装置 | |
US7428249B2 (en) | Pointer processing and path BIP-8 computation for large concatenated payloads | |
US6795946B1 (en) | Fast frame error checker for multiple byte digital data frames | |
US6819683B2 (en) | Communications system and associated deskewing and word framing methods | |
US6341297B1 (en) | Parallel processing syndrome calculating circuit and Reed-Solomon decoding circuit | |
AU3010492A (en) | N-bit parallel input to variable-bit parallel output shift register | |
CA1208368A (en) | Data transmission by subrate grouping | |
US5280484A (en) | Time-division multiplex communication system with a synchronizing circuit at the receiving end which responds to the coding of words inserted in the transmitted information | |
US6198753B1 (en) | Method and apparatus for facilitating an interface to a digital signal processor | |
JPH02502780A (ja) | 変通性バッファに差し迫ったオーバーフロー及び/又はアンダーランを探知する方法と装置 | |
US7225391B1 (en) | Method and apparatus for parallel computation of linear block codes | |
JP2967748B2 (ja) | Atmセル同期回路 | |
US7466720B2 (en) | Flexible architecture for SONET and OTN frame processing | |
EP0592842B1 (en) | Serial rate conversion circuit with jitter tolerate payload | |
US6763078B2 (en) | Device and method for burst synchronization and error detection | |
US5072448A (en) | Quasi-random digital sequence detector | |
US7292603B2 (en) | Memory-efficient conversion between differing data transport formats of SONET overhead data | |
JP2946863B2 (ja) | パリティ計数回路 |