FI107481B - Styrning av en faslåsningskrets i samband med byte av synkroniseringskälla - Google Patents

Styrning av en faslåsningskrets i samband med byte av synkroniseringskälla Download PDF

Info

Publication number
FI107481B
FI107481B FI991507A FI991507A FI107481B FI 107481 B FI107481 B FI 107481B FI 991507 A FI991507 A FI 991507A FI 991507 A FI991507 A FI 991507A FI 107481 B FI107481 B FI 107481B
Authority
FI
Finland
Prior art keywords
phase
phase difference
signal
synchronization signal
synchronization
Prior art date
Application number
FI991507A
Other languages
English (en)
Finnish (fi)
Other versions
FI991507A (sv
Inventor
Markku Ruuskanen
Original Assignee
Nokia Networks Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Networks Oy filed Critical Nokia Networks Oy
Priority to FI991507A priority Critical patent/FI107481B/sv
Priority to EP00940432A priority patent/EP1192744A1/en
Priority to PCT/FI2000/000557 priority patent/WO2001003343A1/en
Priority to AU55369/00A priority patent/AU5536900A/en
Publication of FI991507A publication Critical patent/FI991507A/sv
Application granted granted Critical
Publication of FI107481B publication Critical patent/FI107481B/sv
Priority to US10/017,888 priority patent/US6904113B2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/18—Temporarily disabling, deactivating or stopping the frequency counter or divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Claims (6)

1. Förfarande för styrning av en digital fasläst slinga vid byte av synkroniseringskälla, vid vilket förfarande - utförs ett byte av synkroniseringssignal genom att byta ut en för-5 sta synkroniseringssignal mot en andra synkroniseringssignal, - mäts fasskillnaden mellan nämnda andra synkroniseringssignal (P1) och en urfasläsets oscillator genererad signal (P2), - ändras fasskillnaden mellan den andra synkroniseringssignalen och den ur fasläsets oscillator genererade signalen om den uppmätta fas- 10 skillnaden överskrider ett förutbestämt gränsvärde, varefter fasskillnaden mellan nämnda andra synkroniseringssignal och den ur fasläsets oscillator genererade signalen mäts pa nytt, -sätts i gang den faslästa slingans normala justering om den uppmätta fasskillnaden är mindre än eller lika stor som nämnda gränsvärde, 15 kännetecknat av att det som respons pä att det märks att den uppmätta fasskillnaden är mindre än eller lika stor som nämnda gränsvärde ställs den uppmätta fasskillnaden som fasskillnadsbörvärde för den faslästa slingans normala justering, varefter justeringen sätts i gang. 20
2. Förfarande enligt patentkrav 1, kännetecknat av att fasänd- ringen av den andra synkroniseringssignalen utförs genom att hindra den ur . fasläsets oscillator genererade signalen frän att nä den faslästa slingans fas- : ‘' skillnadsmätningsorgan under en given tidsperiod.
3. Förfarande enligt patentkrav 2, kännetecknat av att förhind- « « : 25 randet utförs genom att avskära den ur oscillatorn genererade signalens funktionella väg tili den faslästa slingans fasskillnadsmätningsorgan. :T:
4. Förfarande enligt patentkrav 2, kännetecknat av att förhind- randet utförs genom att avskära den andra synkroniseringssignalens funk-tionella väg tili den faslästa slingans fasskillnadsmätningsorgan. . 30
5. Digitalt fasläsarrangemang, vilket fasläsarrangemang omfattar • ♦ ..... -väljarorgan (12,14) för att väljä önskad synkroniseringskälla bland ätminstone tvä olika synkroniseringskällor, < ':": - en fasjämförare (13) som har en första och en andra ingäng och med vilken genereras en utsignal som beror av fasskillnaden mellan de tili : !·. 35 ingängarna inmatade signalerna, • · » • · · · 10 107481 - styrorgan (14) för att bilda ett styrord som respons pä nämnda fasskillnadsberoende utsignal, och - en oscillator (16) som styrs med hjälp av nämnda styrord, kännetecknat av att 5 nämnda styrorgan (14) dessutom omfattar ställorgan för att ställa den uppmätta fasskillnaden som börvärde förfaslasets normala justering.
6. Arrangemang enligt patentkrav 4, vilket arrangemang omfattar igangsättningsorgan för igangsättning av slingans normala justering, kännetecknat av att nämnda igangsättningsorgan fungerar som 10 respons pä ställorganen för igangsättning av nämnda justering som respons pä att börvärdet har satts. « « I * I * 1 « ··· · • · • · · • · · « · · • « · • · · • · · • · • · · • e • · · I · I • · « t «tl
FI991507A 1999-07-01 1999-07-01 Styrning av en faslåsningskrets i samband med byte av synkroniseringskälla FI107481B (sv)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FI991507A FI107481B (sv) 1999-07-01 1999-07-01 Styrning av en faslåsningskrets i samband med byte av synkroniseringskälla
EP00940432A EP1192744A1 (en) 1999-07-01 2000-06-21 Control of phase locked loop during change of synchronisation source
PCT/FI2000/000557 WO2001003343A1 (en) 1999-07-01 2000-06-21 Control of phase locked loop during change of synchronisation source
AU55369/00A AU5536900A (en) 1999-07-01 2000-06-21 Control of phase locked loop during change of synchronisation source
US10/017,888 US6904113B2 (en) 1999-07-01 2001-12-12 Control of phase locked loop during change of synchronization source

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI991507A FI107481B (sv) 1999-07-01 1999-07-01 Styrning av en faslåsningskrets i samband med byte av synkroniseringskälla
FI991507 1999-07-01

Publications (2)

Publication Number Publication Date
FI991507A FI991507A (sv) 2001-01-02
FI107481B true FI107481B (sv) 2001-08-15

Family

ID=8555005

Family Applications (1)

Application Number Title Priority Date Filing Date
FI991507A FI107481B (sv) 1999-07-01 1999-07-01 Styrning av en faslåsningskrets i samband med byte av synkroniseringskälla

Country Status (5)

Country Link
US (1) US6904113B2 (sv)
EP (1) EP1192744A1 (sv)
AU (1) AU5536900A (sv)
FI (1) FI107481B (sv)
WO (1) WO2001003343A1 (sv)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4135679B2 (ja) * 2004-05-27 2008-08-20 沖電気工業株式会社 通信タイミング制御装置、通信タイミング制御方法、ノード及び通信システム
DE102007046300A1 (de) * 2007-07-26 2009-01-29 Rohde & Schwarz Gmbh & Co. Kg Verfahren zur Synchronisation von mehreren Messkanalbaugruppen und/oder Messgeräten sowie entsprechendes Messgerät

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2060824T3 (es) 1989-03-02 1994-12-01 Siemens Ag Procedimiento para la resincronizacion de un impulso de reloj.
US5268655A (en) * 1992-05-27 1993-12-07 Codex Corporation Device and method for automatically adjusting a phase-locked loop
JPH084235B2 (ja) * 1993-03-31 1996-01-17 日本電気株式会社 周波数制御装置
US5473533A (en) * 1993-12-02 1995-12-05 Best Power Technology, Incorporated Method and apparatus for efficient phase and frequency coherence locking optimized for digital systems
JP3349830B2 (ja) * 1994-07-29 2002-11-25 沖電気工業株式会社 クロック発生回路
US5861842A (en) * 1997-08-29 1999-01-19 Space Systems/Loral, Inc. Spacecraft disciplined reference oscillator

Also Published As

Publication number Publication date
US6904113B2 (en) 2005-06-07
WO2001003343A1 (en) 2001-01-11
EP1192744A1 (en) 2002-04-03
US20020048337A1 (en) 2002-04-25
AU5536900A (en) 2001-01-22
FI991507A (sv) 2001-01-02

Similar Documents

Publication Publication Date Title
US7126429B2 (en) Digital phase locked loop with selectable normal or fast-locking capability
US6239892B1 (en) Method and apparatus for bit synchronization in optical communication and networking systems
US7206370B2 (en) Clock recovery circuit
US6784706B2 (en) Method of stabilizing phase-locked loop
JPH11112366A (ja) 自動送信電力制御回路
CA2755962C (en) Circuit, control system, control method and computer-readable recording medium for recording program
CN1983855B (zh) 闭环控制系统及动态调整带宽的方法、收敛状态检测模块
KR101025522B1 (ko) 발진 주파수 제어 회로
US20020140472A1 (en) Semiconductor device
FI101437B (sv) Styrning av en spänningsstyrd oscillator
KR19990041483A (ko) 반도체 소자의 클럭보상장치
WO2007084876A2 (en) Systems and methods for reducing static phase error
FI107481B (sv) Styrning av en faslåsningskrets i samband med byte av synkroniseringskälla
EP1913696A1 (en) Delay-locked loop
FI93505C (sv) Numeriskt styrd oscillator och digital faslåst slinga
US6687223B1 (en) Delay-locked admission control scheme in communications networks
EP0721698B1 (en) Method for controlling a phase-locked loop, and a phase-locked loop
EP1692768B1 (en) A phase locked loop that sets gain automatically
KR101009798B1 (ko) 확산 스펙트럼 시스템의 지능형 코드 추적
US6157232A (en) Local clock generator
KR20030037591A (ko) 넓은 동기 범위를 가지는 적응형 지연동기루프
EP0968568B1 (en) Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop
CA2283316C (en) Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop
JP2783586B2 (ja) 位相検出装置
JPH04157923A (ja) Ｐｌｌ回路