FI102118B - Självprogrammerande larmanläggning - Google Patents

Claims (8)

1. Larinaniäggning innefattande minst en utlösningsenhet (1) och en centralenhet (2), varvid utlösningsenheten vid aktivering kan avge en kodad utsignal för att päverka 5 centralenheten, som är avstämd mot den kodade utsignalen för att indikera mottaget meddelande frän den aktiverade utlösningsenheten, kännetecknad av att utlösningsenheten (1) eller centralenheten (2) är ställbar i programmeringsläge (Plf P2) och normalläge (N^, N2), var-10 vid i programmeringsläget utlösningsenhetens (1) ordinarie sändare (12) är anordnad att avge en kodad signal som vid mottagande av centralenhetens ordinarie mottagare (22) gör centralenheten receptiv för denna kodade signal när larm-anläggningen i fortsättningen arbetar i normalläge. 15

2. Anläggning enligt patentkrav l, kännetecknad av att utlösnignsenheten (1) uppvisar en kodnigsomkopplare (16) som vid den första ursprungliga aktiveringen av utlösningsenheten är ställd i programmeringsläge (P·^ , var- 20 vid utlösningsenheten är anordnad att avge (via 112) den kodade utsignalen med en tillagd programmeringskod som i centralenheten (2) är anordnad att programmera ett minne (25) med koden hos den mottagna kodade utsignalen. ; 25 3. Anläggning enligt patentkrav 2, kännetecknad av att kodkretsen (11) omfattar en IC-krets (IC^) med in-gängar (111) för inmatning av den valda koden, som före-trädesvis utgör utlösningsenhetens (1) individuella num-mer, vilken IC-krets är spänningsmatad frän en egen ström-30 källa (14) och har en utgäng (112) ansluten tili en sända re (12) .

4. Anläggning enligt patentkrav 1, kännetecknad av att centralenheten (2) har en programmeringsomkopplare 35 (26) tidsbegränsat ställbar i programmeringsläget (P2) och automatiskt ätergäende tili normalläget (N-^ . 12 102118

5. Anläggning enligt patentkrav 4, kännetecknad av att centralenheten (2) omfattar en CPU-enhet (24) som medelst programmeringsomkopplaren (26) är ställbar i programmer ingsläget (P2) och noirmalläget (N]_) , varvid CPU-en- 5 heten i programmeringsläget är anordnad att programmera ett minne (25) med koden hos den mottagna kodade utsigna-len frän den aktiverade utlösningsenheten (1) medan CPU-enheten i normalläget är anordnad att, efter jämförelse med tidigare i minnet (26) lagrade koder, avge en larm-10 signal (L; LI, L2) i det fall mottagen kodad utsignal vid jämförelse överensstämmer med nägon i minnet lagrad kod.

6. Anläggning enligt patentkrav 5, kännetecknad av att den av CPU-enheten (24) avgivna larmsignalen (L;

15 Li, L2) är anordnad att aktivera ett, tili den utlösnings- enhet (l) som avgivit den kodade signalen, hörande larm-organ.

7. Anläggning enligt patentkrav 5, kännetecknad 20 av att minnet (25) utgörs av ett EEPROM.

8. Anläggning enligt patentkrav 5, kännetecknad av att CPU-enheten (24) och minnet (25) är anslutna tili en mottagare (22) för uppfängande av de frän sändaren (12) :.25 i respektive utlösnignsenhet (1) avgivna kodade utsigna-lerna.