ES477896A1 - Procedimiento para la liberacion de disposiciones periferi- fericas y de enlaces en una disposicion de telecomunicacion. - Google Patents

Procedimiento para la liberacion de disposiciones periferi- fericas y de enlaces en una disposicion de telecomunicacion.

Info

Publication number
ES477896A1
ES477896A1 ES477896A ES477896A ES477896A1 ES 477896 A1 ES477896 A1 ES 477896A1 ES 477896 A ES477896 A ES 477896A ES 477896 A ES477896 A ES 477896A ES 477896 A1 ES477896 A1 ES 477896A1
Authority
ES
Spain
Prior art keywords
unit
store
corrects
connections
selects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
ES477896A
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tenovis GmbH and Co KG
Original Assignee
Telefonbau und Normalzeit GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonbau und Normalzeit GmbH filed Critical Telefonbau und Normalzeit GmbH
Publication of ES477896A1 publication Critical patent/ES477896A1/es
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54575Software application
    • H04Q3/54591Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Retry When Errors Occur (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Multi Processors (AREA)

Abstract

Procedimiento para la liberación de disposiciones periféricas y de enlaces en una disposición de telecomunicación, controlada de modo centralizado con programas almacenados, que contiene varios registros de trabajo comunes para el almacenamiento transitorio de las direcciones de las disposiciones periféricas que provocan las incitaciones y posee una memoria de trabajo, en la que con cada disposición periférica está asociada una línea de memoria para la recepción de datos de estado y de enlaces concernientes a esta disposición periférica, caracterizado porque al aparecer procesos de mando erróneos que conducen a una interrupción de programa de desarrolla una sucesión de órdenes, en la cual primeramente se activa un registro de trabajo, a partir del cual se lee la dirección de la disposición periférica que provoca la incitación, porque con esta dirección se activa en la memoria de trabajo la línea asociada con esta disposición, y porque esta línea es llevada a un estado que produce la liberación de la pertinente disposición periférica, y la liberación de un enlace existente con la disposición periférica, o porque esta línea es llevada a un estado que lleva a la disposición periférica a una posición de partida definida.
ES477896A 1978-07-07 1979-02-20 Procedimiento para la liberacion de disposiciones periferi- fericas y de enlaces en una disposicion de telecomunicacion. Expired ES477896A1 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782829897 DE2829897C2 (de) 1978-07-07 1978-07-07 Verfahren zur Freischaltung von peripheren Einrichtungen und/oder von Verbindungen in einer mit gespeicherten Programmen zentral gesteuerten Vermittlungseinrichtung

Publications (1)

Publication Number Publication Date
ES477896A1 true ES477896A1 (es) 1979-08-01

Family

ID=6043802

Family Applications (1)

Application Number Title Priority Date Filing Date
ES477896A Expired ES477896A1 (es) 1978-07-07 1979-02-20 Procedimiento para la liberacion de disposiciones periferi- fericas y de enlaces en una disposicion de telecomunicacion.

Country Status (2)

Country Link
DE (1) DE2829897C2 (es)
ES (1) ES477896A1 (es)

Also Published As

Publication number Publication date
DE2829897A1 (de) 1980-01-24
DE2829897C2 (de) 1984-05-30

Similar Documents

Publication Publication Date Title
ES477896A1 (es) Procedimiento para la liberacion de disposiciones periferi- fericas y de enlaces en una disposicion de telecomunicacion.
GB1443971A (en) Computer system with programme-controlled programme counters
JPS5399142A (en) Ignition control system
JPS5739409A (en) Sequence display system
JPS53148924A (en) Process information display system
JPS5720807A (en) Sequence controller
JPS5476044A (en) Recovery data correction process system
JPS5443648A (en) Logout controller
JPS5533283A (en) System-constitution-information memory system
JPS5563422A (en) Data transfer system
JPS5422660A (en) Memory controller in industrial robot
JPS53127246A (en) Control program check system
JPS5491151A (en) Internal memory control system on array processor
JPS5390832A (en) Microorder bus time-division controller
JPS5250663A (en) Classification instruction control system
JPS54115170A (en) Timing device with digital display device
JPS53132231A (en) Control unit for data write-in
JPS5592935A (en) Screen memory control system
JPS5731047A (en) Microprogram control device
JPS54127647A (en) Microprogram control system
JPS53135682A (en) Operation state display system
JPS52146135A (en) Address selection control system
JPS52129242A (en) Address conversion device
JPS5641599A (en) Address generation system of pattern generator
JPS57191758A (en) System for storing test program in main storage