ES2871876T3 - Módulo de batería y sistema de baterías de almacenamiento - Google Patents

Módulo de batería y sistema de baterías de almacenamiento Download PDF

Info

Publication number
ES2871876T3
ES2871876T3 ES16889827T ES16889827T ES2871876T3 ES 2871876 T3 ES2871876 T3 ES 2871876T3 ES 16889827 T ES16889827 T ES 16889827T ES 16889827 T ES16889827 T ES 16889827T ES 2871876 T3 ES2871876 T3 ES 2871876T3
Authority
ES
Spain
Prior art keywords
signal
circuit
overtemperature
battery
overvoltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES16889827T
Other languages
English (en)
Inventor
Kazuto Kuroda
Shinichiro Kosugi
Masahiro Sekino
Norihiro Kaneko
Ryo Okabe
Yusuke Kikuchi
Yosuke Saeki
Makoto Noguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of ES2871876T3 publication Critical patent/ES2871876T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/60—Heating or cooling; Temperature control
    • H01M10/63—Control systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H01M10/482—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte for several batteries or cells simultaneously or sequentially
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H01M10/486—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte for measuring temperature
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/60—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements
    • H02J7/64—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements against overvoltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/60—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements
    • H02J7/65—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements against overtemperature
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/60—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements
    • H02J7/663—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements using battery or load disconnect circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2200/00—Safety devices for primary or secondary batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/572—Means for preventing undesired use or discharge
    • H01M50/574—Devices or arrangements for the interruption of current
    • H01M50/583—Devices or arrangements for the interruption of current in response to current, e.g. fuses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/90—Regulation of charging or discharging current or voltage
    • H02J7/971—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters
    • H02J7/975—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters in response to temperature
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/90—Regulation of charging or discharging current or voltage
    • H02J7/971—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters
    • H02J7/975—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters in response to temperature
    • H02J7/977—Regulation of charging or discharging current or voltage the charge cycle being controlled or terminated in response to non-electric parameters in response to temperature of the battery
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

Un módulo de batería (11-1) que comprende: una unidad de celda de batería (22) que incluye una pluralidad de celdas de batería (21) conectadas entre sí en serie o en serie-paralelo; una unidad de monitorización de celdas (23) configurada para monitorizar temperaturas y tensiones de las celdas de batería (21); y una pluralidad de unidades de detección de sobretemperatura/sobretensión (26, 27) de n sistemas, en donde n es un número entero mayor o igual que 2, estando las unidades de detección de sobretemperatura/sobretensión (26, 27) de los n sistemas configuradas para detectar de manera independiente una sobretemperatura o una sobretensión de las mismas celdas de batería (21) como un estado anormal, y para notificarse recíprocamente entre sí los resultados de la detección, en donde cada una de las unidades de detección de sobretemperatura/sobretensión (26, 27) está configurada para, tras notificarse que el estado anormal ha sido detectado por otra unidad de detección de sobretemperatura/sobretensión (26, 27) de otro sistema en el módulo de batería (11-1), funcionar bajo el supuesto de que la unidad de detección de sobretemperatura/sobretensión (26, 27) detecta el estado anormal.

Description

DESCRIPCIÓN
Módulo de batería y sistema de baterías de almacenamiento
Campo
Las realizaciones descritas en el presente documento se refieren en general a un módulo de batería y un sistema de baterías de almacenamiento.
Antecedentes
En los últimos años, con el fin de ahorrar energía, se ha aplicado un sistema de baterías de almacenamiento a gran escala en diversos campos para permitir un uso más eficiente de la energía al almacenar y a continuación usar la energía.
Especialmente en el campo del transporte masivo, incluidos los ferrocarriles, un sistema de este tipo produce un gran efecto de ahorro de energía y, por lo tanto, se ha exigido un sistema de baterías de almacenamiento a gran escala que opere con una tensión más alta y que tenga una capacidad de potencia mayor.
El documento US 20140015454 A1 desvela un sistema de baterías provisto de una pluralidad de módulos de batería, en donde un objetivo de la invención es transmitir rápidamente los resultados de detección de anomalías para un grupo de celdas de batería al exterior sin complicar la circuitería de comunicación.
El documento EP 2166642 A1 desvela un circuito de monitorización de estado de batería y un dispositivo de batería que incluye una pluralidad de circuitos de monitorización de estado de batería, en donde un objetivo de la invención es proporcionar un circuito de monitorización de estado de batería y un dispositivo de batería que pueda adaptarse fácilmente a la variación en el número de baterías, y que tenga una tensión de resistencia baja y una configuración de circuito simple.
Sumario de la invención
La invención se refiere a un módulo de batería de acuerdo con la reivindicación 1 y a un sistema de baterías de almacenamiento de acuerdo con las reivindicaciones 5 y 6.
[Breve descripción de los dibujos
La figura 1 es un diagrama de bloques de configuración esquemática de un sistema de baterías de almacenamiento de acuerdo con una realización.
La figura 2 es un diagrama de bloques de configuración esquemática de un módulo de batería.
La figura 3 es un diagrama de bloques de configuración esquemática de un primer circuito de detección de sobretemperatura/sobretensión.
La figura 4 es un diagrama de bloques de configuración esquemática de un circuito supervisor de seguridad de acuerdo con una primera realización.
La figura 5 es una gráfica de tiempos de operación de una unidad supervisora de seguridad.
La figura 6 es un diagrama de bloques de configuración esquemática de una unidad de gestión de baterías (BMU).
La figura 7 es un diagrama de bloques de configuración esquemática de una unidad supervisora de seguridad de acuerdo con una segunda realización.
La figura 8 es una gráfica explicativa de parte de la operación de una primera unidad de autodiagnóstico y una segunda unidad de autodiagnóstico.
La figura 9 es un diagrama de bloques de configuración esquemática de una unidad supervisora de seguridad de acuerdo con una tercera realización.
La figura 10 es una gráfica de tiempos de operación de la unidad supervisora de seguridad de acuerdo con la tercera realización.
Descripción detallada
En general, un módulo de batería de acuerdo con una realización incluye una unidad de celda de batería que incluye una pluralidad de celdas de batería conectadas entre sí en serie o en serie-paralelo; una unidad de monitorización de celdas configurada para monitorizar temperaturas y tensiones de las celdas de batería; y una pluralidad de unidades de detección de sobretemperatura/sobretensión de n sistemas (n: un número entero mayor o igual que 2). Las unidades de detección de sobretemperatura/sobretensión de los n sistemas están configuradas para detectar de manera independiente una sobretemperatura o una sobretensión de las celdas de batería como un estado anormal, y para notificarse recíprocamente entre sí los resultados de la detección. Cada una de las unidades de detección de sobretemperatura/sobretensión está configurada para, tras notificarse que se ha detectado el estado anormal por otra unidad de detección de sobretemperatura/sobretensión de otro sistema en el módulo de batería, funcionar bajo el supuesto de que la unidad de detección de sobretemperatura/sobretensión detecte el estado anormal.
Las realizaciones preferidas se describirán en detalle haciendo referencia a los dibujos.
La figura 1 es un diagrama de bloques de configuración esquemática de un sistema de baterías de almacenamiento de acuerdo con una realización.
Un sistema de baterías de almacenamiento 10 incluye principalmente: N módulos de batería 11-1 a 11-N (N: un número entero mayor o igual que 2); una BMU (unidad de gestión de baterías) 12 para controlar los módulos de batería 11-1 a 11-N; una unidad supervisora de seguridad (SSU: unidad supervisora de seguridad) 13 para ejecutar un proceso de apagado del sistema de baterías de almacenamiento 10 basándose en el resultado de la comunicación con los módulos de batería 11-1 a 11-N; un fusible 14 proporcionado a una línea de corriente de lado de alto potencial LP y configurado para apagar una ruta de corriente cuando fluye una sobrecorriente; un sensor de corriente 15 proporcionado a una línea de corriente de lado de bajo potencial LN y configurado para detectar la corriente de salida; un primer contactor (contactor) 16 proporcionado a una línea de corriente de lado de alto potencial LP y que tiene un contacto normalmente abierto (normalmente abierto); y un segundo contactor (contactor) 17 proporcionado a una línea de corriente de lado de bajo potencial LN y que tiene un contacto normalmente abierto. En la configuración anterior, el primer contactor 16 está conectado a un terminal de salida de fuente de alimentación de lado de alto potencial TP, y el segundo contactor 17 está conectado a un terminal de salida de fuente de alimentación de lado de bajo potencial TN.
A continuación, se describirán las configuraciones de los módulos de batería 11-1 a 11-N.
Los módulos de batería 11-1 a 11-N tienen configuraciones idénticas y, por lo tanto, el módulo de batería 11-1 se describirá como ejemplo.
La figura 2 es un diagrama de bloques de configuración esquemática de un módulo de batería.
El módulo de batería 11-1 incluye principalmente: una unidad de celda de batería 22 que incluye m celdas de batería 21-1 a 21-m (m: un número entero mayor o igual que 2) conectado en serie entre un terminal de lado de alto potencial TP1 y un terminal de lado de bajo potencial TN1; y una CMU 23 para monitorizar la unidad de celda de batería 22 bajo el control de la BMU 12 y notificar a la BMU 12 un resultado de la monitorización.
La CMU 23 incluye principalmente: un cuerpo de CMU 25; un primer circuito de detección de sobretemperatura/sobretensión 26 para detectar si cada una de las celdas de batería 21-1 a 21-m incluidas en la unidad de celda de batería 22 está en un estado de sobretemperatura o en un estado de sobretensión; y un segundo circuito de detección de sobretemperatura/sobretensión 27 que tiene la misma configuración que el primer circuito de detección de sobretemperatura/sobretensión 26 y está configurado para detectar, independientemente del primer circuito de detección de sobretemperatura/sobretensión 26, si cada una de las celdas de batería 21-1 a 21-m incluidas en la unidad de celda de batería 22 está en un estado de sobretemperatura o en un estado de sobretensión.
La CMU 23 incluye además un primer terminal de entrada de señal de estado operativo LSi1, un primer terminal de salida de señal de estado operativo LSo1, un segundo terminal de entrada de señal de estado operativo LSi2, un segundo terminal de salida de señal de estado operativo LSo2, un terminal de comunicación CAN y un terminal de fuente de alimentación CMUalimentación.
En la configuración anterior, el primer circuito de detección de sobretemperatura/sobretensión 26 y el segundo circuito de detección de sobretemperatura/sobretensión 27 intercambian señales no detectadas de sobretemperatura/sobretensión SN, que se emiten cuando no se ha detectado ni un estado de sobretemperatura ni un estado de sobretensión, entre sí a través de una línea de comunicación dedicada.
Los primeros circuitos de detección de sobretemperatura/sobretensión 26 y los segundos circuitos de detección de sobretemperatura/sobretensión 27 para todas las unidades de celda de batería 22 están conectados a la unidad supervisora de seguridad 13 en dos cadenas tipo margarita. Una de las dos cadenas tipo margarita es una cadena tipo margarita conectada a través de los primeros terminales de entrada de señal de estado operativo LSi1 y los primeros terminales de salida de señal de estado operativo LSo1, y la otra es una cadena tipo margarita conectada a través de los segundos terminales de entrada de señal de estado operativo LSi2 y los segundos terminales de salida de señal de estado operativo LSo2. Es decir, los primeros terminales de entrada de señal de estado operativo LSi1 y los primeros terminales de salida de señal de estado operativo LSo1 forman un primer sistema de conexión en cadena tipo margarita; y los segundos terminales de entrada de señal de estado operativo LSi2 y los segundos terminales de salida de señal de estado operativo LSo2 forman un segundo sistema de conexión en cadena tipo margarita.
El cuerpo de CMU 25 incluye: un extremo delantero analógico (AFE) 31 para medir las tensiones y las temperaturas de las respectivas celdas de batería 21 bajo el control del software; una MPU 33 para realizar una comunicación aislada a través del extremo delantero analógico 31 y una unidad de fotoacoplador 32; un excitador CAN 34 a usar para realizar comunicaciones que cumplan con los estándares de comunicación CAN (red de área de controlador ) a través del terminal de comunicación CAN bajo el control de la MPU 33; y un multiplexor (conmutador) 35 para conmutar sensores de temperatura de uno a otro para conectarse a un sensor de temperatura que es un objetivo de control.
Como se ha descrito anteriormente, el primer circuito de detección de sobretemperatura/sobretensión 26 y el segundo circuito de detección de sobretemperatura/sobretensión 27 tienen configuraciones idénticas y, por lo tanto, el primer circuito de detección de sobretemperatura/sobretensión 26 se describirá como un ejemplo.
La figura 3 es un diagrama de bloques de configuración esquemática de un primer circuito de detección de sobretemperatura/sobretensión.
El primer circuito de detección de sobretemperatura/sobretensión 26 incluye un circuito de detección de sobretensión de celda 41 y un circuito de detección de sobretemperatura 42. El circuito de detección de sobretensión de celda 41 está conectado a los respectivos terminales positivos de las celdas de batería 21-1 a 21-m y a los respectivos terminales negativos correspondientes a esos terminales positivos para detectar las tensiones de las respectivas celdas de batería 21-1 a 21-m. El circuito de detección de sobretensión de celda 41 emite, en lógica positiva (lo mismo se aplica a todos los siguientes casos), una señal de sobretensión no detectada en un nivel "H" durante un tiempo de sobretensión no detectada cuando no se detecta ninguna sobretensión en ninguna de las celdas de batería de 21-1 a 21-m. El circuito de detección de sobretemperatura 42 emite una señal de sobretemperatura no detectada en el nivel "H" durante un tiempo de sobretemperatura no detectada cuando no se detecta sobretemperatura en la unidad de celda de batería 22.
El primer circuito de detección de sobretemperatura/sobretensión 26 incluye además un primer circuito AND 43 y un primer circuito EX-NOR (circuito NOR exclusivo) 44. El primer circuito AND 43, al que se introduce una señal de sobretensión no detectada y una señal de sobretemperatura no detectada, calcula el AND de esas dos señales de entrada y, si las tensiones de las respectivas celdas de batería 21-1 a 21-m son normales y la temperatura de la unidad de celda de batería 22 es normal, emite una señal de sobretemperatura/sobretensión no detectada en el nivel "H" a los otros componentes, incluido el segundo circuito de detección de sobretemperatura/sobretensión 27. El primer circuito EX-NOr 44 calcula y emite el NOR exclusivo de una salida del primer circuito AND 43 y una señal de sobretemperatura/sobretensión no detectada emitida por el segundo circuito de detección de sobretemperatura/sobretensión 27.
El primer circuito de detección de sobretemperatura/sobretensión 26 incluye además un primer circuito de detección 48 y un segundo circuito de detección 54. El primer circuito de detección 48 realiza la detección de ondas a través de un fotoacoplador 47. El fotoacoplador incluye: un diodo emisor de luz 45 para emitir luz de acuerdo con una onda cuadrada, que tiene una primera frecuencia (10 kHz en esta realización) y se introduce desde un primer terminal de entrada de señal de estado operativo LSi1 cuando se determina que un dispositivo corriente arriba (otros módulos de batería o un dispositivo supervisor) está operando normalmente; y un fototransistor 46 para ponerlo en un estado operativo en respuesta a la emisión de luz del diodo emisor de luz 45. El segundo circuito de detección 54 realiza la detección de ondas a través de un fotoacoplador 53. El fotoacoplador 53 incluye: un diodo emisor de luz 51 para emitir luz de acuerdo con una onda cuadrada, que tiene una segunda frecuencia (1 kHz en la presente realización) y se introduce desde un segundo terminal de entrada de señal de estado operativo LSi2 cuando se determina que el dispositivo corriente arriba está operando normalmente; y un fototransistor 52 para ponerlo en un estado operativo en respuesta a la emisión de luz del diodo emisor de luz 51.
En la configuración descrita anteriormente, la primera frecuencia y la segunda frecuencia son deseablemente menores o iguales que 100 kHz de tal manera que, con el fin de prevenir un mal funcionamiento debido a interferencias inductivas, estas frecuencias pueden ser al menos diez veces más grandes que una frecuencia de potencia típica de corriente alterna (por ejemplo, 50 Hz) y puede permitir el uso de un fotoacoplador de fin general no diseñado para comunicaciones de alta velocidad y permitir la supresión del ruido debido a la transferencia. Desde el aspecto de facilitar el diseño de un filtro de paso de banda y un circuito de detección, la primera frecuencia, que es la frecuencia de una primera señal de operación, y la segunda frecuencia, que es una segunda señal de operación, se separan preferentemente de tal manera que una de estas frecuencias sea al menos diez veces mayor que la otra. El primer circuito de detección de sobretemperatura/sobretensión 26 incluye además un segundo circuito EX-NOR 55, un segundo circuito AND 56, y un tercer circuito AND 57, y un cuarto circuito AND 58. El segundo circuito EX-NOR 55 calcula y emite el NOR exclusivo de una salida del primer circuito de detección 48 y una salida del segundo circuito de detección 54. El segundo circuito AND 56 calcula y emite el AND lógico de la salida del primer circuito EX-NOR 44 y una salida del segundo circuito EX-NOR 55. El tercer circuito AND 57 calcula y emite el AND lógico de una salida del segundo circuito de detección 54 y una salida del segundo circuito AND 56. El cuarto circuito AND 58 calcula y emite el AND lógico de una salida del tercer circuito AND 57 y una salida del primer circuito AND 43.
El primer circuito de detección de sobretemperatura/sobretensión 26 incluye además un quinto circuito AND 60 y un fotoacoplador 63. El quinto circuito AND 60 calcula el AND lógico de una salida del cuarto circuito AND 58 y una salida que se emite desde un oscilador 59A y tiene una cierta frecuencia (la primera o segunda frecuencia descritas anteriormente), y emite una señal de estado operativo (una primera señal de estado operativo ST1 o una segunda señal de estado operativo ST2) con forma de onda cuadrada, estando el oscilador 59A configurado para emitir una señal de oscilación que tiene la primera frecuencia. El fotoacoplador 63 incluye: un diodo emisor de luz 61 que se pondrá en un estado operativo de acuerdo con la señal de estado operativo; y un fototransistor 62 que se pondrá en un estado operativo en respuesta a la emisión de luz del diodo emisor de luz 61. El fototransistor 62 tiene su terminal de colector conectado al primer terminal de salida de señal de estado operativo LSo1.
Debería observarse que el segundo circuito de detección de sobretemperatura/sobretensión 27 incluye, en lugar del oscilador 59A, un oscilador 59B para emitir una señal de oscilación que tiene la segunda frecuencia (menor que la primera frecuencia), y el terminal de colector del fototransistor 62 está conectado al segundo terminal de salida de señal de estado operativo LSo2.
[1] Primera realización
La figura 4 es un diagrama de bloques de configuración esquemática de una unidad supervisora de seguridad en una primera realización.
La unidad supervisora de seguridad 13 incluye un primer circuito de detección 71, un segundo circuito de detección 72, un circuito supervisor de fuente de alimentación 73, y un primer circuito AND 74. El primer circuito de detección 71 está conectado a un primer terminal de entrada de señal LSi11 al que se introduce la primera señal de estado operativo ST1 que tiene la primera frecuencia (5 kHz en la primera realización), para detectar la señal y, cuando se introduce la primera señal de estado operativo ST1, emite una primera señal de detección en el nivel "H". El segundo circuito de detección 72 está conectado a un segundo terminal de entrada de señal LSi12 al que se introduce la segunda señal de estado operativo ST2 que tiene la segunda frecuencia (500 Hz en la primera realización), para detectar la señal y, cuando se introduce la segunda señal de estado operativo ST2, emite una segunda señal de detección en el nivel "H". El circuito supervisor de fuente de alimentación 73 emite una señal de normalidad de fuente de alimentación en el nivel "H" cuando se alimenta energía desde una fuente de alimentación. El primer circuito AND 74 recibe la primera señal de detección a través de un terminal de entrada del mismo y la señal de normalidad de fuente de alimentación a través del otro terminal de entrada del mismo y calcula el AND lógico de esas dos señales para emitir una primera señal de normalidad de detección.
La unidad supervisora de seguridad 13 incluye además un primer circuito EX-NOR 75, un segundo circuito AND 76 y un tercer circuito AND 77. El primer circuito EX-NOR 75 recibe la primera señal de detección a través de un terminal de entrada del mismo y la segunda señal de detección a través del otro terminal de entrada del mismo para calcular el NOR exclusivo de esas dos señales y, si las dos señales coinciden entre sí, emite una primera señal de coincidencia en el nivel "H". El segundo circuito AND 76 recibe una primera señal de normalidad a través de un terminal del mismo y la primera señal de coherencia a través del otro terminal del mismo para calcular y emitir el AND lógico de esas dos señales. El tercer circuito AND 77 recibe una señal de salida del segundo circuito AND 76 a través de un terminal del mismo y una señal de salida de un segundo circuito EX-NOR 80 (descrito más adelante) a través del otro terminal del mismo y calcula el AND lógico de esas dos señales para emitir el resultado como una señal de excitación.
La unidad supervisora de seguridad 13 incluye además un circuito de excitación 78, un primer circuito de detección de estado de salida 79 y el segundo circuito EX-NOR 80. El circuito de excitación 78 incluye un transistor NPN T1 que tiene un terminal de base al que se introduce una señal de excitación y un transistor PNP T2 que tiene un terminal de base al que está conectado el terminal de colector del transistor NPN T1. El circuito de excitación 78 lleva al primer contactor 16 y al segundo contactor 17 a estados de apagado cuando se produce una anomalía. El primer circuito de detección de estado de salida 79 detecta, basándose en la tensión entre los dos extremos de una primera resistencia de detección de tensión R1, una corriente que fluye a través de las respectivas bobinas de excitación del primer contactor 16 y del segundo contactor 17, y emite una primera señal de detección de estado de salida en el nivel "H" cuando la BMU 12 mantiene el primer contactor 16 y el segundo contactor 17 en estado cerrado (estado ENCENDIDO). El segundo circuito EX-NOR 80 recibe una señal de excitación a través de un terminal del mismo y la primera señal de detección de estado de salida a través del otro terminal del mismo y, si los niveles de esas dos señales coinciden entre sí, emite una primera señal de resultado de detección de estado en el nivel "H".
La unidad supervisora de seguridad 13 incluye además un cuarto circuito AND 81, un tercer circuito EX-NOR 82, un quinto circuito AND 83 y un sexto circuito AND 84. El cuarto circuito AND 81 recibe la segunda señal de detección a través de un terminal de entrada del mismo y la señal de normalidad de fuente de alimentación a través del otro terminal de entrada del mismo para calcular el AND lógico de esas señales y emitir una segunda señal de normalidad de detección. El tercer circuito EX-NOR 82 recibe la primera señal de detección a través de un terminal de entrada y la segunda señal de detección a través del otro terminal de entrada del mismo para calcular el NOR exclusivo de esas señales y, si las señales de entrada coinciden entre sí, emite una tercera señal de coincidencia en el nivel "H". El quinto circuito AND 83 recibe la segunda señal de normalidad de detección a través de un terminal del mismo y la tercera señal de coincidencia a través del otro terminal del mismo para calcular y emitir el AND lógico de esas dos señales. El sexto circuito AND 84 recibe una señal de salida del quinto circuito AND 83 a través de un terminal del mismo y una señal de salida de un cuarto circuito EX-NOR 87 descrito más adelante a través del otro terminal del mismo para calcular y emitir, como una segunda señal de excitación, el AND lógico de esas dos señales.
La unidad supervisora de seguridad 13 incluye además un segundo circuito de excitación 85, un segundo circuito de detección de estado de salida 86 y el cuarto circuito EX-NOR 87. El segundo circuito de excitación 85 incluye un transistor NPN T3, al terminal de base del cual se introduce una segunda señal de excitación, y lleva al primer contactor 16 y al segundo contactor 17 a estados de apagado cuando se produce una anomalía. El segundo circuito de detección de estado de salida 86 detecta, basándose en la tensión entre los dos extremos de una segunda resistencia de detección de tensión R2, una corriente que fluye a través de las bobinas de excitación del primer contactor 16 y del segundo contactor 17, y emite una segunda señal de detección de estado de salida en el nivel "H" cuando la BMU 12 mantiene el primer contactor 16 y el segundo contactor 17 en el estado cerrado (estado ENCENDIDO). El cuarto circuito EX-NOR 87 recibe una segunda señal de excitación a través de un terminal del mismo y la segunda señal de detección de estado de salida a través del otro terminal del mismo y, si los niveles de esas dos señales coinciden entre sí, emite una segunda señal de resultado de detección de estado en el nivel "H". La unidad supervisora de seguridad 13 incluye además un primer oscilador 88, un séptimo circuito AND 89, un segundo oscilador 90 y un octavo circuito AND 91. El primer oscilador 88 emite una primera señal de oscilación que tiene la primera frecuencia (5 kHz en la presente realización). El séptimo circuito AND 89 recibe la primera señal de oscilación a través de un terminal de entrada del mismo y la señal de normalidad de fuente de alimentación y calcula el AND lógico de esas dos señales para generar y emitir, a través de un primer terminal de salida de señal de estado operativo LSo11, una primera señal de estado operativo ST1. El segundo oscilador 90 emite la segunda frecuencia (500 Hz en la primera realización). El octavo circuito AND 91 recibe la segunda señal de oscilación a través de un terminal de entrada del mismo y la señal de normalidad de fuente de alimentación a través del otro terminal de entrada del mismo y calcula el AND lógico de esas dos señales para generar y emitir, a través del segundo terminal de salida de señal de estado operativo LSo12, la segunda señal de estado operativo ST2.
La operación de la unidad supervisora de seguridad 13 se describe brevemente.
La figura 5 es una gráfica de tiempos de operación de la unidad supervisora de seguridad.
A el tiempo de reloj t0, la energía se alimenta a la unidad supervisora de seguridad 13 desde una fuente de alimentación de excitación (alimentación SSU), de tal manera que el diagnóstico de fallos (detección de un estado de soldadura) se realice en un relé de lado de alto potencial 132 y un relé de lado de bajo potencial 134, que se describen más adelante, hasta que se detecta que la energía se está alimentado desde una fuente de alimentación IGCT a los módulos de batería 11-1 a 11-N.
Después de esto, se supone que a el tiempo de reloj t1, la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 comienzan a introducirse en el primer módulo de batería 11-1.
La primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 que se han introducido en este primer módulo de batería 11-1 se transfieren a través de las cadenas tipo margarita al módulo de batería 11-2, a continuación al módulo de batería 11-3,..., y a continuación al módulo de batería 11-N para transferirse de nuevo a la unidad supervisora de seguridad 13 en el tiempo de reloj t2.
Por lo tanto, en un tiempo de reloj t3, la unidad supervisora de seguridad 13 a la que la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 se han transferido de nuevo a la misma excita el relé de lado de alto potencial 132 y el relé de lado de bajo potencial 134 para establecer el primer contactor 16 y el segundo contactor 17 en un estado cerrado (cerrado), pasando de este modo a un estado de alimentación de energía.
Después de esto, por ejemplo, como lo indica el período comprendido entre un tiempo de reloj t4 y un tiempo de reloj t5, cuando cualquiera de la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 no se ha transferido durante al menos un cierto tiempo (por ejemplo, un segundo) por ejemplo, la unidad supervisora de seguridad 13 interpreta este evento como una indicación de una anomalía operativa y pone el primer contactor 16 y el segundo contactor 17 en un estado abierto (abierto), pasando de este modo a un estado de alimentación sin energía.
Después de esto, la unidad supervisora de seguridad 13 se reinicia cuando se detiene la alimentación de energía desde la fuente de alimentación de excitación (alimentación SSU) como indica un tiempo de reloj t6, a continuación comienza a introducirse la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 al módulo de batería 11-1, el primero de los módulos de batería, en un tiempo de reloj t7, y a continuación repite la misma operación cuando la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 se transfieren nuevamente a la unidad supervisora de seguridad 13 en un tiempo de reloj t8.
La figura 6 es un diagrama de bloques de configuración esquemática de la BMU.
La BMU 12 incluye una MPU 101, un primer excitador CAN 102 y un primer conmutador de lado de alta 103. La MPU 101 está conectada a un primer terminal de entrada de señal LSi21 al que se introduce la primera señal de estado operativo ST1 y a un segundo terminal de entrada de señal LSi22 al que se introduce la segunda señal de estado operativo ST2, y controla la totalidad de la BMU 12. El primer excitador CAN 102 realiza una comunicación que cumple con los estándares CAN con un controlador de locomotora de un tren que tiene el sistema de baterías de almacenamiento 10 instalado en el mismo. El primer conmutador de lado de alta 103 opera bajo el control de la MPU 101 y alimenta energía a través de un terminal de excitación de lado de alto potencial DRSP desde una fuente de alimentación para llevar el primer contactor 16 al estado cerrado (estado ENCENDIDO).
La BMU 12 incluye además un segundo conmutador de lado de alta 104, un segundo excitador CAN 105 y un tercer conmutador de lado de alta 106. El segundo conmutador de lado de alta 104 opera bajo el control de la MPU 101 y alimenta energía a través de un terminal de excitación de lado de bajo potencial DRSN desde una fuente de alimentación para llevar el segundo contactor 17 al estado cerrado (estado ENCENDIDO). El segundo excitador CAN 105 realiza una comunicación que cumple con los estándares CAN a través de un terminal de comunicación externa CAN CANEX con las CMU incluidas en los respectivos módulos de batería 11-1 a 11-N. El tercer conmutador de lado de alta 106 opera bajo el control de la MPU 101 y se usa para alimentar energía desde una fuente de alimentación operativa a través de un terminal de alimentación de fuente de alimentación CMU CMUAlimentación1 a las CMU 23 incluidas en los respectivos módulos de batería 11-1 a 11-N.
La operación de acuerdo con la primera realización se describe a continuación.
(1) Operación en estado normal
En primer lugar, se describe la operación a realizar cuando todos los componentes del sistema de baterías de almacenamiento 10 están en estados normales.
Al recibir una instrucción de alimentación de energía a través del primer excitador CAN 102, la MPU 101 en la BMU 12 controla el tercer conmutador de lado de alta 106 para alimentar energía desde la fuente de alimentación operativa a las CMU 23 incluidas en los respectivos módulos de batería 11-1 a 11-N.
Como consecuencia, los cuerpos de CMU 25, los primeros circuitos de detección de sobretemperatura/sobretensión 26 y los segundos circuitos de detección de sobretemperatura/sobretensión 27 incluidos en los respectivos módulos de batería 11-1 a 11-N entran en los estados operativos.
El circuito de detección de sobretensión de celda 41 del primer circuito de detección de sobretemperatura/sobretensión 26 está conectado a los terminales positivos de las celdas de batería 21-1 a 21-m y los terminales negativos correspondientes a esos terminales positivos para detectar las tensiones de las respectivas celdas de batería 21-1 a 21-m, y emite la señal de sobretensión no detectada en el nivel "H" debido a que es el tiempo de sobretensión no detectada, al primer circuito AND 43.
El circuito de detección de sobretemperatura 42 emite la señal de sobretemperatura no detectada en el nivel "H" al primer circuito AND 43 debido a que es el tiempo de sobretemperatura no detectada cuando no se detecta sobretemperatura en la unidad de celda de batería 22.
Como resultado de las etapas anteriores, el primer circuito AND 43 calcula el AND lógico de la señal de sobretensión no detectada y la señal de sobretemperatura no detectada y emite la señal de sobretemperatura/sobretensión no detectada en el nivel "H" al segundo circuito de detección de sobretemperatura/sobretensión 27 y a otros componentes que incluyen uno de los terminales del cuarto circuito AND 58.
Posteriormente, el primer circuito EX-NOR 44 calcula el NOR exclusivo de la salida del primer circuito AND 43 y la señal de sobretemperatura/sobretensión no detectada emitida por el segundo circuito de detección de sobretemperatura/sobretensión 27, ambas están entonces en el nivel "H". Por lo tanto, la salida resultante del primer circuito EX-NOR 44 está en el nivel "H" y se introduce en uno de los terminales de entrada del segundo circuito AND. En paralelo a las etapas anteriores, el primer oscilador 88 de la unidad supervisora de seguridad 13 emite la primera señal de oscilación que tiene la primera frecuencia (5 kHz en la presente realización) a uno de los terminales de entrada del séptimo circuito AND 89.
El séptimo circuito AND 89 recibe la señal de normalidad de fuente de alimentación en el nivel "H" a través del otro terminal de entrada del mismo, calcula el AND lógico de esas dos señales para generar la primera señal de estado operativo ST1 (una onda cuadrada de 5 kHz en la presente realización) que tiene la primera frecuencia, y emite la señal generada a través del primer terminal de salida de señal de estado operativo LSo11 a los primeros circuitos de detección de sobretemperatura/sobretensión 26 y a los segundos circuitos de detección de sobretemperatura/sobretensión 27 incluidos en los respectivos módulos de batería.
El segundo oscilador 90 de la unidad supervisora de seguridad 13 emite la segunda señal de oscilación que tiene la segunda frecuencia (500 Hz en la presente realización) a uno de los terminales de entrada del octavo circuito AND 91.
El octavo circuito AND 91 recibe a continuación la señal de normalidad de fuente de alimentación en el nivel "H" a través del otro terminal de entrada del mismo, calcula el AND lógico de esas dos señales para generar la segunda señal de estado operativo ST2 (una onda cuadrada de 500 Hz en la presente realización), y emite la señal generada a través del segundo terminal de salida de señal de estado operativo LSo12 a los primeros circuitos de detección de sobretemperatura/sobretensión 26 y a los segundos circuitos de detección de sobretemperatura/sobretensión 27 incluidos en los respectivos módulos de batería 11-1 a 11-N.
Como consecuencia, el diodo emisor de luz 45 del primer circuito de detección de sobretemperatura/sobretensión 26 recibe la primera señal de estado operativo ST1 (una onda cuadrada de 5 kHz en la presente realización) y emite luz de acuerdo con la frecuencia de esa primera señal de estado operativo ST1.
Por lo tanto, la corriente correspondiente a la forma de onda de la primera señal de estado operativo ST1 fluye a través del fototransistor 46.
Posteriormente, el primer circuito de detección 48 realiza la detección de señales para extraer la primera señal de estado operativo sT1, y, si se extrae la primera señal de estado operativo ST1, produce una salida en el nivel "H" y emite la salida a un terminal de entrada del segundo circuito EX-NOr 55.
Del mismo modo, el diodo emisor de luz 51 del primer circuito de detección de sobretemperatura/sobretensión 26 recibe la segunda señal de estado operativo ST2 (una onda cuadrada de 500 Hz en la presente realización) y emite luz de acuerdo con la frecuencia de esa segunda señal de estado operativo ST2.
Por lo tanto, la corriente correspondiente a la forma de onda de la segunda señal de estado operativo ST2 fluye a través del fototransistor 52.
Posteriormente, el segundo circuito de detección 54 realiza la detección de señal para extraer la segunda señal de estado operativo ST2, y, si se extrae la segunda señal de estado operativo ST2, produce una salida en el nivel "H" y emite la salida al otro terminal de entrada del segundo circuito EX-NOR 55.
En este caso, las dos entradas al segundo circuito EX-NOR 55 coinciden entre sí para estar en el nivel "H", de tal manera que el segundo circuito EX-NOR 55 introduce una señal en el nivel "H" al otro terminal de entrada del segundo circuito AND 56.
Como resultado de las etapas anteriores, la salida del segundo circuito AND 56 está en el nivel "H" y es la entrada a un terminal de entrada del tercer circuito AND 57.
Como consecuencia, el tercer circuito AND 57 calcula el AND lógico de la salida del segundo circuito de detección 54 y la salida del segundo circuito AND 56 y emite una señal en el nivel "H" a un terminal del cuarto circuito AND 58. Las señales en el nivel "H" se introducen en los dos terminales de entrada del cuarto circuito AND 58, de tal manera que la salida del cuarto circuito AND 58 también está en el nivel "H" y es una entrada a un terminal de entrada del quinto circuito AND 60.
Paralelamente a esta etapa, un oscilador 59A emite una señal de oscilación que tiene la primera frecuencia (5 kHz en la presente realización) al otro terminal de entrada del quinto circuito AND 60.
Como resultado de las etapas anteriores, el quinto circuito AND 60 emite una onda cuadrada que tiene la primera frecuencia, es decir, la primera señal de estado operativo ST1 al diodo emisor de luz 61 del fotoacoplador 63.
Al recibir la luz emitida por el diodo emisor de luz 61, el fototransistor emite y transfiere la primera señal de estado operativo ST1 que tiene la primera frecuencia a un terminal de uno (el módulo de batería 11-2 en este caso) de los módulos de batería de acuerdo con la onda cuadrada que tiene la primera frecuencia, el que está conectado en el lado de corriente abajo a través de las cadenas tipo margarita.
Es decir, el primer circuito de detección de sobretemperatura/sobretensión 26 en el módulo de batería 11-1 emite la primera señal de estado operativo ST1 que tiene la primera frecuencia al módulo de batería 11-2 y, por lo tanto, puede notificar a un dispositivo corriente abajo (el módulo de batería 11-2 en este caso) conectado en las cadenas tipo margarita que este primer circuito de detección de sobretemperatura/sobretensión 26 está en el estado de sobretemperatura/sobretensión no detectada, que el segundo circuito de detección de sobretemperatura/sobretensión 27 emparejado con el mismo también está en el estado de sobretemperatura/sobretensión no detectada, y que un dispositivo corriente arriba (la unidad supervisora de seguridad 13 en este caso) conectado en las cadenas tipo margarita también está en el estado de sobretemperatura/sobretensión no detectada.
Del mismo modo, el segundo circuito de detección de sobretemperatura/sobretensión 27 del módulo de batería 11-1 también emite la segunda señal de estado operativo ST2 que tiene la segunda frecuencia (500 Hz en la presente realización) al módulo de batería 11-2 y, por lo tanto, puede notificar a un dispositivo (el módulo de batería 11-2 en este caso) conectado en el lado de corriente abajo a través de las cadenas tipo margarita que este segundo circuito de detección de sobretemperatura/sobretensión 27 está en el estado de sobretemperatura/sobretensión no detectada, que el primer circuito de detección de sobretemperatura/sobretensión 26 emparejado con el mismo también está en el estado de sobretemperatura/sobretensión no detectada, y que un dispositivo (la unidad supervisora de seguridad 13 en este caso) conectado en el lado corriente arriba a través de las cadenas tipo margarita también está en el estado de sobretemperatura/sobretensión no detectada.
El primer circuito de detección de sobretemperatura/sobretensión 26 y el segundo circuito de detección de sobretemperatura/sobretensión 27 en cada uno de los módulos de batería 11-2 a 11-N realizan la misma operación que anteriormente. Por lo tanto, cada par de los primeros circuitos de detección de sobretemperatura/sobretensión 26 y los segundos circuitos de detección de sobretemperatura/sobretensión 27 de los respectivos módulos de batería 11-N pueden notificar a la unidad supervisora de seguridad 13 conectada en el lado corriente abajo a través de las cadenas tipo margarita y la BMU 12, que está realizándose la monitorización de las rutas de comunicación de supervisión SP que se ramifican desde las respectivas cadenas tipo margarita (es decir, que, de hecho, no se ocupa de la comunicación realizada a través de las cadenas tipo margarita), que el un par y los otros pares de los circuitos de detección de sobretemperatura/sobretensión están en el estado de sobretemperatura/sobretensión no detectada y que todos los módulos de batería 11-1 a 11-(N-1) conectados en el lado corriente arriba a través de las cadenas tipo margarita están en el estado de sobretemperatura/sobretensión no detectada.
El primer circuito de detección 71 de la unidad supervisora de seguridad 13 está conectado al primer terminal de entrada de señal, a la que se introduce la primera señal de estado operativo ST1 que tiene la primera frecuencia (5 kHz en la presente realización), para detectar la señal. El primer circuito de detección 71 emite a continuación una primera señal de detección en el nivel "H" a uno de los terminales de entrada de cada uno del primer circuito AND 74, el primer circuito EX-NOR 75 y el tercer circuito EX-NOR 82 debido a que se ha introducido la primera señal de estado operativo ST1.
Del mismo modo, el segundo circuito de detección 72 está conectado al segundo terminal de entrada de señal, al que se introduce la segunda señal de estado operativo ST2 que tiene la segunda frecuencia (500 Hz en la presente realización), para detectar la señal. A continuación, el segundo circuito de detección 72 emite una segunda señal de detección en el nivel "H" a uno de los terminales de entrada de cada uno del primer circuito EX-NOR 75, el cuarto circuito AND 81, y el tercer circuito EX-NOR 82 debido a que se ha introducido la segunda señal de estado operativo ST2.
En el estado anterior, el primer circuito AND 74 calcula el AND lógico de dos señales introducidas en el mismo (ambas en el nivel "H") y emite la primera señal de normalidad de detección en el nivel "H" en uno de los terminales de entrada del segundo circuito a Nd 76.
El primer circuito EX-NOR 75 calcula el NOR exclusivo de dos señales introducidas en el mismo (ambas en el nivel "H") y, es decir, debido a que esas dos señales de entrada coinciden entre sí, emite la primera señal de coincidencia en el nivel "H" en el otro terminal de entrada del segundo circuito AND 76.
Como consecuencia, el segundo circuito AND 76 calcula el AND lógico de las dos señales (ambas en el nivel "H") introducidas en el mismo, y emite una señal de salida en el nivel "H" a un terminal de entrada del tercer circuito AND 77.
En el estado inicial, la señal de salida del tercer circuito AND 77 es un nivel "L", y el transistor PNP T2 está efectivamente en un estado APAGADO. Por lo tanto, la primera señal de detección de estado de salida del primer circuito de detección de estado de salida 79 está en el nivel "L" y, debido a que los niveles de esas dos señales coinciden entre sí, el segundo circuito EX-NOR 80 emite la primera señal de resultado de detección de estado en el nivel "H" al otro terminal del tercer circuito AND 77.
Como resultado, las dos señales de entrada al tercer circuito AND 77 son ambas del nivel "H", y el tercer circuito AND 77 emite una señal de salida en el nivel "H", como una señal de excitación, en el terminal de base del transistor NPN T1 incluido en el circuito de excitación 78.
Como resultado, el transistor NPN T1 incluido en el circuito de excitación 78 se pone en estado ENCENDIDO, lo que lleva al transistor PNP T2 al estado ENCENDIDO.
El cuarto circuito AND 81 calcula el AND lógico de las dos señales (ambas en el nivel "H") introducidas en el mismo, y emite la segunda señal de normalidad de detección en el nivel "H" a un terminal de entrada del quinto circuito AND 83.
Además, el tercer circuito EX-NOR 82 calcula el NOR exclusivo de las dos señales de entrada al mismo (ambas en el nivel "H") y, es decir, debido a que esas dos señales de entrada coinciden entre sí, emite la segunda señal de coincidencia en el nivel "H" al otro terminal de entrada del quinto circuito AND 83.
Como consecuencia, el quinto circuito AND 83 calcula el AND lógico de las dos señales (ambas en el nivel "H") introducidas en el mismo, y emite una señal de salida en el nivel "H" en un terminal de entrada del sexto circuito AND 84.
En el estado inicial, la señal de salida del sexto circuito AND 84 está en el nivel "L", y el transistor NPN T3 está efectivamente en el estado APAGADO. Por lo tanto, la segunda señal de detección de estado de salida del segundo circuito de detección de estado de salida 86 está en el nivel "L" y, debido a que los niveles de esas dos señales coinciden entre sí, el cuarto circuito EX-NOR 87 emite la segunda señal de resultado de detección de estado en el nivel "H" al otro terminal del sexto circuito AND 84.
Como resultado, las dos señales de entrada al sexto circuito AND 84 están ambas en el nivel "H", y el sexto circuito AND 84 emite una señal de salida en el nivel "H", como una señal de excitación, en el terminal de base del transistor NPN T3 incluido en el circuito de excitación 85, de tal manera que el transistor NPN T3 entre en el estado ENCENDIDO.
Como resultado de esas etapas, el transistor NPN T1 y el transistor PNP T2 incluidos en el circuito de excitación 78 y el transistor NPN T3 incluido en el circuito de excitación 85 entran todos en el estado ENCENDIDO. Esto hace que la corriente fluya hacia una tierra G a través del terminal de emisor y el terminal de colector del transistor PNP T2, la primera resistencia de detección de tensión R1, el terminal de colector y el terminal de emisor del transistor NPN T3, y la segunda resistencia de detección de tensión R2. El primer contactor 16 proporcionado en la línea de corriente de lado de alto potencial LP y el segundo contactor 17 proporcionado en la línea de corriente de lado de bajo potencial LN entran de este modo en el estado cerrado (estado ENCENDIDO), que produce un estado en el que puede alimentarse energía a una carga desde las unidades de celda de batería incluidas en los respectivos módulos de batería 11-1 a 11-N.
Como se ha descrito anteriormente, puede entenderse que, si todos los primeros circuitos de detección de sobretemperatura/sobretensión 26, los segundos circuitos de detección de sobretemperatura/sobretensión 27, y los cuerpos de CMU incluidos en los respectivos módulos de batería 11-1 a 11-N han determinado que no hay anormalidad, se produce un estado en el que puede alimentarse energía a una carga desde las unidades de celda de batería incluidas en los respectivos módulos de batería 11-1 a 11-N.
(2) Operación en estado anormal
(2.1) Casos en los que se ha detectado correctamente una anomalía en cualquier módulo de batería
A continuación, se describe la operación que debe realizarse cuando se ha detectado correctamente una anomalía en uno cualquiera de los pares del primer circuito de detección de sobretemperatura/sobretensión 26 y el segundo circuito de detección de sobretemperatura/sobretensión 27 del primer circuito de detección de sobretemperatura/sobretensión 26 y los segundos circuitos de detección de sobretemperatura/sobretensión 27 incluidos en los respectivos módulos de batería 11-1 a 11-N.
En aras de una descripción simplificada, la siguiente descripción ilustra un caso en el que el primer circuito de detección de sobretemperatura/sobretensión 26 y el segundo circuito de detección de sobretemperatura/sobretensión 27 incluidos en el módulo de batería 11-1 han detectado correctamente una anomalía (sobretensión).
En primer lugar, al recibir una instrucción de alimentación de energía a través del primer excitador CAN 102, la MPU 101 en la BMU 12 controla el tercer conmutador de lado de alta 106 para alimentar energía desde una fuente de alimentación operativa a las CMU 23 incluidas en los módulos de batería 11-1 a 11-N.
Como consecuencia, los cuerpos de CMU 25, los primeros circuitos de detección de sobretemperatura/sobretensión 26 y los segundos circuitos de detección de sobretemperatura/sobretensión 27 incluidos en los respectivos módulos de batería 11-1 a 11-N entran en los estados operativos.
El circuito de detección de sobretensión de celda 41 de cada uno de los primeros circuitos de detección de sobretemperatura/sobretensión 26 está conectado a los respectivos terminales positivos de las celdas de batería 21­ 1 a 21-m y los terminales negativos correspondientes a esos terminales positivos para detectar las tensiones respectivas a través de las celdas de batería 21-1 a 21-m y, tras detectar una sobretensión en cualquier celda de batería 21-X (X: 1,... o m) de las celdas de batería, emite la señal de sobretensión no detectada en el nivel "L" al primer circuito AND 43.
El circuito de detección de sobretemperatura 42 emite la señal de sobretemperatura no detectada en el nivel "H" al primer circuito AND 43 debido a que es el tiempo de sobretemperatura no detectada cuando no se detecta sobretemperatura en la unidad de celda de batería 22.
Como resultado de las etapas anteriores, el primer circuito AND 43 calcula el AND lógico de la señal de sobretensión no detectada y la señal de sobretemperatura no detectada y emite la señal de sobretemperatura/sobretensión no detectada en el nivel "L" al segundo circuito de detección de sobretemperatura/sobretensión 27 y a otros componentes que incluyen uno de los terminales del cuarto circuito AND 58.
Posteriormente, el primer circuito EX-NOR 44 calcula el NOR exclusivo de la salida del primer circuito AND 43 y la señal de sobretemperatura/sobretensión no detectada emitida por el segundo circuito de detección de sobretemperatura/sobretensión 27, y una y la otra de esas entradas están en el nivel "L" y el nivel "H", respectivamente. Por lo tanto, la salida resultante del primer circuito EX-NOR 44 está en el nivel "L" y se introduce en uno de los terminales de entrada del segundo circuito AND 56.
En paralelo a las etapas anteriores, el primer oscilador 88 de la unidad supervisora de seguridad 13 emite la primera señal de oscilación que tiene la primera frecuencia (5 kHz en la presente realización) a uno de los terminales de entrada del séptimo circuito AND 89.
El séptimo circuito AND 89 recibe la señal de normalidad de fuente de alimentación en el nivel "H" a través del otro terminal de entrada del mismo, calcula el AND lógico de esas dos señales para generar la primera señal de estado operativo ST1 (una onda cuadrada de 5 kHz en la presente realización) que tiene la primera frecuencia, y emite la señal generada a través del primer terminal de salida de señal de estado operativo LSo11 a los primeros circuitos de detección de sobretemperatura/sobretensión 26 y al segundo circuito de detección de sobretemperatura/sobretensión 27 incluidos en los respectivos módulos de batería 11-1 a 11-N.
El segundo oscilador 90 de la unidad supervisora de seguridad 13 emite la segunda señal de oscilación que tiene la segunda frecuencia (500 Hz en la presente realización) a uno de los terminales de entrada del octavo circuito AND 91.
El octavo circuito AND 91 recibe a continuación la señal de normalidad de fuente de alimentación en el nivel "H" a través del otro terminal de entrada del mismo, calcula el AND lógico de esas dos señales para generar la segunda señal de estado operativo ST2 (una onda cuadrada de 500 Hz en la primera realización), y emite la señal generada a través del segundo terminal de salida de señal de estado operativo LSo12 a los primeros circuitos de detección de sobretemperatura/sobretensión 26 y a los segundos circuitos de detección de sobretemperatura/sobretensión 27 incluidos en los respectivos módulos de batería 11-1 a 11-N.
Como consecuencia, el diodo emisor de luz 45 del primer circuito de detección de sobretemperatura/sobretensión 26 recibe la primera señal de estado operativo ST1 (una onda cuadrada de 5 kHz en la primera realización) y emite luz de acuerdo con la frecuencia de esa primera señal de estado operativo ST1.
Por lo tanto, la corriente correspondiente a la forma de onda de la primera señal de estado operativo ST1 fluye a través del fototransistor 46.
Posteriormente, el primer circuito de detección 48 realiza la detección de señales para extraer la primera señal de estado operativo sT1, y, si se extrae la primera señal de estado operativo ST1, produce una salida en el nivel "H" y emite la salida a un terminal de entrada del segundo circuito EX-NOr 55.
Del mismo modo, el diodo emisor de luz 51 del primer circuito de detección de sobretemperatura/sobretensión 26 recibe la segunda señal de estado operativo ST2 (una onda cuadrada de 500 Hz en la presente realización) y emite luz de acuerdo con la frecuencia de esa segunda señal de estado operativo ST2.
Por lo tanto, la corriente correspondiente a la forma de onda de la segunda señal de estado operativo ST2 fluye a través del fototransistor 52.
Posteriormente, el segundo circuito de detección 54 realiza la detección de señal para extraer la segunda señal de estado operativo ST2, y, si se extrae la segunda señal de estado operativo ST2, produce una salida en el nivel "H" y emite la salida al otro terminal de entrada del segundo circuito EX-NOR 55.
En este caso, las dos entradas al segundo circuito EX-NOR 55 coinciden entre sí para estar en el nivel "H", de tal manera que el segundo circuito EX-NOR 55 introduce una señal en el nivel "H" al otro terminal de entrada del segundo circuito AND 56.
Como se ha descrito anteriormente, la salida del primer circuito EX-NOR 44 está en el nivel "L", y la salida del segundo circuito EX-NOR 55 está en el nivel "H", de tal manera que la salida del segundo circuito AND 56 está en el nivel "L" y se introduce en un terminal de entrada del tercer circuito AND 57.
Como consecuencia, el tercer circuito AND 57 calcula el AND lógico de la salida del segundo circuito de detección 54 en el nivel "H" y la salida del segundo circuito AND 56 en el nivel "L", y emite una señal en el nivel "L" a un terminal del cuarto circuito AND 58.
Por lo tanto, una señal en el nivel "L" y una señal en el nivel "H" se introducen en uno y el otro de los terminales de entrada del cuarto circuito AND 58, de tal manera que la salida del cuarto circuito AND 58 también está en el nivel "L" y se introduce a un terminal de entrada del quinto circuito AND 60.
Paralelamente a esta etapa, el oscilador 59A emite una señal de oscilación que tiene la primera frecuencia (5 kHz en la presente realización) al otro terminal de entrada del quinto circuito AND 60.
Como resultado de las etapas anteriores, el quinto circuito AND 60 emite la primera señal de estado operativo ST1 en el nivel "L" al diodo emisor de luz 61 del fotoacoplador 63.
Como consecuencia, el diodo emisor de luz 61 no emite luz, y la salida del fototransistor 62 se mantiene en el nivel "L", de tal manera que el fototransistor 62 emite y transfiere la primera señal de estado operativo ST1 en el nivel "L" a un terminal de uno (el módulo de batería 11-2 en este caso) de los módulos de batería, el que está conectado en el lado de corriente abajo a través de las cadenas tipo margarita.
Es decir, el primer circuito de detección de sobretemperatura/sobretensión 26 del módulo de batería 11-1 emite la primera señal de estado operativo ST1 en el nivel "L" (a una frecuencia infinita) al módulo de batería 11-2 y, por lo tanto, puede notificar a un dispositivo (el módulo de batería 11-2 en este caso) conectado en el lado de corriente abajo a través de las cadenas tipo margarita que este primer circuito de detección de sobretemperatura/sobretensión 26 está en el estado de sobretemperatura/sobretensión detectada (más precisamente, el estado de sobretemperatura detectada).
Del mismo modo, el segundo circuito de detección de sobretemperatura/sobretensión 27 del módulo de batería 11-1 también emite la primera señal de estado operativo ST1 en el nivel "L" (a una frecuencia infinita) al módulo de batería 11-2 y, por lo tanto, puede notificar a un dispositivo ( el módulo de batería 11-2 en este caso) conectado en el lado de corriente abajo a través de las cadenas tipo margarita que este primer circuito de detección de sobretemperatura/sobretensión 26 está en el estado de sobretemperatura/sobretensión detectada (más precisamente, el estado de sobretemperatura detectada).
Como resultado de esta notificación, en cada uno del primer circuito de detección de sobretemperatura/sobretensión 26 y el segundo circuito de detección de sobretemperatura/sobretensión 27 en cada uno de los módulos de batería 11-2 a 11-N, se introduce una señal de salida de nivel "L" en un terminal de entrada del primer circuito EX-NOR 44 desde el módulo de batería corriente arriba, de tal manera que el primer circuito EX-NOR 44 emite una señal de nivel "L" incluso cuando el circuito de detección de sobretensión de celda 41 y el circuito de detección de sobretemperatura 42 emiten ambos señales en el nivel "H" e indican que no hay anormalidad.
Por lo tanto, los primeros circuitos de detección de sobretemperatura/sobretensión 26 en los respectivos módulos de batería 11-2 a 11-N emiten la primera señal de estado operativo ST1 en el nivel "L" (a una frecuencia infinita), notificando de este modo a los dispositivos (los módulos de batería 11-3 a 11-N y la unidad supervisora de seguridad 13 en este caso) conectados en el lado corriente abajo a través de las cadenas tipo margarita y notificando además a la BMU 12, que se realiza la monitorización desde las rutas de comunicación de supervisión que se ramifican desde las respectivas cadenas tipo margarita (es decir, que, de hecho, no se ocupa de la comunicación realizada a través de las cadenas tipo margarita), que el estado de sobretemperatura/sobretensión detectada (más precisamente, el estado de sobretemperatura detectada) está presente.
De acuerdo con esta notificación, el primer circuito de detección 71 y el segundo circuito de detección 72 en la unidad supervisora de seguridad 13 emiten ambos unas señales de detección de nivel "L", de tal manera que las salidas del primer circuito AND 74, el segundo circuito AND 76, el tercer circuito AND 77, el cuarto circuito a Nd 81, el quinto circuito AND 83 y el sexto circuito AND 84 están todas en el nivel "L".
Como resultado de la operación anterior, el transistor NPN T1, el transistor PNP T2 incluidos en el circuito de excitación 78 y el transistor NPN T3 incluido en el circuito de excitación 85 entran todos en el estado APAGADO, de tal manera que el primer contactor 16 proporcionado en la línea de corriente de lado de alto potencial LP y el segundo contactor 17 proporcionado en la línea de corriente de lado de bajo potencial LN entran en el estado abierto (estado APAGADO). Por lo tanto, se apaga la alimentación de energía a una carga desde las unidades de celda de batería 22 incluidas en los respectivos módulos de batería 11-1 a 11-N.
La descripción anterior aclara que la seguridad se garantiza de manera fiable de la siguiente manera: cuando el primer circuito de detección de sobretemperatura/sobretensión 26 y el segundo circuito de detección de sobretemperatura/sobretensión 27 incluidos en el módulo de batería 11-1 han detectado una anomalía, todos los módulos de batería 11-1 a 11 -N entran eventualmente en estados en los que se supone que estos respectivos módulos de batería entran tras detectar la anomalía, de tal manera que toda la alimentación de energía a una carga desde las unidades de celda de batería 22 incluidas en los módulos de batería 11-1 a 11 -N entra de manera confiable en el estado de apagado.
(2.2) Casos en los que uno cualquiera de los circuitos de detección de sobretemperatura/sobretensión en cualquier módulo de batería no puede funcionar normalmente
A continuación, se describe la operación a realizar cuando, en el módulo de batería 11-x de los módulos de batería 11-1 a 11-N, uno cualquiera del primer circuito de detección de sobretemperatura/sobretensión 26 y el segundo circuito de detección de sobretemperatura/sobretensión 27 incluidos en el módulo de batería 11-x se ha vuelto incapaz de funcionar normalmente.
En aras de una descripción simplificada, la siguiente descripción ilustra un caso en el que el primer circuito de detección de sobretemperatura/sobretensión 26 fuera del primer circuito de detección de sobretemperatura/sobretensión 26 y el segundo circuito de detección de sobretemperatura/sobretensión 27 incluidos en el módulo de batería 11-1 no puede funcionar normalmente.
Más específicamente, se supone que el primer circuito de detección de sobretemperatura/sobretensión 26 sigue estando en el estado de sobretemperatura/sobretensión no detectada.
En primer lugar, al recibir una instrucción de alimentación de energía a través del primer excitador CAN 102, la MPU 101 en la BMU 12 controla el tercer conmutador de lado de alta 106 para alimentar energía desde una fuente de alimentación operativa a las CMU 23 incluidas en los módulos de batería 11-1 a 11-N.
Como consecuencia, los cuerpos de CMU 25, los primeros circuitos de detección de sobretemperatura/sobretensión 26 y los segundos circuitos de detección de sobretemperatura/sobretensión 27 incluidos en los respectivos módulos de batería 11-1 a 11-N entran en los estados operativos.
Se supone que el primer circuito de detección de sobretemperatura/sobretensión 26 que no puede funcionar normalmente en el módulo de batería 11-1 debe seguir emitiendo la primera señal de estado operativo ST1 que tiene la primera frecuencia independientemente de si la unidad de celda de batería es normal o anormal.
Sin embargo, el segundo circuito de detección de sobretemperatura/sobretensión 27 en el módulo de batería 11-1, tras detectar una anomalía, emite la primera señal de estado operativo ST1 en el nivel "L" (a una frecuencia infinita) al módulo de batería 11-2 debido a que las señales de entrada del primer circuito EX-NOR 44 coinciden entre sí. Como resultado, se notifica a un dispositivo (el módulo de batería 11-2 en este caso) conectado en el lado de corriente abajo a través de las cadenas tipo margarita que este primer circuito de detección de sobretemperatura/sobretensión 26 está en el estado de sobretemperatura/sobretensión detectada (más precisamente, el estado de sobretemperatura detectada).
Por lo tanto, se aclara que la seguridad se garantiza de manera confiable de la siguiente manera: el segundo circuito de detección de sobretemperatura/sobretensión 27 en el módulo de batería 11-1 emite la segunda señal de estado operativo ST2 en el nivel "L" (a la frecuencia infinita) y por lo tanto puede notificar a los dispositivos conectados en el lado de corriente abajo a través de las cadenas tipo margarita, es decir, todos los módulos de batería 11-2 a 11-N y la unidad de supervisión de seguridad, que el estado de sobretemperatura/sobretensión detectada (más precisamente, el estado de sobretemperatura detectada) está presente, y todos los módulos de batería 11-1 a 11-N eventualmente entran en estados equivalentes a aquellos en los que estos módulos han detectado alguna anomalía, de tal manera que toda la alimentación de energía a una carga desde las unidades de celda de batería 22 incluidas en los módulos de batería 11-1 a 11-N entra de manera confiable en el estado de apagado.
[2] Segunda realización
La segunda realización difiere de la primera realización en que una unidad supervisora de seguridad incluye una función de autodiagnóstico.
La figura 7 es un diagrama de bloques de configuración esquemática de una unidad supervisora de seguridad en la segunda realización.
La unidad supervisora de seguridad 100 incluye un primer fotoacoplador 103 y un segundo fotoacoplador 106. El primer fotoacoplador 103 incluye: un diodo emisor de luz 101 que tiene su ánodo conectado a un primer terminal de entrada de señal de lado de alto potencial TP1; y un fototransistor 102 para recibir la luz emitida por el diodo emisor de luz 101. El segundo fotoacoplador 106 incluye: un diodo emisor de luz 104 que tiene su ánodo conectado a un segundo terminal de entrada de señal de lado de alto potencial TP2; y un fototransistor 105 para recibir la luz emitida por el diodo emisor de luz 104.
La unidad supervisora de seguridad 100 incluye además un tercer fotoacoplador 109 y un cuarto fotoacoplador 112. El tercer fotoacoplador 109 incluye: un diodo emisor de luz 107 que tiene su cátodo conectado a un segundo terminal de entrada de señal de lado de bajo potencial TN2 y que tiene su ánodo conectado al cátodo del diodo emisor de luz 104; y un fototransistor 108 para recibir la luz emitida por el diodo emisor de luz 107. El cuarto fotoacoplador 112 incluye: un diodo emisor de luz 110 que tiene su cátodo conectado a un primer terminal de entrada de señal de lado de bajo potencial TN1 y que tiene su ánodo conectado al cátodo del diodo emisor de luz 101; y un fototransistor 111 para recibir la luz emitida por el diodo emisor de luz 110.
La unidad supervisora de seguridad 100 incluye además un BPF 115, un circuito de detección 116, un BPF 117 y un circuito de detección 118. El BPF 115 está conectado al terminal de colector del fototransistor 102 del primer fotoacoplador 103 y tiene, como banda de paso, un primer intervalo de frecuencia (5 kHz en la segunda realización). El circuito de detección 116 detecta una señal de salida del BPF 115 y emite una señal de detección A. El BPF 117 está conectado al terminal de colector del fototransistor 105 del segundo fotoacoplador 106 y tiene, como banda de paso, un segundo intervalo de frecuencia (500 Hz en la segunda realización). El circuito de detección 118 detecta una señal de salida del BPF 117 y emite una señal de detección B.
La unidad supervisora de seguridad 100 incluye además un BPF 119, un circuito de detección 120, un BPF 121 y un circuito de detección 122. El BPF 119 está conectado al terminal de colector del fototransistor 108 del tercer fotoacoplador 109 y tiene, como banda de paso, el segundo intervalo de frecuencia. El circuito de detección 120 detecta una señal de salida del BPF 119 y emite una señal de detección C. El BPF 121 está conectado al terminal de colector del fototransistor 111 del cuarto fotoacoplador 112 y tiene, como banda de paso, el primer intervalo de frecuencia. El circuito de detección 122 detecta una señal de salida del BPF 121 y emite una señal de detección D.
La unidad supervisora de seguridad 100 incluye además un circuito AND cableado 125, un circuito AND cableado 126, un circuito NAND cableado 127, un oscilador 128, un circuito AND cableado 129 y un búfer 130. El circuito AND cableado 125 calcula el AND lógico de la señal de detección A y la señal de detección B para emitir a una señal AND lógica a. El circuito AND cableado 126 calcula el AND lógico de la señal de detección C y la señal de detección D para emitir a una señal AND lógica p. El circuito NAND cableado 127 calcula el AND negativo de la señal AND lógica a y la señal AND lógica p para generar una señal AND negativa. El oscilador 128 emite una señal de oscilación que tiene una cierta frecuencia. El circuito AND cableado 129 recibe la señal NAND a través de un terminal de entrada del mismo y la señal de oscilación a través del otro terminal de entrada y calcula el AND lógico de esas dos señales para generar una señal AND lógica Q. El búfer 130 almacena temporalmente la señal AND lógica Q emitida por el circuito AND cableado 129.
La unidad supervisora de seguridad 100 incluye además: un transistor NPN 131 para excitarse en respuesta a la señal AND lógica a introducida en su terminal de base; un relé de lado de alto potencial 132 para excitarse por el transistor NPN 131 y que incluye un contacto normalmente abierto; un transistor NPN 133 para excitarse en respuesta a la señal AND lógica p introducida en su terminal de base; un relé de lado de bajo potencial 134 conectado al relé de lado de alto potencial 132 en serie y que incluye un contacto normalmente abierto, estando el relé de lado de bajo potencial configurado para excitarse por el transistor NPN 133; una resistencia 135 para limitar la corriente; un diodo supresor de tensión transitoria (TVS) 136 conectado al relé de lado de alto potencial 132 en paralelo para suprimir la tensión transitoria; y un diodo TVS 137 conectado al relé de lado de bajo potencial 134 en paralelo para suprimir la tensión transitoria.
En este caso, la tensión en un contacto entre el relé de lado de alto potencial 132 y el relé de lado de bajo potencial 134 se detecta como una señal de tensión P.
La unidad supervisora de seguridad 100 incluye además un primer fotoacoplador de salida 143, un primer oscilador 144, una primera unidad de autodiagnóstico 145, un circuito AND cableado 146, un BPF 147 y un circuito de detección 148. El primer fotoacoplador de salida 143 incluye un fototransistor 141 y un diodo emisor de luz 142, teniendo el fototransistor 141 su terminal de colector conectado a un primer terminal de salida de lado de bajo potencial, y emite la primera señal de estado operativo ST1 a través del primer terminal de salida de señal de estado operativo LSo11. El primer oscilador 144 emite una señal de oscilación que tiene la primera frecuencia (5 kHz en la presente realización). La primera unidad de autodiagnóstico 145 emite una primera señal de autodiagnóstico. El circuito AND cableado 146 calcula el AND lógico de la señal de oscilación y la primera señal de autodiagnóstico y emite una primera señal original de estado operativo. El BPF 147 recibe la primera señal de estado operativo ST1 y tiene, como banda de paso, el primer intervalo de frecuencia. El circuito de detección 148 detecta una señal de salida del BPF 147 para emitir una señal de detección a.
La unidad supervisora de seguridad 100 incluye además un segundo fotoacoplador de salida 153, un segundo oscilador 154, una segunda unidad de autodiagnóstico 155, un circuito AND cableado 156, un BPF 157 y un circuito de detección 158. El segundo fotoacoplador de salida 153 incluye un fototransistor 151 y un diodo emisor de luz 152, teniendo el fototransistor 151 su terminal de colector conectado a un segundo terminal de salida de lado de bajo potencial, y emite la segunda señal de estado operativo ST2 a través del segundo terminal de salida de señal de estado operativo LSo12. El segundo oscilador 154 emite una señal de oscilación que tiene la segunda frecuencia (500 Hz en la segunda realización). La segunda unidad de autodiagnóstico 155 emite una segunda señal de autodiagnóstico. El circuito AND cableado 156 calcula el AND lógico de la señal de oscilación y la segunda señal de autodiagnóstico y emite una segunda señal original de estado operativo. El BPF 157 recibe la segunda señal de estado operativo ST2 y tiene, como banda de paso, el segundo intervalo de frecuencia. El circuito de detección 158 detecta una señal de salida del BPF 157 para emitir una señal de detección b.
En este caso se describen las configuraciones de la primera unidad de autodiagnóstico 145 y la segunda unidad de autodiagnóstico 155.
La primera unidad de autodiagnóstico 145 y la segunda unidad de autodiagnóstico 155 tienen configuraciones idénticas y están ejemplificadas por la primera unidad de autodiagnóstico 145 en la siguiente descripción.
La primera unidad de autodiagnóstico 145 incluye: un circuito NAND 160 para recibir las señales de detección A, B, C y D y calcular y emitir el AND negativo de esas cuatro señales de detección; un circuito AND 161 para calcular y emitir el AND lógico de una señal de salida del circuito NAND 160, la señal de detección ay la señal de detección b; un circuito NOT 162 para calcular la negación lógica de la salida de un circuito de detección de fuente de alimentación 170; y un circuito OR 163 calcula el OR lógico de la salida del circuito AND 161 y la salida del circuito NOT 162 para emitir una señal de reinicio.
Es decir, el circuito OR 163 emite la señal de reinicio cuando al menos una de las señales de detección A, B, C, y D del lado corriente arriba en una conexión en cadena tipo margarita no se ha detectado (entrada) y la unidad supervisora de seguridad 100 está emitiendo la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 (que tiene la señal de detección a y la señal de detección b introducidas en la misma); o cuando el circuito de detección de fuente de alimentación 170 detecta un estado anormal de fuente de alimentación (por ejemplo, disminución de la tensión de la fuente de alimentación).
La primera unidad de autodiagnóstico 145 incluye además: un comparador 164 para comparar la señal de tensión P con una cierta tensión y emitir una señal de resultado de comparación; un circuito EX-NOR 165 para calcular y emitir el NOR exclusivo de la señal AND lógica Q y la señal de resultado de comparación; un LPF 166 para eliminar un componente de alta frecuencia del circuito EX-NOR 165 y emitir a un componente de corriente continua del mismo; un comparador 167 para comparar la salida del LPF 166 con una cierta tensión para emitir una señal de resultado de comparación; y un circuito NOR 168 para recibir entradas de las señales de detección A, B, C y D, la señal AND lógica a, la señal AND lógica p, y las señales de detección a y b para calcular y emitir el nOr lógico de esas señales.
La primera unidad de autodiagnóstico 145 incluye además: un circuito AND 169 para calcular y emitir el AND lógico de la señal de resultado de comparación emitida por el comparador 167 y una señal de salida del circuito NOR 168; un circuito de detección de fuente de alimentación 170 para detectar una fuente de alimentación y emitir una señal de detección de fuente de alimentación; y un circuito de biestable D 171 cuyo terminal de datos D recibe una señal de salida del circuito AND 169, cuyo terminal de reloj recibe una señal de salida del circuito de detección de la fuente de alimentación 170, y cuyo terminal de reinicio RESET recibe la señal de reinicio emitida por el circuito OR 163, y que está configurado para emitir una señal de resultado de diagnóstico RS (RS1) al Y cableado circuito 146 en el nivel "H" cuando se determina que la unidad supervisora de seguridad 100 está funcionando normalmente.
A continuación, se describe la operación de acuerdo con la segunda realización.
Cuando la primera señal de estado operativo ST1 que tiene la primera frecuencia se introduce en el primer fotoacoplador 103 de la unidad supervisora de seguridad 100 desde un dispositivo corriente arriba conectado en una cadena tipo margarita al ánodo del diodo emisor de luz 101, el primer fotoacoplador 103 emite la primera señal de estado operativo ST1 en un estado aislado al BPF 115.
Como consecuencia, el BPF 115 permite que la primera señal de estado operativo ST1 pase a través del mismo y se emita al circuito de detección 116. A continuación, el circuito de detección 116 detecta una señal de salida del BPF 115 y determina si la señal supera un cierto umbral, y emite la señal de detección binarizada A al circuito AND cableado 125, al circuito NAND 160 y al circuito NOR 168 en la primera unidad de autodiagnóstico 145.
Del mismo modo, cuando la segunda señal de estado operativo ST2 que tiene la segunda frecuencia se introduce en el segundo fotoacoplador 106 desde un dispositivo corriente arriba conectado en una cadena tipo margarita al ánodo del diodo emisor de luz 104, el segundo fotoacoplador 106 emite la segunda señal de estado operativo ST2 en un estado aislado al BPF 117.
Como consecuencia, el BPF 117 permite que la segunda señal de estado operativo ST2 pase a través del mismo y se emita al circuito de detección 118. A continuación, el circuito de detección 118 detecta una señal de salida del BPF 117 y emite la señal de detección B al circuito AND cableado 125, al circuito NAND 160 y al circuito NOR 168 en la primera unidad de autodiagnóstico 145.
Como resultado de estas etapas, el circuito AND cableado 125 calcula el AND lógico de las señales de detección A y B y emite ese AND lógico como la señal AND lógica a a un terminal de entrada del circuito NAND cableado 127. Cuando la segunda señal de estado operativo ST2 que tiene la segunda frecuencia se introduce en el tercer fotoacoplador 109 desde un dispositivo corriente arriba conectado en una cadena tipo margarita al ánodo del diodo emisor de luz 107, el tercer fotoacoplador 109 emite la segunda señal de estado operativo ST2 en un estado aislado al BPF 119.
Como consecuencia, el BPF 119 permite que la segunda señal de estado operativo ST2 pase a través del mismo y se emita al circuito de detección 120. A continuación, el circuito de detección 120 detecta una señal de salida del BPF 119 y emite la señal de detección C al circuito AND cableado 125, al circuito NAND 160 y al circuito NOR 168 en la primera unidad de autodiagnóstico 145.
Cuando la primera señal de estado operativo ST1 que tiene la primera frecuencia se introduce en el cuarto fotoacoplador 112 desde un dispositivo corriente arriba conectado en una cadena tipo margarita al ánodo del diodo emisor de luz 110, el cuarto fotoacoplador 112 emite la primera señal de estado operativo ST1 en un estado aislado al BPF 121.
Como consecuencia, el BPF 121 permite que la primera señal de estado operativo ST1 pase a través del mismo y se emita al circuito de detección 122. A continuación, el circuito de detección 122 detecta una señal de salida del BPF 121 y emite la señal de detección D al circuito AND cableado 125, al circuito NAND 160 y al circuito NOR 168 en la primera unidad de autodiagnóstico 145.
Como resultado de estas etapas, el circuito AND cableado 126 calcula el AND lógico de las señales de detección C y D y emite ese AND lógico como la señal AND lógica p al otro terminal de entrada del circuito NAND cableado 127. Por lo tanto, el circuito NAND cableado 127 emite una señal AND negativa en el nivel "H" en un terminal de entrada del circuito AND cableado 129 cuando una cualquiera o ninguna de la señal AND lógica a en el nivel "H" y la señal AND lógica p en el nivel "H" se introduce en el circuito NAND cableado 127. Es decir, cuando tanto la señal AND lógica a en el nivel "H" como la señal AND lógica p en el nivel "H" se introducen en el misma (en el tiempo de operación normal), la señal AND negativa en el nivel "L" se emite a un terminal de entrada del circuito AND cableado 129.
Paralelamente a esta etapa, el oscilador 128 emite una señal de oscilación que tiene una cierta frecuencia al otro terminal de entrada del circuito AND cableado 129.
Por lo tanto, el circuito AND cableado 129 emite la señal AND lógica Q que cambia entre el nivel "H" y el nivel "L" en ciclos de una señal de salida del oscilador 128 si alguna o ninguna de la señal AND lógica a en el nivel "H" y la señal AND lógica p en el nivel "H" se está introduciendo en el circuito AND cableado 129, es decir, durante la operación anormal.
Por lo tanto, durante un operación anormal, el búfer 130 también emite una señal con un cierto tiempo de retardo con respecto a la señal AND lógica Q, coincidiendo la señal con la señal AND lógica Q que cambia entre el nivel "H" y el nivel "L" en ciclos de la señal de salida del oscilador 128.
El relé de lado de alto potencial 132 entra en el estado cerrado (estado ENCENDIDO) cuando la señal AND lógica a está en el nivel "H", y el relé de lado de bajo potencial 134 entra en el estado cerrado (estado ENCENDIDO) cuando la señal AND lógica a está en el nivel "H".
Como consecuencia, la señal AND lógica a y la señal AND lógica p están en el nivel "L", se supone que el relé de lado de alto potencial 132 y el relé de lado de bajo potencial 134 entran en el estado abierto (estado APAGADO). En este momento, si el relé de lado de alto potencial 132 y el relé de lado de bajo potencial 134 están operando normalmente, es decir, si el relé de lado de alto potencial 132 y el relé de lado de bajo potencial 134 están en estado abierto (estado APAGADO), la señal AND lógica Q cambia entre el nivel "H" y el nivel "L" en ciclos iguales a los ciclos de oscilación del oscilador 128. La señal de tensión P también cambia entre el nivel "H" y el nivel "L" en ciclos iguales a los ciclos de oscilación del oscilador 128 con un cierto tiempo de retardo desde la señal AND lógica Q. La figura 8 es una gráfica explicativa de parte de la operación de la primera unidad de autodiagnóstico y la segunda unidad de autodiagnóstico.
En la figura 8, la parte superior de la gráfica de forma de onda ilustra unas formas de onda en la operación normal, y la parte inferior de la misma ilustra unas formas de onda cuando se produce una anomalía en la que el relé de lado de alto potencial 132 está en un estado de soldadura.
Una señal aentrada a introducir en el búfer 130 forma una señal de pulso que cambia entre el nivel "H" y el nivel "L" en ciclos iguales a los ciclos de oscilación del oscilador 128 como se ilustra en la parte superior de la figura 8 (a).
Como resultado de esta etapa, una señal asalida (= la señal de tensión P) también forma una señal de pulso que cambia entre el nivel "H" y el nivel "L" en ciclos iguales a los ciclos de oscilación del oscilador 128 como se ilustra en la parte superior de la figura 8 (b).
El comparador 164 en la primera unidad de autodiagnóstico 145 o la segunda unidad de autodiagnóstico 155 compara la señal de tensión P sometida a acoplamiento de corriente alterna con una cierta tensión y emite una señal de resultado de comparación al circuito EX-NOR 165.
Como resultado de esta etapa, una señal de salida, que el comparador 164 emite en el circuito EX-NOR 165, forma una señal de pulso que cambia entre el nivel "H" y el nivel "L" en ciclos iguales a los ciclos de oscilación del oscilador 128 como se ilustra en la parte superior de la figura 8 (c).
Una señal csalida que emite el circuito EX-NOR 165 forma una señal de pulso que cambia en ciclos iguales a los ciclos de oscilación del oscilador 128 como se ilustra en la parte superior de la figura 8 (d).
Por lo tanto, una señal de salida dsalida emitida por el LPF 166, que es un componente de corriente continua obtenido eliminando un componente de alta frecuencia del circuito EX-NOR 165, forma una señal sustancialmente fija en el nivel "H" y, en consecuencia, una señal de salida esalida del comparador 167 también se fija como consecuencia en el nivel "H". Por lo tanto, puede detectarse un estado normal.
En contraste con esos estados, si el relé de lado de alto potencial 132 está en el estado de soldadura, la corriente fluye hacia una fuente de alimentación de lado de alto potencial en el momento en que la señal AND lógica a y la señal AND lógica p están en el nivel "L". La señal aentrada entra en el búfer 130, entonces tiene una amplitud de pulso que disminuye gradualmente como se ilustra en la parte inferior de la figura 8 (b), y el nivel de potencial del mismo se vuelve relativamente cercano a la tensión de fuente de alimentación de lado de alto potencial.
Como resultado de esta etapa, la señal de salida asalida (= la señal de tensión P) forma una señal de pulso que tiene una amplitud de pulso que cambia entre un umbral ThH y un umbral ThL, que corresponde a la histéresis del comparador 164 como se ilustra en la parte inferior de la figura 8 (b).
El comparador 164 en la primera unidad de autodiagnóstico 145 o la segunda unidad de autodiagnóstico 155 compara la señal de salida asalida (= señal de tensión P) con una cierta tensión y emite una señal de resultado de comparación al circuito EX-NOR 165.
Como resultado de esta etapa, la señal de salida bsalida a emitirse por el comparador 164 al circuito EX-NOR 165 se fija en el nivel "H" después de que el relé de lado de alto potencial 132 entre en el estado de soldadura como se ilustra en la parte inferior de la figura 8 (c).
Por lo tanto, el circuito EX-NOR 165 calcula el OR exclusivo de la señal AND lógica Q y la señal de resultado de comparación emitida por el comparador 164 y emite este OR exclusivo, como una señal Csalida, al LPF 166. Es decir, el circuito EX-NOR 165 emite la señal de salida Csalida en el nivel "H" al LPF 166 cuando la señal AND lógica Q y la señal de resultado de comparación del comparador 164 tienen el mismo valor.
En este caso, la señal de salida csalida del circuito EX-NOR 165 forma una señal de pulso que tiene un cierto ancho de pulso como se ilustra en la parte inferior de la figura 8 (d) cuando la señal AND lógica a y la señal AND lógica p están en el nivel "L". Por lo tanto, la señal de salida dsalida del LPF 166 forma a continuación una señal fija en un potencial intermedio, y la señal de salida esalida del comparador 167 se fija en consecuencia en el nivel "L". Por lo tanto, puede detectarse un estado anormal.
Si el relé de lado de bajo potencial 134 está en el estado de soldadura, la corriente fluye hacia una fuente de alimentación de lado de bajo potencial cuando la señal AND lógica a y la señal AND lógica p están en el nivel "L". La señal de tensión P tiene a continuación una amplitud de pulso disminuida, y su nivel de potencial se vuelve relativamente cercano a la tensión de fuente de alimentación de lado de bajo potencial, dando como resultado la misma operación que la operación a realizar cuando el relé de lado de alto potencial 132 está en el estado de soldadura.
Por lo tanto, basándose en esta señal de tensión P, la unidad de autodiagnóstico puede detectar si el relé de lado de alto potencial 132 y el relé de lado de bajo potencial 134 tienen un fallo debido a la soldadura.
El circuito NOR 168 emite una señal en el nivel "H" al circuito AND 169 cuando no detecta ninguna de las señales de detección A a D, las señales AND lógicas a y p, y las señales de detección a y b.
Por lo tanto, el circuito AND 169 emite una señal en el nivel "H" al terminal de datos D del circuito de biestable D 171 cuando detecta cualquiera de las señales de detección A a D, las señales AND lógicas a y p, y las señales de detección a y b mientras que el relé de lado de alto potencial 132 y el relé de lado de bajo potencial 134 están en un estado de no soldadura.
Por lo tanto, mientras no se detecta ninguna de la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 en el momento del arranque (en el momento del encendido, cuando la salida del circuito de detección de fuente de alimentación 170 cambia al nivel "H"), el circuito de biestable D 171 emite una señal en el nivel "H" al circuito AND cableado 146 cuando tanto el relé de lado de alto potencial 132 como el relé de lado de bajo potencial 134 han estado en el estado de no soldadura.
Como resultado, en el momento del arranque, la primera señal de estado operativo ST1 que tiene la primera frecuencia (5 kHz en la segunda realización) se emite a través de un primer terminal de salida a los dispositivos (el primer circuito de detección de sobretemperatura/sobretensión 26 y el segundo circuito de detección de sobretemperatura/sobretensión 27 en el módulo de batería 11-1 en la presente realización) corriente abajo en la conexión en cadena tipo margarita.
Del mismo modo, en el momento del arranque, la segunda señal de estado operativo ST2 que tiene la segunda frecuencia (500 Hz en la segunda realización) se emite a través de un segundo terminal de salida a los dispositivos (el primer circuito de detección de sobretemperatura/sobretensión 26 y el segundo circuito de detección de sobretemperatura/sobretensión 27 en el módulo de batería 11-1 en la presente realización) corriente abajo en la conexión en cadena tipo margarita.
Como se ha descrito anteriormente, de acuerdo con la unidad supervisora de seguridad en la segunda realización, en un estado donde un dispositivo determinado recibe la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 que indican que los dispositivos corriente arriba en la conexión en cadena tipo margarita están operando normalmente, el dispositivo determinado está emitiendo la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 que indica que el propio dispositivo determinado está operando normalmente para los dispositivos corriente abajo en la conexión en cadena tipo margarita; y, si a continuación se detectan el relé de lado de alto potencial 132 y el relé de lado de bajo potencial 134 en el estado de no soldadura, se determina que la unidad del supervisor de seguridad opera con normalidad, de tal manera que la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 se emiten a los dispositivos corriente abajo en la conexión en cadena tipo margarita en el momento del arranque (en el momento del encendido). Por lo tanto, se permite que el sistema de baterías de almacenamiento 10 entre en el estado operativo si se determina que la unidad supervisora de seguridad puede funcionar normalmente de manera fiable.
[3] Tercera realización
A continuación se describe una tercera realización.
La figura 9 es un diagrama de bloques de configuración esquemática de una unidad supervisora de seguridad en la tercera realización.
En la figura 9, se asignan los mismos componentes que los de la segunda realización ilustrada en la figura 7 a los mismos signos de referencia.
La tercera realización difiere de la segunda realización por: incluir un FET 132A en lugar del transistor NPN 131 y el relé de lado de alto potencial 132; incluir un FET 134A en lugar del transistor NPN 133 y el relé de lado de bajo potencial 134; incluir una primera unidad de autodiagnóstico 201 y una segunda unidad de autodiagnóstico 202 en lugar de la primera unidad de autodiagnóstico 145 y la segunda unidad de autodiagnóstico 155; estar configurado para suprimir la tensión transitoria; y tener una configuración capaz de monitorizar el estado de tensión de la fuente de alimentación (CMU alimentación) permitiendo la entrada a la unidad supervisora de seguridad 100 desde una fuente de alimentación (CMU alimentación), desde la que la BMU 12 alimenta de energía los módulos de batería 11. Además, la primera frecuencia y la segunda frecuencia se establecen en 16 kHz y 1 kHz, respectivamente.
En este caso se describen las configuraciones de la primera unidad de autodiagnóstico 201 y la segunda unidad de autodiagnóstico 202.
La primera unidad de autodiagnóstico 201 y la segunda unidad de autodiagnóstico 202 tienen configuraciones idénticas y se ejemplifican mediante la primera unidad de autodiagnóstico 201 en la siguiente descripción.
La primera unidad de autodiagnóstico 201 incluye: un circuito NAND 160 para recibir entradas de las señales de detección A, B, C y D y calcular y emitir el AND negativo de esas cuatro señales de detección; un circuito de retardo 210 para transferir la transición de la fuente de alimentación IGCT para los módulos de batería 11-1 a 11 -N mientras retrasa la transición durante un cierto tiempo de retardo (por ejemplo, tres segundos); un comparador 211 para comparar la tensión de la fuente de alimentación IGCT con una cierta tensión de referencia para detectar si se está alimentando energía desde la fuente de alimentación IGCT; un circuito NOT 212 para calcular y emitir la negación lógica de la salida del comparador 211; un circuito AND 161 calcula y emite el AND lógico de una señal de salida del circuito NAND 160, las señales de detección a y b, y una señal de salida del circuito NOT 212; un circuito de detección de disminución de suministro de alimentación 213 para detectar una disminución en el suministro de alimentación; un circuito de retardo 214 para transferir la transición de la fuente de alimentación IGCT mientras retrasa la transición durante un cierto tiempo de retardo (por ejemplo, tres segundos); un comparador 215 para comparar la tensión de la fuente de alimentación IGCT con una cierta tensión de referencia para detectar si la energía se está alimentando desde la fuente de alimentación IGCT; un circuito NOT 162 para calcular y emitir la negación lógica de la salida del comparador 215; y un circuito OR 163 para calcular el OR lógico de una señal de salida del circuito AND 161, una señal de salida del circuito NOT 162 y una señal de salida del circuito de detección de disminución de suministro de alimentación 213 y emitir una señal de reinicio.
Es decir, el circuito OR 163 emite la señal de reinicio si se cumple alguna de las siguientes tres condiciones: al menos una de las señales de detección A, B, C, y D desde el lado corriente arriba en una conexión en cadena tipo margarita no se ha detectado (entrada), la unidad supervisora de seguridad 100 está emitiendo la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 (es decir, en un estado donde se introducen las señales de detección a y b), y la fuente de alimentación IGCT no emite energía (una primera condición); la fuente de alimentación IGCT no emite energía (una segunda condición); y el circuito de detección de disminución de suministro de alimentación 213 ha detectado una disminución de tensión de fuente de alimentación (una tercera condición). La primera unidad de autodiagnóstico 201 incluye además: un comparador 164 para comparar la señal de tensión P con una cierta tensión y emitir una señal de resultado de comparación; un circuito EX-NOR 165 para calcular y emitir el NOR exclusivo de la señal AND lógica Q y la señal de resultado de comparación; un LPF 166 para eliminar un componente de alta frecuencia del circuito EX-NOR 165 y emitir a un componente de corriente continua del mismo; un comparador 167 para comparar la salida del LPF 166 con una cierta tensión para emitir una señal de resultado de comparación; y un circuito NOR 168 para recibir entradas de las señales de detección A, B, C y D, la señal AND lógica a, la señal AND lógica p, y las señales de detección a y b para calcular y emitir el nOr lógico de esas señales.
La primera unidad de autodiagnóstico 201 incluye además: un circuito AND 169 para calcular y emitir el AND lógico de la señal de resultado de comparación emitida por el comparador 167 y una señal de salida del circuito NOR 168; un circuito de detección de fuente de alimentación 170 para detectar una fuente de alimentación y emitir una señal de detección de fuente de alimentación; y un circuito de biestable D 171 cuyo terminal de datos D recibe una señal de salida del circuito AND 169, cuyo terminal de reloj RELOJ recibe una señal de salida del circuito de detección de la fuente de alimentación 170, y cuyo terminal de reinicio RESET recibe la señal de reinicio emitida por el circuito OR 163, y que está configurado para emitir una señal de resultado de diagnóstico RS (RS11) al Y cableado circuito 146 en el nivel "H" cuando se determina que la unidad supervisora de seguridad 100 está funcionando normalmente. En este caso se describe el marco de operación de la unidad supervisora de seguridad 100 en la tercera realización. La figura 10 es una gráfica de tiempos de operación de la unidad supervisora de seguridad en la tercera realización. En un tiempo de reloj t10, se energiza la unidad supervisora de seguridad 100 por la fuente de alimentación de excitación (alimentación SSU), de tal manera que el diagnóstico de fallos (detección del estado de soldadura) se realice en un relé de lado de alto potencial 132 y un relé de lado de bajo potencial 134, que se describen más adelante, hasta que se detecte que los módulos de batería 11-1 a 11 -N están energizándose por la fuente de alimentación IGCT.
Después de esto, en respuesta a la alimentación de la fuente de alimentación IGCT en un tiempo de reloj t11, la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 comienzan a introducirse en el módulo de batería 11-1.
La primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 que se han introducido en este primer módulo de batería 11-1 se transfieren a través de las cadenas tipo margarita al módulo de batería 11-2, a continuación al módulo de batería 11-3,..., y a continuación al módulo de batería 11 -N para transferirse de nuevo a la unidad supervisora de seguridad 100 en el tiempo de reloj t2.
Por lo tanto, en un tiempo de reloj t3, la unidad supervisora de seguridad 100 que tiene la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 transferidas de nuevo a la misma excita el relé de lado de alto potencial 132 y el relé de lado de bajo potencial 134 para establecer el primer contactor 16 y el segundo contactor 17 en estado cerrado (cerrado), pasando de este modo a un estado de alimentación de energía.
Entretanto, es posible que la BMU 12 reinicie la fuente de alimentación IGCT. Si este reinicio se completa en menos de un segundo, por ejemplo, la unidad supervisora de seguridad 100 continúa en el estado de alimentación de energía manteniendo el primer contactor 16 y el segundo contactor 17 en el estado cerrado (cerrado) como lo indica el período desde un tiempo de reloj t4 hasta un tiempo de reloj t5 (menos de un segundo) incluso cuando la fuente de alimentación IGCT entra en el estado de alimentación sin energía.
Además, por ejemplo, como lo indica el período desde un tiempo de reloj t16 hasta un tiempo de reloj t17, cuando cualquiera de la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 no se ha transferido durante al menos un cierto tiempo (por ejemplo, un segundo) por ejemplo, la unidad supervisora de seguridad 100 asume este estado como que indica una anomalía operativa y establece el primer contactor 16 y el segundo contactor 17 en el estado abierto (abierto), pasando de este modo a un estado de alimentación sin energía. En contraste con estos, la unidad supervisora de seguridad 100 se reinicia después de no poder detectar la fuente de alimentación IGCT durante un cierto tiempo (por ejemplo, tres segundos) como lo indica el período desde el tiempo de reloj t18 hasta el tiempo de reloj t19 o cuando deja de alimentarse por la fuente de alimentación de excitación (alimentación SSU). A continuación, la unidad supervisora de seguridad 13 comienza a introducir la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 al primer módulo de batería 11­ 1, y a continuación repite la misma operación cuando la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 se transfiere de nuevo a la unidad supervisora de seguridad 13 en el tiempo de reloj t10. A continuación, se describe la operación de acuerdo con la tercera realización.
Cuando la primera señal de estado operativo ST1 que tiene la primera frecuencia se introduce en el primer fotoacoplador 103 de la unidad supervisora de seguridad 100 desde un dispositivo corriente arriba conectado en una cadena tipo margarita al ánodo del diodo emisor de luz 101, el primer fotoacoplador 103 emite la primera señal de estado operativo ST1 en un estado aislado al BPF 115.
Como consecuencia, el BPF 115 permite que la primera señal de estado operativo ST1 pase a través del mismo y se emita al circuito de detección 116. A continuación, el circuito de detección 116 detecta una señal de salida del BPF 115 y emite la señal de detección A al circuito AND cableado 125, al circuito NAND 160 y al circuito NOR 168 en la primera unidad de autodiagnóstico 145.
Del mismo modo, cuando la segunda señal de estado operativo ST2 que tiene la segunda frecuencia se introduce en el segundo fotoacoplador 106 desde un dispositivo corriente arriba conectado en una cadena tipo margarita al ánodo del diodo emisor de luz 104, el segundo fotoacoplador 106 emite la segunda señal de estado operativo ST2 en un estado aislado al BPF 117.
Como consecuencia, el BPF 117 permite que la segunda señal de estado operativo ST2 pase a través del mismo y se emita al circuito de detección 118. A continuación, el circuito de detección 118 detecta una señal de salida del BPF 117 y emite la señal de detección B al circuito AND cableado 125, al circuito NAND 160 y al circuito NOR 168 en la primera unidad de autodiagnóstico 145.
Como resultado de estas etapas, el circuito AND cableado 125 calcula el AND lógico de las señales de detección A y B y emite ese AND lógico como la señal AND lógica a a un terminal de entrada del circuito NAND cableado 127. Cuando la segunda señal de estado operativo ST2 que tiene la segunda frecuencia se introduce en el tercer fotoacoplador 109 desde un dispositivo corriente arriba conectado en una cadena tipo margarita al ánodo del diodo emisor de luz 107, el tercer fotoacoplador 109 emite la segunda señal de estado operativo ST2 en un estado aislado al BPF 119.
Como consecuencia, el BPF 119 permite que la segunda señal de estado operativo ST2 pase a través del mismo y se emita al circuito de detección 120. A continuación, el circuito de detección 120 detecta una señal de salida del BPF 119 y emite la señal de detección C al circuito AND cableado 125, al circuito NAND 160 y al circuito NOR 168 en la primera unidad de autodiagnóstico 145.
Cuando la primera señal de estado operativo ST1 que tiene la primera frecuencia se introduce en el cuarto fotoacoplador 112 desde un dispositivo corriente arriba conectado en una cadena tipo margarita al ánodo del diodo emisor de luz 110, el cuarto fotoacoplador 112 emite la primera señal de estado operativo ST1 en un estado aislado al BPF 121.
Como consecuencia, el BPF 121 permite que la primera señal de estado operativo ST1 pase a través del mismo y se emita al circuito de detección 122. A continuación, el circuito de detección 122 detecta una señal de salida del BPF 121 y emite la señal de detección D al circuito AND cableado 125, al circuito NAND 160 y al circuito NOR 168 en la primera unidad de autodiagnóstico 145.
Como resultado de estas etapas, el circuito AND cableado 126 calcula el AND lógico de las señales de detección C y D y emite ese AND lógico como la señal AND lógica p al otro terminal de entrada del circuito NAND cableado 127. Por lo tanto, el circuito NAND cableado 127 emite una señal AND negativa en el nivel "H" en un terminal de entrada del circuito AND cableado 129 cuando una cualquiera o ninguna de la señal AND lógica a en el nivel "H" y la señal AND lógica p en el nivel "H" se introduce en el circuito NAND cableado 127. Es decir, cuando tanto la señal AND lógica a en el nivel "H" como la señal AND lógica p en el nivel "H" se introducen en el misma (en el tiempo de operación normal), la señal AND negativa en el nivel "L" se emite a un terminal de entrada del circuito AND cableado 129.
Paralelamente a esta etapa, el oscilador 128 emite una señal de oscilación que tiene una cierta frecuencia al otro terminal de entrada del circuito AND cableado 129.
Por lo tanto, el circuito AND cableado 129 emite la señal AND lógica Q que cambia entre el nivel "H" y el nivel "L" en ciclos de una señal de salida del oscilador 128 si alguna o ninguna de la señal AND lógica a en el nivel "H" y la señal AND lógica p en el nivel "H" se está introduciendo en el circuito AND cableado 129, es decir, durante la operación anormal.
Por lo tanto, durante un operación anormal, el búfer 130 también emite una señal con un cierto tiempo de retardo con respecto a la señal AND lógica Q, coincidiendo la señal con la señal AND lógica Q que cambia entre el nivel "H" y el nivel "L" en ciclos de la señal de salida del oscilador 128.
El relé de lado de alto potencial 132 entra en el estado cerrado (estado ENCENDIDO) cuando la señal AND lógica a está en el nivel "H", y el relé de lado de bajo potencial 134 entra en el estado cerrado (estado ENCENDIDO) cuando la señal AND lógica a está en el nivel "H".
Como consecuencia, la señal AND lógica a y la señal AND lógica p están en el nivel "L", se supone que el relé de lado de alto potencial 132 y el relé de lado de bajo potencial 134 entran en el estado abierto (estado APAGADO). En este momento, si el relé de lado de alto potencial 132 y el relé de lado de bajo potencial 134 están operando normalmente, es decir, si el relé de lado de alto potencial 132 y el relé de lado de bajo potencial 134 están en estado abierto (estado APAGADO), la señal AND lógica Q cambia entre el nivel "H" y el nivel "L" en ciclos iguales a los ciclos de oscilación del oscilador 128. La señal de tensión P también cambia entre el nivel "H" y el nivel "L" en ciclos iguales a los ciclos de oscilación del oscilador 128 con un cierto tiempo de retardo desde la señal AND lógica Q. Es decir, la señal de tensión P también forma una señal de pulso que cambia entre el nivel "H" y el nivel "L" en ciclos iguales a los ciclos de oscilación del oscilador 128.
Las operaciones posteriores de acuerdo con la tercera realización son las mismas que las de la segunda realización, y la descripción detallada de las mismas se incorporan en el presente documento por referencia.
Como resultado, en el momento del arranque, la primera señal de estado operativo ST1 que tiene la primera frecuencia (16 kHz en la tercera realización) se emite a través de un primer terminal de salida a los dispositivos corriente abajo en la conexión en cadena tipo margarita (el primer circuito de detección de sobretemperatura/sobretensión 26 y el segundo sobretemperatura/sobretensión circuito de detección 27 en el módulo de batería 11-1 en la presente realización).
Del mismo modo, en el momento del arranque, la segunda señal de estado operativo ST2 que tiene la segunda frecuencia (1 kHz en la tercera realización) se emite a través de un segundo terminal de salida a los dispositivos corriente abajo en la conexión en cadena tipo margarita (el primer circuito de detección de sobretemperatura/sobretensión 26 y el segundo sobretemperatura/sobretensión circuito de detección 27 en el módulo de batería 11-1 en la presente realización).
Como se ha descrito anteriormente, la unidad supervisora de seguridad en la tercera realización también permite que el sistema de baterías de almacenamiento 10 entre en el estado operativo si se determina que la unidad supervisora de seguridad puede funcionar normalmente de manera fiable. Esto se permite mediante una operación de tal manera que: en un estado donde un dispositivo determinado recibe la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 que indica que los dispositivos corriente arriba en la conexión en cadena tipo margarita están operando normalmente, el dispositivo determinado está emitiendo la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 que indican que el dispositivo determinado también está operando normalmente para los dispositivos corriente abajo en la conexión en cadena tipo margarita; y, si a continuación se detectan el relé de lado de alto potencial 132 y el relé de lado de bajo potencial 134 en el estado de no soldadura, se determina que la unidad del supervisor de seguridad opera con normalidad, de tal manera que la primera señal de estado operativo ST1 y la segunda señal de estado operativo ST2 se emiten a los dispositivos corriente abajo en la conexión en cadena tipo margarita en el momento del arranque (en el momento del encendido). La descripción anterior ilustra unos casos, cada uno de los cuales incluye: unidades de detección de sobretemperatura/sobretensión de dos sistemas (equivalente a los casos donde n = 2); y la unidad supervisora de seguridad 13 que está conectada en dos sistemas de conexión en cadena tipo margarita para y junto con los N módulos de batería 11-1 a 11 -N y apaga los contactores tras notificarse a través de cualquiera de los sistemas de conexión en cadena tipo margarita que cualquiera de los módulos de batería está en un estado anormal. Sin embargo, otra configuración posible es un caso que incluye: unidades de detección de sobretemperatura/sobretensión de n sistemas; y la unidad supervisora de seguridad 13 que está conectada en las cadenas tipo margarita de n sistemas para y junto con los N módulos de batería 11-1 a 11 -N y apaga los contactores tras notificarse a través de cualquiera de los sistemas de conexión en cadena tipo margarita que cualquiera de los módulos de batería está en un estado anormal.

Claims (8)

REIVINDICACIONES
1. Un módulo de batería (11-1) que comprende:
una unidad de celda de batería (22) que incluye una pluralidad de celdas de batería (21) conectadas entre sí en serie o en serie-paralelo;
una unidad de monitorización de celdas (23) configurada para monitorizar temperaturas y tensiones de las celdas de batería (21); y
una pluralidad de unidades de detección de sobretemperatura/sobretensión (26, 27) de n sistemas, en donde n es un número entero mayor o igual que 2, estando las unidades de detección de sobretemperatura/sobretensión (26, 27) de los n sistemas configuradas para detectar de manera independiente una sobretemperatura o una sobretensión de las mismas celdas de batería (21) como un estado anormal, y para notificarse recíprocamente entre sí los resultados de la detección, en donde
cada una de las unidades de detección de sobretemperatura/sobretensión (26, 27) está configurada para, tras notificarse que el estado anormal ha sido detectado por otra unidad de detección de sobretemperatura/sobretensión (26, 27) de otro sistema en el módulo de batería (11-1), funcionar bajo el supuesto de que la unidad de detección de sobretemperatura/sobretensión (26, 27) detecta el estado anormal.
2. El módulo de batería (11-1) de acuerdo con la reivindicación 1, en donde
cada una de las unidades de detección de sobretemperatura/sobretensión (26, 27) incluye una interfaz de comunicación para comunicarse con otras unidades de detección de sobretemperatura/sobretensión (26, 27) de los n sistemas en otro módulo de batería (11-2) a través de conexiones en cadena tipo margarita de los n sistemas, y cada una de las unidades de detección de sobretemperatura/sobretensión (26, 27) está configurada para, tras notificarse a través de la interfaz de comunicación que cualquiera de las otras unidades de detección de sobretemperatura/sobretensión (26, 27) conectadas en la cadena tipo margarita detecta el estado anormal, funcionar bajo el supuesto de que la unidad de detección de sobretemperatura/sobretensión (26, 27) detecta el estado anormal.
3. El módulo de batería (11-1) de acuerdo con las reivindicaciones 1 o 2, en donde las unidades de detección de sobretemperatura/sobretensión (26, 27) emiten señales de pulsos que tienen frecuencias diferentes entre los sistemas cuando no se detecta el estado anormal, y dejan de emitir las señales de pulsos tras detectar el estado anormal.
4. El módulo de batería (11-1) de acuerdo con las reivindicaciones 1 o 2, en donde las unidades de detección de sobretemperatura/sobretensión (26, 27) se implementan como circuitos lógicos cableados.
5. Un sistema de baterías de almacenamiento (10) que comprende:
una pluralidad de módulos de batería (11-1, 11-2) de acuerdo con la reivindicación 1, estando los módulos de batería (11-1, 11-2) conectados entre sí de tal manera que las unidades de celda de batería (22) están conectadas en serie entre un terminal de salida de lado de alto potencial (TP1) y un terminal de salida de lado de bajo potencial (TN1) a través de unos contactores (16, 17);
una unidad de gestión de baterías (12) configurada para gestionar los módulos de batería (11-1, 11-2) a través de las unidades de monitorización de celdas (23); y
una unidad supervisora de seguridad (13) conectada en cadenas tipo margarita de n sistemas, en donde n es un número entero mayor o igual a 2, a y junto con los módulos de batería (11-1, 11-2) y configurada para apagar los contactores (16, 17) tras notificarse a través de una cualquiera de las cadenas tipo margarita de los n sistemas que cualquiera de los módulos de batería (11-1, 11-2) está en un estado anormal.
6. Un sistema de baterías de almacenamiento (10) que comprende:
una pluralidad de módulos de batería (11-1, 11-2) comprendiendo cada uno de los mismos una unidad de celda de batería (22) que incluye una pluralidad de celdas de batería (21) conectadas entre sí en serie o en serieparalelo, y una unidad de monitorización de celdas (23) configurada para monitorizar temperaturas y tensiones de las celdas de batería (21), estando los módulos de batería (11-1, 11-2) conectados entre sí de tal manera que las unidades de celda de batería (22) están conectadas en serie entre un terminal de salida de lado de alto potencial (TP1) y un terminal de salida de lado de bajo potencial (TN1) a través de unos contactores (16, 17); una unidad de gestión de baterías (12) configurada para gestionar los módulos de batería (11-1, 11-2) a través de las unidades de monitorización de celdas (23); y
una unidad supervisora de seguridad (13) conectada en cadenas tipo margarita de n sistemas, en donde n es un número entero mayor o igual a 2, a y junto con los módulos de batería (11-1, 11-2) y configurada para apagar los contactores (16, 17) tras notificarse a través de una cualquiera de las cadenas tipo margarita de los n sistemas que cualquiera de los módulos de batería (11-1, 11-2) está en un estado anormal, en donde
cada uno de los módulos de batería (11-1, 11-2) incluye una pluralidad de unidades de detección de sobretemperatura/sobretensión (26, 27) de los n sistemas, estando las unidades de detección de sobretemperatura/sobretensión (26, 27) configuradas para detectar de manera independiente una sobretemperatura o una sobretensión de las mismas celdas de batería (21) como un estado anormal, y para notificarse recíprocamente entre sí los resultados de la detección, y
cada una de las unidades de detección de sobretemperatura/sobretensión (26, 27) está configurada para, tras notificarse que cualquier otra unidad de detección de sobretemperatura/sobretensión (26, 27) conectada en la cadena tipo margarita detecta un estado anormal, funcionar bajo el supuesto de que la unidad de detección de sobretemperatura/sobretensión (26, 27) detecta el estado anormal.
7. El sistema de baterías de almacenamiento (10) de acuerdo con las reivindicaciones 5 o 6, en donde las unidades de detección de sobretemperatura/sobretensión (26, 27) emiten señales de pulsos que tienen frecuencias diferentes entre los sistemas cuando no se detecta el estado anormal, y dejan de emitir las señales de pulsos tras detectar el estado anormal.
8. El sistema de baterías de almacenamiento (10) de acuerdo con una cualquiera de las reivindicaciones 5-7, en donde las unidades de detección de sobretemperatura/sobretensión (26, 27) se implementan como circuitos lógicos cableados.
ES16889827T 2016-02-10 2016-02-10 Módulo de batería y sistema de baterías de almacenamiento Active ES2871876T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/054029 WO2017138125A1 (ja) 2016-02-10 2016-02-10 電池モジュール及び蓄電池システム

Publications (1)

Publication Number Publication Date
ES2871876T3 true ES2871876T3 (es) 2021-11-02

Family

ID=59563601

Family Applications (1)

Application Number Title Priority Date Filing Date
ES16889827T Active ES2871876T3 (es) 2016-02-10 2016-02-10 Módulo de batería y sistema de baterías de almacenamiento

Country Status (7)

Country Link
US (1) US11289743B2 (es)
EP (2) EP3416231B8 (es)
JP (2) JP6473246B2 (es)
CN (1) CN108352582B (es)
ES (1) ES2871876T3 (es)
PL (1) PL3416231T3 (es)
WO (1) WO2017138125A1 (es)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102385616B1 (ko) * 2018-01-19 2022-04-11 주식회사 엘지에너지솔루션 배터리 관리 장치
GB2563489B (en) * 2018-04-19 2019-12-04 O2Micro Inc Battery protection systems
WO2021053721A1 (ja) * 2019-09-17 2021-03-25 株式会社 東芝 蓄電池装置
KR102628966B1 (ko) 2019-11-26 2024-01-23 주식회사 엘지에너지솔루션 회로 진단 장치 및 이를 포함하는 배터리 팩
US11243264B2 (en) * 2020-04-22 2022-02-08 Renesas Electronics Corporation Abnormal power supply voltage detection device and method for detecting abnormal power supply voltage
CN115768644A (zh) 2020-06-02 2023-03-07 上达膜化联盟股份有限公司 移动型电池、信息处理装置、信息处理系统、信息处理方法、程序及存储介质
EP3985826B1 (en) 2020-10-15 2025-12-03 ABB Schweiz AG Battery protection and verification system
DE102021111866A1 (de) 2021-05-06 2022-11-10 instagrid GmbH Energieversorgungssystem mit Batteriemodulen sowie Verfahren zum Betrieb eines Energieversorgungssystems
KR102906089B1 (ko) * 2022-04-26 2025-12-31 주식회사 비츠로셀 과전류 차단회로를 갖는 고온용 리튬 일차 집합전지
CN115216808B (zh) * 2022-07-22 2025-09-05 贵州创新轻金属工艺装备工程技术研究中心有限公司 一种铝电解槽打壳气缸压力信号采集装置及方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103156A (en) * 1990-12-21 1992-04-07 Dallas Semiconductor Corporation Battery manager chip with differential temperature sensing
JP2007520180A (ja) * 2003-10-14 2007-07-19 ブラック　アンド　デッカー　インク 電池パックの障害状態からの保護を提供するべく適合された二次電池、電動工具、充電器、及び電池パック用の保護方法、保護回路、及び保護装置
JP4500121B2 (ja) * 2004-07-14 2010-07-14 株式会社ルネサステクノロジ 電池電圧監視システム
ATE551767T1 (de) 2007-07-06 2012-04-15 Seiko Instr Inc Schaltung zur überwachung eines batteriestatus und batterievorrichtung
JP2011050156A (ja) * 2009-08-26 2011-03-10 Honda Motor Co Ltd 蓄電装置
JP5493657B2 (ja) * 2009-09-30 2014-05-14 新神戸電機株式会社 蓄電池装置並びに蓄電池の電池状態評価装置及び方法
US8015452B2 (en) * 2010-08-31 2011-09-06 O2Micro International, Ltd. Flexible bus architecture for monitoring and control of battery pack
JP5569418B2 (ja) * 2011-02-01 2014-08-13 株式会社デンソー 電池監視装置
JP2012182885A (ja) * 2011-02-28 2012-09-20 Toshiba Corp 電源制御回路、組電池装置及び車両
WO2012132178A1 (ja) * 2011-03-28 2012-10-04 三洋電機株式会社 バッテリシステム、電動車両、移動体、電力貯蔵装置および電源装置
JP5910129B2 (ja) * 2012-02-06 2016-04-27 ソニー株式会社 電力貯蔵装置、電力システムおよび電動車両
JP2013187159A (ja) 2012-03-09 2013-09-19 Hitachi Ltd 電池システム及びその温度制御方法
DE102012222720A1 (de) * 2012-12-11 2014-06-12 Robert Bosch Gmbh Batteriemanagementsystem und Batteriesystem
CN105229458A (zh) * 2013-03-14 2016-01-06 加州理工学院 检测电子和电化学能源单元异常
JP2014200125A (ja) * 2013-03-29 2014-10-23 富士通株式会社 バッテリ監視システム、バッテリカートリッジ、バッテリパッケージ、及び、乗り物
JP2014217146A (ja) * 2013-04-24 2014-11-17 トヨタ自動車株式会社 電池監視装置、及び、電池ユニット
US9559389B2 (en) * 2013-07-10 2017-01-31 Datang Nxp Semiconductors Co., Ltd. Daisy chain communication bus and protocol

Also Published As

Publication number Publication date
US11289743B2 (en) 2022-03-29
EP3416231B1 (en) 2021-03-24
JP6629471B2 (ja) 2020-01-15
CN108352582A (zh) 2018-07-31
EP3910719A1 (en) 2021-11-17
CN108352582B (zh) 2021-11-09
WO2017138125A1 (ja) 2017-08-17
JP2019071783A (ja) 2019-05-09
EP3416231A1 (en) 2018-12-19
US20190044198A1 (en) 2019-02-07
EP3416231B8 (en) 2021-07-07
JP6473246B2 (ja) 2019-02-20
JPWO2017138125A1 (ja) 2018-06-21
EP3416231A4 (en) 2019-09-18
PL3416231T3 (pl) 2022-01-03

Similar Documents

Publication Publication Date Title
ES2871876T3 (es) Módulo de batería y sistema de baterías de almacenamiento
CN101752844B (zh) 保护电池组的设备、系统及方法
JP6983991B2 (ja) 電池制御装置
US9401598B2 (en) Control unit for a motor vehicle
CN103738197B (zh) 一种电动汽车用母线电容器的放电方法
US9057750B2 (en) Test of a testing device for determining a voltage state of a high-voltage vehicle electrical system
US20180366791A1 (en) Storage battery apparatus and vehicle
JP7301121B2 (ja) 異常診断システム、及び車両用電源システム
CN107709080A (zh) 电池管理装置以及电源系统
JP2016135016A (ja) 太陽光発電システム
KR20130084875A (ko) 릴레이 제어신호 독립 모니터링 장치 및 방법
CN109342941A (zh) 继电器检测装置、及其检测方法
US12391121B2 (en) Vehicular power supply system
CN109245028A (zh) 列车和列车供电系统及其漏电保护装置
CN106864291A (zh) 电池系统的安全防护系统及电池系统
BRPI1002181B1 (pt) Dispositivo e processo para sinalizar falhas elétricas, unidade, e painel elétrico compreendendo este dispositivo
KR20210127906A (ko) 전기 자동차용 배터리 전원 공급 장치 및 방법
WO2017200758A2 (en) Fault current limiter having fault checking system for power electronics and bypass circuit
CN106876809B (zh) 电池系统的安全防护系统和电池系统
CN110444444A (zh) 驱动接触器的电路
JP2020005424A (ja) 鉄道車両用駆動システム及び同システムにおけるアクティブフィルタ装置、並びに、鉄道車両の駆動方法
CN112907881A (zh) 一种ups系统的火灾智能预警监测系统及方法
CN206664313U (zh) 电池系统的安全防护系统及电池系统
JP2016226145A (ja) 充電スタンド
CN121385620A (zh) 一种高压系统的检测装置、方法、高压系统和车用控制器