ES2614729T3 - Conmutador de matriz distribuida - Google Patents

Conmutador de matriz distribuida Download PDF

Info

Publication number
ES2614729T3
ES2614729T3 ES05818758.4T ES05818758T ES2614729T3 ES 2614729 T3 ES2614729 T3 ES 2614729T3 ES 05818758 T ES05818758 T ES 05818758T ES 2614729 T3 ES2614729 T3 ES 2614729T3
Authority
ES
Spain
Prior art keywords
power
elements
switching
stage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES05818758.4T
Other languages
English (en)
Inventor
John C.F. Schulz
Lawrence Griffin Crawford
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NextG Networks Inc
Original Assignee
NextG Networks Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NextG Networks Inc filed Critical NextG Networks Inc
Application granted granted Critical
Publication of ES2614729T3 publication Critical patent/ES2614729T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/64—Distributing or queueing
    • H04Q3/68—Grouping or interlacing selector groups or stages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1302—Relay switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electronic Switches (AREA)
  • Transmitters (AREA)

Abstract

Una matriz de conmutación que comprende: una pluralidad de puertos de entrada y de salida; una pluralidad de elementos divisores de potencia (10, 12) y una pluralidad de elementos combinadores de potencia (11, 13), caracterizada por que: la matriz de conmutación se implementa en una única placa de circuito impreso de múltiples capas usando bloques de conmutación constituyentes; dichos elementos divisores de potencia incluyen unos elementos divisores de potencia (12) dispuestos en los bloques de conmutación y unos elementos divisores de potencia (10) en al menos una primera etapa de entrada entre los bloques de conmutación y los puertos de entrada, comprendiendo cada etapa de entrada una pluralidad de elementos divisores de potencia; dichos elementos combinadores de potencia incluyen unos elementos combinadores de potencia (13) dispuestos en los bloques de conmutación y unos elementos combinadores de potencia (11) en al menos una primera etapa de salida correspondiente entre los bloques de conmutación y los puertos de salida, comprendiendo cada etapa de salida una pluralidad de elementos combinadores de potencia; la matriz de conmutación tiene m puertos de entrada y n puertos de salida y comprende (m x n) / (i x j) bloques de conmutación; i es menor que m y j es menor que n; cada bloque de conmutación tiene i entradas y j salidas, i elementos divisores de potencia 1:j y j elementos combinadores de potencia i:1; cada bloque de conmutación comprende (i x j) líneas de transmisión conmutadas que conectan ramas de salida de los elementos divisores de potencia en el bloque de conmutación con ramas de entrada de los elementos combinadores de potencia en el bloque de conmutación; en la que n >= 8, m >= 8, i >= 4 y j >= 4; estando conectados los elementos divisores de potencia (10) individuales de la primera etapa de entrada con dos elementos divisores de potencia (12) diferentes de diferentes bloques de conmutación, y con un puerto de entrada respectivo, y estando conectado cada elemento divisor de potencia (12) de los bloques de conmutación con un elemento divisor de potencia (10) de la primera etapa de entrada; estando conectados los elementos combinadores de potencia individuales (11) de la primera etapa de salida con dos elementos combinadores de potencia (13) diferentes de diferentes bloques de conmutación, y con un puerto de salida respectivo, y estando conectado cada elemento combinador de potencia (13) de los bloques de conmutación con un elemento combinador de potencia (11) de la primera etapa de salida; y por que: las conexiones entre los elementos divisores de potencia de dicha primera etapa de entrada y los elementos divisores de potencia (12) en los bloques de conmutación tienen un primer patrón de conexión entre elementos y las conexiones entre los elementos combinadores de potencia de la primera etapa de salida y los elementos combinadores de potencia (13) en los bloques de conmutación tienen un segundo patrón de conexión entre elementos diferente; y las conexiones entre las líneas de transmisión conmutadas procedentes de diferentes capas de la placa de circuito impreso se realizan usando vías y trayectos de conexión de cruce.

Description

imagen1
DESCRIPCIÓN
Conmutador de matriz distribuida
5 La presente invención se refiere a una matriz de conmutación espacial para señales eléctricas, en particular pero no exclusivamente, para conmutar señales de microondas o de radiofrecuencia.
Las matrices de conmutación para señales de m icroondas o de radiofrecuencia se conocen bien y se han implementado previamente de una serie de formas. Por e jemplo, la patente de EE. UU. con n.º 3.83 3.866 divulga una disposición para u na matriz de con mutación m x n que comprende m divisores de p otencia (l x n), n combinadores de potencia (l x m) y m x n líneas de transmisión conmutadas que conectan cada rama de salida de los divisores con cada rama de entrada de los combinadores. Una disposición de este tipo se muestra en la figura 1 para el caso a modo de ejemplo de una matriz de conmutación 8 x 8. Esta comprende unos divisores de potencia
1:8 l en cada uno de los 8 puertos de entrada, unos combinadores de potencia 8:1 2 en cada uno de los 8 puertos de
15 salida y 64 líneas de transmisión de interconexión 3 que contienen, cada una, un conmutador de encendido apagado terminado 4.
Este tipo de matriz de conmutación permite que cualquier puerto de entrada se conecte con c ualquier puerto de salida. Esta tambi én permite que cu alquier combinación de pu ertos de entrad a se conecte c on cualquier combinación de puertos d e salida y, por lo tanto, se puede usar en u na serie de mo dos, incluyendo difusión. La patente de EE. UU. con n.º 3.833.866 divulga una disposición en la que una matriz de c onmutación grande se construye usando un conjunto de placas de circuito interconectadas. Por ejemplo, una matriz de conmutación 8 x 8 se construiría usando 8 placas de circuito de entrada que contienen divisores de potencia y 8 placas de circuito de salida montadas en sentido perpendicular que contienen combinadores de potencia, conteniendo también, al menos
25 una delas placas, conmutadores de encendido - apagado.No obstante, este enfoque esdifícil de implementar con un tamaño, un coste y un rendimiento aceptables.
El documento US 4.495.49 8 divulga un conmutador de radiofrecuencia de c onstrucción plana para conectar N señales de entrada con M señales de salida en un modo de conmutación de difusión o un modo de conmutación de matriz.
El documento EP 1274260 divulga un dispositivo de conmutación de matriz que comprende una microplaca de circuito integrado de semiconductores que funciona como una unidad de recepción de satélite que tiene un aislamiento elevado entre los terminales de la misma.
35 El documento US 6.577.879 divulga un sistema de telecomunicaciones para permitir que una estación de base transmita, de forma simultánea, señales en varios haces de una configuración de antena de múltiples haces.
La presente invención, al menos en algunas realizaciones preferidas, divulga unos medios de reducción del tamaño y la pérdida de inserción mientras que, al mismo tiempo, se aumenta el aislamiento y la pérdida de retorno de una matriz de conmutación de microondas para un ancho de banda dado en comparación con los diseños de la técnica anterior.
De acuerdo con un aspecto de la presente invención, se proporciona una matriz de conmutación de acuerdo con la
45 reivindicación 1. De acuerdo con un aspecto de la presente invención, se proporciona una matriz de conmutación de acuerdo con la reivindicación 2. Es preferible que la matriz de conmutación sea una matriz de conmutación espacial eléctrica.
En algunas realizaciones de la invención, la pluralidad de divisores de potencia y la pluralidad de combinadores de potencia se disponen con el fin de incluir trayectos de conexión de cruce entre los mismos. Como resultado, el cruce de trayectos de conexión se distribuye entre la f unción de división / combinación de potencia y la función de conmutación. Las ventajas de algunas realizaciones de la inve nción incluyen un ta maño físico re ducido y una reducción en el número de capas de plac a de circuito (y, por lo ta nto, un coste de fabricación más bajo) en comparación con una matriz singular grande, debido a que los bloques de conmutación se pueden incorporar dentro
55 de la red de cruces de trayectos de interconexión. Este enfoque también conduce a una reducción en la longitud de los trayectos de interconexión, lo que da una pérdida de inserción reducida. Además, el bloque de conmutación y, de forma correspondiente, la matriz distribuida, se pueden diseñar con un aislamiento y un rendimiento de pérdida de retorno mejorados para un ancho de banda dado en comparación con la matriz singular grande.
En algunas realizaciones preferidas, al menos algunos de dichos trayectos de conexión incluyen un dispositivo de conmutación y al menos algunos de dichos trayectos de conexión incluyen cruces. En una realización puede haber un número igual de elementos divisores de potencia y elementos combinadores de potencia (una así denominada matriz cuadrada), mientras que en otras realizaciones puede haber un número diferente de elementos divisores de potencia y elementos combinadores de potencia; en cualquiera de las configuraciones, el patrón de conexión entre 65 etapas respectivas es diferente. Se apreciará que la invención también incluye algunas realizaciones por las que el número de etapas de entrada es diferente del número de etapas de salida, a pesar de que la matriz comprende un
imagen2
mínimo de dos de cada tipo de etapa. De forma ventajosa, la matriz de conmutación espacial eléctrica está dispuesta para funcionar dentro de la gama de microondas o de radiofrecuencia.
En una realización de la presente invención se proporciona una matriz de c onmutación espacial eléctrica que
5 comprende una pluralidad de elementos divisores de potencia y una pluralidad de elementos combinadores de potencia, estando conectados los eleme ntos divisores y combinadores mediante un conj unto de c onmutadores, estando dispuestos dichos elementos divisores como una primera etapa de entrada y una segunda etapa de entrada, comprendiendo cada etapa de entrada una pluralidad de elementos divisores, estando conectados los elementos individuales de la primera etapa de entra da con dos elementos diferentes de la seg unda etapa de entrada, y estando conectado cada elemento de la segunda etapa de entrada con un elemento de la primera etapa de entrada, estando dispuestos dichos elementos combinadores como una primera etapa de salida y una segunda etapa de salida correspondientes, comprendiendo cada etapa de salida una pluralidad de elementos combinadores, estando conectados los elementos individuales de la prim era etapa de salida con dos elementos diferentes de la segunda etapa de salida, y estando conectado cada elemento de la segunda etapa de salida con un elemento de la
15 primera etapa de salida, en la que las conexiones entre los elementos divisores y combinadores incluyen cruces, y en la que las conexiones entre elementos en la primera y la segunda etapas de entrada, y/o las conexiones entre elementos en la primera y la segunda etapas de salida, también incluyen cruces.
Algunas realizaciones de la invención se pueden usar para conmutar señales de conmutador de radiofrecuencia (RF) y señales de microondas, señales de frecuencia intermedia (FI) o señales eléctricas tales como flujos digitales de alta velocidad. Las posibles aplicaciones para algunas realizaciones de la invención incluyen la conmutación y la distribución de señales de satélite, lo que podría ser de equipo de estudio a equipo de difusión o encontrarse dentro de un bloque de apartamentos o un bloque de oficinas, la conmutación de radio celular o de otras se ñales inalámbricas para aplicaciones o bien en el interior de edificios o bien en exteriores, aplicaciones de formación de
25 haz de antena y aplicaciones de supervisión de bandas de frecuencia.
Estas y otras características y ventajas de algunas realizaciones de l a presente invención serán evidentes a l os expertos en lamateria a partir de la siguiente descripción detalladadelas realizacionesde la invención, cuando se lea con los dibujos y las reivindicaciones adjuntas.
La figura 1 es un diagrama esquemático que muestra un ejemplo de una disposición de matriz de co nmutación espacial eléctrica conocida. La figura 2 es un diagrama esquemático que muestra una disposición de conmutación que se implementa en una única PCB de múltiples capas.
35 La figura 3 es un di agrama esquemático que muestra una realización de una disposición de matriz de conmutación espacial eléctrica de acuerdo con la presente invención. La figura 4 es un diagrama esquemático que muestra otra realización de una disposición de matriz de conmutación espacial eléctrica de acuerdo con la presente invención. La figura 5 es un diagrama esquemático que muestra una implementación de capas de placa de circuito impreso de la disposición de matriz de conmutación que se muestra en la figura 2. La figura 6 es un diagrama esquemático que muestra una implementación de capas de placa de circuito impreso de la disposición de matriz de conmutación que se muestra en la figura 4.
Como ya se h a hecho notar, el enfoq ue de la técnica anterior para la c onstrucción de matrices de c onmutación 45 espacial eléctrica es difícil de implementar con un tamaño, un coste y un rendimiento aceptables.
La figura 2 muestra una matriz de conmutación que se implementa como una única PCB de múltiples capas en lugar de con múltiples PCB interconectadas, como es el caso para la matriz de conmutación de la figura 1. La matriz de conmutación comprende unos divisores de potencia 1:8 5 y unos combinadores de potencia 8:1 6, cada uno de los cuales se ha descompuesto en com ponentes constitutivos básicos 1:2 o 2:1 e n esta figura y, para favorecer la claridad, se agrupan dentro de los círculos de trazo discontinuo solo para el puerto de entrada y de salida 1. Los divisores de potencia 1:8 y los combi nadores de potencia 8:1 está n interconectados mediante 64 líneas de transmisión de cruce 7 que contienen, cada una, uno o más elementos de conmutación 8. Por razones de claridad, en la figura solo se dibuja uno de estos elementos de conmutación.
55 El uso de una única PCB de múltiples capas tiene muchas ventajas, incluyendo un tamaño y un coste reducidos. A pesar de que la matriz de conmutación de la figura 2 no cae dentro del alcance de las reivindicaciones, se contempla una realización en la que la matriz de conmutación de la figura 2 no tiene unos patrones de conexión idénticos, por ejemplo, 2 divisores 1:2 y 2 combinadores 2:1 para cada puerto de entrada y puerto de salida, de forma respectiva.
Un aspecto importante de este diseño es que cada una de las 64 líneas de transmisión de cruce ha de tener la misma longitud de trayecto, con el fin de asegurar que el rendimiento eléctrico no dependa del encaminamiento de señal. Por ejemplo, se ha de mantener la misma pérdida de inserción para una señal que se desplaza entre el puerto de entrada 1 y el puerto de salida 1 que aquella en la que incurre una señal que se desplaza entre el puerto de
65 entrada 1 y el puerto de s alida 8. Para lograr esto, s e han de insert ar unas longitudes adicionales de línea de transmisión en todos los trayectos salvo el más largo de tal modo que todos los trayectos pasan a tener la longitud del trayecto más largo. Además, esto se ha de diseñar sin un número excesivo de capas de PCB al tiempo que se mantiene un rendimiento de pérdida de inserción, de pérdida de retorno y de aislamiento aceptables.
imagen3
En esta eta pa, es imp ortante establecer una distinción entre una matriz de co nmutación y un bloque de
5 conmutación. En el presente contexto, un bloque de conmutación se define como que tiene i entradas y j salidas (en donde i < m y j < n) y consiste en i divisores de potencia 1:j, j combinadores de pot encia i:1 y (i x j) líneas de transmisión conmutadas que interconectan las ramas de salida de los divisores de potencia con las ramas de entrada de l os combinadores de potenc ia. El blo que de conmutación es una parte co nstituyente de la matriz de conmutación y, para el caso que se muestra en la figura 2, este constituye la totalidad de la matriz de conmutación tal como se indica mediante el área sombreada.
La presente invención, al m enos en algunas realizaciones preferidas, proviene de la comprensión de que hay ventajas significativas en la construcción de una matriz de conmutación mediante el uso de una serie de bloques de conmutación de menor tamaño. Cada uno de estos bloques de conmutación está conectado con los puertos de
15 entrada y de salida de la matriz de conmut ación usando divisores de potencia y combinadores de potencia. Esto presenta el efecto de distribuir la funcionalidad de cruce dentro de la funcionalidad de división / combinación de potencia, lo que da una serie de beneficios según se expondrá más adelante.
La figura 3 muestra una realización de una matriz de conmutación de acuerdo con la presente invención con un tamaño a mo do de ej emplo de 8 x 8, realizada usando unos bloques de conmutación 9 de tamañ o 4 x 4. Estos bloques de conmutación se muestran sombreados enla figura. La matriz de conmutación se forma a partir de una única PCB de múltiples capas y comprende 8 divisores de p otencia 1:2 10 en los 8 pu ertos de entrada, 8 combinadores de potencia 2:1 11 en los 8 puertos de salida y 4 bloques de co nmutación 4 x 4. Cada bloque de conmutación 4x 4 comprende 4 divisores de potencia 1:4 12, 4 combinadores de potencia 4:1 13 y 16 líneas de
25 transmisión de cruce conmutadas 14, que enlazan los divisores de potencia con los combinadores de potencia (por razones de claridad, en esta figura solo se muestra un conmutador 15). Se puede calcular el número de bloques de conmutación mediante el uso de la siguiente ecuación:
(m · n) / (i · j) (Ecuación 1)
Aplicando la Ecuación 1 a la figura 3, m y n son ambos 8. Su producto es 64. Cada bloque de conmutación tiene cuatro puertos de entrada y cuatro puertos de salida, haciendo que tanto i como j tengan un valor de 4. Su producto es 16. El primer producto (64) divididopor el segundo producto (16) conduce a 4, que es el número debloques de conmutación que se ilustra en la figura 3.
35 La figura 4 muestra otra realización de una matriz de conmutación de acuerdo con la presente invención, de nuevo con un tamaño a modo de ejemplo de 8 x 8, y de nuevo formada usando una única PCB de múltiples capas. En el presente caso, hay 16 bloques de conm utación de tama ño 2 x 2 16 y de nuevo se muestran sombreados en l a figura. El n úmero de bloques de conm utación se p uede calcular usando la Ec uación 1 de l a forma que s e ha analizado en lo que antecede. Cada bloque de conmutación comprende 2 divisores de potencia 1:2 17, 2 combinadores de potencia 2:1 18 y 4 líneas de transmisión de cruce conmutadas 19. Por razones de claridad, en esta figura so lo se dib uja un conmutador 20. Los bl oques de conmutac ión están conectados con los puertos de entrada y de salida de la matriz de conmutación por medio de una jerarquía en dos etapas de divisores de potencia
1:2 21, 22 y combinadores de potencia 2:1 23, 24.
45 Un aspecto importante de la presente invención, al menos en algunas realizaciones preferidas, radica en la distribución de trayectos de conexión de cruce entre la función de división / combinación de potencia y la función de conmutación. La distribución del cruce dentro de la función de divis ión / combinación de potenc ia conduce a una serie de ventajas significativas.
La primera ventaja es que se disminuye en gran medida la profundidad de los cruces en las líneas de transmisión conmutadas de interconexión, lo que q uiere decir que se requi eren bastantes m enos capas de PCB par a implementar un tamaño dado de matriz d e conmutación. Esto es de bido al hecho de que los cruces se pueden distribuir a lo largo del plano de la PCB y, por lo tanto, los cruces pueden compartir menos capas. El efecto global es
55 un coste de implementación reducido.
La figura 5 muestra la pila de capas que se requiere para una matriz de conmutación 8 x 8 usando un único bloque de conmutación 8 x 8 (es decir, que se corresponde con la matriz de conmutación que se muestra en la figura 2). Los cruces se indican mediante xo1, xo2, etc. Las capas de cobre (Cu) se indican mediante las líneas gruesas 25, y las líneas de cobre grabado se indican mediante los rectángulos 26.
En la terminología de las PCB, una línea de cobre grabado que está intercalada entre dos capas de masa de cobre es una “línea de cinta” y una línea de cobre grabado con una única capa de masa es una “microcinta”. Las conexiones entre líneas procedentes de diferentes capas se realizan usando vías, que son orificios revestidos con
65 cobre entre capas con una impedancia controlada (para reducir al mínimo la potencia reflejada). El número de líneas de cinta viene dictado por el divisor o combinador de potencia de unidad más pequeña. En el caso de la figura 5, el divisor o combinador de potencia de unidad más pequeña es 8. Por lo tanto, el núm ero de líneas de cinta es 8 e,
imagen4
incluyendo la microcinta y las líneas de masa, el total es de 18 capas de cobre.
En contraposición, la figura 6 muestra la pila de capas que se requiere para una matriz de conmutación 8 x 8 de
5 acuerdo con la presente invención usando 16 bloques de conmutación 2 x 2. En este caso, el divisor o combinador de potencia de unidad más pequeña es 2. Por lo tanto, el número de líneas de cinta es 4 e, incluyendo la microcinta y las líneas de masa, solo se requieren 6 capas (se añade una microcinta adicional en la figura 6).
La segunda ventaja es que las líneas de transmisión conmutadas de interconexión son más cortas, lo que conduce a
10 una pérdida de inserción reducida y a u n tamaño de implementación más pequeño. Esto es especialmente significativo como resultado del req uisito de eq uilibrado de lo ngitudes de tra yecto que s e ha mencionado previamente.
La tercera ventaja es que se pueden usar técnicas de cancelación de desfase de forma eficaz debido a que las
15 líneas de transmisión conmutadas son cortas. Esto da como resultado un rendimiento de pérdida de retorno y de aislamiento mejorado de la matriz de conmutación. La cancelación de desfase es una técnica mediante la cual las ramas de salida de un acoplador (divisor de potencia o combinador de potencia) tienen unas longitudes desiguales y en la que la diferencia de longitudes es de aproximadamente un cuarto de una longitud de onda. Por lo tanto, la potencia reflejada a partir de cada una de las ramas de salida vuelve a la entrada de acoplador con un desfase de
20 180º, lo que da como resultado la cancelación de la potencia reflejada. Esto da una p érdida de retorno alta y un aislamiento elevado. Esta técnica es mucho más eficaz en circuitos en los que las ramas de salida de acoplador son relativamente cortas. Unas líneas de transmisión de interconexión largas dan lugar a muchas rotaciones de fase en la señal transmitida, lo que haría muy difícil lograr una cancelación de fase precisa y controlable. Esta técnica es particularmente relevante para el acop lador de W ilkinson, que es el tip o de aco plador preferido p ara la prese nte
25 solicitud debido a su diseño simple y a su geometría compacta.
La cuarta ventaja es que los bloques de conmutación pequeños ofrecen la oportunidad de un diseño modular; un diseño relativamente simple pero preciso se puede repetir para constru ir un sistema mucho más c omplejo. Esto conduce a un tiempo de diseño reducido que conduce, de forma correspondiente, a un coste de implementación
30 reducido.
El efecto neto de estas ventajas es un diseño de matriz de conmutación que tiene una pérdida de retorno alta, un aislamiento elevado entre puertos, una pérdida de inserción baja, un tamaño físico pequeño y un bajo número de capas de placa de circ uito. Por lo tanto, este permite la construcción de un a matriz de conm utación con una
35 combinación de un rendimiento eléctrico elevado y un coste de implementación bajo en comparación con los enfoques de la técnica anterior.

Claims (2)

  1. imagen1
    REIVINDICACIONES
    1. Una matriz de conmutación que comprende:
    5 una pluralidad de puertos de entrada y de salida; una pluralidad de elementos divisores de potencia (10, 12) y una pluralidad de elementos combinadores de potencia (11, 13), caracterizada por que:
    la matriz de conmutación se implementa en una única placa de circuito impreso de múltiples capas usando bloques de conmutación constituyentes; dichos elementos divisores de potencia incluyen unos elementos divisores de potencia (12) dispuestos en los bloques de conmutación y u nos elementos divisores de potencia (10) en al menos una primera etapa de entrada entre los bloques de conmutación y los puertos de entrada, comprendiendo cada etapa de entrada una pluralidad de elementos divisores de potencia;
    15 dichos elementos combinadores de potencia incluyen unos elementos combinadores de p otencia (13) dispuestos en los bloques de conmutación y unos elementos combinadores de potencia (11) en al menos una primera etapa de s alida correspondiente entre los bloques de conmutación y los puertos de salida, comprendiendo cada etapa de salida una pluralidad de elementos combinadores de potencia; la matriz de c onmutación tiene m puertos de entrada y n puertos d e salida y comprende (m x n) / (i x j) bloques de conmutación; i es menor que m y j es menor que n; cada bloque de conmutación tiene i entradas y j salidas, i elementos divisores de potencia 1:j y j elementos combinadores de potencia i:1; cada bloque de conmutación comprende (i x j) líneas de transmisión conmutadas que conectan ramas de
    25 salida de los elementos divisores de potencia en el bloque de conmutación con ramas de entrada de los elementos combinadores de potencia en el bloque de conmutación; en la que n = 8, m = 8, i = 4 y j = 4; estando conectados los elementos divisores de potencia (10) individuales de la primera etapa de entrada con dos elementos divisores de potencia (12) diferentes de diferentes bloques de conmutación, y con un puerto de entrada respectivo, y estando conectado cada elemento divisor de potencia (12) de los bl oques de conmutación con un elemento divisor de potencia (10) de la primera etapa de entrada; estando conectados los elementos combinadores de potencia individuales (11) de la primera etapa de salida con dos elementos combinadores de potencia (13) diferentes de diferentes bloques de conmutación, y con un puerto de salida respectivo, y estando conectado cada elemento combinador de potencia (13) de los bloques
    35 de conmutación con un elemento combinador de potencia (11) de la primera etapa de salida; y por que:
    las conexiones entre l os elementos divisores de potencia de dicha primera etapa de entrada y los elementos divisores de potencia (12) en los bloques de conmutación tienen un primer patrón de conexión entre elementos y las conexiones entre los elementos combinadores de potencia de la primera etapa de salida y los elementos combinadores de potencia (13) en los bloques de conmutación tienen un segundo patrón de conexión entre elementos diferente; y las conexiones entre las líneas de transmisión conmutadas procedentes de diferentes capas de la placa de circuito impreso se realizan usando vías y trayectos de conexión de cruce.
    45 2. Una matriz de conmutación que comprende:
    una pluralidad de puertos de entrada y de salida; una pluralidad de elementos divisores de potencia (17, 21, 22) y una pluralidad de elementos combinadores de potencia (18, 23, 24), caracterizada por que:
    la matriz de conmutación se implementa en una única placa de circuito impreso de múltiples capas usando bloques de conmutación constituyentes; dichos elementos divisores de potencia incluyen unos elementos divisores de potencia (17) dispuestos en los bloques de conmutación y unos elementos divisores de potencia (21, 22) en al menos una primera etapa de
    55 entrada entre los bloques de conmutación y los puertos de entrada, comprendiendo cada etapa de entrada una pluralidad de elementos divisores de potencia; dichos elementos combinadores de potencia incluyen unos elementos combinadores de p otencia (18) dispuestos en los bloques de conmutación y unos elementos combinadores de potencia (23, 24) en al menos una primera etapa de salida correspondiente entre los bloques de conmutación y los puertos de salida, comprendiendo cada etapa de salida una pluralidad de elementos combinadores de potencia; la matriz de c onmutación tiene m puertos de entrada y n puertos de salida y comprende (m x n) / (i x j) bloques de conmutación; i es menor que m y j es menor que n; cada bloque de conmutación tiene i entradas y j salidas, i elementos divisores de potencia 1:j y j elementos
    65 combinadores de potencia i:1; cada bloque de conmutación comprende (i x j) líneas de transmisión conmutadas que conectan ramas de
    6
    imagen2
    salida de los elem entos divisores de potencia en el bl oque de conmutación con ramas de entrada de los elementos combinadores de potencia en el bloque de conmutación; en la que n = 8, m = 8, i = 2 y j = 2; los bloques de conmutación están conectados con los puertos de entrada de la matriz de conmutación por
    5 medio de una jerarquía en dos etapas de divisores de potencia (21, 22) que comprende la primera etapa de entrada y una segunda etapa de entrada; los bloques de conmutación están conectados con l os puertos de sa lida de la matriz de conmutac ión por medio de una jerarquía en dos etapas de combinadores de potencia (23, 24) que comprende la primera etapa de salida y una segunda etapa de salida;
    10 estando conectados los elementos divisores de potencia (21) individuales de la primera etapa de entrada con dos elementos divisores de potencia (17) diferentes de diferentes bloques de conmutación, y estando conectado cada elemento divisor de potencia (17) de los bloques de conmutación con un elemento divisor de potencia (21) de la primera etapa de entrada; estando conectados los elementos divisores de potencia (22) individuales de la se gunda etapa de entrada
    15 con dos elementos divisores de potencia (21) diferentes de la primera etapa de entrada, y con un puerto de entrada respectivo, y estando conectado cada elemento divisor de potencia (21) d e la prim era etapa de entrada con un elemento divisor de potencia (22) de la segunda etapa de entrada; estando conectados los elementos combinadores de potencia individuales (23) de la primera etapa de salida con dos elementos combinadores de potencia (18) diferentes de diferentes bloques de conmutación, y
    20 estando conectado cada elemento combinador de potencia (18) d e los bloques de conmutación con un elemento combinador de potencia (23) de la primera etapa de salida; estando conectados los elementos combinadores de potencia individuales (24) de la segunda etapa de salida con dos elementos combinadores de potencia (23) diferentes de la primera etapa de salida, y con un puerto de salida respectivo, y estando conectado cada elemento combinador de potencia (23) de la primera etapa de
    25 salida con un elemento combinador de potencia (24) de la segunda etapa de salida; y por que:
    las conexiones entre l os elementos divisores de potencia de dicha primera etapa de e ntrada y los elementos divisores de potencia (17) en los bloques de conmutación tienen un primer patrón de conexión entre elementos y las conexiones entre los elementos combinadores de potencia de la primera etapa de
    30 salida y los elementos combinadores de potencia (18) en los bloques de conmutación tienen un segundo patrón de conexión entre elementos diferente; y las conexiones entre las líneas de transmisión conmutadas procedentes de diferentes capas de la placa de circuito impreso se realizan usando vías y trayectos de conexión de cruce.
    35 3. La matriz de conmutación de acuerdo con la reivindicación 1 o 2, en la que hay un número igual de elementos divisores de potencia (10, 12; 17, 21, 22) y elementos combinadores de potencia (11, 13; 18, 23, 24).
  2. 4. La matriz de conmutación de acuerdo con la reivindicación 1, 2 o 3, en la que:
    40 las conexiones entre los elementos divisores de potencia (10; 21) en la primera etapa de entrada y los elementos divisores de potencia (12; 17) en los bloques de c onmutación, y/o las con exiones entre l os elementos combinadores de potencia (11; 23) en la primera etapa de salida y los elementos combinadores de potencia (13; 18) en los bloques de conmutación, también incluyen cruces.
    45 5. La matriz de conmutación de acuerdo con cualquier reivindicación anterior, en la que dicha matriz de conmutación está dispuesta para funcionar en la gama de microondas o de radiofrecuencia.
    7
ES05818758.4T 2004-11-02 2005-10-26 Conmutador de matriz distribuida Active ES2614729T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/980,055 US7205864B2 (en) 2004-11-02 2004-11-02 Distributed matrix switch
US980055 2004-11-02
PCT/US2005/038687 WO2006050004A2 (en) 2004-11-02 2005-10-26 Distributed matrix switch

Publications (1)

Publication Number Publication Date
ES2614729T3 true ES2614729T3 (es) 2017-06-01

Family

ID=36261134

Family Applications (1)

Application Number Title Priority Date Filing Date
ES05818758.4T Active ES2614729T3 (es) 2004-11-02 2005-10-26 Conmutador de matriz distribuida

Country Status (6)

Country Link
US (1) US7205864B2 (es)
EP (1) EP1810363B1 (es)
DK (1) DK1810363T3 (es)
ES (1) ES2614729T3 (es)
PL (1) PL1810363T3 (es)
WO (1) WO2006050004A2 (es)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60139116D1 (de) 2000-03-27 2009-08-13 Opencell Corp System zum Verteilen von Multiprotokoll-RF-Signalen
US6704545B1 (en) 2000-07-19 2004-03-09 Adc Telecommunications, Inc. Point-to-multipoint digital radio frequency transport
US8184603B2 (en) 2002-01-31 2012-05-22 Lgc Wireless, Llc Communication system having a community wireless local area network for voice and high speed data communication
US7184728B2 (en) * 2002-02-25 2007-02-27 Adc Telecommunications, Inc. Distributed automatic gain control system
US8958789B2 (en) 2002-12-03 2015-02-17 Adc Telecommunications, Inc. Distributed digital antenna system
US7535315B2 (en) * 2004-05-21 2009-05-19 National Instruments Corporation Dimensionally flexible sparse matrix topology
US7787854B2 (en) 2005-02-01 2010-08-31 Adc Telecommunications, Inc. Scalable distributed radio network
WO2006095729A1 (ja) * 2005-03-09 2006-09-14 Nippon Telegraph And Telephone Corporation マトリクススイッチ
US20070008939A1 (en) * 2005-06-10 2007-01-11 Adc Telecommunications, Inc. Providing wireless coverage into substantially closed environments
US7805073B2 (en) 2006-04-28 2010-09-28 Adc Telecommunications, Inc. Systems and methods of optical path protection for distributed antenna systems
US7844273B2 (en) 2006-07-14 2010-11-30 Lgc Wireless, Inc. System for and method of for providing dedicated capacity in a cellular network
WO2008014236A1 (en) * 2006-07-24 2008-01-31 Tetralogic Pharmaceuticals Corporation Dimeric iap inhibitors
US7848770B2 (en) 2006-08-29 2010-12-07 Lgc Wireless, Inc. Distributed antenna communications system and methods of implementing thereof
US7817958B2 (en) 2006-12-22 2010-10-19 Lgc Wireless Inc. System for and method of providing remote coverage area for wireless communications
US8583100B2 (en) 2007-01-25 2013-11-12 Adc Telecommunications, Inc. Distributed remote base station system
US8737454B2 (en) 2007-01-25 2014-05-27 Adc Telecommunications, Inc. Modular wireless communications platform
US8005050B2 (en) 2007-03-23 2011-08-23 Lgc Wireless, Inc. Localization of a mobile device in distributed antenna communications system
US8010116B2 (en) 2007-06-26 2011-08-30 Lgc Wireless, Inc. Distributed antenna communications system
US8174337B2 (en) 2007-07-31 2012-05-08 General Instrument Corporation Radio frequency switch for use in satellite receivers
US9112547B2 (en) 2007-08-31 2015-08-18 Adc Telecommunications, Inc. System for and method of configuring distributed antenna communications system
US8181003B2 (en) * 2008-05-29 2012-05-15 Axis Semiconductor, Inc. Instruction set design, control and communication in programmable microprocessor cores and the like
US8078833B2 (en) * 2008-05-29 2011-12-13 Axis Semiconductor, Inc. Microprocessor with highly configurable pipeline and executional unit internal hierarchal structures, optimizable for different types of computational functions
US8310963B2 (en) 2008-06-24 2012-11-13 Adc Telecommunications, Inc. System and method for synchronized time-division duplex signal switching
US9001811B2 (en) 2009-05-19 2015-04-07 Adc Telecommunications, Inc. Method of inserting CDMA beacon pilots in output of distributed remote antenna nodes
US8472579B2 (en) 2010-07-28 2013-06-25 Adc Telecommunications, Inc. Distributed digital reference clock
US8532242B2 (en) 2010-10-27 2013-09-10 Adc Telecommunications, Inc. Distributed antenna system with combination of both all digital transport and hybrid digital/analog transport
JP5683920B2 (ja) * 2010-11-30 2015-03-11 株式会社東芝 多チャンネル高周波信号切換装置およびこれを具備する磁気共鳴イメージング装置
US8462683B2 (en) 2011-01-12 2013-06-11 Adc Telecommunications, Inc. Distinct transport path for MIMO transmissions in distributed antenna systems
WO2013009835A1 (en) 2011-07-11 2013-01-17 Andrew Llc Method and apparatuses for managing a distributed antenna system
AU2012302074B2 (en) 2011-08-29 2017-02-16 Commscope Technologies Llc Configuring a distributed antenna system
BR112014006129A2 (pt) 2011-09-15 2017-04-11 Andrew Wireless Systems Gmbh subsistema de configuração para sistemas de telecomunicação
US9036486B2 (en) 2011-09-16 2015-05-19 Andrew Wireless Systems Gmbh Integrated intermodulation detection sub-system for telecommunications systems
US8693342B2 (en) 2011-10-28 2014-04-08 Adc Telecommunications, Inc. Distributed antenna system using time division duplexing scheme
CN202676896U (zh) * 2012-02-29 2013-01-16 西门子(深圳)磁共振有限公司 射频线圈装置及磁共振成像设备
EP3614561A1 (en) 2012-09-14 2020-02-26 Andrew Wireless Systems GmbH Uplink path integrity detection in distributed antenna systems
EP2904831B1 (en) 2012-10-05 2017-10-04 Andrew Wireless Systems GmbH Capacity optimization sub-system for distributed antenna system
WO2014130797A1 (en) 2013-02-22 2014-08-28 Adc Telecommunications, Inc. Universal remote radio head
CA2914104C (en) 2013-02-22 2022-12-13 Adc Telecommunications, Inc. Master reference for base station network interface sourced from distributed antenna system
US9787457B2 (en) 2013-10-07 2017-10-10 Commscope Technologies Llc Systems and methods for integrating asynchronous signals in distributed antenna system with direct digital interface to base station
AU2015219260A1 (en) 2014-02-18 2016-08-25 Commscope Technologies Llc Selectively combining uplink signals in distributed antenna systems
US9596322B2 (en) 2014-06-11 2017-03-14 Commscope Technologies Llc Bitrate efficient transport through distributed antenna systems
TWI545907B (zh) * 2014-09-24 2016-08-11 鴻海精密工業股份有限公司 消減電路及收發電路
US10499269B2 (en) 2015-11-12 2019-12-03 Commscope Technologies Llc Systems and methods for assigning controlled nodes to channel interfaces of a controller
CN106790293B (zh) * 2016-12-14 2020-05-22 中国电子科技集团公司第三十研究所 一种基于物理切换的网络域隔离装置及控制方法
CN106487701A (zh) * 2016-12-19 2017-03-08 成都川美新技术股份有限公司 射频矩阵板卡及插卡式射频矩阵
CN109104202B (zh) * 2018-06-22 2020-11-17 北京北广科技股份有限公司 任务通道配置型大功率信号切换装置
US10565036B1 (en) 2019-02-14 2020-02-18 Axis Semiconductor, Inc. Method of synchronizing host and coprocessor operations via FIFO communication
CN111817692B (zh) * 2020-07-15 2023-09-05 武汉博畅通信设备有限责任公司 一种非对称式多通道射频开关矩阵装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2226094A5 (es) * 1972-08-07 1974-11-08 Labo Cent Telecommunicat
US4495498A (en) 1981-11-02 1985-01-22 Trw Inc. N by M planar configuration switch for radio frequency applications
US5258978A (en) * 1989-05-08 1993-11-02 At&T Bell Laboratories Space-division switching network having reduced functionality nodes
US6044185A (en) * 1997-08-21 2000-03-28 Macdonald; Robert I. Optical switch module
US6405018B1 (en) * 1999-01-11 2002-06-11 Metawave Communications Corporation Indoor distributed microcell
FR2803141B1 (fr) * 1999-12-23 2002-05-31 Cit Alcatel Matrice de commutation reconfigurable notamment pour applications spatiales
US6577879B1 (en) * 2000-06-21 2003-06-10 Telefonaktiebolaget Lm Ericsson (Publ) System and method for simultaneous transmission of signals in multiple beams without feeder cable coherency
JP3681658B2 (ja) 2001-07-04 2005-08-10 Ｎｅｃ化合物デバイス株式会社 マトリックス・スイッチ装置
EP1421820B1 (en) * 2001-08-31 2006-04-12 Telefonaktiebolaget LM Ericsson (publ) Scalable, modular, strictly non-blocking electro-optical cross connect core

Also Published As

Publication number Publication date
WO2006050004A3 (en) 2009-04-09
EP1810363A2 (en) 2007-07-25
WO2006050004A2 (en) 2006-05-11
DK1810363T3 (en) 2017-02-27
US7205864B2 (en) 2007-04-17
PL1810363T3 (pl) 2017-05-31
EP1810363B1 (en) 2017-01-11
EP1810363A4 (en) 2009-10-28
US20060091972A1 (en) 2006-05-04

Similar Documents

Publication Publication Date Title
ES2614729T3 (es) Conmutador de matriz distribuida
Ding et al. 2-D Butler matrix and phase-shifter group
KR101913294B1 (ko) 인터리브 편파 멀티-빔 안테나
US6686885B1 (en) Phased array antenna for space based radar
EP2422472B1 (en) Methods and apparatus for performing directionless wavelength addition and subtraction
ES2779530T3 (es) Desfasador combinado y sistema de red de antena multifrecuencia
EP3384558B1 (en) Dual-polarized wideband radiator with single-plane stripline feed
JP2004507138A5 (es)
US9640851B2 (en) RF waveguide phase-directed power combiners
US10135144B2 (en) Architecture for an antenna with multiple feeds per beam and comprising a modular focal array
WO2010019355A1 (en) Modular solid-state millimeter wave (mmw) rf power source
US7262744B2 (en) Wide-band modular MEMS phased array
US6711028B2 (en) Switching device and a method for the configuration thereof
US3345585A (en) Phase shifting stripline directional coupling networks
ES2692814T3 (es) Dispositivo de amplificación de potencia de volumen reducido
ES2681675T3 (es) Arquitectura de antena activa con formación de haces híbrida reconfigurable
EP2948999B1 (en) Dipole antenna array
KR20190053270A (ko) 다중-모드 능동 전자 주사 어레이를 위한 시스템들 및 방법들
SE520792C2 (sv) Fyrports hybridmikrostripkrets av Langetyp
US3419821A (en) High power microwave switch
ES2369538T3 (es) Red de multiplexación generalizada.
CN113870909A (zh) 存储器件及其制备方法
JP4185222B2 (ja) 多層構造型アクティブアンテナパネル
Barigelli et al. Scalable Ka band switch matrix in compact LTCC package for satellite communication application
JP3090026B2 (ja) 高出力電力増幅器