ES2610987T3 - Dispositivo de red y método de transmisión de información - Google Patents
Dispositivo de red y método de transmisión de información Download PDFInfo
- Publication number
- ES2610987T3 ES2610987T3 ES14198659.6T ES14198659T ES2610987T3 ES 2610987 T3 ES2610987 T3 ES 2610987T3 ES 14198659 T ES14198659 T ES 14198659T ES 2610987 T3 ES2610987 T3 ES 2610987T3
- Authority
- ES
- Spain
- Prior art keywords
- control information
- ethernet packet
- physical layer
- control
- ethernet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/04—Switchboards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
- H04L49/352—Gigabit ethernet switching [GBPS]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L61/00—Network arrangements, protocols or services for addressing or naming
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/14—Multichannel or multilink protocols
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S277/00—Seal for a joint or juncture
- Y10S277/91—O-ring seal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
Un dispositivo de red (100) que comprende: una tarjeta de control principal (101) y una tarjeta de servicio (102), en donde la tarjeta de control principal (101) comprende un procesador (104) y un circuito integrado de conmutación (105), comprendiendo la tarjeta de servicio (102) un componente de capa física (106) y el componente de capa física (106) comprende múltiples puertos; el circuito integrado de conmutación (105) está conectado al componente de capa física (106) utilizando un bus del sistema (103); el bus del sistema (103) está constituido por un enlace de serializador/deserializador, SerDes; el componente de capa física (106) está configurado para insertar, por separado, según una regla preestablecida, una primera información de control de los múltiples puertos en múltiples primeros paquetes Ethernet recibidos a partir de los múltiples puertos, para obtener múltiples primeros paquetes Ethernet insertados con la información de control; y multiplexar, utilizando una manera de multiplexación preestablecida, los múltiples primeros paquetes Ethernet insertados con la información de control, para obtener un primer paquete Ethernet multiplexado, en donde el modo de multiplexación preestablecido comprende: un modo de multiplexación por división de tiempo y un modo de entrelazado de bits/bytes; el bus del sistema (103) está configurado para transmitir el primer paquete Ethernet multiplexado; el circuito integrado de conmutación (105) está configurado para demultiplexar el primer paquete Ethernet multiplexado, para obtener los múltiples primeros paquetes Ethernet insertados en la información de control; y para extraer, en conformidad con la regla preestablecida, la primera información de control procedente de cada primer paquete Ethernet insertado con la información de control para obtener los múltiples primeros paquetes Ethernet, y salvaguardar la primera información de control de los múltiples puertos en un registro de control del circuito integrado de conmutación; y el procesador (104) está configurado para controlar los múltiples puertos del componente de capa física utilizando la primera información de control en el registro de control del circuito integrado de conmutación.
Description
15
25
35
45
55
65
El componente PHY de puerto único 200 está configurado para recibir un primer paquete Ethernet desde el puerto 2001, insertar la primera información de control del puerto 2001 en el primer paquete Ethernet y luego, enviar el primer paquete Ethernet insertado con la información de control hacia un circuito integrado de conmutación 105 utilizando un bus del sistema.
El componente PHY de puerto único 200 puede incluir, además, un registro de control 2002, que está configurado para salvaguardar la información de control de un puerto. Más concretamente, el componente PHY de puerto único 200 adquiere la primera información de control del puerto 2001 desde el registro de control 2002 e inserta la primera información de control del puerto 2001 en el primer paquete Ethernet en conformidad con una regla preestablecida. A modo de ejemplo, según se ilustra en la Figura 2, la primera información de control adquirida por el componente PHY de puerto único 200 desde el registro de control puede ser un paquete de gestión MDIO autodefinido en con fon con un bus de entrada/salida de datos de gestión (Management Data Input/Output, MDIO en forma abreviada), el primer paquete Ethernet puede ser un paquete Ethernet GMII utilizando una interfaz independiente multimedia de gigabits (Gigabit Media Independent Interface, GMII en forma abreviada). Un procesador de inserción inserta, en conformidad con la regla preestablecida, el paquete de gestión de MDIO en un espacio intertramas del paquete Ethernet GMII, o un preámbulo o a la vez, el espacio intertramas y el preámbulo. A continuación, un codificador, a modo de ejemplo, un codificador de un formato de codificación 8b/10b y un SerDes procesa el primer paquete Ethernet y luego, el primer paquete Ethernet se envía al circuito integrado de conmutación 105 utilizando el bus del sistema.
El bus del sistema está específicamente configurado para transmitir el primer paquete Ethernet insertado con la información de control. El bus del sistema consiste en un enlace de tipo serializador/deserializador SerDes. El bus del sistema no es como un bus de control, que solamente puede transmitir información de control, a modo de ejemplo, un paquete de gestión MDIO, y no es como un bus de datos, que solamente puede transmitir datos de servicio, a modo de ejemplo, un paquete Ethernet GMII. El bus del sistema no solamente puede transmitir la información de control, sino que también puede transmitir los datos de servicio.
Después de recibir el primer paquete Ethernet insertado con la información de control, el circuito integrado de conmutación 105 extrae, en conformidad con la regla preestablecida, la primera información de control del puerto 2001, a modo de ejemplo, información de control A, a partir del primer paquete Ethernet insertado con la información de control, con el fin de obtener el primer paquete Ethernet; y luego, salvaguarda la primera información de control del puerto 2001 en una memoria de control 1051 del circuito integrado de conmutación 105, de modo que el procesador 104 de la tarjeta de control principal efectúa la lectura y realiza un procesamiento relacionado. A modo de ejemplo, el procesador 104 puede efectuar la lectura de la información de control del puerto 2001, a modo de ejemplo, la información de control A, desde el registro de control 1051; y determinar, en conformidad con la información de control objeto de lectura del puerto 2001, a modo de ejemplo, la información de control A, para ajustar un estado operativo del puerto 2001. El procesador 104 modifica la información de control del puerto 2001 en el registro de control 1051, a modo de ejemplo, modifica en la información de control B.
Además, el circuito integrado de conmutación inserta, en conformidad con una regla preestablecida, una segunda información de control del puerto 2001 en un segundo paquete Ethernet a enviarse al puerto 2001, con el fin de obtener un segundo paquete Ethernet insertado con la información de control; y luego, transmite, utilizando el bus del sistema, el segundo paquete Ethernet insertado con la información de control al componente PHY de puerto único 200. Más concretamente, el circuito integrado de conmutación 105 efectúa la lectura de la segunda información de control del puerto 2001, a modo de ejemplo, la información de control B, a partir del registro de control 1051 e inserta la segunda información de control del puerto 2001 en el segundo paquete Ethernet en conformidad con la regla preestablecida. El segundo paquete Ethernet puede contener datos de servicio y puede no contener datos de servicio. Si el segundo paquete Ethernet no contiene los datos de servicio, el segundo paquete Ethernet solamente se utiliza para transmitir la información de control, para poner en práctica el control de gestión de la tarjeta de control principal sobre la tarjeta de servicio.
El bus del sistema está específicamente configurado, además, para transmitir el segundo paquete Ethernet insertado con la información de control.
Después de recibir el segundo paquete Ethernet insertado con la información de control, el componente PHY de puerto único 200 extrae, en conformidad con la regla preestablecida, la segunda información de control del puerto 2001 a partir del segundo paquete Ethernet insertado con la información de control, a modo de ejemplo, la información de control B y salvaguarda la segunda información de control para el registro de control 2002, de modo que la tarjeta de servicio realiza el control de gestión sobre el puerto 2001 en conformidad con la segunda información de control del registro de control 2002, a modo de ejemplo, la información de control B, que se salvaguarda para el registro de control 2002.
Un componente PHY de puerto único dado a conocer en esta forma de realización de la presente invención, inserta, en conformidad con una regla preestablecida, información de control de un puerto para un paquete Ethernet recibido por el puerto, envía el paquete Ethernet que contiene la información de control del puerto a un circuito integrado de
15
25
35
45
55
65
salvaguarda la primera información de control de los 12 puertos en una memoria de control 1051 del circuito integrado de conmutación 105, de modo que el procesador 104 de la tarjeta de control principal efectúa la lectura y realice el procesamiento correspondiente.
El componente PHY 300 anterior incluye 12 puertos, y por lo tanto, ese componente PHY 300 recibe simultáneamente 12 primeros paquetes Ethernet de entre un máximo de los 12 puertos que se utiliza a modo de ejemplo para la descripción. Por supuesto, el componente PHY 300 puede recibir solamente 5 primeros paquetes Ethernet procedentes de 5 puertos. El componente PHY 300 inserta la primera información de control de un puerto correspondiente en los 5 primeros paquetes Ethernet en conformidad con la regla preestablecida, con el fin de obtener 5 primeros paquetes Ethernet insertados con la información de control, y luego, multiplexa, en conformidad con el modo de multiplexación preestablecido, los 5 primeros paquetes Ethernet insertados con la información de control con el fin de obtener un primer paquete Ethernet multiplexado; y transmite el primer paquete Ethernet multiplexado al circuito integrado de conmutación 105 utilizando el bus del sistema.
Además, el circuito integrado de conmutación 105 está configurado, además, para insertar, por separado, en conformidad con la regla preestablecida, una segunda información de control de un puerto correspondiente en 12 segundos paquetes Ethernet a enviarse al componente PHY 300, con el fin de obtener 12 segundos paquetes Ethernet insertados con la información de control. Más concretamente, el circuito integrado de conmutación 105 efectúa la lectura de la segunda información de control de los 12 puertos desde el registro de control 1051 e inserta, por separado, la segunda información de control del puerto correspondiente en los 12 segundos paquetes Ethernet en conformidad con la regla preestablecida; y luego, multiplexa, utilizando el modo de multiplexación preestablecido, los 12 segundos paquetes Ethernet insertados con la información de control con el fin de obtener un segundo paquete Ethernet multiplexado, y transmite el segundo paquete Ethernet multiplexado al componente PHY 300 utilizando el bus del sistema.
El bus del sistema está configurado concretamente, además, para transmitir el segundo paquete Ethernet multiplexado.
El componente PHY 300 recibe el segundo paquete Ethernet multiplexado, demultiplexa el segundo paquete Ethernet multiplexado, con el fin de obtener los 12 segundos paquetes Ethernet insertados con la información; y extrae, en conformidad con la regla preestablecida, la segunda información de control del puerto correspondiente a partir de cada segundo paquete Ethernet insertado con la información de control con el fin de obtener los 12 segundos paquetes Ethernet. El componente PHY 300 puede salvaguardar la segunda información de control extraída del puerto para el registro de control del componente PHY 300, de modo que la tarjeta de servicio realice el control de gestión en el puerto del componente PHY 300 en conformidad con la información de control en el registro de control.
El componente PHY 300 anterior incluye 12 puertos, y por lo tanto, el circuito integrado de conmutación 105 envía simultáneamente un segundo paquete Ethernet a cada puerto del componente PHY 300 y un máximo de 12 segundos paquetes Ethernet se envían, en total, lo que se utiliza como un ejemplo para la descripción. Por supuesto, el circuito integrado de conmutación 105 puede tener solamente 6 segundos paquetes Ethernet a enviarse al componente PHY 300 y envía los 5 segundos paquetes Ethernet a los 5 puertos del componente PHY 300 por separado. El circuito integrado de conmutación 105 inserta una segunda información de control de un puerto correspondiente en los 5 segundos paquetes Ethernet en conformidad con la regla preestablecida, con el fin de obtener 5 segundos paquetes Ethernet insertados con la información de control, y luego, multiplexa, en conformidad con el modo de multiplexación preestablecido, los 5 segundos paquetes Ethernet insertados con la información de control, con el fin de obtener un segundo paquete Ethernet multiplexado y transmite el segundo paquete Ethernet multiplexado al componente PHY 300 utilizando el bus del sistema.
En la forma de realización de la presente invención, el dispositivo de red no requiere un bus de control independiente. La tarjeta de servicio del dispositivo de red no requiere un procesador, puede asignar flexiblemente un flujo de datos en conformidad con la configuración del componente de capa física en la tarjeta de servicio, y no aumenta la complejidad informática del dispositivo. A modo de ejemplo, un ancho de banda que puede proporcionarse por la tarjeta de control principal es de 4 Gigabits. Por lo tanto, un componente de capa física con cuatro interfaces de Gigabits puede utilizarse para realizar la transmisión de datos o un componente de capa física con cuarenta interfaces de 100M puede utilizarse para realizar la transmisión de datos.
De modo opcional, el dispositivo de red puede incluir, además, una tarjeta de control principal de reserva, en donde la tarjeta de control principal de reserva incluye un circuito integrado de conmutación de reserva. El circuito integrado de conmutación de reserva se conecta al componente de capa física utilizando un bus del sistema de reserva. El bus del sistema de reserva consiste en un enlace de tipo SerDes. La tarjeta de control principal de reserva está configurada para realizar la protección activa/de reserva junto con la tarjeta de control principal 101, es decir, la tarjeta de control principal de reserva puede realizar una operación relacionada cuando la tarjeta de control principal 101 está en condición defectuosa. En esta forma de realización de la presente invención, la tarjeta de servicio está conectada a la tarjeta de control principal de reserva utilizando el bus del sistema y un proceso de trabajo y un principio de puesta en práctica son los mismos que los establecidos entre la tarjeta de control principal y la tarjeta de
15
25
35
45
55
65
control principal 101 en la forma de realización anterior. Para conocer más detalles, es preciso hacer referencia a la forma de realización anterior.
En conformidad con el método de transmisión de información dado a conocer en esta forma de realización, un circuito integrado de conmutación y un componente de capa física se conectan utilizando un bus del sistema que consiste en un enlace de tipo SerDes, y los datos de servicio y la información de control se transmiten utilizando el bus del sistema. Una unidad CPU de una tarjeta de control principal controla el dispositivo de red completo. No se requiere ningún bus de control independiente entre una tarjeta de servicio y la tarjeta de control principal, y por lo tanto, la tarjeta de servicio no requiere un procesador, con lo que se reducen los costes del dispositivo. Además, todos los dispositivos de la red están controlados por un procesador de la tarjeta de control principal, puede reducirse la complejidad del dispositivo y puede expandirse flexiblemente un tipo de interfaz y su magnitud, con lo que se resuelve un problema de costes elevados y la complejidad de un conmutador en la técnica anterior.
Además, según se ilustra en la Figura 4, una forma de realización de la presente invención da a conocer un método de transmisión de información, que se utiliza en el dispositivo de red 100 ilustrado en la Figura 1 de la presente invención.
El método incluye:
401: Transmitir datos de servicio e información de control de un puerto del componente de capa física entre el componente de capa física y el circuito integrado de conmutación utilizando el bus del sistema.
402: El procesador controla el puerto del componente de capa física utilizando la información de control del puerto del componente de capa física.
De modo opcional, la transmisión, entre el componente de capa física y el circuito integrado de conmutación, de los datos de servicio y la información de control de un puerto del componente de capa física utilizando el bus del sistema comprende:
recibir, por el componente de capa física, un primer paquete Ethernet procedente del puerto del componente de capa física, en donde el primer paquete Ethernet contiene los datos de servicio; e insertando la primera información de control de un puerto en el primer paquete Ethernet en conformidad con una regla preestablecida, con el fin de obtener un primer paquete Ethernet insertado con la información de control; transmitir, por el componente de capa física utilizando el bus del sistema, el primer paquete Ethernet insertado con la información de control hacia el circuito integrado de conmutación; recibir, por el circuito integrado de conmutación, el primer paquete Ethernet insertado con la información de control, y extraer, en conformidad con la regla preestablecida, la primera información de control del puerto desde el primer paquete Ethernet insertado con la información de control, con el fin de obtener el primer paquete Ethernet. Para conocer más detalles, es preciso referirse a la descripción en la Figura 2 de la presente invención.
La transmisión, entre el componente de capa física y el circuito integrado de conmutación, de los datos de servicio y la información de control de un puerto del componente de capa física utilizando el bus del sistema, incluye, además:
insertar, por el circuito integrado de conmutación en conformidad con la regla preestablecida, una segunda información de control de un puerto correspondiente en un segundo paquete Ethernet a enviarse al puerto del componente de capa física, con el fin de obtener un segundo paquete Ethernet insertado con la información de control; transmitir, por el circuito integrado de conmutación utilizando el bus del sistema, el segundo paquete Ethernet insertado con la información de control hacia el componente de capa física; y extraer, por el componente de capa física, en conformidad con la regla preestablecida, la segunda información de control del puerto desde el segundo paquete Ethernet insertado con la información de control, con el fin de obtener el segundo paquete Ethernet.
De modo opcional, la transmisión, entre el componente de capa física y el circuito integrado de conmutación, de datos de servicio y la información de control de un puerto del componente de capa física utilizando el bus del sistema, incluye:
insertar, por separado, por el componente de capa física en conformidad con una regla preestablecida, una primera información de control de un puerto correspondiente en múltiples primeros paquetes Ethernet recibidos desde múltiples puertos del componente de capa física, con el fin de obtener múltiples primeros paquetes Ethernet insertados con la información de control;
multiplexar, por el componente de capa física utilizando un modo de multiplexación preestablecido, los múltiples primeros paquetes Ethernet insertados con la información de control, con el fin de obtener un primer paquete Ethernet multiplexado;
transmitir, por el componente de capa física, el primer paquete Ethernet multiplexado hacia el circuito integrado de
15
25
35
45
55
65
conmutación utilizando el bus del sistema; y
recibir, por el circuito integrado de conmutación, el primer paquete Ethernet multiplexado, demultiplexar el primer paquete Ethernet multiplexado, con el fin de obtener los múltiples primeros paquetes Ethernet insertados con la información de control; y extraer, en conformidad con la regla preestablecida, la primera información de control de un puerto correspondiente desde cada primer paquete Ethernet insertado con la información de control, con el fin de obtener los múltiples primeros paquetes Ethernet.
El modo de multiplexación preestablecido incluye: un modo de multiplexación por división de tiempo y un modo de entrelazado de bits/bytes, lo que no está limitado en esta invención. Para conocer más detalles, puede hacerse referencia a la descripción en la Figura 3 de la presente invención.
La transmisión, entre el componente de capa física y el circuito integrado de conmutación, de datos de servicio y la información de control de un puerto del componente de capa física utilizando el bus del sistema, incluye, además:
insertar, por separado, por el circuito integrado de conmutación en conformidad con la regla preestablecida, una segunda información de control de un puerto correspondiente en múltiples segundos paquetes Ethernet a enviarse al componente de capa física, con el fin de obtener múltiples segundos paquetes Ethernet insertados con la información de control; y multiplexar, utilizando el modo de multiplexación preestablecido, los múltiples segundos paquetes Ethernet insertados con la información de control, con el fin de obtener un segundo paquete Ethernet multiplexado;
transmitir, por el circuito integrado de conmutación, el segundo paquete Ethernet multiplexado al componente de capa física utilizando el bus del sistema; y
recibir, por el componente de capa física, el segundo paquete Ethernet multiplexado, demultiplexar el segundo paquete Ethernet multiplexado, con el fin de obtener los múltiples segundos paquetes Ethernet insertados con la segunda información de control; y extraer, en conformidad con la regla preestablecida, una segunda información de control de un puerto correspondiente desde cada segundo paquete Ethernet insertado con la segunda información de control, con el fin de obtener los múltiples segundos paquetes Ethernet.
La regla preestablecida incluye: insertar/extraer información de control de un espacio intertramas de un paquete Ethernet; o bien, insertar/extraer información de control en un preámbulo de un paquete Ethernet; o insertar/extraer información de control en un espacio intertramas y un preámbulo de un paquete Ethernet, lo que no está limitado en esta invención.
En conformidad con el método de transmisión de información en un dispositivo de red dado a conocer en esta forma de realización de la presente invención, un circuito integrado de conmutación y un componente de capa física están conectados utilizando un bus del sistema que está constituido por un enlace de tipo SerDes y los datos de servicio y la información de control se transmiten utilizando el bus del sistema. Un procesador de una tarjeta de control principal controla todos los dispositivos de la red. No se requiere ningún bus de control independiente entre una tarjeta de servicio y la tarjeta de control principal y por lo tanto, la tarjeta de servicio no requiere un procesador, con lo que se reducen los costes del dispositivo. Además, todos los dispositivos de red están controlados por el procesador de la tarjeta de control principal, se puede reducir la complejidad del dispositivo y un tipo de interfaz y su magnitud se pueden expandir de forma flexible, con lo que se resuelve un problema de costes elevados y la complejidad de un conmutador en la técnica anterior.
En la presente invención, un espacio intertramas de un paquete Ethernet puede entenderse como una parte del paquete Ethernet, lo que afecta al principio y al alcance de protección de la presente invención.
Los expertos en esta técnica pueden entender que la totalidad o una parte de las etapas de las formas de realización del método pueden ponerse en práctica mediante un programa informático que proporcione instrucciones a un hardware relacionado. El programa puede memorizarse en un soporte de memorización legible por ordenador. Cuando se ejecuta el programa, se realizan las etapas de las formas de realización del método. El soporte memorización anterior incluye: cualquier soporte que puede memorizar un código de programa, tal como una memoria ROM, una memoria RAM, un disco magnético o un disco óptico.
Por último, conviene señalar que las formas de realización anteriores están simplemente previstas para describir las soluciones técnicas de la presente invención, pero no lo están para limitar el alcance de la presente invención. Aunque la presente invención se describe en detalle haciendo referencia a las formas de realización anteriores, los expertos en esta técnica deben entender que pueden realizarse todavía modificaciones a las soluciones técnicas descritas en las formas de realización anteriores o realizar sustituciones equivalentes para algunas o la totalidad de sus características técnicas, sin desviarse por ello del alcance de las soluciones técnicas de las formas de realización de la presente invención.
Claims (1)
-
imagen1 imagen2
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310713871 | 2013-12-20 | ||
| CN201310713871.3A CN104734998B (zh) | 2013-12-20 | 2013-12-20 | 一种网络设备及信息传输方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2610987T3 true ES2610987T3 (es) | 2017-05-04 |
Family
ID=52469567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES14198659.6T Active ES2610987T3 (es) | 2013-12-20 | 2014-12-17 | Dispositivo de red y método de transmisión de información |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10031880B2 (es) |
| EP (1) | EP2887596B1 (es) |
| JP (1) | JP5943221B2 (es) |
| KR (1) | KR101643671B1 (es) |
| CN (1) | CN104734998B (es) |
| ES (1) | ES2610987T3 (es) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103222237B (zh) * | 2012-12-05 | 2016-03-02 | 华为技术有限公司 | 数据处理方法、通信单板及设备 |
| US9225897B1 (en) | 2014-07-07 | 2015-12-29 | Snapchat, Inc. | Apparatus and method for supplying content aware photo filters |
| US10027600B2 (en) * | 2014-09-10 | 2018-07-17 | Artesyn Embedded Computing, Inc. | Time-division multiplexing data aggregation over high speed serializer/deserializer lane |
| CN105959198B (zh) * | 2015-12-01 | 2019-05-07 | 杭州迪普科技股份有限公司 | 报文传输方法和网络设备 |
| WO2017136455A1 (en) | 2016-02-01 | 2017-08-10 | Qualcomm Incorporated | Scalable, high-efficiency, high-speed serialized interconnect |
| US9979432B2 (en) | 2016-02-01 | 2018-05-22 | Qualcomm Incorporated | Programmable distributed data processing in a serial link |
| US10159053B2 (en) | 2016-02-02 | 2018-12-18 | Qualcomm Incorporated | Low-latency low-uncertainty timer synchronization mechanism across multiple devices |
| US10496580B1 (en) * | 2018-08-02 | 2019-12-03 | Dell Products L.P. | System and method of configuring information handling systems |
| CN111224760B (zh) * | 2018-11-26 | 2022-10-25 | 中国电信股份有限公司 | 管理信息传输方法和装置 |
| CN111245577B (zh) * | 2018-11-29 | 2023-02-03 | 中国电信股份有限公司 | 数据传输方法、系统和相关设备 |
| CN109523019B (zh) * | 2018-12-29 | 2024-05-21 | 百度在线网络技术（北京）有限公司 | 加速器、基于fpga的加速系统及控制方法、cnn网络系统 |
| CN111835642B (zh) * | 2019-04-19 | 2022-07-29 | 华为技术有限公司 | 业务处理方法及网络设备 |
| CN110417687B (zh) * | 2019-07-23 | 2021-07-23 | 杭州迪普信息技术有限公司 | 一种报文发送与接收方法及装置 |
| CN110380784A (zh) * | 2019-09-02 | 2019-10-25 | 深圳市友华通信技术有限公司 | 基于分布式olt的业务扩展结构 |
| CN112994722A (zh) * | 2019-12-16 | 2021-06-18 | 瑞昱半导体股份有限公司 | 通讯系统、通讯方法以及媒体存取控制电路 |
| CN111131088B (zh) * | 2019-12-19 | 2022-03-11 | 北京东土军悦科技有限公司 | 一种插卡式接口板和插卡式设备 |
| CN112165429B (zh) * | 2020-09-11 | 2022-07-22 | 烽火通信科技股份有限公司 | 分布式交换设备的链路聚合收敛方法和设备 |
| CN114356820B (zh) * | 2021-12-03 | 2023-07-14 | 杭州加速科技有限公司 | 基于ate设备芯片测试的加速方法、装置及测试机系统 |
| CN114629860B (zh) * | 2022-03-17 | 2024-01-30 | 北京恒安嘉新安全技术有限公司 | 数据传输方法、装置、业务线卡和存储介质 |
| CN114979031B (zh) * | 2022-05-16 | 2024-07-30 | 苏州盛科通信股份有限公司 | 在端口动态切换中控制SerDes信号接收的方法及应用 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6662332B1 (en) * | 2000-07-05 | 2003-12-09 | 3Com Corporation | Interleaver for burst error correction |
| US7787387B2 (en) * | 2002-03-21 | 2010-08-31 | Broadcom Corporation | Auto-selection of SGMII or SerDes pass-through modes |
| US6967948B2 (en) * | 2002-10-31 | 2005-11-22 | Ciena Corporation | Out-of-band signalling apparatus and method for an optical cross connect |
| CN100407689C (zh) * | 2004-01-17 | 2008-07-30 | 华为技术有限公司 | 一种ggsn/pdsn设备及其数据转发的方法 |
| US20050281282A1 (en) * | 2004-06-21 | 2005-12-22 | Gonzalez Henry J | Internal messaging within a switch |
| CN1588818A (zh) * | 2004-08-18 | 2005-03-02 | 北京首信股份有限公司 | 在交换机的交换端口实现主备倒换的方法和装置 |
| CN100421423C (zh) * | 2005-10-25 | 2008-09-24 | 杭州华三通信技术有限公司 | 一种基于Serial RapidIO总线的集中式路由器 |
| US7945884B1 (en) * | 2008-04-08 | 2011-05-17 | Force 10 Networks, Inc. | Backplane routing arrangement with decreased crosstalk |
| JP5150679B2 (ja) | 2010-06-11 | 2013-02-20 | アラクサラネットワークス株式会社 | スイッチ装置 |
| US8942144B2 (en) * | 2011-05-12 | 2015-01-27 | Micrel, Inc. | Adaptive pause time energy efficient ethernet PHY |
| WO2013131231A1 (en) * | 2012-03-05 | 2013-09-12 | Qualcomm Incorporated | Low power idle signaling for gigabit media independent interfaces operating in legacy modes |
| US9425824B2 (en) * | 2012-03-23 | 2016-08-23 | Qualcomm Incorporated | Configurable multi-mode media independent interface |
-
2013
- 2013-12-20 CN CN201310713871.3A patent/CN104734998B/zh not_active Expired - Fee Related
-
2014
- 2014-12-10 US US14/565,982 patent/US10031880B2/en active Active
- 2014-12-17 ES ES14198659.6T patent/ES2610987T3/es active Active
- 2014-12-17 EP EP14198659.6A patent/EP2887596B1/en not_active Not-in-force
- 2014-12-19 JP JP2014257223A patent/JP5943221B2/ja not_active Expired - Fee Related
- 2014-12-19 KR KR1020140184375A patent/KR101643671B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150073112A (ko) | 2015-06-30 |
| US10031880B2 (en) | 2018-07-24 |
| CN104734998A (zh) | 2015-06-24 |
| CN104734998B (zh) | 2018-11-06 |
| KR101643671B1 (ko) | 2016-07-28 |
| EP2887596B1 (en) | 2016-10-26 |
| JP2015130663A (ja) | 2015-07-16 |
| US20150180803A1 (en) | 2015-06-25 |
| JP5943221B2 (ja) | 2016-06-29 |
| EP2887596A1 (en) | 2015-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2610987T3 (es) | Dispositivo de red y método de transmisión de información | |
| CN111788794B (zh) | 用于配置灵活以太网节点的方法和设备 | |
| US8412040B2 (en) | Method and apparatus for mapping traffic using virtual concatenation | |
| ES2760514T3 (es) | Método de transmisión de señal de servicio y un dispositivo de comunicaciones que utiliza un canal de Ethernet | |
| CN111727589B (zh) | 用于配置Flex以太网节点的方法和设备 | |
| ES2956862T3 (es) | Método y aparato de transmisión de datos | |
| KR102226021B1 (ko) | 서비스 송신 방법과 장치, 서비스 수신 방법과 장치, 및 네트워크 시스템 | |
| US7519080B2 (en) | Fibre channel frame-mode GFP with distributed delimiter | |
| ES2673571T3 (es) | Método para procesar datos en Ethernet, circuito integrado de capa física y dispositivo de Ethernet | |
| WO2018090856A1 (zh) | 用于建立灵活以太网群组的方法和设备 | |
| ES2625741T3 (es) | Codificación transitoria de transporte de servicio universal | |
| US9641916B2 (en) | Optical channel data unit service transmission apparatus and method | |
| WO2018228420A1 (zh) | 一种传输网络系统、数据交换和传输方法、装置及设备 | |
| WO2019105010A1 (zh) | 接口传输方法、装置及设备 | |
| ES2833403T3 (es) | Métodos y aparato de red para recibir un flujo de datos CPRI mediante tramas de ethernet | |
| CN109391461B (zh) | 透传业务频率的方法和设备 | |
| US20220216940A1 (en) | Method and Apparatus for Transmitting Optical Transport Unit Signal | |
| JP7080987B2 (ja) | データ伝送方法、送信装置、および受信装置 | |
| JP2021508973A (ja) | フレキシブルイーサネットにおける障害を示す方法及び装置 | |
| US8107362B2 (en) | Multi-ring resilient packet ring add/drop device | |
| EP3706341A1 (en) | Data transmission method and device | |
| CN108134646B (zh) | 一种光传输单元帧的传输方法及装置 | |
| US8127055B1 (en) | Resilient packet ring add/drop device supporting plug and play redundancy | |
| WO2017000417A1 (zh) | 以太网接口及其数据处理装置、方法、计算机存储介质 | |
| WO2012178192A1 (en) | Method for remote device provisioning and insertion/extraction of overhead/eoam data for various protocols |