CN112994722A - 通讯系统、通讯方法以及媒体存取控制电路 - Google Patents

通讯系统、通讯方法以及媒体存取控制电路 Download PDF

Info

Publication number
CN112994722A
CN112994722A CN201911293599.1A CN201911293599A CN112994722A CN 112994722 A CN112994722 A CN 112994722A CN 201911293599 A CN201911293599 A CN 201911293599A CN 112994722 A CN112994722 A CN 112994722A
Authority
CN
China
Prior art keywords
circuit
physical layer
interface
phy
control command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911293599.1A
Other languages
English (en)
Inventor
郭乃彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201911293599.1A priority Critical patent/CN112994722A/zh
Publication of CN112994722A publication Critical patent/CN112994722A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/321—Interlayer communication protocols or service data unit [SDU] definitions; Interfaces between layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Communication Control (AREA)

Abstract

本公开涉及通讯系统、通讯方法以及媒体存取控制电路。一种通讯系统包含一媒体存取控制电路以及至少一物理层电路。至少一物理层电路耦接媒体存取控制电路。媒体存取控制电路透过一串行化/反串行化(SERDES)接口发送一控制命令至至少一物理层电路。响应于控制命令，至少一物理层电路透过串行化/反串行化接口回传一物理层数据至媒体存取控制电路。

Description

通讯系统、通讯方法以及媒体存取控制电路
技术领域
本公开中所述实施例内容是有关于一种通讯技术，特别关于一种通讯系统、通讯方法以及媒体存取控制电路。
背景技术
随着科技的发展，各式电子装置已被应用于许多领域。而两个电子装置之间则可藉由通讯技术进行讯号传输。
在一些相关技术的通讯系统中，媒体存取控制(medium access control，MAC)电路与物理层(physical layer)电路会透过多种通讯接口进行沟通。然而，这样的方式会有讯号干扰以及成本高的问题。
发明内容
本公开的一些实施方式是关于一种通讯系统。通讯系统包含一媒体存取控制电路以及至少一物理层电路。至少一物理层电路耦接媒体存取控制电路。媒体存取控制电路透过一串行化/反串行化接口发送一控制命令至至少一物理层电路。响应于控制命令，至少一物理层电路透过串行化/反串行化接口回传一物理层数据至媒体存取控制电路。
本公开的一些实施方式是关于一种通讯方法。通讯方法包含：藉由一媒体存取控制电路透过一串行化/反串行化接口发送一控制命令至至少一物理层电路；以及响应于控制命令，藉由至少一物理层电路透过串行化/反串行化接口回传一物理层数据至媒体存取控制电路。
本公开的一些实施方式是关于一种媒体存取控制电路。媒体存取控制电路耦接至少一物理层电路。媒体存取控制电路用以透过一串行化/反串行化接口发送一控制命令至至少一物理层电路。响应于控制命令，媒体存取控制电路更用以透过串行化/反串行化接口接收来自至少一物理层电路的一物理层数据。
综上所述，本公开的通讯系统、通讯方法以及媒体存取控制电路，可维持讯号的完整性且降低成本。
附图说明
为让本公开的上述和其他目的、特征、优点与实施例能够更明显易懂，所附图式的说明如下：
图1是依照本公开一些实施例所绘示的一通讯系统的示意图；
图2是依照本公开一些实施例所绘示的封包串的示意图；以及
图3是依照本公开一些实施例所绘示的一通讯方法的流程图。
具体实施方式
以下将以图式揭露本公开的复数个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本公开。也就是说，在本公开部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些习知惯用的结构与元件在图式中将以简单示意的方式绘示之。
本文中所使用的『包含』、『包括』、『具有』及相似词汇，指明其所记载的特征、区域、整数、步骤、操作、元件与/或组件，但不排除其所述或额外的其一个或多个其它特征、区域、整数、步骤、操作、元件、组件，与/或其中的群组。
在本文中所使用的用词『耦接』亦可指『电性耦接』，且用词『连接』亦可指『电性连接』。『耦接』及『连接』亦可指二个或多个组件相互配合或相互互动。
参考图1。图1是依照本公开一些实施例所绘示的通讯系统100的示意图。在一些实施例中，通讯系统100是应用于网络交换器系统中，但本公开不以此为限。各种应用皆在本公开的范围内。
通讯系统100包含媒体存取控制(medium access control，MAC)电路120及至少一物理层(physical layer)电路140。以图1示例而言，通讯系统100包含复数的(六个)物理层电路140。
上述物理层电路140的数量仅为示例的目的，各种适用于物理层电路140的数量皆在本公开的范围内。
各个物理层电路140透过一个通讯接口SS耦接至媒体存取控制电路120。通讯接口SS为串行化/反串行化(SERDES)接口。通讯接口SS包含一个通道CN1以及一个通道CN2。
上述通道的数量仅为示例的目的，各种适用的通道数量皆在本公开的范围内。
由于该些物理层电路140具有相似的运作，为了易于了解，以下仅以物理层电路140A为例进行说明。
在运作上，以图1示例而言，媒体存取控制电路120透过通讯接口SS的通道CN1发送控制命令CMD至物理层电路140A。响应于接收到的控制命令CMD，物理层电路140A透过通讯接口SS的通道CN2回传物理层数据PHYD至媒体存取控制电路120。
在一些实施例中，物理层数据PHYD为物理层电路140A的状态、插线(link up)信息、断线(link down)信息、或运行速度，但本公开不以上述为限。各种数据皆在本公开的范围内。
在一些相关技术中，媒体存取控制电路120与任一个物理层电路140之间会透过多种不同的通讯接口进行沟通。举例而言，在这些相关技术中，封包数据会透过通讯接口SS发送至媒体存取控制电路120或物理层电路140，而媒体存取控制电路120会透过其他通讯接口(例如：管理数据时钟(Management Data Clock，MDC)接口或管理数据输入输出(Management Data Input/Output，MDIO)接口发送控制命令CMD至物理层电路140A，且物理层电路140A会透过上述该些其他通讯接口将物理层数据PHYD回传送至媒体存取控制电路120。相较于高速的通讯接口SS(SERDES接口)，MDC接口或MDIO接口的速度较慢。据此，在上述所提及的相关技术中，高速通讯接口SS上所传输的讯号与低速通讯接口上所传输的讯号，若未于印刷电路板(printed circuit board，PCB)上做妥善规避处理，容易发生互相干扰。另外，由于配置了多种通讯接口，会增加芯片成本以及设计难度。
相较于上述所提及的相关技术，本公开的通讯系统100利用单一种通讯接口SS(SERDES接口)，不仅可完成传送封包至媒体存取控制电路120和物理层电路140A的操作，亦可完成发送控制命令CMD至物理层电路140A的操作以及将物理层数据PHYD回传至媒体存取控制电路120的操作。据此，本公开的通讯系统100毋须配置其他通讯接口(例如：MDC接口或MDIO接口)。
由于仅配置单一种通讯接口SS，因此本公开的通讯系统100可避免不同速度的讯号互相干扰。另外，本公开的通讯系统100可避免其他通讯接口(例如：MDC接口或MDIO接口)影响到印刷电路板电源层以及接地层的完整性。再者，由于物理层数据PHYD是透过高速的通讯接口SS(SERDES接口)传送，因此媒体存取控制电路120可更即时地接收到物理层数据PHYD。
另一方面，本公开的通讯系统100亦可达到降低印刷电路板的布线难度、减少印刷电路板层数、降低印刷电路板成本、缩小芯片面积以及降低芯片成本等功效。进一步地，由于毋须配置其他通讯接口(例如：MDC接口或MDIO接口)，因此本公开的媒体存取控制电路120和物理层电路140毋须配置这些通讯接口的脚位(pin)。据此，亦可降低封装成本。
一般而言，大型的网络交换器系统中配置有更多的物理层电路140。在上述所提及的相关技术，媒体存取控制电路120与各个物理层电路140的间皆需配置一个通讯接口SS(SERDES接口)以及一个其他通讯接口(例如：MDC接口或MDIO接口)。而本公开的通讯系统100仅需配置通讯接口SS。据此，若在大型的网络交换器系统中采用本公开的通讯系统100，可省略更多的其他通讯接口(例如：MDC接口或MDIO接口)，使得上述该些功效将会更加显著。
接着，一并参考图1以及图2。图2是依照本公开一些实施例所绘示的封包串的示意图。图2绘示出传输程序中的封包串，其包含讯号TX_CLK、讯号TXC<3:0>、讯号TXD<7:0>、讯号TXD<15:8>、讯号TXD<23:16>及讯号TXD<31:24>。接收程序中的封包串具有相似的架构。
于此所称的「传输程序」是指媒体存取控制电路120透过通道CN1发送控制命令CMD至物理层电路140A的过程。而「接收程序」是指物理层电路140A透过通道CN2将物理层数据PHYD回传至媒体存取控制电路120的过程。也就是说，传输程序与接收程序是分别透过通讯接口SS的不同通道进行。
以图2示例而言，讯号TX_CLK是传输程序的时钟讯号。讯号TXC<3:0>有四位，其分别用以控制讯号TXD<7:0>、讯号TXD<15:8>、讯号TXD<23:16>以及讯号TXD<31:24>。
讯号TXD<7:0>、讯号TXD<15:8>、讯号TXD<23:16>以及讯号TXD<31:24>具有相似格式。具体而言，字段S记载起始控制码(start control character)。字段T记载结束控制码(terminate control character)。字段Dp记载前导数据(preamble data octet)。字段SFD记载起始帧数据(start frame data)。字段FD记载封包数据(frame data)。
在IEEE802.3标准中，两封包之间定义为帧间隔(inter frame gap)IFG。在本公开的通讯系统100，于传输程序中，来自媒体存取控制电路120的控制命令CMD会基于带内暂存器存取(inband register access)技术配置于帧间隔IFG中。也就是说，在通道CN1上传输且原为闲置(idle)区的帧间隔IFG会被转为带内暂存器存取编码，以携带控制命令CMD。
相似地，于接收程序中，来自物理层电路140A的物理层数据PHYD会基于带内暂存器存取技术配置于帧间隔IFG中，使得在通道CN2上传输且原为闲置区的帧间隔IFG被转为带内暂存器存取编码，以携带物理层数据PHYD。
如前所述，在一些相关技术中，封包数据是利用通讯接口SS(SERDES接口)传送而控制命令CMD以及物理层数据PHYD是利用其他通讯接口(例如：MDC接口或MDIO接口)传送。
相较于此些相关技术，本公开是将控制命令CMD以及物理层数据PHYD携带于封包间原为闲置区的帧间隔IFG。据此，可在不影响到原字段FD中封包数据的情况下，利用同一个通讯接口SS(SERDES接口)传送控制命令CMD以及物理层数据PHYD，以达到省略其他通讯接口(例如：MDC接口或MDIO接口)的功效。
参考图3。图3是依照本公开一些实施例所绘示的通讯方法300的流程图。通讯方法300包含操作S302以及操作S304。
在一些实施例中，通讯方法300被应用于图1的通讯系统100中，但本公开不以此为限。为易于理解，通讯方法300将搭配图1进行讨论。
在操作S302中，媒体存取控制电路120透过通讯接口SS发送控制命令CMD至物理层电路140A。通讯接口SS为串行化/反串行化接口。
在操作S340中，响应于控制命令CMD，物理层电路140A透过通讯接口SS将物理层数据PHYD回传至媒体存取控制电路120。在一些实施例中，控制命令CMD以及物理层数据PHYD是携带于封包间原为闲置区的帧间隔IFG，以在不影响到原字段FD中封包数据的情况下，利用同一个通讯接口SS(SERDES接口)传送控制命令CMD以及物理层数据PHYD。
上述通讯方法300的叙述包含示例性的操作，但通讯方法300的该些操作不必依所显示的顺序被执行。通讯方法300的该些操作的顺序得以被变更，或者该些操作得以在适当的情况下被同时执行、部分同时执行或部分省略，皆在本公开的实施例的精神与范围内。
综上所述，本公开的通讯系统、通讯方法以及媒体存取控制电路，可维持讯号的完整性且降低成本。
各种功能性元件和方块已于此公开。对于本技术领域具通常知识者而言，功能方块可由电路(不论是专用电路，或是于一或多个处理器及编码指令控制下操作的通用电路)实现，其一般而言包含用以相应于此处描述的功能及操作对电气回路的操作进行控制的晶体管或其他电路元件。如将进一步理解地，一般而言电路元件的具体结构与互连，可由编译器(compiler)，例如暂存器传递语言(register transfer language，RTL)编译器决定。暂存器传递语言编译器对与汇编语言代码(assembly language code)相当相似的脚本(script)进行操作，将脚本编译为用于布局或制作最终电路的形式。确实地，暂存器传递语言以其促进电子和数字系统设计过程中的所扮演的角色和用途而闻名。
虽然本公开已以实施方式揭露如上，然其并非用以限定本公开，任何本领域具通常知识者，在不脱离本公开的精神和范围内，当可作各种的更动与润饰，因此本公开的保护范围当视后附的申请专利范围所界定者为准。
【符号说明】
100…通讯系统
120…媒体存取控制电路
140…物理层电路
140A…物理层电路
300…通讯方法
S302…操作
S304…操作
SS…通讯接口
CN1…通道
CN2…通道
CMD…控制命令
PHYD…物理层资料
TX_CLK…讯号
TXC<3:0>…讯号
TXD<7:0>…讯号
TXD<15:8>…讯号
TXD<23:16>…讯号
TXD<31:24>…讯号
S…字段
T…字段
Dp…字段
SFD…字段
IFG…帧间隔

Claims (10)

1.一种通讯系统，包含：
一媒体存取控制MAC电路；以及
至少一物理层电路，耦接该媒体存取控制电路，
其中该媒体存取控制电路透过一串行化/反串行化SERDES接口发送一控制命令至该至少一物理层电路，
其中响应于该控制命令，该至少一物理层电路透过该串行化/反串行化接口回传一物理层数据至该媒体存取控制电路。
2.根据权利要求1所述的通讯系统，其中该控制命令于一传输程序中配置于一第一封包与一第二封包之间的一帧间隔中。
3.根据权利要求1所述的通讯系统，其中该物理层数据于一接收程序中配置于一第一封包与一第二封包之间的一帧间隔中。
4.根据权利要求1所述的通讯系统，其中该串行化/反串行化包含一第一通道以及一第二通道，且该媒体存取控制电路透过该第一通道发送该控制命令至该至少一物理层电路。
5.根据权利要求4所述的通讯系统，其中该至少一物理层电路透过该第二信道回传该物理层数据至该媒体存取控制电路。
6.根据权利要求1所述的通讯系统，其中该至少一物理层电路的数量为复数个。
7.一种通讯方法，包含：
藉由一媒体存取控制电路透过一串行化/反串行化接口发送一控制命令至至少一物理层电路；以及
响应于该控制命令，藉由该至少一物理层电路透过该串行化/反串行化接口回传一物理层数据至该媒体存取控制电路。
8.根据权利要求7所述的通讯方法，其中该控制命令于一传输程序中配置于一第一封包与一第二封包之间的一帧间隔中。
9.根据权利要求7所述的通讯方法，其中该物理层数据于一接收程序中配置于一第一封包与一第二封包之间的一帧间隔中。
10.一种媒体存取控制电路，耦接至少一物理层电路，其中该媒体存取控制电路用以透过一串行化/反串行化接口发送一控制命令至该至少一物理层电路，其中响应于该控制命令，该媒体存取控制电路更用以透过该串行化/反串行化接口接收来自该至少一物理层电路的一物理层数据。
CN201911293599.1A 2019-12-16 2019-12-16 通讯系统、通讯方法以及媒体存取控制电路 Pending CN112994722A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911293599.1A CN112994722A (zh) 2019-12-16 2019-12-16 通讯系统、通讯方法以及媒体存取控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911293599.1A CN112994722A (zh) 2019-12-16 2019-12-16 通讯系统、通讯方法以及媒体存取控制电路

Publications (1)

Publication Number Publication Date
CN112994722A true CN112994722A (zh) 2021-06-18

Family

ID=76343260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911293599.1A Pending CN112994722A (zh) 2019-12-16 2019-12-16 通讯系统、通讯方法以及媒体存取控制电路

Country Status (1)

Country Link
CN (1) CN112994722A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060153238A1 (en) * 2003-12-19 2006-07-13 Gershon Bar-On Transfer of control data between network components
US20080181212A1 (en) * 2007-01-31 2008-07-31 Curcio Joseph A Highly flexible and efficient mac to phy interface
CN101304296A (zh) * 2007-05-11 2008-11-12 瑞昱半导体股份有限公司 网络装置及其传输方法
CN101317166A (zh) * 2005-09-29 2008-12-03 P.A.Semi公司 统一dma
US20100115117A1 (en) * 2006-06-22 2010-05-06 Wael William Diab Method And System For Packet Based Signaling Between A MAC And A PHY To Manage Energy Efficient Network Devices And/Or Protocols
CN104734998A (zh) * 2013-12-20 2015-06-24 华为技术有限公司 一种网络设备及信息传输方法
US20170093715A1 (en) * 2015-09-29 2017-03-30 Ixia Parallel Match Processing Of Network Packets To Identify Packet Data For Masking Or Other Actions

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060153238A1 (en) * 2003-12-19 2006-07-13 Gershon Bar-On Transfer of control data between network components
CN101317166A (zh) * 2005-09-29 2008-12-03 P.A.Semi公司 统一dma
US20100115117A1 (en) * 2006-06-22 2010-05-06 Wael William Diab Method And System For Packet Based Signaling Between A MAC And A PHY To Manage Energy Efficient Network Devices And/Or Protocols
US20080181212A1 (en) * 2007-01-31 2008-07-31 Curcio Joseph A Highly flexible and efficient mac to phy interface
CN101304296A (zh) * 2007-05-11 2008-11-12 瑞昱半导体股份有限公司 网络装置及其传输方法
CN104734998A (zh) * 2013-12-20 2015-06-24 华为技术有限公司 一种网络设备及信息传输方法
US20170093715A1 (en) * 2015-09-29 2017-03-30 Ixia Parallel Match Processing Of Network Packets To Identify Packet Data For Masking Or Other Actions

Similar Documents

Publication Publication Date Title
US6721313B1 (en) Switch fabric architecture using integrated serdes transceivers
US11422961B2 (en) Efficient signaling scheme for high-speed ultra short reach interfaces
US7486721B2 (en) Physical layer device having an analog serdes pass through mode
US7721027B2 (en) Physical layer device having a SERDES pass through mode
CA2270094C (en) Parallel backplane physical layer interface with scalable data bandwidth
CN109165184B (zh) 一种基于双总线收发器的1553b总线系统
CN114442514B (zh) 一种基于fpga的usb3.0/3.1控制系统
CN113765582A (zh) 一种国产化设计的冗余光口单向传输数据实现系统和方法
TWI756596B (zh) 通訊系統、通訊方法以及媒體存取控制電路
JP2004531933A (ja) 通信システム
US5703883A (en) Expandable repeater controller
CN112994722A (zh) 通讯系统、通讯方法以及媒体存取控制电路
US8149862B1 (en) Multi-protocol communication circuit
US20030016758A1 (en) Universal interface to external transceiver
US8190766B2 (en) Across-device communication protocol
US7061931B2 (en) Synchronous stack bus for fast Ethernet repeater
US7187202B1 (en) Circuit for reducing programmable logic pin counts for large scale logic
CN111258945A (zh) 一种嵌入式系统通信接口及通信方法
JP2001162894A (ja) データ通信装置およびデータ通信方法
CN118300908A (zh) 串并收发器多通道连接器和串并收发器多通道连接芯片
JP2000358081A (ja) データ伝送装置
JP2000354044A (ja) データ通信システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210618