ES2547377T3 - Circuitería para la predicción de elementos en reposo y lógica anti-atascamiento - Google Patents

Circuitería para la predicción de elementos en reposo y lógica anti-atascamiento Download PDF

Info

Publication number
ES2547377T3
ES2547377T3 ES06759390.5T ES06759390T ES2547377T3 ES 2547377 T3 ES2547377 T3 ES 2547377T3 ES 06759390 T ES06759390 T ES 06759390T ES 2547377 T3 ES2547377 T3 ES 2547377T3
Authority
ES
Spain
Prior art keywords
threshold
functional unit
thn
value
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES06759390.5T
Other languages
English (en)
Inventor
Kenneth Alan Dockser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Application granted granted Critical
Publication of ES2547377T3 publication Critical patent/ES2547377T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Facsimiles In General (AREA)
  • Executing Machine-Instructions (AREA)
  • Microcomputers (AREA)

Abstract

Un procedimiento para reducir el consumo de energía de un procesador programable que comprende: monitorizar un tiempo (S2) desde una última petición para una operación (IC) de una de una pluralidad de unidades funcionales (21) del procesador programable; monitorizar un tiempo transcurrido desde un último apagado de la una unidad funcional (21); cuando la una unidad funcional (21) está encendida y el tiempo desde la última petición (IC) supera un umbral (S3, Thn) que tiene un valor igual a un valor actual, apagar (S8) la una unidad funcional (21) con el fin de reducir la energía consumida por la una unidad funcional (21); después de apagar la una unidad funcional (21), reactivar (S12) la una unidad funcional (21) en respuesta a una petición posterior (S10) para la operación de la una unidad funcional (21); si al momento de la reactivación de la una unidad funcional (21) el tiempo (IP) transcurrido desde el cierre es menor que un valor establecido (S63), aumentar el umbral (Thn + 1) para tener un valor mayor que el valor actual (S64); pero si en el momento de la reactivación de la una unidad funcional (21) el tiempo (IP) transcurrido desde el cierre no es menor que el valor establecido (S63), reducir el umbral (S69, S66, Thn + 1) para tener un valor menor que el valor actual; y cuando la una unidad funcional está encendida y el tiempo desde la última petición (IC) no supera el umbral (S3, Thn), a continuación, en respuesta a la petición posterior para la operación de la una unidad funcional (21) reducir el umbral (S69, S66, Thn + 1) para tener el valor menor que el valor actual.

Description

imagen1
imagen2
imagen3
imagen4
imagen5
5
10
15
20
25
30
35
40
45
50
55
60
E06759390
16-09-2015
Sobre la base de un cálculo de este tipo, la lógica de control 45 ajusta el valor de umbral en el registro 25. Este procesamiento en respuesta al intervalo entre las peticiones produce un ajuste gradual del umbral. Puesto que un inter-retardo IC muy grande podría provocar grandes cambios en el umbral, se podría saturar la diferencia (Δ) a un valor máximo (por ejemplo, el umbral anterior Thn) para que ninguna sola lectura pudiera afectar indebidamente el umbral. Así, por ejemplo, el nuevo umbral podría siempre ser mantenido dentro del rango de:
imagen6
Como valores IC muy grandes son propicios al ahorro de energía, en realidad se podría reducir el umbral (en lugar de aumentarlo) por
imagen7en tales casos; para los propósitos de este ejemplo, un valor muy grande de Ic se podría definir como > Thn2X. Además, el umbral mínimo podría ser utilizado como un límite en la disminución del umbral.
Asumir como un primer ejemplo que la unidad funcional estaba encendida, y el tiempo desde la última petición no ha pasado el umbral actual Thn cuando se recibe otra petición. En este ejemplo, la lógica de control 45 ha mantenido la unidad funcional 21 encendida. Cuando se recibe la nueva petición para la unidad, el inter-retardo IC es menor que el umbral actual Thn. La diferencia entre Thn e Ic sería un valor Δ positivo. Por lo tanto, el umbral Thn + 1 nuevo se reduciría o menor que el umbral Thn antiguo por la cantidad de Δ desplazada por x lugares (dividido por 2X). Dicho de otra manera, el control de energía no ha sido lo suficientemente agresivo, por lo que reduce gradualmente el umbral en un esfuerzo por apagar la unidad (ahorrando de energía) antes en el futuro.
Asumir como un segundo ejemplo, que el tiempo desde que la última petición ha pasado el umbral actual, y la lógica de control 45 ha apagado la unidad funcional 21. Cuando se peticiona seguidamente a la unidad, el inter-retardo IC es mayor que el umbral actual Thn. Si no hay atascamiento, IP es mayor que o igual a Thn, por lo que Ic es al menos el doble del valor umbral actual Thn. La diferencia sería un valor Δ negativo. Por lo tanto, el umbral Thn + 1 nuevo en la fórmula (1) se incrementaría o más grande que el umbral Thn antiguo, por la cantidad de Δ desplazado por x lugares (dividido por 2X). Sin embargo, si el inter-retardo IC fuera particularmente grande, el control de energía reduciría el nuevo umbral en el ejemplo de Thn + 1 a Thn(1-/ 2X).
La lógica de control 45 también ajusta el valor umbral en el registro 25 para minimizar el atascamiento. El atascamiento se produce cuando, después de un apagado, se recibe una nueva petición para la operación de la unidad funcional demasiado pronto, por ejemplo, de manera que el encendido consume más energía que fue ahorrado por el apagado y / o interrupciones agregado a retrasos al encender afectando significativamente al rendimiento. Si la función de la unidad en cuestión ha sido apagada, cuando se le peticiona otra vez y se vuelve a encender, el tiempo de activación se compara con el sello de tiempo de apagado TS(LPD).
En el ejemplo de la FIG. 2, cuando la lógica de control 45 enciende el divisor 21 en respuesta a una nueva petición para su operación, la lógica lee la comparación del valor de conteo en el contador 31 a la combinación del sello de tiempo en el registro 35 y el valor umbral en el registro 25. Se utiliza aquí por conveniencia el mismo umbral, aunque un valor de tiempo establecido diferente podría ser utilizado en este algoritmo de ajuste. Si el intervalo de tiempo medido desde el último apagado es demasiado pequeño (por ejemplo, el período de retardo entre encendido y apagado es menor o igual que el umbral), el umbral se ajusta de una forma destinada a reducir el atascamiento potencial futuro. Este ajuste aumenta el umbral para uso futuro, por ejemplo a dos veces el umbral antiguo. Por lo tanto, el componente anti-atascamiento tiene un efecto más directo sobre el umbral, mientras que el componente de afinación tiene un efecto más suavizado.
El procesamiento para controlar la activación y desactivación de un elemento funcional de un procesador basado en la inactividad y para ajustar el umbral de tiempo de inactividad puede ser implementado en una variedad de maneras. Sin embargo, puede ser útil considerar un ejemplo de un flujo lógico de procesamiento de acuerdo con las operaciones descritas anteriormente. La FIG. 3 es un diagrama de flujo que ilustra un ejemplo del flujo de procesos que podrían ser implementados por el control de energía 23.
Cuando el divisor 21 ya está encendido (en S1), se calcula en la etapa S2 el retraso IC entre peticiones desde la última petición previa para la operación del divisor 21. Utilizando el registro 33 y el circuito de sustracción 37, por ejemplo, la etapa S2 calcula IC= Count -TS(LC). Una etapa S3 implica comparación con el valor umbral actual Thn (por ejemplo, como en el comparador 41). Si la lógica de control 45 determina que el retardo IC de inactividad desde la última petición no cumple o excede el valor umbral actual Thn, el procesamiento en la etapa S3 sigue a la etapa S4.
En la etapa S4, la lógica de control 45 comprueba para una petición para la operación del divisor 21. Si no hay ninguna petición, entonces el procesamiento en la etapa S4 fluye a la etapa S5. En la etapa S5, el contador se
7
imagen8
E06759390
16-09-2015
Como se ha señalado, valores muy grandes de IC son propicios para el ahorro de energía. En este ejemplo, un valor muy grande de Ic se define como > Thn2X, y la lógica comprueba el inter-retardo contra este valor definido en la etapa S65. Si el inter-retardo IC > Thn2X, el procesamiento fluye a la etapa S66 en el que el umbral se reduce por
imagen9(el antiguo valor binario desplazado a la izquierda por x lugares, por ejemplo, uno, dos, tres o más lugares). A continuación, el procesamiento fluye a la etapa S67, para comprobar el valor de umbral reducido con respecto al valor de umbral mínimo. Si el nuevo valor de umbral calculado Thn + 1 fuera menor que el umbral mínimo Thmin, entonces la etapa S68 sirve para establecer el nuevo umbral para el valor mínimo. Si no, entonces el procesamiento
10 aborta la rutina de ajuste S6 con el nuevo umbral establecido en el valor calculado en la etapa S66.
Regresando ahora a la consideración de la etapa S65, donde se determinó si el intervalo inter-retardo IC era relativamente grande. Si no, entonces el procesamiento pasa a la etapa S69. Allí, el valor actual IC para el interretardo entre las peticiones de operación de la unidad divisora 21, se resta del antiguo umbral Thn, la diferencia se 15 desplaza a la derecha por un valor constante, por ejemplo, 3 lugares (x = 3), esencialmente como si dividiendo por el correspondiente poder de 2. Este resultado se resta del valor umbral Thn antiguo, para producir un nuevo umbral Thn
+ 1. Como se discutió anteriormente, un ejemplo de esta fórmula para ajustar el umbral sería la siguiente:
imagen10
Puesto que un inter-retardo IC muy grande podría provocar grandes cambios en el umbral, se podría saturar la diferencia (Δ) entre el umbral y el inter-retardo a un valor máximo (por ejemplo, el umbral anterior Thn) para que ninguna sola lectura pueda afectar indebidamente al umbral. Así, por ejemplo, se podría mantener el nuevo umbral siempre dentro del rango de:
imagen11
como se representa por las etapas limitantes S70 y S71.
El flujo de procesamiento de la FIG. 3 y la rutina de ajuste de la FIG. 4 se dan a modo de ejemplo, solamente. Los expertos en la técnica reconocerán que otras rutinas y / u otros algoritmos pueden ser utilizados para implementar
30 las presentes enseñanzas para la conservación de energía, evitando atascamiento indebido.
Mientras que lo anterior ha descrito lo que se considera ser el mejor modo y / u otros ejemplos, se entiende que varias modificaciones pueden hacerse en ella y que el objeto descrito en este documento puede implementarse en diversas formas y ejemplos, y que las enseñanzas pueden implementarse en numerosas aplicaciones, sólo algunas
35 de las cuales se han descrito en el presente documento. Se pretende mediante las siguientes reivindicaciones reivindicar cualquiera y todas las aplicaciones, modificaciones y variaciones que caen dentro del verdadero alcance de las presentes enseñanzas.
9

Claims (1)

  1. imagen1
    imagen2
ES06759390.5T 2005-05-10 2006-05-08 Circuitería para la predicción de elementos en reposo y lógica anti-atascamiento Active ES2547377T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US126442 1987-11-30
US11/126,442 US7386747B2 (en) 2005-05-10 2005-05-10 Method and system for reducing power consumption of a programmable processor
PCT/US2006/017880 WO2006122102A2 (en) 2005-05-10 2006-05-08 Idle-element prediction circuitry and anti-thrashing logic

Publications (1)

Publication Number Publication Date
ES2547377T3 true ES2547377T3 (es) 2015-10-05

Family

ID=37397229

Family Applications (1)

Application Number Title Priority Date Filing Date
ES06759390.5T Active ES2547377T3 (es) 2005-05-10 2006-05-08 Circuitería para la predicción de elementos en reposo y lógica anti-atascamiento

Country Status (10)

Country Link
US (1) US7386747B2 (es)
EP (2) EP1889140B1 (es)
JP (1) JP4897796B2 (es)
KR (1) KR100922090B1 (es)
CN (1) CN101288039B (es)
ES (1) ES2547377T3 (es)
IL (1) IL187136A0 (es)
MX (1) MX2007014111A (es)
TW (1) TWI318748B (es)
WO (1) WO2006122102A2 (es)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7724979B2 (en) * 2004-11-02 2010-05-25 Broadcom Corporation Video preprocessing temporal and spatial filter
US8266464B2 (en) * 2006-10-24 2012-09-11 Texas Instruments Incorporated Power controller, a method of operating the power controller and a semiconductor memory system employing the same
US7895456B2 (en) * 2006-11-12 2011-02-22 Microsemi Corp. - Analog Mixed Signal Group Ltd Reduced guard band for power over Ethernet
US7685409B2 (en) 2007-02-21 2010-03-23 Qualcomm Incorporated On-demand multi-thread multimedia processor
US7865753B2 (en) * 2007-03-28 2011-01-04 Intel Corporation Resource power controller to return a resource to an up state based on an estimate of a size of a gap in data traffic
US20080307240A1 (en) * 2007-06-08 2008-12-11 Texas Instruments Incorporated Power management electronic circuits, systems, and methods and processes of manufacture
JP2008312048A (ja) * 2007-06-15 2008-12-25 Ripplex Inc 情報端末の認証方法
US7903493B2 (en) * 2008-04-25 2011-03-08 International Business Machines Corporation Design structure for estimating and/or predicting power cycle length, method of estimating and/or predicting power cycle length and circuit thereof
KR100936765B1 (ko) 2008-06-02 2010-01-15 엘지전자 주식회사 동적 전력관리 프로세서의 소음저감장치 및 방법
US8607075B2 (en) * 2008-12-31 2013-12-10 Intel Corporation Idle duration reporting for power management
US8190939B2 (en) * 2009-06-26 2012-05-29 Microsoft Corporation Reducing power consumption of computing devices by forecasting computing performance needs
US8219834B2 (en) * 2009-08-12 2012-07-10 International Business Machines Corporation Predictive power gating with optional guard mechanism
US8219833B2 (en) * 2009-08-12 2012-07-10 International Business Machines Corporation Two-level guarded predictive power gating
US9235251B2 (en) * 2010-01-11 2016-01-12 Qualcomm Incorporated Dynamic low power mode implementation for computing devices
US8504855B2 (en) * 2010-01-11 2013-08-06 Qualcomm Incorporated Domain specific language, compiler and JIT for dynamic power management
US8527994B2 (en) 2011-02-10 2013-09-03 International Business Machines Corporation Guarded, multi-metric resource control for safe and efficient microprocessor management
KR101770736B1 (ko) 2011-03-17 2017-09-06 삼성전자주식회사 응용프로그램의 질의 스케쥴링을 이용한 시스템의 소모전력 절감 방법 및 그 방법을 이용하여 소모전력을 절감하는 휴대단말기
US20150234449A1 (en) * 2014-02-14 2015-08-20 Qualcomm Incorporated Fast power gating of vector processors
US10042416B2 (en) * 2015-07-20 2018-08-07 Sandisk Technologies Llc Memory system and method for adaptive auto-sleep and background operations
US10102131B2 (en) * 2015-09-30 2018-10-16 Apple Inc. Proactive power management for data storage devices to reduce access latency
US20170139716A1 (en) * 2015-11-18 2017-05-18 Arm Limited Handling stalling event for multiple thread pipeline, and triggering action based on information access delay
US10635335B2 (en) 2017-03-21 2020-04-28 Western Digital Technologies, Inc. Storage system and method for efficient pipeline gap utilization for background operations
US11188456B2 (en) 2017-03-21 2021-11-30 Western Digital Technologies Inc. Storage system and method for predictive block allocation for efficient garbage collection
US11269764B2 (en) 2017-03-21 2022-03-08 Western Digital Technologies, Inc. Storage system and method for adaptive scheduling of background operations
CN106849041B (zh) * 2017-03-27 2018-12-18 上海华力微电子有限公司 一种浪涌电流控制模块及其方法
US10705843B2 (en) * 2017-12-21 2020-07-07 International Business Machines Corporation Method and system for detection of thread stall
US11934493B2 (en) * 2021-06-17 2024-03-19 EMC IP Holding Company LLC Anti-piracy protection service-based software license management system to prevent usage of unlicensed software after the trial period

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775335A (en) * 1980-10-27 1982-05-11 Hitachi Ltd Data processor
US5452401A (en) * 1992-03-31 1995-09-19 Seiko Epson Corporation Selective power-down for high performance CPU/system
US5481733A (en) * 1994-06-15 1996-01-02 Panasonic Technologies, Inc. Method for managing the power distributed to a disk drive in a laptop computer
JP2872057B2 (ja) * 1994-11-24 1999-03-17 日本電気株式会社 無線選択呼出受信機
JPH08272495A (ja) * 1995-03-31 1996-10-18 Mitsubishi Electric Corp 電力制御装置及び電力制御方法
JP3213208B2 (ja) * 1995-06-22 2001-10-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置及びその制御方法
US5781783A (en) * 1996-06-28 1998-07-14 Intel Corporation Method and apparatus for dynamically adjusting the power consumption of a circuit block within an integrated circuit
US6347377B2 (en) * 1998-11-04 2002-02-12 Phoenix Technologies Ltd. Method and apparatus for providing intelligent power management
US6345362B1 (en) * 1999-04-06 2002-02-05 International Business Machines Corporation Managing Vt for reduced power using a status table
GB9925289D0 (en) * 1999-10-27 1999-12-29 Ibm Method and means for adjusting the timing of user-activity-dependent changes of operational state of an apparatus
US6625740B1 (en) * 2000-01-13 2003-09-23 Cirrus Logic, Inc. Dynamically activating and deactivating selected circuit blocks of a data processing integrated circuit during execution of instructions according to power code bits appended to selected instructions
JP4681096B2 (ja) * 2000-02-28 2011-05-11 パナソニック電工電路株式会社 記憶装置
US6845445B2 (en) * 2000-05-12 2005-01-18 Pts Corporation Methods and apparatus for power control in a scalable array of processor elements
US6625737B1 (en) * 2000-09-20 2003-09-23 Mips Technologies Inc. System for prediction and control of power consumption in digital system
JP2003091430A (ja) * 2001-09-18 2003-03-28 Mitsubishi Electric Corp 故障個所解析装置及びその方法
US6965763B2 (en) * 2002-02-11 2005-11-15 Motorola, Inc. Event coordination in an electronic device to reduce current drain
US7093141B2 (en) * 2002-12-18 2006-08-15 International Business Machines Corporation Power aware adaptive polling
US6885974B2 (en) 2003-01-31 2005-04-26 Microsoft Corporation Dynamic power control apparatus, systems and methods
US20060123422A1 (en) * 2004-12-02 2006-06-08 International Business Machines Corporation Processor packing in an SMP server to conserve energy

Also Published As

Publication number Publication date
KR20080011692A (ko) 2008-02-05
EP1889140A2 (en) 2008-02-20
KR100922090B1 (ko) 2009-10-16
TWI318748B (en) 2009-12-21
EP2930590A1 (en) 2015-10-14
US7386747B2 (en) 2008-06-10
WO2006122102A3 (en) 2007-12-21
JP2008541274A (ja) 2008-11-20
WO2006122102A2 (en) 2006-11-16
IL187136A0 (en) 2008-02-09
CN101288039B (zh) 2011-06-08
EP2930590B1 (en) 2017-12-06
MX2007014111A (es) 2008-02-05
CN101288039A (zh) 2008-10-15
TW200710726A (en) 2007-03-16
EP1889140A4 (en) 2011-05-25
EP1889140B1 (en) 2015-06-17
JP4897796B2 (ja) 2012-03-14
US20060259791A1 (en) 2006-11-16

Similar Documents

Publication Publication Date Title
ES2547377T3 (es) Circuitería para la predicción de elementos en reposo y lógica anti-atascamiento
US20150378424A1 (en) Memory Management Based on Bandwidth Utilization
US8689023B2 (en) Digital logic controller for regulating voltage of a system on chip
TWI774787B (zh) 記憶體控制器及其操作方法
KR101492953B1 (ko) 다중코어 프로세서들에 대한 누설 변동 인지 파워 관리
CN106610611B (zh) 一种电子秤节省功耗的电路系统及方法
TWI509403B (zh) 電子裝置
CN102540868B (zh) 一种移动通信终端慢时钟晶体频率补偿方法及装置
TWI536135B (zh) Temperature detection device
WO2010069142A1 (zh) 一种降低电源系统待机功耗的方法及电源系统
Singhal et al. 8.3 A 10.5 μA/MHz at 16MHz single-cycle non-volatile memory access microcontroller with full state retention at 108nA in a 90nm process
TWI634415B (zh) 感知熱策略方法和相應感知熱策略裝置
Salvador et al. A cortex-M3 based MCU featuring AVS with 34nW static power, 15.3 pJ/inst. active energy, and 16% power variation across process and temperature
TW202009930A (zh) 記憶體裝置以及記憶體控制方法
TWI829104B (zh) 一種用於自適應調整熱上限的系統及方法
CN107015624B (zh) 用于节能的方法和装置
US6275948B1 (en) Processor powerdown operation using intermittent bursts of instruction clock
KR20070100426A (ko) 저전압 감지 회로를 이용한 온도 측정 방법 및 저전류원을이용한 온도 측정 방법
US20210081017A1 (en) Controlling a processing performance level depending on energy expenditure
TWI699973B (zh) 可動態控制時間增益的光感測裝置
US20140300396A1 (en) Low power srpg cell
Singha et al. A study on power optimization techniques in psoc
CN111277249A (zh) 一种低功耗张驰振荡器电路
TWI760023B (zh) 參考電壓電路
KR101863578B1 (ko) 컴퓨팅 시스템의 적응적인 캐시 메모리 접근 장치 및 그 방법