ES2391714T3 - Amplificador de potencia conmutable para señales cuantificadas - Google Patents
Amplificador de potencia conmutable para señales cuantificadas Download PDFInfo
- Publication number
- ES2391714T3 ES2391714T3 ES09790669T ES09790669T ES2391714T3 ES 2391714 T3 ES2391714 T3 ES 2391714T3 ES 09790669 T ES09790669 T ES 09790669T ES 09790669 T ES09790669 T ES 09790669T ES 2391714 T3 ES2391714 T3 ES 2391714T3
- Authority
- ES
- Spain
- Prior art keywords
- load
- signal
- levels
- terminals
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 18
- 238000007493 shaping process Methods 0.000 claims description 11
- 238000011002 quantification Methods 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 7
- 230000005236 sound signal Effects 0.000 claims description 6
- 238000004590 computer program Methods 0.000 claims description 3
- 230000005284 excitation Effects 0.000 claims 2
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000013139 quantization Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Un aparato, que comprende:un medio (106, 200) para cuantificar una señal, en el que el medio para cuantificar la señal consta de tresniveles; yun medio (108, 302) para excitar una carga (110) que tiene bornes primero y segundo, en el que el mediopara excitar la carga está configurado para conmutar los bornes primero y segundo entre carriles de alimentaciónprimero y segundo solamente si la salida del cuantificador se encuentra en uno de los tres niveles, yen el que el medio para excitar una carga está configurado, además, para conmutar los bornes primero ysegundo entre los carriles de alimentación primero y segundo con un ciclo de trabajo ajustable.
Description
Amplificador de potencia conmutable para señales cuantificadas
Antecedentes
Campo
La presente descripción se refiere, en general, a sistemas de comunicación, y más en particular, a conceptos y técnicas relacionados con los amplificadores de potencia conmutables para señales cuantificadas.
Introducción
En los dispositivos de audio portátiles, existe la necesidad de conservar la energía con el fin de aumentar la vida de la batería. Por esta razón, los moduladores sigma delta han sido utilizados para excitar los amplificadores de potencia conmutables, tales como los amplificadores de Clase D y otros similares. Varias técnicas han sido usadas para modificar la salida del modulador sigma delta para excitar estos amplificadores de potencia. Estas técnicas se emplean en una forma de bucle abierto y no toman en cuenta el efecto de las propiedades de conformación de ruido del modulador sigma delta. Esto tiene un impacto potencial sobre la calidad de audio. Un amplificador de Clase D de la técnica anterior se conoce por medio del documento US 6472933.
Sumario
La invención proporciona un aparato, que comprende:
un medio (106, 200) para cuantificar una señal, en el que el medio para cuantificar la señal consta de tres niveles; y
un medio (108, 302) para excitar una carga (110) que tiene bornes primero y segundo, en el que el medio para excitar la carga está configurado para conmutar los bornes primero y segundo entre los carriles de alimentación primero y segundo solamente si la salida del cuantificador se encuentra en uno de los tres niveles, y en el que el medio para excitar una carga está configurado, además, para conmutar los bornes primero y segundo entre los carriles de alimentación primero y segundo con un ciclo de trabajo ajustable.
La invención proporciona también un procedimiento correspondiente y un producto de programa informático.
Se entiende que otros aspectos de la invención serán fácilmente evidentes a los expertos en la técnica a partir de la descripción detallada que sigue, en la que se muestran y describen solamente varios aspectos de la invención a modo de ilustración. Como se comprenderá, la invención puede tener otros y diferentes aspectos y sus diversos detalles pueden ser modificados en varios otros aspectos, todo ello sin apartarse del alcance de la invención. En consecuencia, los dibujos y la descripción detallada deben ser considerados como de naturaleza ilustrativa y no restrictiva.
Breve descripción de los dibujos
Estos y otros aspectos de muestra de la divulgación se describirán en la descripción detallada y las reivindicaciones adjuntas que siguen, y en los dibujos que se acompañan, en los que:
La figura 1 es un diagrama de bloques conceptual que ilustra varios aspectos de un receptor de audio;
La figura 2 es un diagrama de bloques conceptual que ilustra varios aspectos de un modulador sigma-delta;
La figura 3 es un diagrama de bloques conceptual que ilustra varios aspectos de un amplificador de potencia conmutable que excita un altavoz de audio; y
La figura 4 es un diagrama de bloques que ilustra un ejemplo de la funcionalidad de un receptor de audio.
De acuerdo con la práctica común, las diversas características ilustradas en los dibujos pueden ser simplificadas para mayor claridad. Por lo tanto, los dibujos pueden no representar todos los componentes de un aparato dado (por ejemplo, un receptor) o el procedimiento. Además, los mismos números de referencia se pueden utilizar para designar características similares en toda la memoria descriptiva y en las figuras.
Descripción detallada
Varios aspectos de la invención se describen a continuación. Debe ser evidente que las enseñanzas de la presente memoria descriptiva pueden ser realizadas en una amplia variedad de formas y que cualquier estructura o función específica, o ambas, que se desvelan en la presente memoria descriptiva son meramente representativas. Sobre la base de las enseñanzas de la presente memoria descriptiva, los expertos en la técnica deben apreciar que cualquier aspecto de la invención descrito en la presente memoria descriptiva puede ser implementado independientemente de cualquier otro aspecto y que los múltiples aspectos de la invención se pueden combinar de varias maneras. Por
ejemplo, un aparato se pueden implementar o un procedimiento se puede poner en práctica utilizando cualquier número de los aspectos establecidos en la presente memoria descriptiva. Además, un aparato de este tipo puede ser implementado o un procedimiento de este tipo se puede poner en práctica usando otra estructura, funcionalidad
o estructura y funcionalidad además de o distinto de, uno o más de los aspectos establecidos en la presente memoria descriptiva. Un aspecto puede comprender uno o más elementos de una reivindicación.
A continuación se presentarán varios aspectos de un receptor. Los diversos aspectos de un receptor descritos en la presente memoria descriptiva pueden estar integrados en una variedad de dispositivos, incluyendo, a modo de ejemplo, un receptor autónomo o un nodo de comunicaciones. El nodo de comunicaciones puede ser un nodo fijo o móvil, tal como un teléfono (por ejemplo, un teléfono celular), un asistente digital personal (PDA), un dispositivo de entretenimiento (por ejemplo, un dispositivo de música o de vídeo), un auricular (por ejemplo, auriculares, un dispositivo de audición, etc.), un micrófono, un dispositivo médico de detección (por ejemplo, un sensor biométrico, un monitor del ritmo cardíaco, un podómetro, un dispositivo de EKG, un vendaje inteligente, etc.), un dispositivo de E / S de usuario (por ejemplo, un reloj, un control remoto, un conmutador de luz, un teclado, un ratón, etc.), un monitor médico que puede recibir datos desde el dispositivo médico de detección, un dispositivo de detección de medio ambiente (por ejemplo, un monitor de presión de los neumáticos), un ordenador, un dispositivo de punto de venta, un dispositivo de entretenimiento, un audífono, una caja, un descodificador, o cualquier otro dispositivo adecuado. El nodo puede incluir varios componentes además del receptor. A modo de ejemplo, un auricular puede incluir un transductor configurado para proporcionar una salida de audio a un usuario, un reloj puede incluir una interfaz de usuario configurada para proporcionar una indicación a un usuario, y un dispositivo de detección puede incluir un sensor configurado para proporcionar una salida de audio a un usuario.
En muchas de las aplicaciones que se han descrito más arriba, el receptor puede ser parte de un nodo que transmite así como que recibe. Ese nodo, por lo tanto, requiere un transmisor que puede ser un componente separado o integrado con el receptor en un único componente conocido como un "transceptor". Como los expertos en la técnica apreciarán fácilmente, los diversos conceptos descritos en esta divulgación son aplicables a cualquier función adecuada del receptor, independientemente de si el receptor es un nodo independiente, integrado en un transceptor, o es parte de un nodo en un sistema de comunicación inalámbrica.
La figura 1 ilustra varios aspectos de un receptor 100. El receptor 100 se muestra con una interfaz de canal 102 que implementa la capa física demodulando las transmisiones cableadas o inalámbricas y realizando otras funciones, tales como procesamiento de extremo delantero de RF, conversión analógica / digital, sincronización y estimación de frecuencia, estimación de canal, turbo decodificación, etc. La interfaz de canal 102 puede estar configurada, además, para soportar al menos una porción de la pila de protocolos de un receptor que funciona en una red de área amplia (por ejemplo, el Internet o una red celular), una red de área local o personal (por ejemplo, redes para el hogar, edificios de oficinas, cafeterías, centros de transporte, hoteles, etc.), o de otra red adecuada. A modo de ejemplo, la interfaz de canal 102 puede ser usada para implementar la capa de Control de Acceso al Medio (MAC) gestionando el contenido de audio a través de la capa física de una manera que permita al receptor comunicarse con múltiples dispositivos en la red.
Como los expertos en la técnica apreciarán fácilmente, la interfaz de canal 102 puede estar configurada para soportar cualquier tecnología de radio adecuada conocida actualmente o que se desarrolle en el futuro. A modo de ejemplo, los diversos aspectos del receptor 100 presentados en toda esta divulgación pueden ser muy adecuados para aplicaciones de soporte de banda ultra ancha (UWB). La UWB es una tecnología común para las comunicaciones de alta velocidad de corto rango (por ejemplo, redes de área personal y local), así como en las comunicaciones de baja velocidad de largo alcance. La UWB está definida como cualquier tecnología de radio que tenga un espectro que ocupe un ancho de banda mayor que el 20 por ciento de la frecuencia central, o un ancho de banda de al menos 500 MHz. Otros ejemplos de la tecnología de radio que pueden ser soportada por la interfaz de canal 102 incluyen Bluetooth, WiMax y Wi-Fi, sólo para citar unos pocos. Alternativamente, o además, la interfaz de canal 102 puede estar configurada para soportar tecnologías cableadas, como por ejemplo módem de cable, línea de abonado digital (DSL), Ethernet, y otros similares. Los expertos en la técnica podrán implementar fácilmente una interfaz de canal 102 capaz de soportar la interfaz para el canal inalámbrico o cableado de manera que satisfaga los requisitos de cualquier aplicación particular.
Un decodificador de audio 104 puede ser utilizado para reconstruir una señal de audio de una transmisión codificada recuperada por la interfaz de canal 102. En un ejemplo de un receptor de audio 100, el decodificador de audio 104 puede estar configurado para reconstruir una señal de audio codificada con un algoritmo de ganancia variada retardada adaptativa; sin embargo, el decodificador de audio 104 puede estar configurado para manejar otros esquemas de codificación. Los expertos en la técnica podrán implementar fácilmente el decodificador de audio apropiado 104 para cualquier aplicación particular. El decodificador de audio 104 puede ser un componente independiente tal como se muestra en la figura 1, o estar integrado en un codificador - decodificador de audio en el caso en el que el receptor 100 sea parte de un nodo que transmite así como que recibe.
La señal de audio reconstruida por el decodificador de audio104 puede ser proporcionada a un filtro de conformación de ruido 106. El filtro de conformación de ruido 106 reduce el ruido de cuantificación en la banda de audio al distribuirlo sobre un espectro más grande. La distribución del ruido de cuantificación puede estar conformada con ruido reducido a bajas frecuencias y con ruido incrementado a frecuencias más altas, en las que se puede filtrar. El filtro
de conformación de ruido 106 puede ser implementado con un modulador sigma delta o por algún otro medio adecuado.
La salida del filtro de conformación de ruido 106 puede ser proporcionada a un amplificador de potencia conmutable
108. El amplificador de potencia conmutable 108, que se describirá en mayor detalle más adelante, se utiliza para excitar un altavoz de audio 110.
La figura 2 ilustra varios aspectos de un modulador sigma delta para su uso en un receptor. En este ejemplo, el modulador sigma delta 200 incluye un nodo de diferencia 202, un integrador 204, un cuantificador 206, y una línea de retardo 208. El nodo de diferencia 202 se utiliza para restar la salida del modulador sigma delta 200 (a través de la línea de retardo 208) de la señal de entrada, siendo el resultado igual al error de cuantificación. El error se suma en el integrador 204 y es cuantificado por el cuantificador 206. El cuantificador 206 puede ser configurado para que tenga tres o más niveles en lugar de una salida binaria. En el caso de un cuantificador 206 con tres niveles, una salida de 2 bits puede ser proporcionada al amplificador de potencia conmutable 108 (véase la figura 1).
La figura 3 ilustra varios aspectos de un amplificador de potencia conmutable para excitar un altavoz de audio. El amplificador de potencia conmutable 108 se muestra con un controlador de conmutación 302 y un puente en H 304. De una manera que se describirá con mayor detalle a continuación, el puente en H 304 está configurado para conmutar los bornes del altavoz de audio 110 entre el carril de alimentación positivo (por ejemplo, una fuente de tensión VDD) y el carril de alimentación negativo (por ejemplo, un retorno de tensión VSS).
En al menos una configuración de un receptor, el controlador de conmutación 302 realiza funciones lógicas sobre la salida cuantificada del filtro de conformación de ruido (por ejemplo, el modulador sigma delta) para controlar una serie de conmutadores en el puente en H 304. Los conmutadores pueden ser implementados con transistores, o por algunos otros medios adecuados. En el primer caso, los conmutadores de transistor pueden ser Transistores deEfecto de Campo de Material Semiconductor de Óxido Metálico (MOSFET). En esta configuración, los conmutadores primero y segundo S1 y S2 pueden ser MOSFET de canal p y los conmutadores tercero y cuarto S3 y S4 pueden ser MOSFET de canal n. El primer MOSFET S1 puede ser conectado entre el carril de alimentación positivo (por ejemplo, fuente de tensión VDD) y un primer borne T1 del altavoz de audio 110, el segundo MOSFET S2 puede estar conectado entre el carril de alimentación positivo (por ejemplo, fuente de tensión VDD) y un segundo borne T2 del altavoz de audio 110, el tercer MOSFET S3 puede estar conectado entre el carril de alimentación negativo (por ejemplo, retorno de tensión VSS) y el primer borne T1 del altavoz de audio 110, y el cuarto MOSFET S4 puede ser conectado entre el carril de alimentación negativo (por ejemplo, retorno de tensión VSS) y el segundo borne T2 del altavoz de audio 110. El controlador de conmutación 302 incluye una primera salida 302a conectada a la puerta del primer MOSFET S1, una segunda salida 302b conectada a la puerta del segundo MOSFET S2, y una tercera salida 302C conectada a la puerta del tercer MOSFET S3, y una cuarta salida 302d conectada a la puerta del cuarto MOS-FET S4.
La Tabla 1 resume el funcionamiento del puente en H 304 y del altavoz de audio 110 con el amplificador de potencia conmutable excitado desde una salida cuantificado de nivel 3, como puede ser el caso ilustrado con el modulador sigma delta en la figura 2. Cuando se hace referencia a la Tabla 1, la expresión "dirección hacia adelante" significa que la corriente está circulando a través del altavoz de audio 110 desde el primer borne T1 al segundo borne T2, y la expresión "dirección hacia atrás" significa que la corriente está circulando a través del altavoz de audio 110 desde el segundo borne T2 al primer borne T1.
TABLA 1
- Salida DAC del Puente en H
- Resultado
- salida de 2 bit
- Nivel de Cuantificador
- 00
- -1 La corriente circula a través del altavoz de audio en una dirección hacia adelante.
- 01
- 0 No hay corriente circulando a través del altavoz de audio.
- 10
- 1 La corriente circula a través del altavoz de audio en una dirección hacia atrás.
- 11
- --------- ILEGAL
Haciendo referencia a la figura 3, en conjunto con la Tabla 1, cuando el nivel cuantificado es -1, el controlador 302 cierra los conmutadores S1 y S4 y abre los conmutadores S2 y S3. Con esta configuración de conmutadores, el conmutador S1 conecta el carril de alimentación positivo (por ejemplo, fuente de tensión VDD) al primer borne T1 del
altavoz de audio 110, y el cuarto conmutador S4 conecta el segundo terminal T2 del altavoz de audio 110 al carril de alimentación negativo (por ejemplo, retorno de tensión VSS), produciendo de esta manera un flujo de corriente en la dirección hacia adelante (es decir, de T1 a T2). Cuando el nivel cuantificado es 1, el controlador de conmutación 302 abre los conmutadores S1 y S4 y cierra los conmutadores S2 y S3. Con esta configuración de conmutación, el segundo conmutador S2 conecta el carril de alimentación positivo (por ejemplo, fuente de tensión VDD) al segundo borne T2 del altavoz de audio 110, y el tercer conmutador S3 conecta el primer borne T1 del altavoz de audio 110 al carril de alimentación negativo (por ejemplo, retorno de tensión VSS), produciendo de esta manera un flujo de corriente en la dirección hacia atrás (es decir, desde T2 a T1).
Con el fin de minimizar el consumo de energía cuando el nivel cuantificado es 0, el controlador de conmutación 302 puede estar configurado para conectar el altavoz de audio 110 a través de uno de los carriles de alimentación. A modo de ejemplo, el controlador de conmutación 302 puede conectar el altavoz de audio 110 a través del carril de alimentación positivo (por ejemplo, fuente de tensión VDD) cerrando los conmutadores S1 y S2 y abriendo los conmutadores S3 y S4. Alternativamente, el controlador de conmutación 302 puede conectar el altavoz de audio 110 a través del carril de alimentación negativo (por ejemplo, retorno de tensión VSS) abriendo los conmutadores S1 y S2 y cerrando los conmutadores S3 y S4. Al conectar el altavoz de audio 110 a través de uno de los carriles de alimentación, no circula corriente a través del altavoz de audio 110.
En al menos una configuración del amplificador de potencia conmutable 108, el controlador de conmutación 302 puede estar configurado para conectar alternativamente el altavoz de audio 110 a través del carril de alimentación positivo (por ejemplo, fuente de tensión VDD) y del carril negativo (por ejemplo, fuente de tensión VSS) para evitar la deriva en modo común. A modo de ejemplo, cuando el nivel cuantificado es 0, el controlador de conmutación 302 cierra los conmutadores S1 y S2 y abre los conmutadores S3 y S4. En algún momento posterior, mientras el nivel cuantificado es todavía 0, el controlador de conmutación 302 abre los conmutadores S1 y S2 y cierra los conmutadores S3 y S4. Este proceso puede repetirse mientras el nivel cuantificado se mantenga en 0. El ciclo de trabajo de los conmutadores S1, S2, S3 y S4 puede ser del 50%, o de algún otro porcentaje. Como otro ejemplo, el controlador de conmutación 302 puede estar configurado para cerrar los conmutadores S1 y S2 y abrir los conmutadores S3 y S4 durante todo el período en el que el nivel cuantificado sea 0, y la siguiente vez que el nivel cuantificado se conmute a 0 (es decir, después de que intervengan niveles cuantificados distintos de cero), el controlador de conmutación 302 puede abrir los conmutadores S1 y S2 y cerrar los conmutadores S3 y S4.
Cuando el nivel cuantificado conmuta, el controlador de conmutación 302 opera preferiblemente los conmutadores S1, S2, S3 y S4 en forma de cortar antes de que se produzca, para evitar la corriente de cortocircuito en el puente en H 304.
El cuantificador de 3 niveles que excita el amplificador de potencia conmutable, como puede ser el caso con el modulador sigma delta que se ilustra en la figura 2, puede estar configurado para una cuantificación no uniforme para controlar la densidad de los niveles cuantificados de cero y no cero. Los niveles de cuantificación uniforme se pueden establecer ajustando el umbral de cuantificación entre -1 y 0 a 1/3 de la oscilación de la tensión total entre los carriles de alimentación y se establece el umbral entre 0 y 1 a 2/3 de la oscilación de tensión total entre los carriles. A modo de ejemplo, si el carril de alimentación positivo (por ejemplo, fuente de tensión VDD) es de +15 V y el carril de alimentación negativo (por ejemplo, retorno de tensión VSS) es de -15V, el umbral de cuantificación entre -1 y 0 se establece en - 5 V y el nivel de cuantificación entre 0 y 1 se establece en +5 V.
Cuando los umbrales de cuantificación se acercan uno al otro, la densidad de ceros disminuye. Como un caso limitativo en el ejemplo anterior, cuando ambos umbrales de cuantificación están a cero, el cuantificador reduce a un caso de dos niveles sin ceros. En el otro extremo, puesto que el umbral de cuantificación entre -1 y 0 se mueve hacia el carril de alimentación negativo (por ejemplo, retorno de tensión VSS) y el umbral de cuantificación entre 0 y 1 se mueve hacia el carril de alimentación positivo (por ejemplo, fuente de tensión VDD), la densidad de ceros se incrementa.
Esta característica se puede utilizar para controlar dinámicamente la distribución de los ceros sobre la base del nivel de volumen. Para las señales de bajo volumen, los umbrales de cuantificación se pueden mover más cerca los carriles de alimentación para asegurar una distribución más amplia de ceros. Esto reduce la conmutación en el puente en H, y por lo tanto, se traduce en un consumo de energía que se escala con los niveles de señal. Alternativamente, los umbrales de cuantificación se pueden fijar sobre la base de soluciones de compromiso entre la calidad de audio y la pérdida de conmutación.
Se entenderá que cuando un conmutador se describe como "conectando" uno de los carriles de alimentación a uno de los bornes del altavoz de audio 110, puede conectar directamente el carril de alimentación a un borne de este tipo
o pueden estar presentes componentes de intervención.
Se debe entender además, que las expresiones relativas, tales como las que se utilizan para describir la corriente que circula a través del altavoz de audio en las direcciones "hacia adelante" y "hacia atrás" se usan en la presente memoria descriptiva únicamente para ilustrar el funcionamiento del puente en H como se ilustra en los dibujos. Un experto en la técnica puede elegir describir la corriente que circula a través del altavoz de audio 110 de T1 a T2 como la "dirección hacia atrás" y viceversa.
De manera similar, las expresiones carriles de alimentación "positivo" y "negativo" se usan en la presente memoria descriptiva para ilustrar que un carril de alimentación es positivo o negativo con respecto al otro carril de alimentación. No se utiliza para indicar que un carril de alimentación tiene una tensión positiva o negativa. A modo de ejemplo, el carril de alimentación negativo (por ejemplo, retorno de tensión VSS) puede estar a tierra.
La figura 4 es un diagrama de bloques que ilustra un ejemplo de la funcionalidad de un aparato. En este ejemplo, el aparato 400 incluye un módulo 402 para cuantificar una señal. El módulo 402 puede ser implementado por el filtro de conformación de ruido 106 (véase la figura 1) que se ha descrito más arriba o por otros medios adecuados. En una configuración del módulo 402, la señal cuantificada tiene tres niveles. El aparato 400 también incluye un módulo 404 para excitar una carga que tiene bornes primero y segundo, en el que el módulo 404 está configurado para conmutar los bornes primero y segundo entre los carriles de alimentación primero y segundo sólo si la salida del cuantificador se encuentra en uno de los tres niveles. El módulo 404 puede ser implementado por el amplificador de potencia conmutable (véase la figura 1) que se ha descrito más arriba o por otros medios adecuados.
Los componentes que se han descritos en la presente memoria descriptiva pueden implementarse en una variedad de maneras. Por ejemplo, un aparato puede ser representado como una serie de bloques funcionales interrelacionados que pueden representar funciones implementadas, por ejemplo, por uno o más circuitos integrados (por ejemplo, un ASIC) o pueden ser implementados de alguna otra manera como se enseña en la presente memoria descriptiva. Como se explica en la presente memoria descriptiva, un circuito integrado puede incluir un procesador, software, otros componentes, o alguna combinación de los mismos. Un aparato de este tipo puede incluir uno o más módulos que pueden realizar una o más de las funciones que se han descrito más arriba con respecto a las distintas figuras.
Como se ha hecho notar más arriba, algunos aspectos del receptor pueden ser implementados por medio de componentes apropiados del procesador. Estos componentes del procesador pueden ser implementados en algunas configuraciones, al menos en parte, usando una estructura como se enseña en la presente memoria descriptiva. En algunas configuraciones, un procesador puede estar adaptado para implementar una porción o la totalidad de la funcionalidad de uno o más de estos componentes.
Como se ha hecho notar más arriba, un aparato puede comprender uno o más circuitos integrados. Por ejemplo, un único circuito integrado puede implementar la funcionalidad de uno o más de los componentes ilustrados, mientras que en otras configuraciones de un receptor, más de un circuito integrado pueden implementar la funcionalidad de uno o más de los componentes ilustrados.
Además, los componentes y las funciones que se han descrito en la presente memoria descriptiva pueden ser implementados utilizando cualquier medio adecuado. Tales medios también pueden ser aplicados, al menos en parte, usando la estructura correspondiente tal como se enseña en la presente memoria descriptiva. Por ejemplo, los componentes descritos más arriba se pueden implementar en un "ASIC" y también pueden corresponder a “medios para" funcionalidad que se han designado de manera similar. Por lo tanto, uno o más de tales medios puede ser implementado usando uno o más de los componentes del procesador, circuitos integrados, u otra estructura adecuada como se enseña en la presente memoria descriptiva.
También, se debe entender que cualquier referencia a un elemento en la presente memoria descriptiva utilizando una designación tal como "primero", "segundo", y otras del mismo tipo no limitan generalmente la cantidad o el orden de esos elementos. Más bien, estas designaciones pueden ser utilizadas en la presente memoria descriptiva como un procedimiento conveniente para distinguir entre dos o más elementos o instancias de un elemento. Por lo tanto, una referencia a los elementos primero y segundo no significa que sólo dos elementos se puedan emplear allí o que el primer elemento debe preceder al segundo elemento de alguna manera. También, a menos que se indique lo contrario, un conjunto de elementos puede comprender uno o más elementos. Además, la terminología de la forma "al menos uno de: A, B, o C" que se utiliza en la descripción o en las reivindicaciones significa "A o B o C o cualquier combinación de los mismos".
Los expertos apreciarán, además, que cualquiera de los diversos bloques lógicos, módulos, procesadores, medios, circuitos y pasos de algoritmo ilustrativos descritos en conexión con los diversos aspectos de un receptor descrito en la presente memoria descriptiva se pueden implementar como hardware electrónico (por ejemplo, una implementación digital , una implementación analógica, o una combinación de las dos, que puede ser diseñada utilizando la codificación de fuente o alguna otra técnica), las diversas formas de programa o código de diseño que incorporan instrucciones (que pueden ser denominados en la presente memoria descriptiva, por conveniencia, como "software"
o un "módulo de software"), o combinaciones de ambos. Para ilustrar claramente esta intercambiabilidad de hardware y software, diversos componentes, bloques, módulos, circuitos y pasos han sido descritos más arriba generalmente en términos de su funcionalidad. Si tal funcionalidad se implementa como hardware o como software depende de la aplicación particular y de las limitaciones de diseño impuestas sobre el sistema global. Los expertos pueden implementar la funcionalidad descrita de diversas maneras para cada aplicación particular, pero tales decisiones de implementación no se deben interpretar como causantes de una desviación con respecto al alcance de la presente divulgación.
Los diversos bloques lógicos, módulos y circuitos ilustrativos descritos en relación con los aspectos desvelados en la presente memoria descriptiva pueden ser implementados dentro de o ejecutado por un circuito integrado ("IC"), un
terminal de acceso, o un punto de acceso. El IC puede comprender un procesador de propósito general, un procesador de señal digital (DSP), un circuito integrado de aplicación específica (ASIC), una matriz de puertas programables de campo (FPGA) u otro dispositivo lógico programable, puerta discreta o lógica de transistor, componentes de hardware discretos, componentes eléctricos, componentes ópticos, componentes mecánicos, o cualquier combinación de los mismos diseñada para realizar las funciones que se han descrito en la presente memoria descriptiva, y pueden ejecutar códigos o instrucciones que residen dentro del IC, fuera del IC, o en ambos. Un procesador de propósito general puede ser un microprocesador, pero en la alternativa, el procesador puede ser cualquier procesador, controlador, microcontrolador, o máquina de estado. Un procesador también puede ser implementado como una combinación de dispositivos informáticos, por ejemplo, una combinación de un DSP y un microprocesador, una pluralidad de microprocesadores, uno o más microprocesadores en conjunto con un núcleo DSP, o cualquier otra configuración de ese tipo.
Se debe entender que cualquier orden específico o jerarquía de los pasos en cualquier procedimiento desvelado es un ejemplo de un enfoque de muestra. En base a preferencias de diseño, se entiende que el orden específico o la jerarquía de los pasos en los procesos pueden ser reordenados, mientras se mantengan dentro del alcance de la presente divulgación. El procedimiento que se acompaña reivindica los elementos actuales de los diversos pasos en un orden de muestra, y no pretenden estar limitados al orden específico o la jerarquía presentada.
Los pasos de un procedimiento o algoritmo descrito en relación con los aspectos desvelados en la presente memoria descriptiva se pueden realizar directamente en hardware, en un módulo de software ejecutado por un procesador, o en una combinación de los dos. Un módulo de software (que incluye, por ejemplo, instrucciones ejecutables y datos relacionados) y otros datos pueden residir en una memoria de datos tal como una memoria RAM, memoria flash, memoria ROM, memoria EPROM, memoria EEPROM, registros, un disco duro, un disco extraíble, un CD-ROM, o cualquier otra forma de medio de almacenamiento legible por ordenador conocido en la técnica. Un medio de almacenamiento de muestra puede estar acoplado a una máquina tal como, por ejemplo, un ordenador / procesador (que puede ser denominado en la presente memoria descriptiva, por conveniencia, como un "procesador") de manera que el procesador pueda leer información (por ejemplo, el código) y escribir información en el medio de almacenamiento. Un medio de almacenamiento de muestra puede ser integral con el procesador. El procesador y el medio de almacenamiento pueden residir en un ASIC. El ASIC puede residir en el equipo de usuario. En la alternativa, el procesador y el medio de almacenamiento pueden residir como componentes discretos en el equipo de usuario. Además, en algunos aspectos, cualquier producto de ordenador y programa adecuado puede comprender un medio legible por ordenador que comprende códigos (por ejemplo, ejecutable por al menos un ordenador) relacionados con uno o más de los aspectos de la divulgación. En algunos aspectos, un producto de programa informático puede comprender materiales de embalaje.
La descripción anterior se proporciona para permitir a cualquier experto en la técnica poner en práctica los diversos aspectos descritos en la presente memoria descriptiva. Diversas modificaciones a estos aspectos serán fácilmente evidentes para los expertos en la técnica, y los principios genéricos definidos en la presente memoria descriptiva se pueden aplicar a otros aspectos. Por lo tanto, las reivindicaciones no pretenden estar limitadas a los aspectos que se muestran en la presente memoria descriptiva descriptiva, sino que se le debe conceder el alcance completo consistente con las reivindicaciones.
Claims (12)
- REIVINDICACIONES1. Un aparato, que comprende:un medio (106, 200) para cuantificar una señal, en el que el medio para cuantificar la señal consta de tres niveles; y5 un medio (108, 302) para excitar una carga (110) que tiene bornes primero y segundo, en el que el medio para excitar la carga está configurado para conmutar los bornes primero y segundo entre carriles de alimentación primero y segundo solamente si la salida del cuantificador se encuentra en uno de los tres niveles, y en el que el medio para excitar una carga está configurado, además, para conmutar los bornes primero y segundo entre los carriles de alimentación primero y segundo con un ciclo de trabajo ajustable.10 2. El aparato de la reivindicación 1 que comprende, además, un medio para conformar el ruido de la señal, en el que el medio para conformar el ruido incluye el medio para cuantificar una señal.
- 3. El aparato de la reivindicación 2, en el que el medio para conformar el ruido comprende un modulador sigma delta.
- 4. El aparato de la reivindicación 2 que comprende, además, un medio para proporcionar una señal de audio digi15 tal decodificada al medio para conformar el ruido.
-
- 5.
- El aparato de la reivindicación 1, en el que el medio para excitar una carga comprende un puente en H.
-
- 6.
- El aparato de la reivindicación 1, en el que el medio para excitar una carga comprende una pluralidad de conmutadores acoplados a la carga, y un medio para controlar los conmutadores como respuesta a la señal cuantificada.
- 20 7. El aparato de la reivindicación 6, en el que el medio para controlar los conmutadores está configurado, además, para acoplar el primer borne al primer carril de alimentación y el segundo borne al segundo carril de alimentación si la señal cuantificada se encuentra en un segundo de los tres niveles, y para acoplar el primer borne al segundo carril de alimentación y el segundo borne al primer carril de alimentación si la señal cuantificada se encuentra en un tercero de los tres niveles.
- 25 8. El aparato de la reivindicación 1, en el que el medio para excitar una carga está configurado para conmutar los bornes primero y segundo entre los carriles de alimentación primero y segundo de manera que no se produzca sustancialmente una deriva de modo común a través de la carga.
- 9. El aparato de la reivindicación 1, en el que el medio para excitar una carga está configurado para conmutar losbornes primero y segundo entre los carriles de alimentación primero y segundo con un ciclo de trabajo de 30 aproximadamente el 50%.
-
- 10.
- El aparato de la reivindicación 1, en el que cada uno de los tres niveles del medio para cuantificar una señal es ajustable.
-
- 11.
- El aparato de la reivindicación 1, en el que:
el medio para cuantificar está incorporado en un cuantificador que tiene tres niveles; y35 el medio para excitar está incorporado en un amplificador de potencia conmutable configurado para excitar la citada carga que tiene los citados bornes primero y segundo. - 12. Un procedimiento de comunicación, que comprende:cuantifica una señal utilizando un cuantificador que tiene tres niveles; yexcitar una carga que tiene bornes primero y segundo, en el que la excitación de la carga incluye la conmu40 tación de los bornes primero y segundo entre los carriles de alimentación primero y segundo solamente si la salida del cuantificador se encuentra en uno de los tres niveles, y ajustar un ciclo de trabajo de la conmutación de los bornes primero y segundo entre los carriles de alimentación primero y segundo.
- 13. El procedimiento de la reivindicación 12 que comprende, además, conformar el ruido de la señal, en el que la conformación del ruido incluye la cuantificación de la señal, y preferiblemente en el que el ruido se conforma uti45 lizando un modulador sigma delta; y / o en el que la señal comprende una señal de audio, comprendiendo el procedimiento, además, la decodificación digital de la señal de audio.
-
- 14.
- El procedimiento de la reivindicación 12 o el aparato de la reivindicación 1, en el que la carga comprende un altavoz de audio.
-
- 15.
- Un producto de programa informático, que comprende:
un medio legible por ordenador que comprende instrucciones ejecutables para: implementar un cuantificador que tiene tres niveles, y proporcionar controles de conmutación en respuesta al cuantificador lo que hace que los5 bornes primero y segundo de una carga se conmute entre los carriles de alimentación primero y segundo solamente si la salida del cuantificador se encuentra en uno de los tres niveles, yajustar un ciclo de trabajo de la conmutación de los bornes primero y segundo entre los carriles de alimentación primero y segundo. 10
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US8347008P | 2008-07-24 | 2008-07-24 | |
US83470P | 2008-07-24 | ||
US12/324,020 US7969242B2 (en) | 2008-07-24 | 2008-11-26 | Switching power amplifier for quantized signals |
US324020 | 2008-11-26 | ||
PCT/US2009/051229 WO2010011636A1 (en) | 2008-07-24 | 2009-07-21 | Switching power amplifier for quantized signals |
Publications (1)
Publication Number | Publication Date |
---|---|
ES2391714T3 true ES2391714T3 (es) | 2012-11-29 |
Family
ID=41568101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES09790669T Active ES2391714T3 (es) | 2008-07-24 | 2009-07-21 | Amplificador de potencia conmutable para señales cuantificadas |
Country Status (8)
Country | Link |
---|---|
US (2) | US7969242B2 (es) |
EP (2) | EP2506427B1 (es) |
JP (1) | JP5199467B2 (es) |
KR (1) | KR101234697B1 (es) |
CN (1) | CN102100002B (es) |
ES (1) | ES2391714T3 (es) |
TW (1) | TW201014163A (es) |
WO (1) | WO2010011636A1 (es) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7969242B2 (en) * | 2008-07-24 | 2011-06-28 | Qualcomm Incorporated | Switching power amplifier for quantized signals |
CN103222189A (zh) * | 2011-02-28 | 2013-07-24 | 唯听助听器公司 | 具有h桥输出级的助听器和驱动输出级的方法 |
CN102739596B (zh) * | 2011-04-15 | 2015-09-09 | 南开大学 | 一种基于多频带ofdm-uwb系统的∑△调制方法 |
US8854132B2 (en) | 2011-11-11 | 2014-10-07 | Wolfson Microelectronics Plc | Amplifier circuit |
GB2491913B (en) * | 2011-11-11 | 2013-11-06 | Wolfson Microelectronics Plc | Amplifier circuit |
US8664989B1 (en) * | 2013-02-07 | 2014-03-04 | Cirrus Logic, Inc. | Method to increase frequency resolution of a fractional phase-locked loop |
US20150066327A1 (en) * | 2013-08-30 | 2015-03-05 | Ford Global Technologies, Llc | Eco-mode cruise control |
EP3044874A4 (en) | 2013-09-13 | 2017-04-12 | The Trustees of Columbia University in the City of New York | Circuits and methods for switched-mode operational amplifiers |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6791404B1 (en) * | 1999-07-01 | 2004-09-14 | Broadcom Corporation | Method and apparatus for efficient mixed signal processing in a digital amplifier |
US6472933B2 (en) * | 1999-09-27 | 2002-10-29 | Waytech Investment Co., Ltd. | Switching amplifier incorporating return-to-zero quaternary power switch |
TW502494B (en) | 2000-03-03 | 2002-09-11 | Tripath Technology Inc | RF communication system using an RF digital amplifier |
US6807426B2 (en) * | 2001-04-12 | 2004-10-19 | Qualcomm Incorporated | Method and apparatus for scheduling transmissions in a communication system |
US6388477B1 (en) | 2001-06-28 | 2002-05-14 | Sunplus Technology Col, Ltd. | Switchable voltage follower and bridge driver using the same |
EP1433175A1 (en) * | 2001-09-05 | 2004-06-30 | Koninklijke Philips Electronics N.V. | A robust watermark for dsd signals |
US8179833B2 (en) * | 2002-12-06 | 2012-05-15 | Qualcomm Incorporated | Hybrid TDM/OFDM/CDM reverse link transmission |
US20040179480A1 (en) * | 2003-03-13 | 2004-09-16 | Attar Rashid Ahmed | Method and system for estimating parameters of a link for data transmission in a communication system |
TW588327B (en) | 2003-03-19 | 2004-05-21 | Sonix Technology Co Ltd | Output control apparatus of pulse width modulator |
US20050043052A1 (en) * | 2003-08-20 | 2005-02-24 | Whinnett Nicholas W. | Method of operation of a communication device and corresponding communication device |
US7078964B2 (en) * | 2003-10-15 | 2006-07-18 | Texas Instruments Incorporated | Detection of DC output levels from a class D amplifier |
JP2007533180A (ja) * | 2004-04-09 | 2007-11-15 | オーディオアシクス エー/エス | シグマ・デルタ変調器 |
GB2425668B (en) * | 2005-01-17 | 2009-02-25 | Wolfson Microelectronics Plc | Pulse width modulator quantisation circuit |
US7812746B2 (en) | 2005-12-14 | 2010-10-12 | Broadcom Corporation | Variable gain and multiplexing in a digital calibration for an analog-to-digital converter |
US7576605B2 (en) | 2006-04-20 | 2009-08-18 | Qualcomm Incorporated | Low power output stage |
US7772924B2 (en) * | 2006-11-15 | 2010-08-10 | Analog Devices, Inc. | Apparatus and method for controlling a common-mode voltage of switching amplifiers |
US7969242B2 (en) | 2008-07-24 | 2011-06-28 | Qualcomm Incorporated | Switching power amplifier for quantized signals |
-
2008
- 2008-11-26 US US12/324,020 patent/US7969242B2/en active Active
-
2009
- 2009-07-21 EP EP12004593.5A patent/EP2506427B1/en active Active
- 2009-07-21 EP EP09790669A patent/EP2321902B1/en active Active
- 2009-07-21 WO PCT/US2009/051229 patent/WO2010011636A1/en active Application Filing
- 2009-07-21 KR KR1020117004338A patent/KR101234697B1/ko active IP Right Grant
- 2009-07-21 CN CN200980128487.9A patent/CN102100002B/zh active Active
- 2009-07-21 ES ES09790669T patent/ES2391714T3/es active Active
- 2009-07-21 JP JP2011520132A patent/JP5199467B2/ja active Active
- 2009-07-24 TW TW098125140A patent/TW201014163A/zh unknown
-
2011
- 2011-05-20 US US13/112,232 patent/US8493145B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN102100002B (zh) | 2014-07-02 |
JP2011529299A (ja) | 2011-12-01 |
EP2321902B1 (en) | 2012-08-29 |
US20100019845A1 (en) | 2010-01-28 |
WO2010011636A1 (en) | 2010-01-28 |
CN102100002A (zh) | 2011-06-15 |
US8493145B2 (en) | 2013-07-23 |
EP2321902A1 (en) | 2011-05-18 |
KR101234697B1 (ko) | 2013-02-19 |
US7969242B2 (en) | 2011-06-28 |
US20110222703A1 (en) | 2011-09-15 |
EP2506427A1 (en) | 2012-10-03 |
KR20110050469A (ko) | 2011-05-13 |
TW201014163A (en) | 2010-04-01 |
EP2506427B1 (en) | 2014-01-22 |
JP5199467B2 (ja) | 2013-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2391714T3 (es) | Amplificador de potencia conmutable para señales cuantificadas | |
KR101151922B1 (ko) | 저전력 출력단 | |
ES2542158T3 (es) | Codificación de forma de onda para aplicaciones inalámbricas | |
ES2894999T3 (es) | Selección del tamaño del código madre para la codificación polar | |
JP5475114B2 (ja) | マルチビットクラスdパワーアンプシステム | |
JP5973021B2 (ja) | チャネルデコーディングに基づいたエラー検出 | |
ES2690844T3 (es) | Dispositivo con un modulador delta-sigma y un amplificador de conmutación conectado al mismo | |
US8854132B2 (en) | Amplifier circuit | |
CN102100003B (zh) | 用于减少音频人为噪声的方法和设备 | |
Deepu et al. | A low complexity lossless compression scheme for wearable ECG sensors | |
CN109286403B (zh) | 极化码编码的方法和装置 | |
Sadhu et al. | Towards ultra-low-power realization of analog joint source-channel coding using MOSFETs | |
US20150049842A1 (en) | Transmitter and transmitting method | |
CN110875729A (zh) | 数字脉宽调制驱动器系统 |