ES2323496T3 - Oscilador digital de cuadratura de fase. - Google Patents
Oscilador digital de cuadratura de fase. Download PDFInfo
- Publication number
- ES2323496T3 ES2323496T3 ES03709935T ES03709935T ES2323496T3 ES 2323496 T3 ES2323496 T3 ES 2323496T3 ES 03709935 T ES03709935 T ES 03709935T ES 03709935 T ES03709935 T ES 03709935T ES 2323496 T3 ES2323496 T3 ES 2323496T3
- Authority
- ES
- Spain
- Prior art keywords
- cosenoidal
- value
- values
- sine
- theta
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/04—Trigonometric functions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Gyroscopes (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
Abstract
Un procedimiento para generar de manera digital ondas senoidales y cosenoidales relacionadas con la cuadratura, que comprende: generar valores senoidales y cosenoidales y un valor de magnitud igual a la suma de los cuadrados de los valores senoidales y cosenoidales; generar un valor de realimentación negativa como una función del valor de magnitud; generar el siguiente valor senoidal y valor cosenoidal para las ondas senoidales y cosenoidales respectivamente, utilizando los valores de realimentación senoidales y cosenoidales; y reiterar todos los pasos mencionados anteriormente de generación de manera reiterada; caracterizado porque los valores están enlazados por las relaciones: ** ver fórmulas** en las que sen zeta y cos zeta son los valores senoidales y cosenoidales, - (A alfa sen zeta - beta cos zeta) y - (A alfa cos zeta + beta sen zeta) son los valores respectivos de realimentación negativa, delta es un incremento de fase para cada iteración de los pasos mencionados anteriormente de generación, alfa = 2 sen 2 (delta/2) y beta = sen delta.
Description
Oscilador digital de cuadratura de fase.
La presente invención versa acerca de la
generación de ondas senoidales y cosenoidales relacionadas con la
cuadratura, y es particularmente útil en osciladores como los
utilizados en un receptor para ubicar objetos subterráneos.
Muchas aplicaciones de procesamiento de señales
requieren formas de onda senoidales y cosenoidales en tiempo real
que estén sincronizadas en fase en una relación de cuadratura entre
sí. Es decir, las formas de onda senoidales y cosenoidales difieren
en fase las unas de las otras por 90 grados. Una aplicación tal es
un receptor de radio utilizado para localizar cables subterráneos
basándose en una señal magnética transmitida por los cables. El
receptor de radio puede incluir una o más etapas de conversión
descendente de frecuencia (es decir, etapas heterodinantes) para
establecer señales altamente selectivas de frecuencia intermedia
(IF) y/o de banda de modulación. Las etapas heterodinantes utilizan
a menudo las señales senoidales y cosenoidales mencionadas
anteriormente para establecer señales IF en fase (I) y cuadratura
(Q) y/o banda de modulación.
Un oscilador convencional capaz de generar
formas de onda senoidales y cosenoidales está basado en un modelo
de Movimiento harmónico simple (por ejemplo, utilizando un modelo de
un sistema perfecto de masa de resorte sin amortiguación).
Normalmente, este oscilador requiere un bucle cerrado que incluye
dos integradores en serie y un término negativo de realimentación.
Una frecuencia que es solución a una ganancia de bucle igual a
"-1" determina una frecuencia de salida del oscilador. Un
problema con este oscilador es que es difícil sincronizar en fase
las señales senoidales y cosenoidales de salida en cuadratura de
fase.
Otro oscilador convencional está basado en un
filtro inestable de Respuesta de impulsos infinita (IIR). Esto es
muy eficiente computacionalmente, pero está limitado por la
distorsión espectral y por la dificultad de mantener dos salidas
sincronizadas en fase.
Otro oscilador conocido está basado en
expansiones matemáticas de los términos sen (a+b) y cos (a+b). Es
posible construir un oscilador acoplado de fase bloqueada que tenga
una frecuencia de salida razonablemente estable para dos
componentes (es decir, las señales de seno y coseno) sincronizadas
en fase en cuadratura entre sí. Cuando se implementa este enfoque
utilizando aritmética de coma flotante, el truncamiento de la
mantisa lleva a una inestabilidad de la amplitud después de muchas
iteraciones. Este problema se agrava según se van haciendo más
pequeñas las anchuras de campo de coma flotante, por ejemplo, cuando
se utiliza una anchura de campo de coma flotante de 32 bits. Una
técnica conocida para reducir la inestabilidad de la amplitud es
implementar un detector de cruce de curvas en el punto cero para
poner a cero las amplitudes. Esta técnica se puede implementar en
cada señal de cruce de curvas en el punto cero o después de un
número fijo de oscilaciones. Aunque esta técnica mejora la
estabilidad de la amplitud a largo plazo, el proceso de poner a cero
la amplitud es no lineal, y de manera desventajosa provoca una
distorsión espectral no deseada.
Por lo tanto, existe la necesidad para un
oscilador que genere señales senoidales y cosenoidales que estén
sincronizadas en fase entre sí y separadas en fase las unas de las
otras por 90 grados. Existe una necesidad adicional para que dicho
oscilador supere el problema mencionado anteriormente con los
osciladores conocidos, tal como la inestabilidad de la amplitud y
la distorsión espectral. La patente US 5619154 desvela un oscilador
controlado por voltaje numérico utilizando un control de
realimentación para la estabilización, según se define en la
porción precaracterística de la Reivindicación 1.
La presente invención es un procedimiento según
se define en la Reivindicación 1.
Una realización de la presente invención es un
oscilador de cuadratura que produce formas de onda senoidales y
cosenoidales que están sincronizadas en fase en cuadratura entre sí
y que tienen amplitudes estabilizadas. Cada una de las formas de
onda senoidales y cosenoidales tiene una pureza espectral mejorada
en comparación con los osciladores conocidos de cuadratura. El
oscilador de la presente invención está basado en las expansiones
de sen(a+b) y cos(a+b). Sin embargo, el oscilador de
la presente invención tiene una estabilidad de amplitud, una
precisión de fase, una pureza espectral mejoradas en comparación con
osciladores conocidos, como el oscilador reiniciado con cruce en el
punto cero mencionado. Por ejemplo, en una aplicación del oscilador
de la presente invención, el oscilador mejora la selectividad del
receptor hasta en 25 decibelios (dB) en el oscilador de tipo de
puesta a cero de la amplitud mencionado anteriormente.
El oscilador de la presente invención utiliza un
magnitud vectorial resultante (sen^{2}(\theta) +
cos^{2}(\theta)) de una iteración anterior del oscilador
para actuar como una realimentación negativa en una ganancia de
bucle del oscilador. La magnitud resultante representa y estabiliza
las amplitudes de las salidas senoidales y cosenoidales del
oscilador.
En un ejemplo de aplicación de la presente
invención, las ondas senoidales y cosenoidales se utilizan en etapas
heterodinantes de un receptor localizador, para generar señales IF
y/o de receptor I y Q de banda de modulación.
La presente invención también incluye un sistema
y un producto de programa informático para llevar a cabo el
procedimiento descrito anteriormente.
Además, las realizaciones del procedimiento,
sistema y programa informático serán más evidentes a partir de la
subsiguiente descripción de la presente invención.
\vskip1.000000\baselineskip
La presente invención está descrita haciendo
referencia a los dibujos adjuntos. En los dibujos, los números de
referencia similares indican elementos funcionalmente idénticos o
similares.
La Fig. 1 es un diagrama de bloques de un
ejemplo de un oscilador de cuadratura de fase.
La Fig. 2 es un diagrama de bloques de un
ejemplo de generadores de semillas utilizados en el oscilador de
la
Fig. 1.
Fig. 1.
La Fig. 3 es un diagrama de flujo de un ejemplo
de procedimiento para generar una onda senoidal y cosenoidal.
La Fig. 4 es un ejemplo de un receptor en el que
se puede utilizar la presente invención.
La Fig. 5 es una ilustración de un ejemplo de un
sistema/entorno de procesamiento en el que se puede implementar la
presente invención.
La Fig. 6 es un ejemplo de un sistema
informático que se puede utilizar en la presente invención.
En primer lugar, a continuación se proporciona
un tratamiento matemático de la presente invención. Entonces, se
describe la realización preferida en conexión con las Figuras
1-4. El oscilador genera/produce una forma de onda
(también denominada señal) senoidal y una forma de onda cosenoidal,
teniendo cada una frecuencia deseada fsyn. La forma de onda
senoidal incluye una serie de valores senoidales, estando separado
cada uno de los valores senoidales de uno precedente de los valores
senoidales por un incremento constante \delta de fase. De manera
similar, la forma de onda cosenoidal incluye una serie de valores
cosenoidales separados por el incremento \delta de fase.
El oscilador de la presente invención utiliza
una técnica iterativa para generar las formas de onda senoidales y
cosenoidales. Una iteración actual genera/produce un valor senoidal
= sen(\theta), y un valor cosenoidal =
cos(\theta). Una siguiente iteración de la presente
invención produce un siguiente valor senoidal = sen(\theta
+ \delta), y un siguiente valor cosenoidal = cos(\theta +
\delta). El incremento \delta de fase está dado por:
en la
que
- fsyn
- es la frecuencia deseada de las ondas senoidales y cosenoidales, y
- Fs
- es una frecuencia de muestreo, es decir, la velocidad a la que se llevan a cabo las iteraciones
en la presente invención.
Las semillas primera y segunda \alpha y
\beta (también denominados valores semilla \alpha y \beta) se
utilizan en la presente invención para establecer una ganancia de
bucle del oscilador. La ganancia de bucle del oscilador establece,
en parte, una frecuencia común de las formas de onda senoidales y
cosenoidales. Los valores semilla \alpha y \beta están dados
por:
Las expresiones para el siguiente valor senoidal
(es decir, sen(\theta + \delta)) y el siguiente valor
cosenoidal (es decir, cos(\theta + \delta)) pueden ser
expandidas cada una utilizando las expansiones trigonométricas a
continuación:
A partir de las anteriores expansiones, se
colige que los dos componentes de fase de cuadratura (es decir, los
valores) sen(\theta + \delta) y cos(\theta +
\delta) pueden calcularse conforme a las siguientes:
en las que A =
sen^{2}(\theta) +
cos^{2}(\theta)
A es una amplitud escalar resultante (o un valor
de magnitud) correspondiente a los valores senoidales y cosenoidales
sen(\theta) y cos(\theta) que preceden
inmediatamente a los siguientes valores senoidales y cosenoidales
sen(\theta + \delta) y cos(\theta + \delta).
En otras palabras, los siguientes valores senoidales y cosenoidales
son una función de una suma de los cuadrados de los valores
senoidales y cosenoidales precedentes.
La Fig. 1 es un diagrama de bloques de un
ejemplo de un oscilador 100 de cuadratura de fase. El oscilador 100
incluye los siguientes elementos funcionales de alto nivel: un
generador 102 de semillas; un generador 104 de pulso inicial;
integradores primero y segundo 106 y 108; generadores primero y
segundo 110 y 112 de realimentación; y un generador 114 de
magnitud.
El generador 102 de semillas recibe un valor 116
de frecuencia predeterminada de muestreo (es decir, el valor de
frecuencia de muestreo Fs) y un valor 118 de frecuencia deseada de
señal (es decir, la frecuencia deseada de la forma de onda de
salida fsyn) desde una fuente externa, no mostrada. El generador 102
de semillas produce (es decir, genera) una primera semilla 120 (es
decir, el valor de semilla \alpha) y una segunda semilla 122 (es
decir, el valor de semilla \beta) a partir de los valores de
entrada 116 y 118. El generador 102 de semillas se describe
adicionalmente en conexión con la Fig. 2, a continuación.
Excepto cuando se menciona a continuación, el
oscilador 100 se describe ahora en el contexto de un funcionamiento
de estado estable del mismo. En el estado estable, el oscilador 100
itera continuamente para generar muestras sucesivas senoidales y
cosenoidales representativas de formas de ondas senoidales y
cosenoidales respectivas. En una iteración actual, el integrador
106 genera un valor senoidal 124 (es decir, sen(\theta)) de
una forma de onda senoidal. De manera similar, el integrador 108
genera un valor cosenoidal 126 (es decir, cos(\theta)) de
una forma de onda cosenoidal. El generador 114 de magnitud genera un
valor 128 de magnitud igual a la suma de los cuadrados de los
valores senoidal y cosenoidal 124 y 126 (es decir, A =
sen^{2}(\theta) + cos^{2}(\theta)). El
oscilador 100 itera a una velocidad igual a la frecuencia de
muestreo Fs.
El generador 110 de realimentación genera una
señal 130 de realimentación negativa como una función de los
valores senoidales y cosenoidales 124 y 126, y como una función del
valor 128 de magnitud. El generador 110 de realimentación también
utiliza semillas 120 y 122 para generar una señal 130 de
realimentación negativa. El generador 110 de realimentación genera
una señal 130 de realimentación negativa conforme a la ecuación:
El integrador 106 genera un siguiente valor
senoidal (es decir, sen(\theta + \delta)) utilizando el
valor senoidal 124 y la señal 130 de realimentación negativa. El
valor 128 de magnitud (es decir, sen^{2}(\theta) +
cos^{2}(\theta)) actúa como una realimentación negativa
en la ganancia de bucle del oscilador 100, para estabilizar las
amplitudes de los valores senoidales y cosenoidales.
De manera similar al generador 110 de
realimentación, el generador 112 de realimentación genera una señal
134 de realimentación negativa como una función de los valores
senoidales y cosenoidales 124 y 126, y como una función del valor
128 de magnitud. El generador 112 de realimentación también utiliza
semillas 120 y 122 para generar una señal 134 de realimentación
negativa. El generador 112 de realimentación genera una señal 134 de
realimentación negativa conforme a la ecuación:
A su vez, el integrador 108 genera un siguiente
valor cosenoidal (es decir, cos(\theta + \delta)) en base
al valor 134 de realimentación negativa y al valor cosenoidal
126.
El procedimiento descrito anteriormente se
repite con cada iteración del oscilador 100. Por lo tanto, el
oscilador 100 produce valores senoidales sucesivos de
sen(\theta + n\delta) y valores cosenoidales de
cos(\theta + n\delta), en los que n = 0, 1, 2, 3, ...;
etc.
El funcionamiento de estado estable del
oscilador 100 se ha descrito anteriormente en el contexto de valores
senoidales y cosenoidales actuales, y los siguientes valores
senoidales y cosenoidales que dependen de los valores senoidales y
cosenoidales actuales. Se debe comprender que si se consideran los
valores senoidales y cosenoidales actuales recién mencionados como
valores senoidales y cosenoidales pasados (en vez de valores
actuales), entonces los siguientes valores senoidales y cosenoidales
de más arriba pueden ser considerados los valores senoidales y
cosenoidales actuales (en vez de los siguientes valores) que
dependen del anterior valor senoidal y cosenoidal. En cualquier
caso, el funcionamiento resultante del oscilador 100 es el
mismo.
El generador 104 de impulsos genera un impulso
inicial 140, y aplica el impulso al integrador 108 para iniciar el
funcionamiento del oscilador 100, como se ha mencionado
anteriormente.
Se describen ahora con mayor detalle los
elementos funcionales de alto nivel descritos anteriormente. El
integrador 106 incluye un combinador 142 para restar un valor 130
de realimentación negativa del valor senoidal 124 para producir un
valor intermedio 144. El integrador 106 incluye una unidad 146 de
retardo que sigue al combinador 142. La unidad 146 de retardo
retrasa la señal 144 un único ciclo de reloj. De manera similar, el
integrador 108 incluye un combinador 150 y una unidad 152 de
retardo que sigue al combinador. El combinador 150 resta el valor
134 de realimentación negativa del valor cosenoidal 126 para
producir un valor intermedio 154. La unidad 152 de retardo retrasa
el valor unitario 154 un ciclo de reloj. El combinador 150 también
recibe un impulso inicial 140 del generador 104 de impulso inicial,
para hacer que el oscilador 100 oscile (es decir, itere),
provocando de ese modo que el oscilador entre en un estado
estable.
El generador 110 de realimentación incluye
multiplicadores primero y segundo 156 y 158, que alimentan un
combinador 160. El multiplicador 156 multiplica juntos el valor 128
de magnitud, la semilla 120 y el valor senoidal 124 para producir
un valor intermedio 162. El multiplicador 158 multiplica juntos la
semilla 122 y el valor cosenoidal 126 para producir un valor
intermedio 164. El combinador 160 resta el valor intermedio 164 del
valor intermedio 162 para producir un valor 130 de realimentación
negativa.
El generador 112 de realimentación incluye
multiplicadores 166 y 168, que alimentan un combinador 170. El
multiplicador 166 multiplica juntos el valor cosenoidal 126, la
semilla 120 y el valor 128 de magnitud para producir un valor
intermedio 171. El multiplicador 168 multiplica juntos el valor
senoidal 124 y la semilla 122 para producir un valor intermedio
172. El combinador 170 suma juntos los valores intermedios 171 y 172
para producir un valor 134 de realimentación negativa.
El generador 114 de magnitud incluye
multiplicadores 174a y 174b, que alimentan un combinador 176. El
multiplicador 174a genera un valor 178a igual a un cuadrado del
valor 124. El multiplicador 174b genera un valor 178b igual a un
cuadrado del valor cosenoidal 126. El combinador 176 suma los
valores cuadrados 178a y 178b para producir el valor 128 de
magnitud.
El generador 104 de impulsos incluye una fuente
180 de impulsos seguida de una etapa 182 de ganancia variable.
La Fig. 2 es un diagrama de bloques del
generador 102 de semillas, conforme a una realización de la presente
invención. El generador 102 de semillas incluye una etapa 202 de
ganancia variable para ponderar el valor 116 de la frecuencia de
muestreo, para producir un valor 204 de frecuencia ponderada. Un
multiplicador 206 multiplica juntos el valor ponderado 204 y el
valor 118 de la frecuencia deseada, para producir un valor 208. El
valor 208 se genera conforme a la ecuación:
Un generador senoidal 210 produce la semilla 122
a partir del valor 208. También, un multiplicador 212 multiplica
juntos el valor 208 y un valor ponderado de un medio (producido por
un generador constante 213) para producir un valor 214. Un
generador senoidal 216 genera un valor 218 a partir del valor 214.
Un multiplicador 220 multiplica juntos un valor ponderado de dos
(2) (producido por un generador constante 217) y un cuadrado del
valor 218, para producir la semilla 120.
El oscilador 100 ha sido implementado en un
procesador de señales digitales de coma flotante de 32 bits. Las
técnicas de la presente invención consiguen una estabilidad de
amplitud en cada uno de los valores senoidales y cosenoidales que
está limitada únicamente por la resolución del componente de mantisa
de los números de coma flotante que representan los valores
senoidales y cosenoidales. Es decir, la estabilidad de la amplitud
se encuentra dentro un bit menos significativo (LSB) en un campo de
24 bits, dado que un número de coma flotante de 32 bits comprende
una mantisa de 24 bits y un Campo exponente de 8 bits. La frecuencia
de salida de las formas de onda senoidales y cosenoidales tienen
una precisión regida por la fuente externa de reloj, es decir, la
fuente del valor de frecuencia de muestreo Fs. El oscilador 100
puede sintetizar frecuencias en la banda entre 0 Hz y Fs/4, en la
que Fs es la frecuencia de muestreo o velocidad de actualización
(iteración) del oscilador 100. La distorsión espectral provocada
por el oscilador 100 está limitada al LSB de la mantisa.
Los dos componentes de forma de onda producidos
por el oscilador 100 (es decir, la forma de onda senoidal y la
forma de onda cosenoidal) están sincronizadas en fase a 90º entre
sí. El error del ángulo de fase está limitado al LSB de la mantisa.
El oscilador está en funcionamiento continuamente, mientras mantiene
todos anteriores criterios de rendimiento (tal como, estabilidad de
amplitud, error de fase, etcétera), y requiere un cantidad fija de
cómputos por iteración del oscilador.
Como se ha descrito anteriormente, la presente
invención utiliza la magnitud vectorial resultante
(sen^{2}(\theta) + cos^{2}(\theta))
(valor 128) de la anterior iteración del oscilador para actuar como una realimentación negativa sobre la ganancia de bucle del oscilador, para producir valores actuales de las formas de onda senoidales y cosenoidales (o de manera equivalente, se utiliza la magnitud resultante de la iteración actual para producir los siguientes valores). La magnitud resultante es un término de estabilización de la amplitud que garantiza que los valores de salida senoidales y cosenoidales (y de esta manera, las formas de onda) son estables hasta dentro de un LSB de la mantisa utilizada para representar los valores senoidales y cosenoidales.
(valor 128) de la anterior iteración del oscilador para actuar como una realimentación negativa sobre la ganancia de bucle del oscilador, para producir valores actuales de las formas de onda senoidales y cosenoidales (o de manera equivalente, se utiliza la magnitud resultante de la iteración actual para producir los siguientes valores). La magnitud resultante es un término de estabilización de la amplitud que garantiza que los valores de salida senoidales y cosenoidales (y de esta manera, las formas de onda) son estables hasta dentro de un LSB de la mantisa utilizada para representar los valores senoidales y cosenoidales.
La Fig. 3 es un diagrama de flujo de un ejemplo
del procedimiento 300 para generar una onda senoidal y una onda
cosenoidal, al mismo tiempo (los términos "onda" y "forma de
onda" se utilizan en el presente documento de forma
intercambiable). Las ondas senoidales y cosenoidales están
sincronizadas en fase entre sí y cada una está estabilizada en
amplitud. El procedimiento 300 incluye un primer paso 305 que
incluye generar un valor senoidal (también denominado de manera
intercambiable como un "valor seno"). Por ejemplo, el
integrador 108 genera un valor seno 124.
Un siguiente paso 310 incluye generar un valor
cosenoidal. Por ejemplo, el integrador 108 genera un valor
cosenoidal 126.
Un siguiente paso 315 incluye generar un valor
de magnitud igual a la suma de los cuadrados del valor senoidal y
del valor cosenoidal. Por ejemplo, el generador 114 de magnitud
genera un valor 128 de magnitud.
Un siguiente paso 320 incluye generar un primer
valor de realimentación negativa como una función del valor
senoidal, del valor cosenoidal y del valor de magnitud. Por ejemplo,
el generador 110 de realimentación genera una señal 130 de
realimentación negativa.
Un siguiente paso 325 incluye generar un
siguiente valor senoidal utilizando el valor senoidal y el primer
valor de realimentación negativa. Por ejemplo, el integrador 106
genera un siguiente valor senoidal utilizando el valor senoidal 124
y la señal 130 de realimentación negativa.
Un siguiente paso 330 incluye generar una
segunda señal de realimentación negativa como una función del valor
senoidal, del valor cosenoidal y del valor de magnitud. Por ejemplo,
el generador 112 de realimentación genera una señal 134 de
realimentación negativa.
Un siguiente paso 335 incluye generar un
siguiente valor cosenoidal utilizando el valor cosenoidal y el
segundo valor de realimentación negativa. Por ejemplo, el
integrador 108 genera el siguiente valor cosenoidal en base al
valor cosenoidal 126 y a la señal 134 de realimentación
negativa.
Un siguiente paso 340 incluye repetir los pasos
305 a 335 para generar una serie de valores senoidales que
representan una forma de onda senoidal y una serie de valores
cosenoidales que representan una forma de onda cosenoidal.
Otros procedimientos de la presente invención se
encuentran dentro del ámbito de la presente invención. Por ejemplo,
otro procedimiento de la presente invención incluye algunos, pero no
todos, de los pasos del procedimiento 300.
La Fig. 4 es un ejemplo de un receptor 400 en el
que se puede utilizar la presente invención. El receptor 400 se
puede utilizar para localizar un objeto subterráneo (no mostrado en
la Fig. 4), tal como un cable o una herramienta de taladro. El
objeto subterráneo transmite una señal magnética 401. El receptor
400 incluye una antena 402 para recibir la señal magnética 401, y
para entregar una señal 404 de radiofrecuencia (RF) representativa
de la señal magnética a una sección de entrada RF 406. La sección de
entrada RF 406 entrega una señal de RF 408 amplificada y filtrada a
un convertidor 410 de analógico a digital (CAD).
El CAD 410 muestrea la señal 408 para producir
una señal digitalizada 412 que incluye muestras de señal
digitalizada. El CAD 410 proporciona una señal digitalizada 412 a
un rectificador 414 de ondas en fase (1) y a un rectificador 416 de
ondas de cuadratura (Q). El oscilador 100, descrito anteriormente en
conexión con las Figuras 1-3, proporciona una señal
senoidal 418 y una señal cosenoidal 420 a los rectificadores de
ondas respectivos 414 y 416. La señal senoidal 418 incluye una
serie de valores senoidales (por ejemplo, el valor senoidal 124,
como se ha descrito anteriormente), y una señal cosenoidal 420
incluye una serie de valores cosenoidales (por ejemplo, el valor
cosenoidal 126, descrito anteriormente). El rectificador 414 de
ondas convierte descendentemente la frecuencia de la señal 412 a
una señal I 422, que puede ser una señal IF o banda de modulación.
Un procesador 426 de señal digital procesa la señal I 422. De
manera similar, el rectificador 416 de ondas convierte
descendentemente la frecuencia de la señal 412 a una señal Q 430,
que puede ser una señal IF o una señal de banda de modulación, y
proporciona la señal Q convertida descendentemente al procesador
426. El DSP 426 lleva a cabo cualquier número de funciones de
procesamiento utilizando las señales 422 y 430, tal como filtrado,
decimación, desmodulación de la amplitud y/o frecuencia, por
ejemplo.
Las realizaciones de la presente invención son
de un uso particular en la localización de objetos subterráneos,
que transmiten señales magnéticas 401.
Los detectores de objetos subterráneos son a
menudo dispositivos portátiles de mano. Dichos dispositivos deberían
ser pequeños, ligeros y portátiles. Por lo tanto, el aparato de
procesamiento debería ser pequeño, fiable, sin una monitorización
externa, y debería tener unos requerimientos bajos de energía, para
ahorrar vida de la batería.
Las realizaciones de la presente invención son
especialmente adecuados para ser utilizadas en dispositivos de
localización porque las realizaciones tienen una elevada precisión
como se ha explicado anteriormente, mientras que son compactas y
tienen requerimientos bajos de energía, siendo adecuadas de ese modo
para dispositivos de localización alimentados por batería.
La presente invención (por ejemplo, el oscilador
100) puede ser implementada en hardware, software, firmware
y/o combinaciones de los mismos, incluyendo, sin limitación,
circuitos predifundidos, circuitos predifundidos programables
("PGA"), PGA rápido ("FPAG"), circuitos integrados para
aplicaciones específicas ("ASIC"), procesadores,
microprocesadores, microcontroladores y/u otros circuitos embutidos,
procesos y/o procesadores de señales digitales, y lógica de
hardware discreta. La presente invención se implementa
preferiblemente con electrónica digital pero también se puede
implementar con electrónica analógica y/o combinaciones de
electrónica digital y analógica.
La Fig. 5 ilustra un ejemplo de sistema/entorno
de procesamiento 500, en el que se puede implementar la presente
invención. El sistema 500 de procesamiento incluye un procesador 502
(o múltiples procesadores 502), una memoria 504, una interfaz (I/F)
506 de entrada/salida (I/O), y una I/F 508 de comunicaciones
acoplada entre el procesador, la memoria y la I/F de I/O. El
sistema 500 también puede incluir una fuente local 510 de reloj. El
sistema 500 se comunica con agentes/dispositivos externos
utilizando la I/F 506 de I/O. La I/F 506 de I/O puede incluir
interfaces para una interconexión con la memoria externa, los
canales externos de comunicaciones, los relojes y temporizadores
externos, los dispositivos externos, etcétera.
La memoria 504 incluye una memoria de datos para
almacenar información/datos y una memoria de programa para
almacenar instrucciones de programa. El procesador 502 lleva a cabo
funciones de procesamiento conforme a las instrucciones de programa
almacenadas en la memoria 504. El procesador 502 puede acceder a los
datos en la memoria 504 según sea necesario. Además, o de manera
alternativa, el procesador 502 puede incluir porciones
fijas/programadas de hardware, como lógica digital, para
llevar a cabo algunas o todas las funciones de procesamiento
mencionadas anteriormente sin tener que acceder a las instrucciones
de programa en la memoria 504.
El oscilador 100 puede estar implementado
utilizando un entorno 500 de procesamiento. Por ejemplo, uno o más
de los bloques funcionales 102-114 del oscilador 100
pueden estar implementados en el entorno 500. También, los
procedimientos de la presente invención, por ejemplo, el
procedimiento 300, puede estar implementados utilizando el entorno
500.
La presente invención también puede estar
implementada en código legible por ordenador, o software, que
se ejecuta en un sistema informático. La Fig. 6 ilustra un ejemplo
de un sistema 600 de ordenador, en el que se puede implementar la
presente invención como código legible por ordenador. Se describen
diversas realizaciones de la invención de este ejemplo de sistema
informático 600. Después de leer esta descripción, será evidente
para un experto en la técnica relevante cómo implementar la
invención utilizando otros sistemas informáticos y/o arquitecturas
informáticas.
En la presente invención, todos los bloques de
procesamiento de señales del oscilador 100 (por ejemplo, los
bloques 102-114) pueden ejecutarse en uno o más
sistemas informáticos 600 diferenciados, para implementar los
diversos procedimientos de la presente invención (por ejemplo, el
procedimiento 300). El sistema informático 600 incluye uno o más
procesadores, como el procesador 604. El procesador 604 puede ser un
procesador de señales digitales de aplicación especial o uno de
aplicación general. El procesador 604 está conectado a una
infraestructura 606 de comunicaciones (por ejemplo, un bus o una
red). Se describen diversas implementaciones informáticas en
términos de este sistema informático ejemplar. Después de leer esta
descripción, será evidente para un experto en la técnica relevante
cómo implementar la invención utilizando otros sistemas informáticos
y/o arquitecturas informáticas.
El sistema informático 600 también incluye una
memoria principal 608, preferiblemente memoria de acceso aleatorio
(RAM), y puede incluir también una memoria secundaria 610. La
memoria secundaria 610 puede incluir, por ejemplo, una unidad 612
de disco duro y/o una unidad 614 extraíble de almacenamiento,
representando una unidad de disquete, una unidad de cinta
magnética, una unidad de disco óptico, etc. la unidad 618 extraíble
de almacenamiento, representa un disquete, una cinta magnética, un
disco óptico, etc. que es leído y al que se escribe por medio de la
unidad 614 extraíble de almacenamiento. Como se apreciará, la unidad
618 extraíble de almacenamiento incluye un medio de almacenamiento
utilizable por un ordenador que tiene almacenado en su interior
software y/o datos informáticos.
En realizaciones alternativas, la memoria
secundaria 610 puede incluir otros medios similares para permitir
que los programas informáticos u otras instrucciones sean cargados
en el sistema informático 600. Dichos medios pueden incluir, por
ejemplo, una unidad 622 extraíble de almacenamiento y una interfaz
620. Ejemplos de dichos medios pueden incluir un cartucho de
programa y una interfaz de cartuchos (tal como la que se encuentra
en dispositivos de videojuegos), un chip extraíble de memoria (como
EPROM o PROM) y un receptáculo asociado, y otras unidades 622
extraíbles de almacenamiento e interfaces 620 que permiten que se
transfiera software y datos desde la unidad 622 extraíble de
almacenamiento al sistema informático 600.
El sistema informático 600 también puede incluir
una interfaz 624 de comunicaciones. La interfaz 624 de
comunicaciones permite que se pueda transferir software y
datos entre el sistema informático 600 y dispositivos externos.
Ejemplos de la interfaz 624 de comunicaciones pueden incluir un
módem, una interfaz de red (como una tarjeta de Ethernet), un
puerto de comunicaciones, un zócalo y una tarjeta de PCMCIA, etc. El
software y los datos transferidos por medio de la interfaz
624 de comunicaciones tienen la forma de señales 628 que pueden ser
electrónicas, electromagnéticas, ópticas u otras señales capaces de
ser recibidas por la interfaz 624 de comunicaciones. Estas señales
628 están proporcionadas a la interfaz 624 de comunicaciones por
medio de una vía 626 de comunicaciones. La vía 626 de
comunicaciones transporta señales 628 y puede ser implementado
utilizando hilo o cable, fibras ópticas, una línea telefónica, un
enlace de teléfono móvil, un enlace de RF y otros canales de
comunicaciones.
En este documento, los términos "medio de
programa informático" y "medio utilizable por un ordenador"
se utilizan en general para hacer referencia a medios cuya unidad
614 extraíble de almacenamiento, un disco duro instalado en la
unidad 612 de disco duro, y señales 628. Estos productos de programa
informático son medios para proporcionar software al sistema
informático 600.
Los programas informáticos (también denominados
lógica de control del ordenador) están almacenados en la memoria
principal 608 y/o en la memoria secundaria 610. Los programas
informáticos también pueden ser recibidos por medio de la interfaz
624 de comunicaciones. Dichos programas informáticos, cuando se
ejecutan, permiten al sistema informático 600 implementar la
presente invención según se ha explicado en el presente documento.
En particular, los programas informáticos, cuando se ejecutan,
permiten que el procesador 604 implemente los procedimientos de la
presente invención, tal como el o los procedimientos implementados
utilizando la estructura 100 del oscilador descrita anteriormente,
como el procedimientos 300, por ejemplo. En consecuencia, dichos
programas informáticos representan controladores del sistema
informático 600. A título de ejemplo, en las realizaciones de la
invención, los procesos llevados a cabo por los bloques de
procesamiento de señales del oscilador 100 pueden llevarse a cabo
mediante lógica de control del ordenador. Cuando la invención se
implementa utilizando software, el software puede
almacenarse en un producto de programa informático y cargarse en el
sistema informático 600 utilizando la unidad 614 extraíble de
almacenamiento, el disco duro 612 o la interfaz 624 de
comunicaciones.
Aunque se han descrito anteriormente diversas
realizaciones de la presente invención, se debería comprender que
se han presentado a título de ejemplo, y no de limitación. Será
evidente para los expertos en la técnica relevante que se pueden
llevar a cabo diversos cambios en forma de detalle sin alejarse, del
ámbito de la invención.
La presente invención ha sido descrita
anteriormente con la ayuda de bloques constitutivos funcionales y
pasos de procedimiento que ilustran el rendimiento de las funciones
especificadas y las relaciones de las mismas. Los límites de estos
bloques constitutivos funcionales y los pasos de los procedimientos
han sido definidos de manera arbitraria en el presente documento
para la conveniencia de la descripción. Se pueden definir límites
alternativos siempre que las funciones especificadas y las
relaciones de las mismas se lleven a cabo de manera apropiada. Un
experto en la técnica reconocerá que estos bloques constitutivos
funcionales, pueden ser implementados por componentes discretos,
circuitos integrados para aplicaciones específicas, procesadores que
ejecutan software apropiado y similar o cualquier
combinación de los mismos, como se describió anteriormente en
conexión con las FIGURAS 5 y 6, por muestra. De este modo, el
alcance y el ámbito de la presente invención no deberían estar
limitados por ninguna de las realizaciones ejemplares descritas
anteriormente, sino que debería estar definido únicamente conforme
a las siguientes reivindicaciones.
Claims (7)
1. Un procedimiento para generar de manera
digital ondas senoidales y cosenoidales relacionadas con la
cuadratura, que comprende:
- generar valores senoidales y cosenoidales y un valor de magnitud igual a la suma de los cuadrados de los valores senoidales y cosenoidales;
- generar un valor de realimentación negativa como una función del valor de magnitud;
- generar el siguiente valor senoidal y valor cosenoidal para las ondas senoidales y cosenoidales respectivamente, utilizando los valores de realimentación senoidales y cosenoidales;
- y reiterar todos los pasos mencionados anteriormente de generación de manera reiterada;
caracterizado porque los valores están
enlazados por las relaciones:
- en las que sen \theta y cos \theta son los valores senoidales y cosenoidales,
- - (A \alpha sen \theta - \beta cos \theta) y - (A \alpha cos \theta + \beta sen \theta) son los valores respectivos de realimentación negativa,
- \delta es un incremento de fase para cada iteración de los pasos mencionados anteriormente de generación,
- \alpha = 2 sen^{2} (\delta/2) y
- \beta = sen \delta.
\vskip1.000000\baselineskip
2. Un procedimiento conforme a la Reivindicación
1, en el que:
- el siguiente valor senoidal se genera como un número de coma flotante que tiene un campo de amplitud-mantisa de N bits.
\vskip1.000000\baselineskip
3. Un procedimiento conforme a la Reivindicación
2, en el que N = 24.
\vskip1.000000\baselineskip
4. Un procedimiento conforme a la Reivindicación
2, en el que:
- el siguiente valor cosenoidal se genera como un número de coma flotante que tiene un campo de amplitud-mantisa de N bits.
\vskip1.000000\baselineskip
5. Un sistema (100) para generar de manera
digital ondas senoidales y cosenoidales relacionadas con la
cuadratura, configurado para ejecutar el procedimiento de
cualquiera de las Reivindicaciones 1 a 4, que comprende:
- un primer integrador (106) especialmente adaptado para generar el valor senoidal; y
- un segundo integrador (108) especialmente adaptado para generar el valor cosenoidal;
- un generador (114) de magnitud especialmente adaptado para generar el valor de magnitud; y
\newpage
- generadores (110, 112) de realimentación especialmente adaptados para generar los valores de realimentación negativa correspondientes a los valores senoidales y cosenoidales; caracterizado porque los valores están vinculados por las relaciones:
- en las que sen \theta y cos \theta son los valores senoidales y cosenoidales,
- (A \alpha sen \theta - \beta cos \theta) y - (A \alpha cos \theta + \beta sen \theta) son los valores respectivos de realimentación negativa,
- \delta es un incremento de fase para cada iteración de los pasos mencionados anteriormente de generación,
- \alpha = 2 sen^{2} (\delta/2) y
- \beta = sen \delta.
\vskip1.000000\baselineskip
6. Un producto de programa informático que
comprende un medio utilizable por ordenador que tiene medios de
código de programa legible por ordenador plasmados en dicho medio
para hacer que los programas de aplicación ejecuten en un
procesador de ordenador una generación digital de ondas senoidales y
cosenoidales relacionadas con la cuadratura, utilizando el
procedimiento de cualquiera de las Reivindicaciones 1 a 4.
7. Un receptor para localizar objetos
subterráneos, que comprende un sistema conforme a la Reivindicación
5.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/076,103 US6642796B2 (en) | 2002-02-15 | 2002-02-15 | Digital phase-quadrature oscillator |
US76103 | 2002-02-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
ES2323496T3 true ES2323496T3 (es) | 2009-07-17 |
Family
ID=27732475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES03709935T Expired - Lifetime ES2323496T3 (es) | 2002-02-15 | 2003-02-14 | Oscilador digital de cuadratura de fase. |
Country Status (7)
Country | Link |
---|---|
US (1) | US6642796B2 (es) |
EP (1) | EP1474734B1 (es) |
AT (1) | ATE428964T1 (es) |
AU (1) | AU2003214365A1 (es) |
DE (1) | DE60327167D1 (es) |
ES (1) | ES2323496T3 (es) |
WO (1) | WO2003069769A2 (es) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2427477B (en) | 2005-06-20 | 2009-12-23 | Radiodetection Ltd | A radio mode selectivity block for a detector for detecting a buried current carrying conductor |
GB2427474B8 (en) | 2005-06-20 | 2009-04-22 | Radiodetection Ltd | A method of and apparatus for determining if a buried current carrying conductor is buried above a predetermined minimum depth |
GB2427476B (en) | 2005-06-20 | 2008-06-25 | Radiodetection Ltd | A detector for detecting a buried current carrying conductor |
GB2427475B (en) | 2005-06-20 | 2008-07-09 | Radiodetection Ltd | A detector for detecting a buried current carrying conductor |
GB2427473B (en) | 2005-06-20 | 2008-07-23 | Radiodetection Ltd | A method of and apparatus for detecting a current carrying conductor |
US7911816B2 (en) | 2006-09-13 | 2011-03-22 | Hypertherm, Inc. | Linear, inductance based control of regulated electrical properties in a switch mode power supply of a thermal processing system |
GB2457953B (en) * | 2008-02-29 | 2012-02-08 | Radiodetection Ltd | Transmitter of a system for detecting a buried conductor |
US8676522B2 (en) | 2010-12-06 | 2014-03-18 | Radiodetection Limited | Detector for detecting a current carrying conductor |
US8766729B2 (en) | 2011-10-05 | 2014-07-01 | Blackberry Limited | Apparatus, and associated method, for forming a synthesized oscillating signal |
EP2579121B1 (en) * | 2011-10-05 | 2020-12-02 | BlackBerry Limited | Apparatus, and associated method, for forming a synthesized oscillating signal |
US8952677B2 (en) | 2011-11-04 | 2015-02-10 | Radiodetection Ltd. | Locator for locating a current carrying conductor |
RU2551824C1 (ru) * | 2014-07-29 | 2015-05-27 | Частное образовательное учреждение дополнительного профессионального образования "Саранский Дом науки и техники Российского Союза научных и инженерных общественных объединений" | Управляемый генератор квадратурных сигналов |
US9912070B2 (en) | 2015-03-11 | 2018-03-06 | Cubic Corporation | Ground-based satellite communication system for a foldable radio wave antenna |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3636337A (en) * | 1969-10-29 | 1972-01-18 | Fmc Corp | Digital signal generator for generating a digitized sinusoidal wave |
US3870989A (en) * | 1970-03-16 | 1975-03-11 | Sanders Associates Inc | Underwater direction signal processing system |
US4219170A (en) * | 1977-07-08 | 1980-08-26 | Mcdonnell Douglas Corporation | Missile roll position processor |
DE2813253C2 (de) * | 1978-03-28 | 1982-12-16 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum Anfahren eines fahrweggebundenen elektrischen Triebfahrzeuges mit einem eisenlosen synchronen Linearmotor |
US4618261A (en) * | 1984-01-16 | 1986-10-21 | Massachusetts Institute Of Technology | Optical gap measuring |
DE3740130C1 (de) * | 1987-11-26 | 1989-06-08 | Rohde & Schwarz | Sinusgenerator |
NL9002070A (nl) * | 1990-09-21 | 1992-04-16 | Philips Nv | Inrichting voor het optekenen van een digitaal informatiesignaal in een registratiedrager. |
US5714911A (en) * | 1994-11-23 | 1998-02-03 | Analog Devices | Quadrature oscillator having amplitude control means based on a trigonometric identity |
KR0155824B1 (ko) * | 1995-05-29 | 1998-12-15 | 김광호 | 디지탈신호 기록장치 |
US5619154A (en) * | 1995-10-10 | 1997-04-08 | David Sarnoff Research Center, Inc. | Numerical voltage controlled oscillator |
US5850182A (en) * | 1997-01-07 | 1998-12-15 | Detector Electronics Corporation | Dual wavelength fire detection method and apparatus |
US6140819A (en) * | 1998-05-26 | 2000-10-31 | Heath Consultants, Inc. | Continuous-depth-indicating underground pipe and cable locator |
-
2002
- 2002-02-15 US US10/076,103 patent/US6642796B2/en not_active Expired - Lifetime
-
2003
- 2003-02-14 WO PCT/GB2003/000693 patent/WO2003069769A2/en not_active Application Discontinuation
- 2003-02-14 ES ES03709935T patent/ES2323496T3/es not_active Expired - Lifetime
- 2003-02-14 AT AT03709935T patent/ATE428964T1/de not_active IP Right Cessation
- 2003-02-14 EP EP03709935A patent/EP1474734B1/en not_active Expired - Lifetime
- 2003-02-14 DE DE60327167T patent/DE60327167D1/de not_active Expired - Lifetime
- 2003-02-14 AU AU2003214365A patent/AU2003214365A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20030155983A1 (en) | 2003-08-21 |
DE60327167D1 (de) | 2009-05-28 |
WO2003069769A2 (en) | 2003-08-21 |
US6642796B2 (en) | 2003-11-04 |
EP1474734A2 (en) | 2004-11-10 |
EP1474734B1 (en) | 2009-04-15 |
ATE428964T1 (de) | 2009-05-15 |
AU2003214365A1 (en) | 2003-09-04 |
AU2003214365A8 (en) | 2003-09-04 |
WO2003069769A3 (en) | 2004-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2323496T3 (es) | Oscilador digital de cuadratura de fase. | |
ES2341647T3 (es) | Procedimiento y sistemas de generacion de sonido por derivacion de fase. | |
US7143125B2 (en) | Method and apparatus for noise shaping in direct digital synthesis circuits | |
JPH08181629A (ja) | 無線通信機 | |
KR870006719A (ko) | 샘플링 주파수 변경 장치 | |
US10819386B1 (en) | Coherent detection of overlapping chirp symbols to increase the data rate of chirp spread spectrum (CSS) communication method and system | |
Romashov et al. | Research of phase noise of direct digital synthesizers | |
US9331681B2 (en) | System and method for gaussian random noise generation | |
US4086539A (en) | First-order phase-lock loop | |
US6600909B1 (en) | Device for receiving signals from satellite radio-navigation systems | |
Holmes et al. | A second-order all-digital phase-locked loop | |
Zierhofer | Quantization noise as superposition of frequency-modulated sinusoids | |
Romashov et al. | The mathematical model of noise characteristics of a direct digital synthesizer with the built-in multiplier of clock frequency on PLL | |
RU2523219C2 (ru) | Способ для определения рабочих параметров системы цифровой связи и устройство для его реализации | |
Kuzmin | Accelerated Phase-lock-loop Frequency Control Methods of User’s Equipment in Perspective Radio Navigation Systems | |
EP2579121B1 (en) | Apparatus, and associated method, for forming a synthesized oscillating signal | |
RU2201649C2 (ru) | Генератор случайных сигналов | |
Traykov et al. | Modeling of digital converter for GSM signals with MATLAB | |
US6598005B1 (en) | Method for measuring the frequency of a sinusoidal signal | |
CN111277342B (zh) | 一种使用矢量信号产生fdma多信道加噪波形的方法 | |
Gujjula et al. | Datasets design of gate diffusion input based pipeline architecture for numerically controlled oscillator | |
Stephens | All-DigitalPhase-Locked Loops | |
SU698116A1 (ru) | Цифро-аналоговый генератор | |
JP2537802B2 (ja) | Gps受信機 | |
US8766729B2 (en) | Apparatus, and associated method, for forming a synthesized oscillating signal |