ES2318834T3 - Sistema de seguridad de adquisicion de informacion digital. - Google Patents
Sistema de seguridad de adquisicion de informacion digital. Download PDFInfo
- Publication number
- ES2318834T3 ES2318834T3 ES07290096T ES07290096T ES2318834T3 ES 2318834 T3 ES2318834 T3 ES 2318834T3 ES 07290096 T ES07290096 T ES 07290096T ES 07290096 T ES07290096 T ES 07290096T ES 2318834 T3 ES2318834 T3 ES 2318834T3
- Authority
- ES
- Spain
- Prior art keywords
- acquisition
- signal
- information
- digital information
- restitution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Closed-Circuit Television Systems (AREA)
- Circuits Of Receivers In General (AREA)
- Traffic Control Systems (AREA)
- Communication Control (AREA)
- Burglar Alarm Systems (AREA)
Abstract
Sistema (1) de seguridad de adquisición de información digital emitida en una señal a una frecuencia determinada, que comprende: - medios de adquisición (2) de la información digital emitida en la señal que funcionan al ritmo de un reloj de adquisición (CLK1), sincronizado con la señal portadora de la información digital, comprendiendo dichos medios, medios de codificación (11), caracterizado porque el sistema incluye: - medios de detección (8) de ausencia de información digital en la señal, - medios de memorización (4) conectados a la salida de los medios de adquisición (2), - medios de restitución (3) que funcionan al ritmo de un reloj sincronizado con una señal de restitución (CLK2), y conectados a la salida de los medios de memorización, incluyendo dichos medios de restitución (3), medios de descodificación (16), y porque - los medios de adquisición (2) están adaptados para transmitir a los medios de memorización (4), bien la información adquirida durante un período de un ciclo sincronizado con la señal de restitución (CLK2), bien una bandera (ND) representativa de que no se ha adquirido información alguna durante dicho período de ciclo, estando la información adquirida y la bandera codificadas mediante los medios de codificación (11) antes de su transmisión y siendo descodificados mediante los medios de descodificación (16) a la salida de los medios de memorización (4).
Description
Sistema de seguridad de adquisición de
información digital.
La presente invención se refiere a un sistema de
seguridad de adquisición de información digital.
En los sistemas de adquisición y procesamiento
de datos, suele ser necesario garantizar el funcionamiento seguro
de los mismos cuando se utilizan en aplicaciones críticas como, por
ejemplo, la gestión de sistemas ferroviarios o de centrales
nucleares.
Se denomina funcionamiento en seguridad o seguro
un modo de funcionamiento en el que los errores de procesamiento
debidos, por ejemplo, al azar, se detectan rápidamente.
Dichos sistemas suelen emplear técnicas de
redundancia. Por ejemplo, la técnica bien conocida de las
plataformas de software denominadas "dos de tres", emplea tres
procesadores que efectúan exactamente la misma operación. En caso
de obtener distintos resultados, la solución elegida es la
conseguida por dos de los procesadores.
Las solicitudes de patente
EP-A-1 523 132 y
FR-A-2 856 645 y el artículo de
MININ et al. Titulado "Deve-lopment of the
Communications based train control system for Moscow Metro",
publicado en proceedings of the 1997 IEEE/ASME JOINT, BOSTON, MA,
USA, NY IEEE, 18 de marzo de 1997, describen soluciones relacionadas
con sistemas de adquisición de datos.
Para la adquisición de eventos puntuales rápidos
y aleatorios, dichos sistemas no son adecuados. Especialmente, las
limitaciones temporales de los distintos elementos de la cadena de
adquisición y procesamiento presentan demasiadas disparidades, por
lo que no es posible plantear una seguridad global de la misma. Por
lo tanto, cada eslabón de la cadena debe protegerse de forma
independiente.
El objeto de la invención es proponer un sistema
capaz de securizar la adquisición y memorización de una información
puntual.
Por lo tanto, el objeto de la invención es un
sistema de seguridad de adquisición de información digital emitida
en una señal a una frecuencia determinada, comprendiendo dicho
sistema:
- -
- medios de adquisición de la información digital emitida en la señal que funcionan al ritmo de un reloj de adquisición, sincronizado con la señal portadora de la información digital, comprendiendo dichos medios, medios de codificación,
- -
- medios de detección de ausencia de información digital en la señal,
- -
- medios de memorización conectados a la salida de los medios de adquisición,
- -
- medios de restitución que funcionan al ritmo de un reloj sincronizado con una señal de restitución, y conectados a la salida de los medios de memorización, comprendiendo dichos medios, medios de descodificación, y
- -
- los medios de adquisición están adaptados para transmitir a los medios de memorización, bien la información adquirida durante un período de un ciclo sincronizado con la señal de restitución, bien una bandera representativa de que no se ha adquirido información alguna durante dicho período de ciclo, estando la información adquirida y la bandera codificadas mediante los medios de codificación antes de su transmisión y siendo descodificados mediante los medios de descodificación a la salida de los medios de memorización.
Otras características de la invención son:
- -
- los medios de codificación están adaptados para codificar la información en forma de un flujo serie resultado de una operación OR-exclusivo entre la información a transmitir y una secuencia seudo-aleatoria, y los medios de descodificación están adaptados para descodificar el flujo serie mediante la aplicación al mismo de una operación OR-exclusivo con la misma secuencia seudo-aleatoria;
- -
- los medios de codificación de la información adquirida están sincronizados con el reloj de adquisición, de manera a emitir el flujo serie al ritmo de un bit por pulsación de reloj;
- -
- el tiempo de transmisión de la bandera es inferior a la de la información adquirida;
- -
- los medios de adquisición incluyen medios de emisión de una señal hacia los medios de restitución, siendo dicha señal capaz de informar a los medios de restitución de que se ha adquirido o no una información durante el ciclo;
- -
- el ciclo se sincroniza mediante una señal procedente de los medios de restitución; y
- -
- los medios de memorización comprenden por lo menos dos memorias "primero en entrar/primero en salir" en las que se memorizan de manera alterna, en cada ciclo, los datos codificados de la información adquirida.
La invención se entenderá mejor mediante la
lectura de la siguiente descripción, realizada únicamente a título
de ejemplo, con referencia a los dibujos adjuntos, en los
cuales:
- la figura 1 muestra un esquema de principio de
un sistema de adquisición según la invención;
- la figura 2 muestra un cronograma de
funcionamiento de dicho sistema; y
- la figura 3 muestra un esquema lógico de un
codificador/descodificador utilizado en un modo de realización
preferido de un sistema de adquisición.
\vskip1.000000\baselineskip
Con referencia a la figura 1, un sistema de
adquisición 1 incluye medios de adquisición 2 conectados a medios
de restitución 3 con la ayuda de medios de memorización 4.
Los medios 2 de adquisición incluyen un
multiplexor 5 de dos entradas.
La primera entrada 6 es capaz de recibir datos D
procedentes, por ejemplo, de un sensor o de una baliza de un sistema
de comunicación tierra-tren del tipo ERTMS (European
Rail Traffic Management System-Sistema Europeo de
Gestión del Tráfico Ferroviario) o CBTC (Communications Based Train
Control-Control de Trenes Basado en las
Comunicaciones). Dichos datos son puntuales, en el sentido en que
transcurren grandes períodos sin datos entre cada llegada de datos
al multiplexor 5. Son aleatorios en el sentido en que no es posible
determinar el instante de llegada de dichos datos.
La segunda entrada 7 recibe una señal ND
representativa de una ausencia de datos generada por un detector 8
de los medios de adquisición 2.
Dicho detector 8 presenta una entrada 9 de
recepción de una señal de reloj CLK1 sincronizada con el ritmo de
adquisición de los datos.
El detector 8 incluye una segunda entrada 9A
para la recepción de la señal de datos D y una tercera entrada 10
para la recepción de una señal C de ciclo de restitución procedente
de los medios 3. Este ciclo tiene un período superior al de los
mensajes que llegan a la entrada. Los medios 2 de adquisición
incluyen asimismo un codificador 11 cuya entrada está unida a la
salida del multiplexor 5 para codificar los datos D o la señal ND
representativa de la ausencia de datos.
El detector 8 comanda el multiplexor 5, así como
el codificador 11. Está conectado asimismo a una entrada 12 de los
medios 3 de restitución, para emitir una señal P de
presencia/ausencia de datos durante un ciclo.
La salida del codificador 11 está conectada a la
entrada de los medios 4 de memorización. Éstos incluyen dos
memorias 13, 14 "Primero en entrar-Primero en
salir", también denominadas memorias FIFO (del inglés "First
In-First Out"), cuyas entradas y salidas están en
paralelo.
Las salidas de ambas memorias 13, 14 están
conectadas a los medios 3 de restitución.
Los medios 3 de restitución incluyen un
multiplexor 15 que recibe en entrada los datos procedentes de las
memorias 13, 14.
Los medios 3 de restitución incluyen un
descodificador 16 conectado a la salida del multiplexor 15 y cuya
salida 17 está conectada al resto de la cadena de restitución.
Los medios 3 de restitución incluyen asimismo un
generador 18 de ciclo 10, del que una entrada 19 recibe un reloj de
restitución CLK2. Dicho reloj está sincronizado con el ritmo de
funcionamiento de los equipos que se encuentran aguas abajo del
sistema 1 de adquisición. El generador 18 está conectado al
multiplexor 15 y al descodificador 16 para transmitir señales de
reloj y de mando. Recibe en su entrada 12 la señal P de
presencia/ausencia de datos procedentes del detector 8.
A continuación, se describe el funcionamiento
del sistema.
El funcionamiento general del sistema 1 se basa
en el ciclo C generado por el generador 18. Este ciclo tiene un
período superior al de los mensajes que llegan a la entrada.
Durante un ciclo, el detector 8 detecta la
presencia de datos D. Si están presentes datos 6, el codificador 11
los codifica antes de que sean transmitidos a los medios 4 de
memorización.
Si no se detecta dato 6 alguno durante el ciclo,
el detector 8 genera, al final del ciclo, una secuencia ND, o
bandera, de manera que la parte aguas debajo de la cadena de
procesamiento pueda deducir que no se ha recibido dato alguno
durante el ciclo. El codificador 11 codifica asimismo la bandera ND
antes de su transmisión a los medios 4 de memorización.
De este modo, el multiplexor 5 se sitúa aguas
arriba del codificador 11, de manera a proporcionar a éste bien los
datos D, bien la bandera ND.
Durante un ciclo, el codificador 11 escribe los
datos codificados en una de las memorias 13, 14, mientras que el
multiplexor 15 lee los datos contenidos en la otra memoria,
alternando en cada ciclo. La selección de la memoria de escritura,
respectivamente de lectura, está sincronizada con el ciclo gracias a
una lógica de direccionamiento iniciada al arrancar el sistema.
El descodificador 16 descodifica dichos datos y
es capaz de realizar la función inversa del codificador 11, con el
fin de restituir los datos originales en la salida 17.
El detector 8 transmite a los medios 3 de
restitución, especialmente al generador 18 de ciclos, la señal P
representativa de la presencia o ausencia de datos durante el ciclo.
Esta información es utilizada por el generador 18 para informar al
descodificador 16 del tipo de descodificación a efectuar según el
tipo de datos leídos en los medios 4 de memorización.
Este funcionamiento del sistema 1 de adquisición
se ilustra mediante el cronograma de la figura 2.
Dicho cronograma esquemático está dividido en
ciclos pares e impares. La ausencia de datos se simboliza mediante
los rectángulos con ND como señal de ausencia de datos, y la
presencia de datos mediante los rectángulos con D como señal de
presencia de datos.
Los medios 2 de adquisición, línea ADQUIRIDO,
emiten al final del ciclo la bandera ND cuando no se ha detectado
dato alguno, como en los ciclos C1 y C3. Por el contrario, en los
ciclos C2 y C4 se transmiten los datos recibidos D.
Los medios 3 de restitución, línea RESTIT, leen
y descodifican los datos contenidos en los medios 4 de memorización
durante el ciclo siguiente. Por ejemplo, el dato grabado durante el
ciclo C2 se lee durante el ciclo C3.
Se observa que, cuando un dato empieza a ser
adquirido durante la transmisión de la bandera, como por ejemplo en
el esquema, al final del ciclo C3, se pierden los primeros bits de
dicho dato, hasta que termina la codificación de la bandera.
Para minimizar esta pérdida, el tiempo de
transmisión de la bandera se elige muy inferior al del dato a
adquirir. Por ejemplo, se elige dicho tiempo inferior al tiempo de
transmisión del preámbulo del mensaje anterior al flujo de datos
efectivos; o se transmite dicha bandera al ritmo de un reloj local
de frecuencia muy superior a la de la frecuencia de adquisición de
los datos de entrada.
Se observa claramente que una desincronización
entre los medios de adquisición y los medios de restitución implica
la imposibilidad de descodificar la información. Por ejemplo,
durante un ciclo sin datos, la descodificación genera en la salida
una señal distinta de la bandera ND.
En un modo de realización propuesto de la
invención, el codificador 11 y el descodificador 16 están formados
(figura 3) de una función OR exclusivo 21 de dos entradas, una
correspondiente a los datos a codificar/descodificar y otra a un
generador seudoaleatorio 22. Los datos se presentan a la entrada del
codificador/descodificador en forma de un flujo serie. El ritmo de
la codificación se ajusta al ritmo del reloj de adquisición, el de
descodificación al ritmo del reloj de restitución. De este modo, el
codificador 11 emite el flujo serie de datos codificados al ritmo
de un bit por pulsación de reloj.
La sincronización efectuada por el detector 8 y
el generador 18 hace que el bit de la secuencia seudoaleatoria que
ha servido para codificar un bit de información sea el mismo que
sirve para descodificar el bit correspondiente, lo que permite
recuperar el valor inicial, ya que A \oplus B
\oplus B = A, es decir que una operación
OR-exclusivo efectuada dos veces con el mismo
parámetro es igual a la operación identidad.
La bandera ND de ausencia de datos se inyecta en
el multiplexor 5 durante un tiempo predeterminado.
El sistema de adquisición descrito se implementa
preferiblemente en un circuito integrado del tipo FPGA ("Field
Programmable Gate-Arrays"-Red de Puertas
Programable) o ASIC ("Aplication Specific Integrated
Circuit"-Circuito Integrado Específico de una Aplicación), lo que
permite realizarlo por un coste reducido.
El sistema descrito permite, ventajosamente,
crear una cadena de seguridad de adquisición de datos puntuales,
rápidos y aleatorios, que lo hace especialmente adecuado para un uso
en los sistemas ferroviarios.
Claims (7)
1. Sistema (1) de seguridad de adquisición de
información digital emitida en una señal a una frecuencia
determinada, que comprende:
- -
- medios de adquisición (2) de la información digital emitida en la señal que funcionan al ritmo de un reloj de adquisición (CLK1), sincronizado con la señal portadora de la información digital, comprendiendo dichos medios, medios de codificación (11),
caracterizado porque el sistema
incluye:
- -
- medios de detección (8) de ausencia de información digital en la señal,
- -
- medios de memorización (4) conectados a la salida de los medios de adquisición (2),
- -
- medios de restitución (3) que funcionan al ritmo de un reloj sincronizado con una señal de restitución (CLK2), y conectados a la salida de los medios de memorización, incluyendo dichos medios de restitución (3), medios de descodificación (16), y porque
- -
- los medios de adquisición (2) están adaptados para transmitir a los medios de memorización (4), bien la información adquirida durante un período de un ciclo sincronizado con la señal de restitución (CLK2), bien una bandera (ND) representativa de que no se ha adquirido información alguna durante dicho período de ciclo, estando la información adquirida y la bandera codificadas mediante los medios de codificación (11) antes de su transmisión y siendo descodificados mediante los medios de descodificación (16) a la salida de los medios de memorización (4).
2. Sistema de seguridad de adquisición de
información digital según la reivindicación 1, caracterizado
porque los medios de codificación (11) están adaptados para
codificar la información en forma de un flujo serie resultado de
una operación OR-exclusivo entre la información a
transmitir y una secuencia seudo-aleatoria, y los
medios de descodificación (16) están adaptados para descodificar el
flujo serie mediante la aplicación al mismo de una operación
OR-exclusivo con la misma secuencia
seudo-aleatoria.
3. Sistema de seguridad de adquisición de
información digital según la reivindicación 2, caracterizado
porque los medios de codificación (11) de la información adquirida
están sincronizados con el reloj de adquisición (CLK1), para emitir
el flujo serie al ritmo de un bit por pulsación de reloj.
4. Sistema de seguridad de adquisición de
información digital según una cualquiera de las reivindicaciones
anteriores, caracterizado porque el tiempo de transmisión de
la bandera (ND) es inferior al de la información adquirida.
5. Sistema de seguridad de adquisición de
información digital según una cualquiera de las reivindicaciones
anteriores, caracterizado porque los medios de adquisición
(2) comprenden medios de emisión (8) de una señal (P) hacia los
medios de restitución (3), siendo dicha señal capaz de informar a
los medios de restitución (3) de que se ha adquirido o no una
información durante el ciclo.
6. Sistema de seguridad de adquisición de
información digital según una cualquiera de las reivindicaciones
anteriores, caracterizado porque el ciclo se sincroniza
mediante una señal (C) procedente de los medios de restitución
(3).
7. Sistema de seguridad de adquisición de
información digital según una cualquiera de las reivindicaciones
anteriores, caracterizado porque los medios de memorización
(4) incluyen por lo menos dos memorias (13, 14) "primero en
entrar/primero en salir" en las que se memoriza alternativamente
en cada ciclo la información adquirida o de bandera (ND).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0601431A FR2897701B1 (fr) | 2006-02-17 | 2006-02-17 | Systeme securitaire d'acquisition d'informations numeriques. |
| FR0601431 | 2006-02-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2318834T3 true ES2318834T3 (es) | 2009-05-01 |
Family
ID=37022906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES07290096T Active ES2318834T3 (es) | 2006-02-17 | 2007-01-24 | Sistema de seguridad de adquisicion de informacion digital. |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1821447B1 (es) |
| AT (1) | ATE417427T1 (es) |
| DE (1) | DE602007000329D1 (es) |
| ES (1) | ES2318834T3 (es) |
| FR (1) | FR2897701B1 (es) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110163492B (zh) * | 2019-04-30 | 2021-11-12 | 南京南瑞继保电气有限公司 | 轨道交通能源管理系统的指标处理方法、装置及存储介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2856645B1 (fr) * | 2003-06-27 | 2005-08-26 | Alstom | Dispositif et procede de commande de trains, notamment du type ertms |
| GB2407006A (en) * | 2003-10-08 | 2005-04-13 | Sony Uk Ltd | Communicating streamed payload data and packet based auxiliary data |
-
2006
- 2006-02-17 FR FR0601431A patent/FR2897701B1/fr not_active Expired - Fee Related
-
2007
- 2007-01-24 AT AT07290096T patent/ATE417427T1/de not_active IP Right Cessation
- 2007-01-24 DE DE602007000329T patent/DE602007000329D1/de active Active
- 2007-01-24 EP EP07290096A patent/EP1821447B1/fr not_active Not-in-force
- 2007-01-24 ES ES07290096T patent/ES2318834T3/es active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP1821447B1 (fr) | 2008-12-10 |
| FR2897701A1 (fr) | 2007-08-24 |
| FR2897701B1 (fr) | 2008-07-11 |
| EP1821447A1 (fr) | 2007-08-22 |
| DE602007000329D1 (de) | 2009-01-22 |
| ATE417427T1 (de) | 2008-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2341051T3 (es) | Procedimiento y sistema de control remoto inalambrico de locomotora utilizando numeracion de secuencia implicita de mensajes. | |
| HK1076670A1 (en) | Method and system for generating parallel decodable low density parity check codes | |
| ES2220931T3 (es) | Metodo y sistema para comunicacion de mensajes. | |
| SE9904033D0 (sv) | Interferensskydd | |
| BR0211756A (pt) | Sistema e método para processar mensagens codificadas | |
| ATE334547T1 (de) | Datenstrombasiertes selektives reverse tunneling in wlan - zellularsystemen | |
| MXPA04003642A (es) | Detector de error de senal en sistema de comunicaciones ferroviario. | |
| AR044118A1 (es) | Metodo de codificacion de imagenes | |
| AR104277A1 (es) | Métodos y aparato para retención digital hiper densa de e/s digitales | |
| ES2318834T3 (es) | Sistema de seguridad de adquisicion de informacion digital. | |
| BR0212645A (pt) | Arquitetura de tubulação para decodificadores máximos a posteriori (map) | |
| ES2181416T3 (es) | Sistema de modulacion de señales digitales. | |
| ES2143856T3 (es) | Dispositivo, sistema y metodo para recibir y dirigir mensajes de fax. | |
| CN101506837B (zh) | 用于时间同步的方法及系统 | |
| ES2355205T3 (es) | Señalización de información significativa de señal entre una capa de aplicación y un codificador de canal. | |
| SG116468A1 (en) | System and method for fast cyclic redundancy calculation. | |
| FR2792151B1 (fr) | Procedes et dispositifs de codage et de decodage de signaux numeriques, et systemes les mettant en oeuvre | |
| FR2802735B1 (fr) | Procede et dispositif de codage, procede et dispositif de decodage, et systemes les mettant en oeuvre | |
| NO20005910D0 (no) | Informasjonsbærer, innretning for koding, fremgangsmåte for koding, innretning for dekoding og fremgangsmåte for dekoding | |
| AR025013A1 (es) | Metodos para controlar la integridad y la autenticidad de un conjunto de datos recibidos o memorizados. | |
| ES2286455T3 (es) | Sistemas y metodos para sincronizacion de tramas. | |
| ES2212056T3 (es) | Procedimiento de cambio del programa de supervision instalado en una estacion receptora de un haz hertziano, estacion receptora y sistema de transmision de datos por via hertziana correspondientes. | |
| RU2003123795A (ru) | Устройство и способ кодирования /декодирования в системе связи | |
| EP2000386A1 (fr) | Balise de communication et dispositif de configuration associé | |
| JP2005515685A5 (es) |