ES2302414B2 - METHOD FOR THE REALIZATION OF AN AMPLIFIER OF SWITCHED CONDENSERS INSENSIBLE TO THE RELATIONSHIP BETWEEN THE CAPABILITIES AND THE OFFSET AND GAIN OF THE AMPLIFIERS. - Google Patents
METHOD FOR THE REALIZATION OF AN AMPLIFIER OF SWITCHED CONDENSERS INSENSIBLE TO THE RELATIONSHIP BETWEEN THE CAPABILITIES AND THE OFFSET AND GAIN OF THE AMPLIFIERS. Download PDFInfo
- Publication number
- ES2302414B2 ES2302414B2 ES200502657A ES200502657A ES2302414B2 ES 2302414 B2 ES2302414 B2 ES 2302414B2 ES 200502657 A ES200502657 A ES 200502657A ES 200502657 A ES200502657 A ES 200502657A ES 2302414 B2 ES2302414 B2 ES 2302414B2
- Authority
- ES
- Spain
- Prior art keywords
- amplifier
- gain
- relationship
- amplifiers
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000003990 capacitor Substances 0.000 claims abstract description 46
- 238000013461 design Methods 0.000 claims abstract description 10
- 238000005070 sampling Methods 0.000 claims description 8
- 239000002699 waste material Substances 0.000 claims description 8
- 230000014759 maintenance of location Effects 0.000 claims description 5
- 238000012545 processing Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000012935 Averaging Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
Método para la realización de un amplificador de condensadores conmutados insensible a la relación entre las capacidades y al offset y ganancia de los amplificadores.Method for the realization of an amplifier switched capacitors insensitive to the relationship between capacities and offset and gain of amplifiers.
La presente invención se refiere a un método para la realización de un amplificador de ganancia igual a dos que, utilizando técnicas de condensadores conmutados, es insensible a la relación entre las capacidades y al offset y ganancia DC de los amplificadores operacionales.The present invention relates to a method for the realization of a gain amplifier equal to two that, using switched capacitor techniques, it is insensitive to relationship between the capacities and the offset and DC gain of the Operational amplifiers.
La invención está relacionada con los circuitos de condensadores conmutados, muy utilizados en la implementación analógica de circuitos de procesado de señal. El método encuentra aplicación en diseño de amplificadores de condensadores conmutados. Este tipo de amplificadores utilizan amplificadores operacionales con realimentación negativa para conseguir ganancias proporcionales a la relación entre capacidades y son muy utilizados en el diseño de convertidores analógicos-digitales, especialmente los diseñados con una arquitectura en cascada que a partir de ahora denotaremos "pipelined".The invention is related to circuits of switched capacitors, widely used in the implementation Analog signal processing circuits. The method finds Application in design of switched capacitor amplifiers. These types of amplifiers use operational amplifiers with negative feedback to get proportional gains to the relationship between capabilities and are widely used in the design of analog-digital converters, especially those designed with a cascading architecture that from now on we will denote "pipelined".
Description
Método para la realización de un amplificador de condensadores conmutados insensible a la relación entre las capacidades y al offset y ganancia de los amplificadores.Method for the realization of an amplifier switched capacitors insensitive to the relationship between capacities and offset and gain of amplifiers.
La presente invención de refiere a un método para la realización de un amplificador de ganancia igual a dos que, utilizando técnicas de condensadores conmutados, es insensible a la relación entre las capacidades y al offset y ganancia DC de los amplificadores operacionales.The present invention relates to a method for the realization of a gain amplifier equal to two that, using switched capacitor techniques, it is insensitive to relationship between the capacities and the offset and DC gain of the Operational amplifiers.
La invención está relacionada con los circuitos de condensadores conmutados, muy utilizados en la implementación analógica de circuitos de procesado de señal. El método encuentra aplicación en diseño de amplificadores de condensadores conmutados. Este tipo de amplificadores utilizan amplificadores operacionales con realimentación negativa para conseguir ganancias proporcionales a la relación entre capacidades y son muy utilizados en el diseño de convertidores analógico-digitales, especialmente los diseñados con una arquitectura en cascada que a partir de ahora denotaremos "pipelined".The invention relates to the circuits of switched capacitors, widely used in the analog implementation of signal processing circuits. The method finds application in design of switched capacitor amplifiers. These types of amplifiers use operational amplifiers with negative feedback to achieve gains proportional to the relationship between capacities and are widely used in the design of analog-digital converters, especially those designed with a cascading architecture that from now on we will denote " pipelined ".
La técnica de condensadores conmutados es muy utilizada para realizar circuitos analógicos de procesado de señal en tiempo. Estos circuitos de condensadores conmutados se componen de condensadores, interruptores y amplificadores operacionales o de transconductancia. El amplificador de residuo de ganancia igual a dos es uno de los bloques constructivos más populares realizables con técnicas de condensadores conmutados. El objetivo de este tipo de amplificadores es multiplicar por dos la diferencia entre dos tensiones (residuo). El funcionamiento de un amplificador de residuo puede resumirse en la siguiente fórmula:The technique of switched capacitors is very used to perform analog signal processing circuits in time. These switched capacitor circuits are made up of capacitors, switches and operational amplifiers or of transconductance The gain residual amplifier equal to two is one of the most popular building blocks achievable with switched capacitor techniques. The objective of this type of amplifiers is to multiply by two the difference between two tensions (residue). The operation of a waste amplifier It can be summarized in the following formula:
Siendo V_{out} la tensión de salida, V_{in}
la tensión de entrada y V_{ref} otra tensión de entrada que
denotaremos como tensión de referencia. Se le denomina residuo la
diferencia entre las tensiones:
La implementación tradicional de un amplificador de residuo utiliza amplificadores operacionales en realimentación negativa de forma que la ganancia del circuito sea proporcional a la relación entre dos capacidades.The traditional implementation of an amplifier of waste uses operational amplifiers in feedback negative so that the circuit gain is proportional to The relationship between two capacities.
Principalmente, los amplificadores de residuo encuentran su aplicación en el diseño de convertidores analógico-digitales, especialmente con arquitectura pipelined (también en convertidores de aproximaciones sucesivas y algorítmicos), siendo la resolución alcanzable por el convertidor directamente relacionada a la precisión en el valor de la ganancia del amplificador de residuo. Las principales no idealidades que limitan la precisión en la ganancia de un amplificador de condensadores conmutados son las siguientes: en primer lugar una desviación en la relación entre las capacidades que definen la ganancia y en segundo lugar las no idealidades del amplificador operacional utilizado, principalmente el offset y la ganancia DC finita del mismo.Mainly, the waste amplifiers find their application in the design of analog-digital converters, especially with pipelined architecture (also in converters of successive and algorithmic approximations), being the resolution attainable by the converter directly related to the precision in the value of the gain of the waste amplifier. The main non-ideals that limit the accuracy in the gain of a switched capacitor amplifier are the following: first a deviation in the relationship between the capabilities that define the gain and secondly the non-idealities of the operational amplifier used, mainly the offset and finite DC gain thereof.
Para asegurar un valor de ganancia del amplificador de residuo lo más cercano posible al esperado, el tamaño de los condensadores cuya relación determina dicha ganancia debe ser suficientemente grande para asegurar un valor de ganancia lo más cercano posible al esperado. Este problema se ha convertido el principal obstáculo para realizar circuitos de condensadores conmutados de muy bajo consumo y alta precisión, debido a que la potencia consumida por los circuitos de condensadores conmutados es directamente proporcional al tamaño de los condensadores. En los últimos años han aparecido numerosos amplificadores de condensadores conmutados que abordan estos problemas desde distintos enfoques. En primer lugar, cabe destacar las técnicas de auto calibración digital, en la cuales se compensa digitalmente error (Shang-Yuan (Sean) Chuang, Terry L. Sculley; "A Digitally Self-Calibrating 14-bit 10MHz CMOS Pipelined ND Converter" IEEE Journal of Solid-State Circuits. Vo137, N 6, Junio 2002). Estas técnicas han demostrados ser muy apropiadas para tecnología CMOS, sin embargo la lógica de control y las memorias necesarias para su aplicación implican un aumento importante en el consumo y área del circuito. En segundo lugar se pueden destacar las técnicas de promediado del error (Bang-Sup Song; Tompsett, M.F.; Lakshmikumar, K.R.; "A 12-bit 1-Msamplels capacitor error-averaging pipelined AID converter" IEEE Journal of Solid-State Circuits, Vol: 23, Iss: 6, Dec. 1988, Pages:1324-1333).To ensure a profit value of residue amplifier as close as possible to the expected, the size of capacitors whose ratio determines that gain must be large enough to ensure a profit value as close as possible to the expected. This problem has become the main obstacle to capacitor circuits Switches of very low consumption and high precision, because the power consumed by switched capacitor circuits is directly proportional to the size of the capacitors. In the In recent years numerous amplifiers of switched capacitors that address these problems from Different approaches First, it is worth highlighting the techniques of digital self calibration, in which it is digitally compensated error (Shang-Yuan (Sean) Chuang, Terry L. Sculley; "A Digitally Self-Calibrating 14-bit 10MHz CMOS Pipelined ND Converter "IEEE Journal of Solid-State Circuits. Vo137, N 6, June 2002). These techniques have proven to be very appropriate for CMOS technology, however control logic and memories necessary for its application imply a significant increase in the consumption and circuit area. Secondly they can stand out Error averaging techniques (Bang-Sup Song; Tompsett, M.F .; Lakshmikumar, K.R .; "TO 12-bit 1-Msamplels capacitor error-averaging pipelined AID converter "IEEE Journal of Solid-State Circuits, Vol: 23, Iss: 6, Dec. 1988, Pages: 1324-1333).
Este tipo de técnicas sólo alivia el problema, reduciendo la magnitud del error pero no eliminándolo. Por último, es posible realizar el amplificador de condensadores conmutados de forma que su ganancia sea independiente a la relación entre las capacidades ("A CMOS ratio-independent and gain-insensitive algorithmic analog-to-digital converter", Shu-Yuan Chin; Chung-Yu Wu; IEEE Journal of Solid-State Circuits, 1996). En esta última aproximación al problema podemos englobar la presente invención.This type of technique only relieves the problem, reducing the magnitude of the error but not eliminating it. By last, it is possible to realize the amplifier of switched capacitors of so that your profit is independent of the relationship between capabilities ("A CMOS ratio-independent and gain-insensitive algorithmic analog-to-digital converter ", Shu-Yuan Chin; Chung-Yu Wu; IEEE Journal of Solid-State Circuits, 1996). In this last approach to the problem we can encompass this invention.
Otra limitación importante de la precisión de un circuito de condensadores conmutados, es la tensión continua de desequilibrio a la entrada de los amplificadores operacionales (que a partir de ahora llamaremos "offset"), que introduce un error a la salida del amplificador de condensadores conmutados. Este problema obliga a utilizar costosas técnicas de cancelación del offset. En este sentido cabe citar las patentes estadounidenses 4393351 y 5880630.Another important limitation of the accuracy of a circuit of switched capacitors is the continuous unbalance voltage at the input of the operational amplifiers (which we will now call " offset "), which introduces an error at the output of the switched capacitor amplifier . This problem requires the use of expensive offset cancellation techniques. In this regard, it is worth mentioning US patents 4393351 and 5880630.
Por último, el hecho de que la ganancia en bucle abierto del amplificador operacional no sea infinita produce una desviación en el valor esperado de la ganancia del amplificador de condensadores conmutados. Este problema obliga a utilizar técnicas de "gain boosting" en el diseño del amplificador operacional ("A 14-b 12-MS/s CMOS pipeline ADC with over 100-dB SFDR", Yun Chiu; Gray, P.R.; Nikolic, B.; IEEE Journal of Solid-State Circuits, 2004) o técnicas especiales de muestreo doblemente correlacionado ("A 1.8-V 67-mW 10-bit 100MS/s Pipelined ADC Using Time-Shifted CDS Technique" J. Li y otros, IEEE JSSC, 2004). Ambas soluciones alivian el problema sin resolverlo completamente. Además aumentan considerablemente la complejidad del circuito y limitan su respuesta en frecuencia.Finally, the fact that the loop gain open the operational amplifier is not infinite produces a deviation in the expected value of the amplifier gain of switched capacitors This problem forces you to use techniques of gain boosting in the design of the operational amplifier ("A 14-b 12-MS / s CMOS pipeline ADC with over 100-dB SFDR ", Yun Chiu; Gray, P.R .; Nikolic, B .; IEEE Journal of Solid-State Circuits, 2004) or special double correlated sampling techniques ("A 1.8-V 67-mW 10-bit 100MS / s Pipelined ADC Using Time-Shifted CDS Technique "J. Li et al., IEEE JSSC, 2004). Both solutions alleviate the problem without solving it. completely. They also greatly increase the complexity of the circuit and limit your frequency response.
La presente invención propone un amplificador residuo cuya ganancia es igual a 2 independientemente de la relación entre capacidades y de la ganancia y offset de los amplificadores operacionales, permitiendo la utilización de condensadores de pequeño valor y arquitecturas muy sencillas del amplificador operacional. Esta simplificación de los bloques constructivos del circuito de condensadores conmutados produce una reducción considerable del consumo y mejora la respuesta dinámica.The present invention proposes a residual amplifier whose gain is equal to 2 regardless of the relationship between capacities and the gain and offset of the operational amplifiers, allowing the use of small value capacitors and very simple architectures of the operational amplifier. This simplification of the building blocks of the circuit of switched capacitors produces a considerable reduction in consumption and improves the dynamic response.
El método que la invención propone consiste en la utilización de cuatro fases de reloj y un amplificador operacional (o de transconductancia) para implementar un amplificador de residuo cuya ganancia sea insensible a la relación entre capacidades y las principales no idealidades del amplificador operacional.The method proposed by the invention consists in the use of four clock phases and an amplifier operational (or transconductance) to implement a residue amplifier whose gain is insensitive to the ratio between capacities and the main non-idealities of the amplifier operational.
En el presente apartado sólo se realizará un breve resumen del funcionamiento del circuito, que será ampliado posteriormente. La operación del circuito en las cuatro fases de reloj está dividida de la siguiente forma:In this section, only one Brief summary of the operation of the circuit, which will be expanded later. The operation of the circuit in the four phases of Clock is divided as follows:
Fase 1: Se almacena una estimación el error debido a la ganancia y offset del amplificador operacional.Phase 1: An estimate is stored error due to the gain and offset of the operational amplifier.
Fase 2: Se transfiere una carga igual a 2C_{1}V_{in} a el condensador C_{2}, utilizando el error almacenado en la fase anterior para compensar el error debido a la ganancia finita y el offset del amplificador.Phase 2: A charge equal to 2C_ {1} V_ {in} to capacitor C_ {2}, using the error stored in the previous phase to compensate for the error due to the Finite gain and amplifier offset.
Fase 3: Por un lado se realiza una nueva estimación del error debido a la ganancia y offset del amplificador operacional y por otro se almacena una carga igual a C_{1}V_{ref} en el condensador C_{1}.Phase 3: On the one hand a new one is made error estimation due to amplifier gain and offset operational and on the other a load equal to C_ {1} V_ {ref} in the capacitor C_ {1}.
Fase 4: Se transfiere la carga 2C_{1}V_{in} del condensador C_{2} a C_{1}. Se utiliza el error almacenado en la fase anterior para conseguir una tensión de salida igual a 2 \cdot V_{in} - V_{ref} independientemente de la relación entre capacidades y el offset y ganancia de los amplificadores operacionales.Phase 4: Load 2C_ {1} V_ {in} is transferred from capacitor C 2 to C 1. The error stored in the previous phase to achieve an output voltage equal to 2 \ cdot V_ {in} - V_ {ref} regardless of the relationship between capacities and offset and gain of amplifiers operational
La invención propuesta tiene la ventaja de permitir el uso de amplificadores operacionales con arquitecturas muy simples (de baja ganancia) y condensadores de muy pequeño valor. En consecuencia, se puede reducir de forma importante el consumo del circuito de condensadores conmutados y aumentar su velocidad.The proposed invention has the advantage of allow the use of operational amplifiers with architectures very simple (low gain) and very small capacitors value. Consequently, the circuit consumption of switched capacitors and increase their speed.
Para complementar la descripción que se está realizando y con objeto de ayudar a una mejor comprensión de las características del invento, de acuerdo con un ejemplo preferente de realización práctica del mismo, se acompaña como parte integrante de dicha descripción un juego de dibujos en donde, con carácter ilustrativo y no limitativo, se ha representado lo siguiente:To complement the description that is being performing and in order to help a better understanding of the characteristics of the invention, according to a preferred example of practical realization of it, is accompanied as part member of said description a set of drawings where, with illustrative and non-limiting nature, what has been represented next:
La figura 1.- muestra el esquema del circuito de condensadores conmutados compuesto por cuatro fases de reloj y un amplificador operacional que ilustra el método propuesto. Por simplicidad se ha representado sólo la versión que utiliza un amplificador operacional con terminación simple, siendo su funcionamiento equivalente al de su versión completamente diferencial.Figure 1 shows the circuit diagram of switched capacitors consisting of four clock phases and a Operational amplifier that illustrates the proposed method. By simplicity has been represented only the version that uses a operational amplifier with simple termination, being its operation equivalent to that of its version completely differential.
La figura 2.- muestra un diagrama temporal de las cuatro fases de reloj.Figure 2.- shows a time diagram of The four phases of clock.
La figura 3.- muestra, para una mejor comprensión del método propuesto en la figura 1, la configuración del circuito para las cuatro fases de reloj.Figure 3.- shows, for a better understanding of the method proposed in figure 1, the configuration of the circuit for the four clock phases.
La figura 4.- muestra la posible aplicación de la invención en el diseño de un convertidor analógico digital con arquitectura pipelined.Figure 4.- shows the possible application of the invention in the design of a digital analog converter with pipelined architecture.
La figura 5.- muestra un diagrama temporal de las fases de reloj necesarias para el circuito de la figura 4.Figure 5.- shows a time diagram of the clock phases necessary for the circuit of figure 4.
En la figura 1 se muestra la realización preferente de la invención en un circuito de terminación simple. Todos los condensadores que aparecen en la arquitectura se asumen del mismo valor por simplicidad en el razonamiento, si bien, el funcionamiento correcto de la invención no exige que dichos valores sean idénticos. En el esquema se puede observar la existencia de cuatro fases de reloj no solapadas (\phi_{1}, \phi_{2}, \phi_{3}, y \phi_{4}) utilizadas para gobernar la conmutación de los interruptores. En la figura 2 se muestra un diagrama temporal que ilustra la forma de onda de dichas fases de reloj.Figure 1 shows the embodiment preference of the invention in a simple termination circuit. All the capacitors that appear in the architecture are assumed of the same value for simplicity in reasoning, although the correct operation of the invention does not require that said values Be identical. In the scheme you can see the existence of four non-overlapping clock phases (\ phi_ {1}, \ phi_ {2}, \ phi_ {3}, and \ phi_ {4}) used to govern the switching of the switches A temporary diagram is shown in Figure 2 which illustrates the waveform of said clock phases.
Para una mejor comprensión de la invención, en la figura 3 se muestra la topología del circuito para cada una de las fases de reloj. A continuación de explicará detalladamente las operaciones realizadas en cada una de ellas.For a better understanding of the invention, in Figure 3 shows the circuit topology for each of The clock phases. He will explain in detail the operations carried out in each of them.
En la primera fase se almacenará una estimación del error debido a la ganancia y el offset del amplificador operacional en el condensador C_{5}. Para ello se transfiere una carga de aproximadamente -(C_{3} + C'_{3}) V_{in} en el condensador C_{4}, resultando una tensión de salida de aproximadamente V_{out} = 2V_{in}. Se puede comprobar, suponiendo todos los condensadores del mismo valor y perfectamente apareadas, que la tensión almacenada (V_{err1}) en capacidad C_{5} al final de la primera fase vale:In the first phase, an error estimate will be stored due to the gain and offset of the operational amplifier in the capacitor C5. For this purpose, a load of approximately - (C 3 + C '3) V_ {in} is transferred to the capacitor C 4, resulting in an output voltage of approximately V_ {out} = 2V_ {in} . It can be verified, assuming all capacitors of the same value and perfectly paired, that the stored voltage (V_ {err1}) in capacity C_ {5} at the end of the first phase is worth:
Donde, A es la ganancia DC del amplificador operacional y V_{off} la tensión de offset equivalente a su entrada (para realizar la aproximación de la ecuación 1.2 se ha supuesto un valor de A lo suficientemente grande, es decir, A>>3).Where, A is the amplifier's DC gain operational and V_ {off} offset voltage equivalent to its input (to make the approximation of equation 1.2 has supposed a value of A large enough, that is, TO >> 3).
Simultáneamente se introduce una carga de C_{1}V_{in} en el condensador C_{1}.Simultaneously a load of C_ {1} V_ {in} in the capacitor C_ {1}.
Nótese que, aunque en una implementación
completamente diferencial disponer de la señal de entrada y su
negada simultáneamente no supone ningún problema, este problema
puede solucionarse fácilmente. Se puede almacenar
-C_{1}V_{in} (en lugar de C_{1}V_{in}) en el condensador
C_{1} siempre que se invierta la polaridad del mismo entre las
fases primera y segunda.Note that, although in a completely differential implementation, having the input signal and its denial simultaneously is not a problem, this problem can be easily solved. Can be stored
-C_ {1} V_ {in} (instead of C_ {1} V_ {in}) in the capacitor C_ {1} provided that its polarity is reversed between the first and second phases.
En la segunda fase se sitúa el condensador C_{5} en serie con la entrada del amplificador operacional, forzando que la tensión en el nodo A sea igual a tierra. Debido a la carga de C_{1} que se produce durante esta fase se almacenará una carga en C_{2} de:The condenser is placed in the second phase C_ {5} in series with the input of the operational amplifier, forcing the voltage on node A to be equal to ground. Because the load of C_ {1} that occurs during this phase will be stored a load in C_ {2} of:
Esta carga se mantendrá en el condensador C_{2} hasta la última fase del proceso.This charge will remain in the condenser C_ {2} until the last phase of the process.
En la tercera fase se almacena de nuevo una estimación del error producido por el amplificador operacional en el condensador C_{5}. Si consideramos todos los condensadores perfectamente apareadas se puede comprobar que la tensión del error almacenado en C_{5} es equivalente a:In the third phase, a estimation of the error produced by the operational amplifier in the capacitor C5. If we consider all the capacitors perfectly paired you can check that the error voltage stored in C_ {5} is equivalent to:
Nótese que se puede conseguir el mismo efecto almacenando previamente V_{in} en C_{3} y C_{3}' en la fase anterior y descargándolas completamente sobre el condensador C_{4}. De esta forma no sería necesario tener disponible la señal de entrada durante esta fase de reloj.Note that the same effect can be achieved previously storing V_ {in} in C_ {3} and C_ {3} 'in the phase above and completely discharging them on the condenser C_ {4}. This way it would not be necessary to have the signal available input during this clock phase.
Paralelamente, en la fase 3, se transfiere la carga -V_{ref}C_{1} al condensador C_{1}.In parallel, in phase 3, the charge -V_ {ref} C_ {1} to the capacitor C_ {1}.
En la fase 4 se transfiere toda la carga almacenada en C_{2} (es decir 2V_{in}C_{1}) al condensador C_{1}. El posible error debido a la ganancia y offset del amplificador operacional es compensado conectando C_{5} en serie con la entrada del amplificador, obteniéndose una tensión igual a cero en el nodo A. La carga final almacenada en C_{1} es aproximadamente igual a:In phase 4 the entire load is transferred stored in C_ {2} (ie 2V_ {in} C_ {1}) to the capacitor C_ {1}. The possible error due to the gain and offset of the Operational amplifier is compensated by connecting C5 in series with the amplifier input, obtaining a voltage equal to zero on node A. The final load stored in C_ {1} is approximately equal to:
\newpage\ newpage
Por tanto, la tensión de salida será igual a:Therefore, the output voltage will be the same to:
Otra propiedad muy importante del amplificador de residuo presentado radica en que su ganancia es independiente de la relación entre dos capacidades. Esto se debe a que la señal de entrada (V_{in}) y la de referencia (V_{ref}) son muestreadas en la misma capacidad (C_{1}), y además, esta misma capacidad es utilizada para transferir el resultado a la salida en la última fase de reloj.Another very important property of the amplifier of waste presented is that its profit is independent of The relationship between two capacities. This is because the signal of input (V_ {in}) and the reference (V_ {ref}) are sampled in the same capacity (C_ {1}), and in addition, this same capacity is used to transfer the result to the output in the last phase clock
La principal aplicación de los amplificadores de residuo la encontramos en el diseño de convertidores analógico digitales con arquitectura pipelined. Este tipo de convertidores consiste en una cascada de diferentes etapas, cada una de ellas compuesta por un convertidor analógico-digital de baja resolución, un convertidor digital-analógico de baja resolución y un amplificador de residuo.The main application of waste amplifiers is found in the design of digital analog converters with pipelined architecture. This type of converter consists of a cascade of different stages, each consisting of a low-resolution analog-digital converter, a low-resolution digital-analog converter and a waste amplifier.
En la figura 4 se muestra una posible utilización de la invención propuesta en el diseño de un convertidor analógico-digital con arquitectura pipelined. Dicha realización permite muestrear la señal de entrada una de cada tres fases de reloj en lugar de una de cada cuatro, incrementando así la velocidad de muestreo del convertidor.Figure 4 shows a possible use of the proposed invention in the design of a analog-digital converter with architecture pipelined. Said embodiment allows to sample the input signal one in three clock phases instead of one in four, thus increasing the sampling rate of the converter.
Notar que para el correcto funcionamiento del amplificador de residuo de la figura 1 la señal de entrada debe estar disponible en las tres primeras fases de reloj, siendo por tanto necesaria la utilización de un circuito de muestreo y retención previo para cada una de las etapas. Por otro lado, en la última fase de reloj no se utiliza la señal de entrada. Esta característica hace posible, utilizando adecuadamente las fases de reloj, la implementación simultánea del circuito de muestreo y retención y del amplificador de residuo utilizando dos amplificadores operacionales como se explicará a continuación.Note that for the proper functioning of the residue amplifier of figure 1 the input signal must be available in the first three phases of the clock, being by both the use of a sampling circuit and prior retention for each of the stages. On the other hand, in the Last clock phase the input signal is not used. This feature makes it possible, properly using the phases of clock, simultaneous implementation of the sampling circuit and retention and residue amplifier using two operational amplifiers as will be explained below.
En la figura 4 se han duplicado todas la etapas de convertidor, dividiendo las diferentes etapas en etapas tipo A y tipo B (en función de las fases de reloj utilizadas. Ver figura 5). Dicha división se ha realizado con objeto de eliminar la necesidad del circuito de muestreo y retención a la entrada de cada etapa, ya que las etapas tipo B mantendrán el resultado el tiempo necesario para el correcto funcionamiento de las etapas tipos A y viceversa. De esta forma, debido a que la elección adecuada de las fases de reloj, sólo es necesario un circuito de muestreo y retención a la entrada del convertidor analógico digital. En la figura 5 se muestra el diagrama temporal de las diferentes fases de reloj utilizadas. La Etapa 1A necesita la señal de entrada estable en las fases 1a, 2a y 3a y se mantiene la señal de salida durante la fase 4a, que se corresponde con las fases 1b, 2b y 3b en que la etapa siguiente muestrea su entrada.In figure 4 all the stages have been duplicated converter, dividing the different stages into stages type A and type B (depending on the clock phases used. See figure 5). This division has been carried out in order to eliminate the need of the sampling and retention circuit at the entrance of each stage, and that type B stages will keep the result for the necessary time for the correct functioning of stages types A and vice versa. In this way, because the appropriate choice of the phases of clock, only a sampling and retention circuit is necessary to the Digital analog converter input. Figure 5 shows The time diagram of the different clock phases used. Stage 1A needs the stable input signal in phases 1a, 2nd and 3rd and the output signal is maintained during phase 4a, which is corresponds to phases 1b, 2b and 3b in which the next stage Sample your input.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ES200502657A ES2302414B2 (en) | 2005-10-21 | 2005-10-21 | METHOD FOR THE REALIZATION OF AN AMPLIFIER OF SWITCHED CONDENSERS INSENSIBLE TO THE RELATIONSHIP BETWEEN THE CAPABILITIES AND THE OFFSET AND GAIN OF THE AMPLIFIERS. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ES200502657A ES2302414B2 (en) | 2005-10-21 | 2005-10-21 | METHOD FOR THE REALIZATION OF AN AMPLIFIER OF SWITCHED CONDENSERS INSENSIBLE TO THE RELATIONSHIP BETWEEN THE CAPABILITIES AND THE OFFSET AND GAIN OF THE AMPLIFIERS. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ES2302414A1 ES2302414A1 (en) | 2008-07-01 |
| ES2302414B2 true ES2302414B2 (en) | 2008-12-01 |
Family
ID=39514591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES200502657A Active ES2302414B2 (en) | 2005-10-21 | 2005-10-21 | METHOD FOR THE REALIZATION OF AN AMPLIFIER OF SWITCHED CONDENSERS INSENSIBLE TO THE RELATIONSHIP BETWEEN THE CAPABILITIES AND THE OFFSET AND GAIN OF THE AMPLIFIERS. |
Country Status (1)
| Country | Link |
|---|---|
| ES (1) | ES2302414B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5710563A (en) * | 1997-01-09 | 1998-01-20 | National Semiconductor Corporation | Pipeline analog to digital converter architecture with reduced mismatch error |
| US6617992B2 (en) * | 2001-08-15 | 2003-09-09 | National Semiconductor Corporation | Capacitor mismatch independent gain stage for differential pipeline analog to digital converters |
| US7068203B2 (en) * | 2003-12-31 | 2006-06-27 | Texas Instruments Incorporated | Switched-capacitor circuits with reduced finite-gain effect |
-
2005
- 2005-10-21 ES ES200502657A patent/ES2302414B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| ES2302414A1 (en) | 2008-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8659461B1 (en) | Analog to digital converter circuit | |
| JP4022272B2 (en) | Switched capacitor gain stage | |
| US5710563A (en) | Pipeline analog to digital converter architecture with reduced mismatch error | |
| US5594445A (en) | Pipelined analog to digital converters and interstage amplifiers for such converters | |
| US8957803B2 (en) | Capacitive voltage divider | |
| KR101253224B1 (en) | Analog digital converter | |
| JP2006115003A (en) | Sample-hold circuit and pipeline a-d converter using the same | |
| US20100328119A1 (en) | Switched-capacitor circuit having a capacitor array circuit, and analog-to-digital converter using said switched-capacitor circuit | |
| KR20140063059A (en) | Hybrid pipeline adc using time-interleaved sar and flash adc | |
| TWI431946B (en) | Switched-capacitor circuit and pipelined analog-to-digital converter | |
| TWI695587B (en) | Analog-to-digital converter | |
| CN111200437B (en) | A/D converter | |
| Wang et al. | A calibration-free 14-b 0.7-mW 100-MS/s pipelined-SAR ADC using a weighted-averaging correlated level shifting technique | |
| ES2302414B2 (en) | METHOD FOR THE REALIZATION OF AN AMPLIFIER OF SWITCHED CONDENSERS INSENSIBLE TO THE RELATIONSHIP BETWEEN THE CAPABILITIES AND THE OFFSET AND GAIN OF THE AMPLIFIERS. | |
| KR101322411B1 (en) | Apparatus and method for cancelling memory effect in amplifier-sharing circuit | |
| JP6155918B2 (en) | Sample and hold circuit, analog-digital conversion circuit, and digital control circuit | |
| JP2014230012A (en) | Successive approximation a/d converter and method of driving the same | |
| JP2011139287A (en) | A/d converter | |
| ES2257943B1 (en) | METHOD FOR THE IMPLEMENTATION OF AN AMPLIFIER OF SWITCHED CAPABILITIES INSENSIBLE TO THE RELATIONSHIP BETWEEN THE CAPACITIES AND THE OFFSET OF THE AMPLIFIERS. | |
| Lu | A 1.2 V 10-bit 5 MS/s CMOS cyclic ADC | |
| JP2006121307A (en) | Sample and hold circuit or ad converter using the same | |
| Wang et al. | High speed pipeline ADC using dual-input op-amp to cancel memory effect | |
| RU2380829C2 (en) | Analogue-to-digital converter | |
| JP2010226356A (en) | A/d converter and control method thereof | |
| CN107231154B (en) | Multi-module shared pipeline stage circuit structure for low-power consumption pipeline ADC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EC2A | Search report published |
Date of ref document: 20080701 Kind code of ref document: A1 |