EP4666314A1 - Procédé de réduction de la concentration en bore d'une couche semi-conductrice - Google Patents

Procédé de réduction de la concentration en bore d'une couche semi-conductrice

Info

Publication number
EP4666314A1
EP4666314A1 EP24705494.3A EP24705494A EP4666314A1 EP 4666314 A1 EP4666314 A1 EP 4666314A1 EP 24705494 A EP24705494 A EP 24705494A EP 4666314 A1 EP4666314 A1 EP 4666314A1
Authority
EP
European Patent Office
Prior art keywords
semiconductor layer
substrate
layer
semiconductor
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP24705494.3A
Other languages
German (de)
English (en)
Inventor
Ludovic Ecarnot
Pamela RUEDA
Carine Duret
Oleg Kononchuk
Isabelle Bertrand
Jean-Marc Bethoux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of EP4666314A1 publication Critical patent/EP4666314A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • H10P36/07—Gettering within semiconductor bodies within silicon bodies of silicon-on-insulator structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Definitions

  • the present disclosure relates to a method of reducing the boron concentration of a semiconductor layer, as well as a method of manufacturing a semiconductor-on-insulator substrate in which said method of reducing the boron concentration can be implemented to remedy contamination of said semiconductor layer by boron.
  • Photonic applications use semiconductor-on-insulator substrates.
  • Such substrates comprise, from their back face to their front face, a support substrate, an electrically insulating layer and a monocrystalline semiconductor layer, called the active layer.
  • Photonic devices such as lasers, modulators, waveguides or multiplexers, may advantageously be formed at least in part in the active layer of a semiconductor-on-insulator substrate.
  • the boron concentration in the active layer may come from the material of the layer itself.
  • a semiconductor-on-insulator substrate may typically be formed by the Smart CutTM process, comprising: forming a weakening zone in a donor substrate to define a semiconductor layer to form the active layer, bonding the donor substrate to a support substrate via an electrically insulating layer, and detaching the donor substrate along the weakening zone to transfer the semiconductor layer to the support substrate and the electrically insulating layer.
  • a first solution therefore consists in reducing the boron content in the donor substrate from which the active layer comes.
  • an N-doped donor substrate which has a boron content lower than the donor substrates conventionally used in the microelectronics industry, which are generally P-doped semiconductor substrates and which have a boron content of the order of 10 15 at/cm 3 or more.
  • the donor substrates conventionally used in the microelectronics industry which are generally P-doped semiconductor substrates and which have a boron content of the order of 10 15 at/cm 3 or more.
  • there is external contamination linked in particular to the atmosphere to which the semiconductor-on-insulator substrate is subjected during its manufacture, as well as to the equipment used in the manufacturing processes, which is difficult to avoid.
  • RTA rapid thermal annealing
  • an annular protection tool (called an “edge guard ring” in English) intended to standardize the temperature within the substrate.
  • Such a tool is typically made of polycrystalline silicon, with a high boron content to increase its mechanical strength. Under the effect of the heat treatment temperature and ambient gases, the boron present in the tool reacts and contaminates the edge of the substrate surrounded by the tool.
  • Tests have been carried out with holding tools having a lower boron content, but despite this measure, the boron content in the active layer of the semiconductor-on-insulator substrate remains higher than the desired maximum content.
  • An aim of the present disclosure is to further reduce the boron concentration of the active layer of a semiconductor-on-insulator type substrate, in particular for photonic applications.
  • a method for reducing the boron concentration of a semiconductor layer of a semiconductor-on-insulator type substrate comprising:
  • each cycle comprising a thermal oxidation of said semiconductor layer so as to form an oxide layer on the semiconductor layer, in which, by segregation of boron, boron atoms from the semiconductor layer diffuse into the oxide layer so as to create a boron concentration deficit in the semiconductor layer at the interface with the oxide layer, and
  • the thermal oxidation comprising a temperature rise under an inert atmosphere above a target thermal oxidation temperature followed by a temperature drop to said target thermal oxidation temperature so as to form a temperature gradient in the substrate to generate a higher rate of formation of the oxide layer at the center of the semiconductor layer than at the edge.
  • said at least one heat treatment cycle comprises, after thermal oxidation, annealing under an inert atmosphere for a duration suitable for standardizing the boron concentration in the semiconductor layer and/or increasing the diffusion of boron atoms towards the sacrificial oxide/semiconductor layer interface.
  • annealing is carried out at a temperature between 800°C and 1200°C.
  • the annealing time is between a few seconds and several hours, for example between two seconds and twenty hours.
  • thermal oxidation is carried out at a temperature between 800 and 1200°C under an oxidizing atmosphere.
  • thermal oxidation is carried out under controlled conditions to form the oxide layer with a thickness greater at the center of the semiconductor layer than at the edge of said semiconductor layer.
  • the semiconductor layer has a thickness of between 0.01 and 1 pm.
  • thermal oxidation and annealing are carried out in the same furnace.
  • the method comprises at least a first and a second processing cycle.
  • the method comprises, between the first and second treatment cycles, removing the oxide layer formed during the first heat treatment cycle.
  • the second treatment cycle directly follows the first treatment cycle, with the oxide layer formed in the first and second treatment cycles being removed after the second treatment.
  • the semiconductor layer has an initial boron concentration greater than or equal to 10 15 at/cm 3 .
  • the semiconductor layer has, after removal of the oxide layer, a final boron content less than or equal to 5.10 14 at/cm 3 .
  • removal of the oxide layer is implemented by selective chemical etching.
  • the present disclosure further relates to a method of manufacturing a semiconductor-on-insulator substrate, comprising:
  • the manufacturing method comprises, after the transfer of the semiconductor layer onto the support substrate, at least one rapid heat treatment for smoothing the surface of said semiconductor layer, each rapid heat treatment being carried out before the implementation of the method for reducing the boron concentration of the semiconductor layer.
  • the present disclosure further relates to a method of manufacturing a photonic device, comprising manufacturing a semiconductor-on-insulator substrate according to the manufacturing method according to the present disclosure, and forming a passive photonic component in the semiconductor layer having a reduced boron concentration.
  • FIG. 1 is a schematic cross-sectional view of the formation of a weakening zone by implantation of ionic species in a donor substrate;
  • FIG. 2 is a schematic sectional view of the formation of an electrically insulating layer on a support substrate
  • FIG. 3 is a schematic sectional view of the bonding of the donor substrate of Figure 1 to the support substrate of Figure 2;
  • FIG. 4 is a schematic sectional view of the semiconductor-on-insulator substrate obtained after detachment of the donor substrate along the weakening zone;
  • FIG. 5 is a schematic cross-sectional view of the thermal oxidation of the active layer of the semiconductor-on-insulator substrate of Figure 4;
  • - Figure 6 is a schematic cross-sectional view of the semiconductor substrate of Figure 5 after removal of the oxide layer
  • - Figure 7a is a schematic illustration of a species implantation step in a semiconductor substrate
  • FIG. 7b is a schematic illustration of an embodiment comprising a thermal oxidation step
  • FIG. 8 is a graph showing boron concentration curves as a function of depth in the semiconductor-on-insulator substrate, respectively following a standard manufacturing process comprising a rapid smoothing heat treatment (I), a manufacturing process based on a boron-depleted donor substrate and the use of an annular substrate protection tool during a rapid smoothing heat treatment designed to minimize boron contamination (II), and a process carried out under the same conditions as process (II) followed by the proposed boron concentration reduction process (III).
  • a rapid smoothing heat treatment I
  • a manufacturing process based on a boron-depleted donor substrate and the use of an annular substrate protection tool during a rapid smoothing heat treatment designed to minimize boron contamination
  • III proposed boron concentration reduction process
  • Figures 1 to 4 represent, in a manner known from the state of the art, a Smart CutTM manufacturing method for a semiconductor substrate on an insulator, successively comprising at least the following steps: implanting ionic species in a first semiconductor substrate 10, called the donor substrate, so as to form a weakening zone 11, as shown in Figure 1, said weakening zone limiting a layer 12 to be transferred; forming, on a second semiconductor substrate 20, called the recipient substrate, an electrically insulating layer 21, in particular obtained by oxidation of a surface part of the substrate 20, as shown in Figure 2; the transfer of a layer 12 of the donor substrate 10 by bonding to the receiving substrate 20, via the electrically insulating layer 21, then by detachment of the donor substrate 10 along the weakening zone 11, as shown in FIGS. 3 and 4.
  • a substrate 1 of the semiconductor on insulator type is thus obtained (see FIG. 4).
  • the substrate 1 is configured for photonic applications.
  • the thickness of the transferred layer 12 is preferably between 100 and 600 nm and the thickness of the electrically insulating layer is preferably between 200 nm and 3000 nm.
  • the electrically insulating layer 21 may be formed on the donor substrate 10 before the implantation step.
  • the present disclosure relates to a method for reducing the boron concentration of the semiconductor layer 12 of the substrate.
  • this method involves, after the transfer step, a heat treatment cycle.
  • This cycle includes a step of thermal oxidation of the semiconductor layer 12, in order to form a sacrificial oxide layer 120 on the semiconductor layer, this step being shown in FIG. 5.
  • the heat treatment cycle also includes a heat treatment step, carried out either after the oxidation step or simultaneously with it. This heat treatment step allows a redistribution of the boron atoms in the semiconductor layer 12.
  • the sacrificial oxide layer 120 is removed so as to expose the semiconductor layer 12.
  • Thermal oxidation can be carried out at a temperature between 800 and 1200°C under an oxidizing atmosphere.
  • the method is implemented under conditions which already allow, in a known manner, a significant reduction in the boron content of the semiconductor substrate.
  • an N-doped substrate with a reduced boron content can be used as the donor substrate.
  • An annular protection tool with a low boron content can also be used.
  • the method may comprise several heat treatment cycles, in particular two heat treatment cycles. This allows better diffusion of the boron at the interface between the semiconductor layer 12 and the sacrificial oxide layer 120.
  • the heat treatment cycles can then be carried out directly one after the other, by removing the oxide layer 120 after the last heat treatment cycle, or removing the oxide layer 120 formed after each heat treatment cycle. Removing the oxide layer 120 after the last heat treatment cycle has the advantage of not requiring removal of the substrate from the furnace between the different heat treatment cycles, thus facilitating the industrialization of the method.
  • the heat treatment step may be an annealing under an inert atmosphere.
  • Such annealing may advantageously take place at a temperature suitable for uniformizing the boron concentration in the semiconductor layer 12 and/or increasing the diffusion of boron atoms towards the sacrificial oxide 120/semiconductor layer 12 interface.
  • Such annealing may advantageously be carried out at a temperature of between 800 and 1200°C, and last between a few seconds and several hours or even several tens of hours.
  • the inventors found that the uniformity of the implantation depth of the species is degraded.
  • This non-uniformity of implantation depth results in a non-uniformity of thickness of the active layer, which adopts a typically concave or convex profile, which is detrimental to the quality of the components subsequently formed in this active layer.
  • a concave profile is illustrated in FIG. 7a.
  • the thermal oxidation is implemented under controlled conditions, so as to form the oxide layer with a greater thickness at the center of the semiconductor layer 12 than at its edges.
  • this oxidation step consumes more material from the semiconductor layer 12 at the center than at the edge of the substrate, thereby compensating, at least in part, for the thickness non-uniformity due to the implantation step of the semiconductor-on-insulator substrate manufacturing process.
  • the thermal oxidation can be carried out in two steps.
  • the temperature is initially increased under an inert atmosphere, beyond a target thermal oxidation temperature, then the temperature is decreased to this target temperature.
  • An oxidizing atmosphere is introduced during this second descent step. This makes it possible to cool the substrate at its edges more quickly than at its center, so as to obtain a higher oxide growth rate at the center of the substrate than at its edges.
  • An oxide layer is thus formed with a thickness profile more suited to improving the uniformity of the semiconductor layer 12 after deoxidation, than if we had formed an oxide layer with a simple rise to the target oxidation temperature. In the latter case, the thickness profile of the oxide layer formed will be similar to the initial profile of the thickness of the transferred semiconductor layer 12.
  • the removal of the oxide layer 120 is implemented by selective chemical etching, which is particularly suitable for producing semiconductor substrates on insulators. This may in particular involve hydrofluoric acid etching. Alternatively, it may involve dry reactive ion etching, which has both a good degree of anisotropy, allowing the substrate to be etched mainly in its thickness direction, and not to significantly damage the substrate.
  • the present disclosure further relates to a method of manufacturing a semiconductor-on-insulator substrate, comprising:
  • RTA rapid thermal treatment
  • Figure 8 shows boron concentration curves as a function of depth in the semiconductor-on-insulator substrate, respectively, following a standard fabrication process comprising a rapid smoothing heat treatment (I), a fabrication process based on a boron-depleted donor substrate and the use of an annular substrate protection tool during a rapid smoothing heat treatment designed to minimize boron contamination (II), and a process carried out under the same conditions as process (II) followed by the proposed boron concentration reduction process (III). It can be seen that the proposed fabrication process significantly reduces the boron content of the top layer of the resulting semiconductor substrate, the semiconductor top layer corresponding to depths below 0.5 micrometers.
  • the boron content reduction obtained is particularly significant beyond about 0.1 micrometer thickness (the peak located between 0 and 0.04 pm depth is a measurement artifact).
  • a peak in boron content is observed at around 0.5 pm depth, which corresponds to the depth of the electrically insulating layer.
  • the present disclosure also relates to a method for manufacturing a photonic device, comprising the manufacturing of a semiconductor-on-insulator substrate according to the method described above and the formation of a passive photonic component in the semiconductor layer 12.
  • the passive photonic component thus obtained will therefore have a reduced boron concentration. It may be, for example, but not limited to, a waveguide, a modulator or a multiplexer.

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

La présente divulgation concerne un procédé de réduction de la concentration en bore d'une couche semi-conductrice (12) d'un substrat de type semi-conducteur sur isolant (1), comprenant : - au moins un cycle de traitement thermique, chaque cycle comprenant une oxydation thermique de ladite couche semi-conductrice (12) de sorte à former une couche d'oxyde (120) sur la couche semi-conductrice (12), dans laquelle, par ségrégation du bore, des atomes de bore de la couche semi-conductrice (12) diffusent dans la couche d'oxyde (120) de sorte à créer un déficit de concentration en bore dans la couche semi-conductrice (12) à l'interface avec la couche d'oxyde (120), et - un retrait de la couche d'oxyde (120), dans lequel l'oxydation thermique comprend une montée en température sous atmosphère inerte au-dessus d'une température cible d'oxydation thermique suivie d'une descente en température jusqu'à ladite température cible d'oxydation thermique de sorte à former un gradient de température dans le substrat pour générer une vitesse de formation de la couche d'oxyde (120) supérieure au centre de la couche semi- conductrice par rapport au bord.

Description

Description
Titre : Procédé de réduction de la concentration en bore d’une couche semi- conductrice
Domaine technique
La présente divulgation concerne un procédé de réduction de la concentration en bore d’une couche semi-conductrice, ainsi qu’un procédé de fabrication d’un substrat de type semi- conducteur sur isolant dans lequel ledit procédé de réduction de la concentration en bore peut être implémenté pour remédier à une contamination de ladite couche semi-conductrice par du bore.
Etat de la technique
Les applications photoniques font appel à des substrats de type semi-conducteur sur isolant. De tels substrats comprennent, de leur face arrière vers leur face avant, un substrat support, une couche électriquement isolante et une couche semi-conductrice monocristalline, dite couche active.
Des dispositifs photoniques, tels que des lasers, des modulateurs, des guides d’onde ou des multiplexeurs, peuvent être avantageusement formés au moins en partie dans la couche active d’un substrat semi-conducteur sur isolant.
Cependant, ces applications sont très sensibles à la présence de bore dans la couche active. Par exemple, pour un guide d’onde, la présence de bore dans la couche active induit l’absorption de photons qui engendre une atténuation d’une onde électromagnétique circulant dans la couche active.
On cherche donc à diminuer la teneur en bore dans la couche active.
Dans certains cas, la concentration en bore dans la couche active peut provenir du matériau même de ladite couche.
En particulier, un substrat semi-conducteur sur isolant peut typiquement être formé par le procédé Smart Cut™, comprenant : la formation d’une zone de fragilisation dans un substrat donneur pour délimiter une couche semi-conductrice destinée à former la couche active, le collage du substrat donneur sur un substrat support par l’intermédiaire d’une couche électriquement isolante, et le détachement du substrat donneur le long de la zone de fragilisation de sorte à transférer la couche semi-conductrice sur le substrat support et la couche électriquement isolante.
Une première solution consiste donc à diminuer la teneur en bore dans le substrat donneur dont provient la couche active. A cet effet, on peut choisir un substrat donneur dopé N, qui présente une teneur en bore inférieure aux substrats donneurs classiquement utilisés dans l’industrie microélectronique, qui sont généralement des substrats semi-conducteurs dopés P et qui présentent une teneur en bore de l’ordre de 1015 at/cm3 ou davantage. Toutefois, même en minimisant la teneur en bore dans le substrat donneur, il existe une contamination extérieure, liée notamment à l’atmosphère à laquelle le substrat semi- conducteur sur isolant est soumis au cours de sa fabrication, ainsi qu’aux équipements utilisés dans les procédés de fabrication, qui est difficilement évitable.
Ainsi, par exemple, après le transfert de la couche semi-conductrice du substrat donneur sur le substrat support, on met généralement en œuvre un traitement thermique rapide (RTA, acronyme du terme anglo-saxon « Rapid Thermal Annealing ») destiné à lisser la surface de la couche semi-conductrice transférée. Pendant ce traitement thermique, le bord du substrat semi-conducteur sur isolant est entouré par un outil annulaire de protection (appelé « edge guard ring » en anglais) destiné à uniformiser la température au sein du substrat. Un tel outil est typiquement en silicium polycristallin, présentant une forte teneur en bore pour augmenter sa résistance mécanique. Sous l’effet de la température du traitement thermique et des gaz ambiants, le bore présent dans l’outil réagit et vient contaminer le bord du substrat entouré par l’outil.
Des essais ont été réalisés avec des outils de maintien présentant une teneur en bore inférieure, mais, malgré cette mesure, la teneur en bore dans la couche active du substrat semi-conducteur sur isolant reste supérieure à la teneur maximale souhaitée.
Résumé
Un but de la présente divulgation est de réduire encore la concentration en bore de la couche active d’un substrat de type semi-conducteur sur isolant, notamment pour des applications photoniques.
A cet effet, on propose un procédé de réduction de la concentration en bore d’une couche semi-conductrice d’un substrat de type semi-conducteur sur isolant, comprenant :
- au moins un cycle de traitement thermique, chaque cycle comprenant une oxydation thermique de ladite couche semi-conductrice de sorte à former une couche d’oxyde sur la couche semi-conductrice, dans laquelle, par ségrégation du bore, des atomes de bore de la couche semi-conductrice diffusent dans la couche d’oxyde de sorte à créer un déficit de concentration en bore dans la couche semi-conductrice à l’interface avec la couche d’oxyde, et
- un retrait de la couche d’oxyde, l’oxydation thermique comprenant une montée en température sous atmosphère inerte au- dessus d’une température cible d’oxydation thermique suivie d’une descente en température jusqu’à ladite température cible d’oxydation thermique de sorte à former un gradient de température dans le substrat pour générer une vitesse de formation de la couche d’oxyde supérieure au centre de la couche semi-conductrice par rapport au bord.
Ainsi, grâce au phénomène de ségrégation, on peut réduire, en un ou plusieurs cycles de traitement thermique, la teneur en bore dans la couche semi-conductrice. Ce procédé permet donc de compenser les contaminations en bore susceptibles de se produire au cours de la fabrication du substrat de type semi-conducteur sur isolant. En outre, la réalisation de l’oxydation thermique en deux étapes permet d’obtenir un profil d’épaisseur de la couche d’oxyde plus uniforme, la vitesse de croissance d’oxyde obtenue étant supérieure au centre du substrat qu’au bord de celui-ci.
Selon une mise en œuvre du procédé, ledit au moins un cycle de traitement thermique comporte, après l’oxydation thermique, un recuit sous atmosphère inerte pendant une durée adaptée pour uniformiser la concentration en bore dans la couche semi-conductrice et/ou augmenter la diffusion des atomes de bore vers l’interface oxyde sacrificielle / couche semi- conductrice.
Selon une mise en œuvre du procédé, le recuit est mis en œuvre à une température comprise entre 800 °C et 1200°C.
Selon une mise en œuvre du procédé, la durée du recuit est comprise entre quelques secondes et plusieurs heures, par exemple entre deux secondes et vingt heures.
Selon une mise en œuvre du procédé, l’oxydation thermique est mise en œuvre à une température comprise entre 800 et 1200°C sous atmosphère oxydante.
Selon une mise en œuvre du procédé, l’oxydation thermique est mise en œuvre dans des conditions contrôlées pour former la couche d’oxyde avec une épaisseur supérieure au centre de la couche semi-conductrice qu’au bord de ladite couche semi-conductrice.
Selon une mise en œuvre du procédé, la couche semi-conductrice présente une épaisseur comprise entre 0,01 et 1 pm.
Selon une mise en œuvre du procédé, dans chaque cycle de traitement, l’oxydation thermique et le recuit sont mis en œuvre dans un même four.
Selon une mise en œuvre, le procédé comprend au moins un premier et un second cycle de traitement.
Selon une mise en œuvre, le procédé comprend, entre le premier et le second cycle de traitement, un retrait de la couche d’oxyde formée lors du premier cycle de traitement thermique.
Selon une mise en œuvre, le second cycle de traitement suit directement le premier cycle de traitement, la couche d’oxyde formée lors du premier cycle et du second cycle de traitement étant retirée après le second traitement.
Selon une mise en œuvre, la couche semi-conductrice présente une concentration initiale en bore supérieure ou égale à 1015 at/cm3.
Selon une mise en œuvre, la couche semi-conductrice présente, après le retrait de la couche d’oxyde, une teneur finale en bore inférieure ou égale à 5.1014 at/cm3.
Selon une mise en œuvre, le retrait de la couche d’oxyde est mis en œuvre par une gravure chimique sélective. La présente divulgation concerne en outre un procédé de fabrication d’un substrat de type semi-conducteur sur isolant, comprenant :
- la formation d’une zone de fragilisation par implantation d’espèces ioniques dans un substrat donneur pour délimiter une couche semi-conductrice,
- l’assemblage du substrat donneur avec un substrat support par l’intermédiaire d’une couche électriquement isolante,
- le détachement du substrat donneur le long de la zone de fragilisation pour transférer la couche semi-conductrice sur le substrat support, de sorte à former le substrat de type semi-conducteur sur isolant,
- la mise en œuvre du procédé proposé de réduction de la concentration en bore de la couche semi-conductrice.
Selon une mise en œuvre, le procédé de fabrication comprend, après le transfert de la couche semi-conductrice sur le substrat support, au moins un traitement thermique rapide de lissage de la surface de ladite couche semi-conductrice, chaque traitement thermique rapide étant réalisé avant la mise en œuvre du procédé de réduction de la concentration en bore de la couche semi-conductrice.
La présente divulgation concerne en outre un procédé de fabrication d’un dispositif photonique, comprenant la fabrication d’un substrat de type semi-conducteur sur isolant selon le procédé de fabrication selon la présente divulgation, et la formation d’un composant photonique passif dans la couche semi-conductrice présentant une concentration réduite en bore.
Brève description des dessins
D’autres caractéristiques et avantages ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés, sur lesquels :
- la figure 1 est une vue en coupe schématique de la formation d’une zone de fragilisation par implantation d’espèces ioniques dans un substrat donneur ;
- la figure 2 est une vue en coupe schématique de la formation d’une couche électriquement isolante sur un substrat support ;
- la figure 3 est une vue en coupe schématique du collage du substrat donneur de la figure 1 sur le substrat support de la figure 2 ;
- la figure 4 est une vue en coupe schématique du substrat semi-conducteur sur isolant obtenu après détachement du substrat donneur le long de la zone de fragilisation ;
- la figure 5 est une vue schématique en coupe de l’oxydation thermique de la couche active du substrat semi-conducteur sur isolant de la figure 4 ;
- la figure 6 est une vue schématique en coupe du substrat semi-conducteur de la figure 5 après retrait de la couche d’oxyde ; - la figure 7a est une illustration schématique d’une étape d’implantation d’espèces dans un substrat semi-conducteur
- la figure 7b est une illustration schématique d’un mode de réalisation comportant une étape d’oxydation thermique ;
- la figure 8 est un graphe présentant des courbes de concentration en bore en fonction de la profondeur dans le substrat semi-conducteur sur isolant, respectivement à l’issue d’un procédé de fabrication standard comprenant un traitement thermique rapide de lissage (I), d’un procédé de fabrication basé sur un substrat donneur appauvri en bore et l’utilisation d’un outil annulaire de protection du substrat pendant un traitement thermique rapide de lissage conçu pour minimiser la contamination par le bore (II) et d’un procédé mis en œuvre dans les mêmes conditions que le procédé (II) suivi du procédé de réduction de la concentration en bore proposé (III).
Pour des raisons de lisibilité des figures, les différentes couches n’ont pas nécessairement été représentées à l’échelle.
Description détaillée de modes de réalisation
Les figures 1 à 4 représentent, de manière connue de l’état de la technique, un procédé de fabrication Smart Cut ™ d’un substrat semi-conducteur sur isolant, comprenant successivement au moins les étapes suivantes : l’implantation d’espèces ioniques dans un premier substrat semiconducteur 10, dit substrat donneur, de sorte à former une zone de fragilisation 11 , tel que représenté sur la figure 1 , ladite zone de fragilisation limitant une couche 12 à transférer ; la formation, sur un second substrat semiconducteur 20, appelé substrat receveur, d’une couche électriquement isolante 21 , notamment obtenue par oxydation d’une partie superficielle du substrat 20, tel que représenté sur la figure 2 ; le transfert d’une couche 12 du substrat donneur 10 par collage sur le substrat receveur 20, par l’intermédiaire de la couche électriquement isolante 21 , puis par détachement du substrat donneur 10 le long de la zone de fragilisation 11 , tel que représenté aux figures 3 et 4. Un substrat 1 de type semi-conducteur sur isolant est ainsi obtenu (cf. figure 4).
De manière avantageuse, le substrat 1 est configuré pour les applications photoniques. De ce fait, l’épaisseur de la couche 12 transférée est préférentiellement comprise entre 100 et 600 nm et l’épaisseur de la couche électriquement isolante est préférentiellement comprise entre 200 nm et 3000 nm.
Selon une alternative, la couche électriquement isolante 21 peut être formée sur le substrat donneur 10 avant l’étape d’implantation.
La présente divulgation concerne un procédé visant à réduire la concentration en bore de la couche semi-conductrice 12 du substrat. Dans son mode de réalisation général, ce procédé fait intervenir, postérieurement à l’étape de transfert, un cycle de traitement thermique. Ce cycle comprend une étape d’oxydation thermique de la couche semi-conductrice 12, afin de former une couche sacrificielle d’oxyde 120 sur la couche semi-conductrice, cette étape étant représentée sur la figure 5. Durant l’oxydation, un phénomène de ségrégation a lieu, durant lequel des atomes de bore se déplacent de la couche semi-conductrice vers la couche sacrificielle d’oxyde 120, réduisant ainsi la concentration en bore de la couche semi-conductrice 12. Le cycle de traitement thermique comprend également une étape de traitement thermique, réalisée soit postérieurement à l’étape d’oxydation, soit simultanément à celle-ci. Cette étape de traitement thermique permet une redistribution des atomes de bore dans la couche semi-conductrice 12. Enfin, et en référence à la figure 6, on retire la couche sacrificielle d’oxyde 120 de sorte à exposer la couche semi-conductrice 12.
L’oxydation thermique peut être mise en œuvre à une température comprise entre 800 et 1200 °C sous atmosphère oxydante.
Avantageusement, le procédé est mis en œuvre dans des conditions qui permettent déjà, de manière connue, une réduction significative de la teneur en bore du substrat semi- conducteur. Notamment, on peut utiliser comme substrat donneur un substrat dopé N, avec une teneur réduite en bore. On peut également utiliser un outil annulaire de protection à faible teneur en bore.
Selon un mode de réalisation, le procédé peut comprendre plusieurs cycles de traitement thermique, notamment deux cycles de traitement thermique. Ceci permet une meilleure diffusion du bore au niveau de l’interface entre la couche semi-conductrice 12 et la couche sacrificielle d’oxyde 120. On peut alors réaliser les cycles de traitement thermique directement les uns après les autres, en retirant la couche d’oxyde 120 après le dernier cycle de traitement thermique, ou retirer la couche d’oxyde 120 formée après chaque cycle de traitement thermique. Le fait de retirer la couche d’oxyde 120 après le dernier cycle de traitement thermique présente l’avantage de ne pas nécessiter de retrait du substrat du four entre les différents cycles de traitement thermique, facilitant ainsi l’industrialisation du procédé.
De façon à davantage améliorer la diffusion du bore à l’interface entre la couche semi- conductrice 12 et la couche sacrificielle d’oxyde 120, l’étape de traitement thermique peut être un recuit sous atmosphère inerte. Un tel recuit peut avoir lieu avantageusement, à une température adaptée pour uniformiser la concentration en bore dans la couche semi- conductrice 12 et/ou augmenter la diffusion des atomes de bore vers l’interface oxyde sacrificielle 120 / couche semi-conductrice 12. Un tel recuit peut avantageusement être mis en œuvre à une température comprise entre 800 et 1200 °C, et durer entre quelques secondes et plusieurs heures voire plusieurs dizaines d’heures.
De sorte à minimiser le temps et les ressources matérielles nécessaires à la mise en œuvre du procédé proposé, les cycles de traitement thermique et l’étape de traitement thermique peuvent être réalisés dans un même four. On ne nécessite ainsi qu’un unique four pour la mise en œuvre du procédé, et aucun retrait du substrat du four n’est nécessaire avant l’étape de retrait de la couche d’oxyde 120.
Suite à l’étape d’implantation du procédé Smart Cut ™, les inventeurs ont constaté que l’uniformité de profondeur d’implantation des espèces est dégradée. Cette non-uniformité de profondeur d’implantation se traduit par une non-uniformité d’épaisseur de la couche active, qui adopte un profil typiquement concave ou convexe, ce qui est préjudiciable à la qualité des composants formés ultérieurement dans cette couche active. Un tel profil concave est illustré sur la figure 7a. Selon un mode de réalisation illustré sur la figure 7b, l’oxydation thermique est mise en œuvre dans des conditions contrôlées, de sorte à former la couche d’oxyde avec une épaisseur supérieure au centre de la couche semi-conductrice 12 qu’à ses bords. Ainsi, cette étape d’oxydation consomme plus de matériau de la couche semi-conductrice 12 au centre qu’au bord du substrat, compensant ainsi, au moins en partie, la non-uniformité d’épaisseur due à l’étape d’implantation du procédé de fabrication du substrat de type semi- conducteur sur isolant.
Afin d’obtenir une telle couche d’oxyde 120 d’épaisseur supérieure au centre qu’à ses bords, l’oxydation thermique peut être réalisée en deux étapes. On augmente initialement la température sous atmosphère inerte, au-delà d’une température cible d’oxydation thermique, puis on diminue la température jusqu’à cette température cible. On introduit une atmosphère oxydante durant cette deuxième étape de descente. Ceci permet de refroidir le substrat à ses bords plus rapidement qu’en son centre, de sorte à obtenir une vitesse de croissance d’oxyde supérieure au centre du substrat qu’à ses bords. On forme ainsi une couche d’oxyde avec un profil d’épaisseur plus adapté pour améliorer l’uniformité de la couche semi-conductrice 12 après désoxydation, que si nous avions formé une couche d’oxyde avec une simple montée à la température cible d’oxydation. Dans ce dernier cas, le profil d’épaisseur de la couche d’oxyde formée sera semblable au profil initial de l’épaisseur de la couche semi-conductrice 12 transférée.
La couche semi-conductrice peut, avant la mise en œuvre du procédé proposé, présenter une concentration initiale en bore supérieure ou égale à 1015 at/cm3. En effet, les substrats dopés P généralement utilisés dans la fabrication de substrats semi-conducteurs sur isolant présentent une teneur en bore de cet ordre. Suite à l’utilisation du procédé, la couche semi-conductrice est avantageusement réduite à une teneur en bore inférieure ou égale à 5.1014 at/cm3.
Selon un mode de réalisation, le retrait de la couche d’oxyde 120 est mis en œuvre par une gravure chimique sélective, qui est particulièrement adaptée à la réalisation de substrats semi-conducteurs sur isolant. Il pourra notamment s’agir d’une gravure à l’acide fluorhydrique. Alternativement, il peut s’agir d’une gravure ionique réactive sèche, qui présente à la fois un bon degré d’anisotropie, permettant de graver le substrat principalement dans sa direction d’épaisseur, et de ne pas significativement endommager le substrat.
La présente divulgation porte en outre sur un procédé de fabrication d’un substrat de type semi-conducteur sur isolant, comprenant :
- la formation d’une zone de fragilisation 11 par implantation d’espèces ioniques dans un substrat donneur 10 pour délimiter une couche semi-conductrice 12,
- l’assemblage du substrat donneur 10 avec un substrat support 20 par l’intermédiaire d’une couche électriquement isolante 21 ,
- le détachement du substrat donneur le long de la zone de fragilisation 11 pour transférer la couche semi-conductrice 12 sur le substrat support 20, de sorte à former le substrat de type semi-conducteur sur isolant 1.
- la mise en œuvre du procédé de réduction de la concentration en bore décrit ci-avant.
Une ou plusieurs étapes de traitement thermique rapide (RTA) peuvent être prévues avant la mise en œuvre du procédé de réduction de la concentration en bore, de sorte à lisser la surface de la couche semi-conductrice 12.
La figure 8 présente des courbes de concentration en bore en fonction de la profondeur dans le substrat semi-conducteur sur isolant, respectivement à l’issue d’un procédé de fabrication standard comprenant un traitement thermique rapide de lissage (I), d’un procédé de fabrication basé sur un substrat donneur appauvri en bore et l’utilisation d’un outil annulaire de protection du substrat pendant un traitement thermique rapide de lissage conçu pour minimiser la contamination par le bore (II) et d’un procédé mis en œuvre dans les mêmes conditions que le procédé (II) suivi du procédé de réduction de la concentration en bore proposé(lll). On voit que le procédé de fabrication proposé réduit considérablement la teneur en bore de la couche supérieure du substrat semi-conducteur obtenu, la couche supérieure semi-conductrice correspondant aux profondeurs inférieures à 0,5 micromètre. Notamment, la réduction de la teneur en bore obtenue est particulièrement importante au-delà de 0,1 micromètre d’épaisseur environ (le pic situé entre 0 et 0,04 pm de profondeur est un artefact de mesure). On observe en revanche un pic de teneur en bore vers 0,5 pm de profondeur, qui correspond à la profondeur de la couche électriquement isolante.
Enfin, la présente divulgation porte également sur un procédé de fabrication d’un dispositif photonique, comprenant la fabrication d’un substrat de type semi-conducteur sur isolant selon le procédé décrit ci-avant et la formation d’un composant photonique passif dans la couche semi-conductrice 12. Le composant photonique passif ainsi obtenu aura donc une concentration réduite en bore. Il peut s’agir par exemple, mais non limitativement, d’un guide d’onde, d’un modulateur ou d’un multiplexeur.

Claims

Revendications
1 . Procédé de réduction de la concentration en bore d’une couche semi- conductrice (12) d’un substrat de type semi-conducteur sur isolant (1), comprenant :
- au moins un cycle de traitement thermique, chaque cycle comprenant une oxydation thermique de ladite couche semi-conductrice (12) de sorte à former une couche d’oxyde (120) sur la couche semi-conductrice (12), dans laquelle, par ségrégation du bore, des atomes de bore de la couche semi-conductrice (12) diffusent dans la couche d’oxyde (120) de sorte à créer un déficit de concentration en bore dans la couche semi-conductrice (12) à l’interface avec la couche d’oxyde (120), et
- un retrait de la couche d’oxyde (120), dans lequel l’oxydation thermique comprend une montée en température sous atmosphère inerte au-dessus d’une température cible d’oxydation thermique suivie d’une descente en température jusqu’à ladite température cible d’oxydation thermique de sorte à former un gradient de température dans le substrat pour générer une vitesse de formation de la couche d’oxyde (120) supérieure au centre de la couche semi- conductrice par rapport au bord.
2. Procédé selon la revendication précédente, dans lequel ledit au moins un cycle de traitement thermique comporte, après l’oxydation thermique, un recuit sous atmosphère inerte pendant une durée adaptée pour uniformiser la concentration en bore dans la couche semi-conductrice (12) et/ou augmenter la diffusion des atomes de bore vers l’interface oxyde sacrificielle (120) / couche semi-conductrice (12).
3. Procédé selon la revendication 2, dans lequel le recuit est mis en œuvre à une température comprise entre 800 °C et 1200°C.
4. Procédé selon l’une des revendications 1 à 3, dans lequel l’oxydation thermique est mise en œuvre à une température comprise entre 800 et 1200°C sous atmosphère oxydante.
5. Procédé selon l’une des revendications 1 à 4, dans lequel la couche semi-conductrice (12) présente une épaisseur comprise entre 0,01 et 1 pm.
6. Procédé selon l’une des revendications 2 à 5, dans lequel, dans chaque cycle de traitement, l’oxydation thermique et le recuit sont mis en œuvre dans un même four.
7. Procédé selon l’une des revendications 1 à 6, comprenant au moins un premier et un second cycle de traitement.
8. Procédé selon la revendication 7, comprenant, entre le premier et le second cycle de traitement, un retrait de la couche d’oxyde (120) formée lors du premier cycle de traitement thermique.
9. Procédé selon la revendication 7, dans lequel le second cycle de traitement suit directement le premier cycle de traitement, la couche d’oxyde (120) formée lors du premier cycle et du second cycle de traitement étant retirée après le second traitement.
10. Procédé selon l’une des revendications 1 à 9, dans lequel la couche semi-conductrice (12) présente une concentration initiale en bore supérieure ou égale à 1015 at/cm3.
11. Procédé selon la revendication 10, dans lequel la couche semi- conductrice (12) présente, après le retrait ée la couche d’oxyde (120), une teneur finale en bore inférieure ou égale à 5.1014 at/cm3.
12. Procédé selon l’une des revendications 1 à 11 , dans lequel le retrait de la couche d’oxyde (120) est mis en œuvre par une gravure chimique sélective.
13. Procédé de fabrication d’un substrat de type semi-conducteur sur isolant (1), comprenant :
- la formation d’une zone de fragilisation (11) par implantation d’espèces ioniques dans un substrat donneur (10) pour délimiter une couche semi-conductrice (12),
- l’assemblage du substrat donneur (10) avec un substrat support (20) par l’intermédiaire d’une couche électriquement isolante (21),
- le détachement du substrat donneur (10) le long de la zone de fragilisation (11) pour transférer la couche semi-conductrice (12) sur le substrat support (20), de sorte à former le substrat de type semi-conducteur sur isolant (1),
- la mise en œuvre du procédé de réduction de la concentration en bore de la couche semi-conductrice (12) selon l’une des revendications 1 à 12.
14. Procédé selon la revendication 13, comprenant, après le transfert de la couche semi-conductrice (12) sur le substrat support (20), au moins un traitement thermique rapide de lissage de la surface de ladite couche semi-conductrice (12), chaque traitement thermique rapide étant réalisé avant la mise en œuvre du procédé de réduction de la concentration en bore de la couche semi-conductrice (12).
15. Procédé de fabrication d’un dispositif photonique, comprenant la fabrication d’un substrat de type semi-conducteur sur isolant selon le procédé de la revendication 13 ou de la revendication 14, et la formation d’un composant photonique passif dans la couche semi-conductrice (12) présentant une concentration réduite en bore.
EP24705494.3A 2023-02-16 2024-02-16 Procédé de réduction de la concentration en bore d'une couche semi-conductrice Pending EP4666314A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2301464A FR3146018B1 (fr) 2023-02-16 2023-02-16 Procédé de réduction de la concentration en bore d’une couche semi-conductrice
PCT/EP2024/054034 WO2024170757A1 (fr) 2023-02-16 2024-02-16 Procédé de réduction de la concentration en bore d'une couche semi-conductrice

Publications (1)

Publication Number Publication Date
EP4666314A1 true EP4666314A1 (fr) 2025-12-24

Family

ID=86468914

Family Applications (1)

Application Number Title Priority Date Filing Date
EP24705494.3A Pending EP4666314A1 (fr) 2023-02-16 2024-02-16 Procédé de réduction de la concentration en bore d'une couche semi-conductrice

Country Status (6)

Country Link
EP (1) EP4666314A1 (fr)
JP (1) JP2026506500A (fr)
CN (1) CN120712634A (fr)
FR (1) FR3146018B1 (fr)
TW (1) TW202507806A (fr)
WO (1) WO2024170757A1 (fr)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5213986A (en) * 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede

Also Published As

Publication number Publication date
FR3146018B1 (fr) 2025-12-26
TW202507806A (zh) 2025-02-16
WO2024170757A1 (fr) 2024-08-22
JP2026506500A (ja) 2026-02-25
FR3146018A1 (fr) 2024-08-23
CN120712634A (zh) 2025-09-26

Similar Documents

Publication Publication Date Title
EP1208593B1 (fr) Procede de traitement de substrats pour la micro-electronique
WO2003005434A2 (fr) Procede de diminution de la rugosite de surface d'une tranche semicondutrice
EP1051739B1 (fr) Substrat compliant en particulier pour un depot par hetero-epitaxie
WO2003032384A1 (fr) Procede de fabrication de couches minces contenant des microcomposants
FR3108774A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
EP2771906B1 (fr) Procédé de lissage d'une surface par traitement thermique
FR3116940A1 (fr) Procédé basse température de fabrication d’un substrat semiconducteur sur isolant
FR3061988B1 (fr) Procede de lissage de surface d'un substrat semiconducteur sur isolant
WO2020188169A1 (fr) Procede de transfert d'une couche utile sur une substrat support
WO2024170757A1 (fr) Procédé de réduction de la concentration en bore d'une couche semi-conductrice
EP4154306A1 (fr) Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences
EP3948941B1 (fr) Procede de fabrication d'un substrat de type semi-conducteur sur isolant
FR3064398A1 (fr) Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
EP4078658B1 (fr) Procede de gravure de substrats comportant une couche mince superficielle, pour ameliorer l'uniformite d'epaisseur de ladite couche
EP4473553B1 (fr) Procede de transfert d'une couche mince sur un substrat support
EP4666312A1 (fr) Procédé de formation d'une zone de fragilisation dans un substrat semi-conducteur
FR3034565A1 (fr) Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme
WO2025108793A1 (fr) Procédé de fabrication d'une structure soi notamment adaptée pour les applications photoniques, et substrat support pour ladite structure
EP4199040A1 (fr) Procede de transfert d'une couche utile en diamant cristallin sur un substrat support
FR3103055A1 (fr) Procédé de finition d’une couche semi-conductrice monocristalline transférée sur un substrat receveur
WO2026041589A1 (fr) Procédé de fabrication d'une structure composite incluant une couche mince monocristalline transférée sur un substrat support
FR3153463A1 (fr) ProcÉdÉ de transfert d’un couche de SiC monocristallin sur un support en SiC polycristallin utilisant un substrat temporaire de SiC monocristallin
FR3110282A1 (fr) Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences
FR3093860A1 (fr) Procédé de transfert d’une couche utile sur un substrat support
FR2899382A1 (fr) Procede de fabrication de structures soi avec limitation des lignes de glissement

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20250915

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC ME MK MT NL NO PL PT RO RS SE SI SK SM TR