EP4643505A1 - Sende-/empfangsschaltung sowie damit gebildetes signal-übertragungssystem - Google Patents

Sende-/empfangsschaltung sowie damit gebildetes signal-übertragungssystem

Info

Publication number
EP4643505A1
EP4643505A1 EP23834215.8A EP23834215A EP4643505A1 EP 4643505 A1 EP4643505 A1 EP 4643505A1 EP 23834215 A EP23834215 A EP 23834215A EP 4643505 A1 EP4643505 A1 EP 4643505A1
Authority
EP
European Patent Office
Prior art keywords
signal
circuit
phy
lvds
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP23834215.8A
Other languages
English (en)
French (fr)
Inventor
Werner Tanner
Pascal Buchschacher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endress and Hauser Flowtec AG
Original Assignee
Endress and Hauser Flowtec AG
Flowtec AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102023105489.9A external-priority patent/DE102023105489A1/de
Application filed by Endress and Hauser Flowtec AG, Flowtec AG filed Critical Endress and Hauser Flowtec AG
Publication of EP4643505A1 publication Critical patent/EP4643505A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Definitions

  • the invention relates to a transmitting/receiving circuit (transceiver) for (data) signal transmission, in particular in accordance with ANSI/TIA/EIA-644-1995 (LVDS), and to a signal transmission system formed thereby.
  • a transmitting/receiving circuit for (data) signal transmission, in particular in accordance with ANSI/TIA/EIA-644-1995 (LVDS), and to a signal transmission system formed thereby.
  • signal transmission systems that use differential voltage levels, in particular those that conform to the ANSI/TIA/EIA-644-1995 standard (LVDS - Low Voltage Differential Signaling), are used in (industrial) measurement and/or control systems, for example to serially transmit digital (useful) data, such as measurement and/or operating data, within an (independent) measuring device or measuring system formed by at least one sensor and an electrically connected converter electronics and/or from such a measuring system to an external data processing system.
  • LVDS Low Voltage Differential Signaling
  • a signal transmission system that conforms to the ANSI/TIA/EIA-644-1995 standard or is suitable for LVDS transmission can comprise two or more transmit/receive circuits (transceivers), each formed by means of a transmitter circuit, sometimes also referred to as an LVDS driver, a receiver circuit, two or more terminating resistors and one or more (twisted pair) signal cables, each of the transmitter circuits having a data input for a (digital) data signal to be transmitted, a two-pole (LVDS) signal output for a differential (LVDS) voltage signal and an electronic (direct) current source, and each of the receiver circuits having a two-pole (LVDS) signal input for a differential (LVDS) voltage signal with an input resistance (typically more than 1 MQ) and a data output for a (digital) data signal.
  • a transmitter circuit sometimes also referred to as an LVDS driver
  • a receiver circuit two or more terminating resistors and one or more (twisted pair) signal cables
  • the data signal to be transmitted or output by means of signal transmission systems of the type in question can be, for example, an ANSI/TIA/EIA-485 (UART - Universal Asynchronous Receiver Transmitter) compliant serial digital signal, i.e. a binary (1-bit) data signal with which the actual (measurement and/or operating) data is transmitted as a serial bit stream with a fixed frame (corresponding to a specified number of transmitted bits), which typically consists of a start bit, (depending on the protocol) five to a maximum of nine (useful) data bits, an optional parity bit for detecting transmission errors and one or two stop bits.
  • the data transmission can accordingly be asynchronous or byte-synchronous, for example.
  • the transmitter circuit of each of the aforementioned transmitting/receiving circuits is designed to be electrically connected to the receiver circuit of another of the transmitting/receiving circuits by means of a pair of signal conductors (of the aforementioned signal cable), wherein the same signal conductors are also electrically connected together at a respective receiver circuit end via one of the aforementioned terminating resistors - typically more than 20 Q (ohms) and less than 1 kQ (kilo ohms), for example approximately 100 Q - and wherein the signal output of the transmitter circuit and the signal input of the receiver circuit are electrically connected to one another by means of the pair of signal conductors; this in particular in such a way that a current loop is formed involving the respective signal output, the pair of signal conductors and a current divider formed by means of the terminating resistor (correspondingly adapted to a wave impedance of the signal cable) and the respective signal input.
  • the terminating resistor correspondly adapted to a wave impedance
  • the transmitter circuit of signal transmission systems of the type in question serves in particular to convert a (digital) data signal at the data input into a differential (LVDS) voltage signal at the (LVDS) signal output, in particular one that conforms to ANSI/TIA/EIA-644-1995 (LVDS), in a transmission mode of the respective transmitter circuit or the transmission/reception circuit formed thereby, which can be selected or activated, if necessary, by means of a value-discrete selection signal at a control input of the transmitter circuit.
  • LVDS differential
  • LVDS ANSI/TIA/EIA-644-1995
  • the respective receiver circuit (connected to the transmitter circuit) serves to convert the (LVDS) voltage signal supplied to the (LVDS) signal input into a (digital) data signal at the data output by establishing a transmission channel in a receive mode (selected or activated simultaneously with the aforementioned transmit mode) of the receiver circuit or the transmit/receive circuit formed thereby.
  • the transmitter circuit is set up to electrically switch or keep switched through a positive (current source) pole (+) of the current source to one of two connection poles of the (LVDS) signal output and, complementarily, a negative (current source) pole (-) of the current source to the other of the two connection poles of the (LVDS) signal output, depending on a signal state of the data signal (at the data input), or to swap electrical connections set up between the first and second (current source) poles and a different one of the two connection poles of the (LVDS) signal output, depending on a signal edge of the data signal (which mediates between two signal states).
  • a (loop) current with a predeterminable (signal) current strength typically between 3 mA (milliamperes) and 10 mA, possibly also adjustable or adjustable, and a predeterminable current direction is driven in the aforementioned current loop by the current source of the transmitter circuit in transmission mode, such that the (loop) current flows with alternating current directions in the current loop, whereby the (loop) current has a first current direction when the input signal has a first signal state (HIGH 1) and that the (loop) current has a second current direction opposite to the first current direction when the input signal has a second signal state (LOW ⁇ 0) different from the first signal state.
  • a predeterminable (signal) current strength typically between 3 mA (milliamperes) and 10 mA, possibly also adjustable or adjustable
  • the (loop) current modulated accordingly with the data signal in turn causes a (signal) voltage to drop across the terminating resistor, which serves as an input voltage of the receiver circuit and is likewise modulated with the data signal, with a voltage level proportional to the (signal) current strength of the (loop) current and a polarity dependent on the current direction of the (loop) current.
  • the receiver circuit is set up to convert the (signal) voltage at the signal input into a corresponding output voltage, namely a (signal) voltage at the signal output of the receiver circuit, in such a way that the output voltage of the receiver circuit assumes or has a first voltage level different from zero for a (positive) input voltage with a voltage level that exceeds a (non-zero positive) first switching voltage threshold value or is above the same first switching voltage threshold value.
  • signal transmission systems of the type in question can be operated (bi-directional) in half-duplex (HDX) in such a way that the at least two transmit/receive circuits of the respective signal transmission system are allowed to operate alternately in the transmit and receive modes in the manner described above in order to establish first and second transmission channels with opposite transmission directions.
  • the transmitter circuit is also typically set up to be placed in an operating mode alternative to the transmit mode, in which the transmitter circuit does not process a data signal at the data input or does not deliver an (LVDS) voltage signal at the (LVDS) signal output.
  • the receiver circuit is set up In an operating mode alternative to receive mode, a differential (LVDS) voltage signal at the (LVDS) signal input is not converted into a data signal at the data output or no data signal is output at the data output.
  • a (signal) quality of the (signal) voltage dropping across the respective terminating resistor that can be achieved by means of such signal transmission systems with a predetermined transmission rate for a given (transmission) length of the signal conductor is (co-)determined not only by the electrical properties, such as in particular a (wave) impedance or attenuation, of the signal conductor or the (signal) cable formed thereby, but also by the voltage level of the differential (LVDS) voltage signal at the (LVDS) signal input, and thus a (direct) current strength of the (loop) current as well as its distribution within the aforementioned current divider.
  • the electrical power available for the operation of such a signal transmission system and thus the electrical (transmission) power that can actually be fed into the signal conductors by means of the respective transmission circuit, is notoriously limited or contingent to a considerable extent;
  • This - not least when used in a measuring device in industrial measurement and automation technology which regularly requires the aforementioned high transmission rates of not less than 500 kbits/s, and therefore low bit durations of not more than 2 ps (microseconds), for example a (two-wire) measuring device with at least temporarily low power consumption of less than 50 mW (milliwatts) or a measuring device according to US-A 2018/0328774 - for example also in such a way that the (loop) current can only be permanently set with currents of less than 10 mA, possibly also at least temporarily less than 5 mA, or a corresponding (transmission) power of less than 10 mW, possibly also at least temporarily less than 5 mW, is available.
  • the terminating resistor of each of the transmitting/receiving circuits which is essential for the transmission and conversion of the (LVDS) voltage signal, results in the (loop) current fed in by one of the transmitter circuits (during its transmission operation) being divided between the aforementioned current divider and the other terminating resistor connected in parallel to it; this in particular in such a way that, depending on the level of an (ohmic) resistance of the signal conductors and the wave impedance (line wave resistance) of the signal cable formed thereby, regularly less than 70%, in particular about 50%, of the (loop) current is available for the input of the receiver circuit or can be converted into the (LVDS) voltage signal at the (LVDS) signal input.
  • one object of the invention is to improve signal transmission systems of the type in question in such a way that, despite an overall low available electrical power of in particular not more than 10 mW or a (transmission) power that can be temporarily reduced to less than 10 mW, digital (measurement and/or operating) data can be transmitted with a transmission rate of more than 500 kbit/s even over transmission distances of more than 20 m, in particular more than 30 m.
  • the invention consists in a transmitting/receiving circuit (transceiver) for (data) signal transmission, in particular in accordance with ANSI/TIA/EIA-644-1995 (LVDS), comprising:
  • a receiver circuit with a (LVDS) signal input for a differential (LVDS) voltage signal, in particular ANSI/TIA/EIA-644-1995 (LVDS) compliant, and with a data output for a data signal, in particular ANSI/TIA/EIA-485 (UART) compliant and/or binary;
  • LVDS differential
  • UART ANSI/TIA/EIA-485
  • a transmitter circuit with a, in particular controllable, electronic (direct) current source with a (positive) first electrical (current source) pole and with a (negative) second electrical (current source) pole, with a data input for a, in particular.
  • ANSI/TIA/EIA-485 UART compliant and/or binary (UART) data signal and with a (LVDS) signal output having a first connection pin and a second connection pin for a differential (LVDS) voltage signal, in particular ANSI/TIA/EIA-644-1995 (LVDS) compliant;
  • a first (two-pole) resistance element in particular one having an ohmic resistance of more than 10 Q (Ohm);
  • a second (two-pole) resistance element in particular one having an ohmic resistance of more than 10 Q and/or identical in construction to the first resistance element;
  • connection device • and (for connecting a signal cable having a pair of signal conductors) a connection device with a first connection pole and with a second connection pole; wherein the first connection pole of the transmitter circuit is connected to the first connection pole of the connection device with the interposition of the first resistance element and the second connection pole of the transmitter circuit is connected to the interposition of the second resistance element is electrically connected to the second connection pole of the connection device, in particular permanently;
  • the transmitter circuit has at least two operating modes (T-l, T-Il), each of which can be selected or activated by means of at least one discrete-value selection signal at a control input of the transmitter circuit, such that the transmitter circuit is set up to convert, in a first operating mode (T-l -> transmission mode), a (UART) data signal, in particular ANSI/TIA/EIA-485 (UART) compliant and/or binary, in particular a 1-bit data signal, at the data input into a differential (LVDS) voltage signal, in particular ANSI/TIA/EIA-644-1995 (LVDS) compliant, at the (LVDS) signal output, namely, depending on a signal state of the data signal (at the data input), the first (current source) pole to one of the first and second connection poles of the (LVDS) signal output and, complementarily thereto, the second (current source) pole (-) to the other of the first and second connection poles or to keep it connected or to swap electrical connections set up
  • T-II termination mode to electrically short-circuit or keep short-circuited the first and second connection poles of the (LVDS) signal output, in particular in such a way that the first and second resistance elements are electrically connected in series.
  • the invention consists in a signal transmission system formed by means of such a transmitting/receiving circuit, for example a (serial) signal transmission system for the bidirectional (point-to-point) transmission of digital (useful) data.
  • a transmitting/receiving circuit for example a (serial) signal transmission system for the bidirectional (point-to-point) transmission of digital (useful) data.
  • the transmitter circuit is designed to connect the current source and the first and second resistance elements electrically in series or to keep them electrically connected in series in the first operating mode.
  • each of the first and second resistance elements forms a series resistance of the transmitter circuit between the current source and the respective connection pole of the (LVDS) signal output, for example limiting a (nominal) short-circuit current.
  • the transmitter circuit is configured to electrically separate or keep electrically separated the power source from at least one of the first and second connection poles of the (LVDS) signal output in the second operating mode.
  • the transmitter circuit is configured to electrically separate or keep electrically separated the (LVDS) signal output from at least one of the first and second (current source) poles in the second operating mode.
  • the transmitter circuit is designed to connect the first and second resistance elements electrically in series or to keep them electrically connected in series in the second operating mode.
  • the receiver circuit has at least two operating modes, for example each selectable or activatable by means of a value-discrete selection signal at a control input of the receiver circuit, such that the receiver circuit is set up, in a first operating mode (receiving mode), to convert a, for example ANSI/TIA/EIA-644-1995 (LVDS) compliant, differential (LVDS) voltage signal at the (LVDS) signal input into a, for example ANSI/TIA/EIA-485 (UART) compliant and/or binary (UART) data signal, for example a 1-bit data signal, at the data output (Dout), and that the receiver circuit is set up, in a second operating mode, to convert a, for example
  • a first operating mode to convert a, for example ANSI/TIA/EIA-644-1995 (LVDS) compliant, differential (LVDS) voltage signal at the (LVDS) signal input into a, for example ANSI/TIA/EIA-485 (UART) compliant
  • the (LVDS) signal input of the receiver circuit has a first connection pole and a second connection pole.
  • the transmitter circuit is designed as an integrated circuit, for example as a component of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • the receiver circuit is designed as an integrated circuit, for example as a component of an application-specific integrated circuit (ASIC).
  • ASIC application-specific integrated circuit
  • the transmitter circuit and the receiver circuit are part of one and the same, for example application-specific, integrated circuit.
  • the transmitter circuit has an (H-)bridge circuit formed by means of first, second, third and fourth (semiconductor) switches, of which bridge circuit a supply input is electrically connected to the power source and of which bridge circuit a bridge branch is electrically connected to the first and second connection poles, for example in such a way that a series connection of the first and second switches and a series connection of the third and fourth switches are electrically connected in parallel, and/or in such a way that the first and fourth switches are electrically connected to the first (power source) pole and the second and third switches are electrically connected to the second (power source) pole.
  • first, second, third and fourth (semiconductor) switches of which bridge circuit a supply input is electrically connected to the power source and of which bridge circuit a bridge branch is electrically connected to the first and second connection poles, for example in such a way that a series connection of the first and second switches and a series connection of the third and fourth switches are electrically connected in parallel, and/or in such a way that the first
  • the transmitter circuit is set up, in the first operating mode, for a data signal at the data input with a first signal state corresponding, for example, to logic one, both to close the (diagonal to each other) first and third switches (of the bridge circuit) or to keep them closed and to open the (diagonal to each other) second and fourth switches (of the bridge circuit) or to keep them open, and that the transmitter circuit is set up, in the first operating mode, for a data signal at the data input with a second signal state deviating from the first signal state, for example corresponding to logic zero, both to open the first and third switches (of the bridge circuit) or to keep them open and to close or keep the second and fourth switches (of the bridge circuit) or to keep them closed.
  • a first signal state corresponding, for example, to logic one
  • the transmitter circuit is further configured to open and keep open the first and third switches (of the bridge circuit) and to close and keep closed the second and fourth switches (of the bridge circuit) in the first operating mode when there is a data signal at the data input with a signal edge that transitions from the first signal state to the second signal state, and the transmitter circuit is configured to open and keep closed the first and third switches (of the bridge circuit) in the first operating mode when there is a data signal at the data input with a signal edge that transitions from the second signal state to the first signal state, and bridge circuit) to close or keep closed as well as to open or keep open the second and fourth switches (of the bridge circuit).
  • the transmitter circuit has an (H-)bridge circuit formed by means of first, second, third and fourth (semiconductor) switches, of which bridge circuit a supply input is electrically connected to the power source and of which bridge circuit a bridge branch is electrically connected to the first and second connection poles, for example in such a way that a series connection of the first and second switches and a series connection of the third and fourth switches are electrically connected in parallel, and/or in such a way that the first and fourth switches are electrically connected to the first (power source) pole and the second and third switches are electrically connected to the second (power source) pole, and it is further provided that the transmitter circuit has a (hardware) control logic with first, second, third and fourth control outputs for controlling the first, second, third and fourth (semiconductor) switches of the (H-)bridge circuit, respectively.
  • control logic is further configured, in the first operating mode of the transmitter circuit, to close or keep the first and third switches closed and to open or keep the second and fourth switches open when there is a data signal at the data input with a first signal state corresponding, for example, to logical one.
  • the control logic is further configured, in the first operating mode of the transmitter circuit, to open or keep the first and third switches open and to close or keep the second and fourth switches closed when there is a data signal at the data input with a second signal state deviating from the first signal state, for example corresponding to logical zero.
  • each of the first, second, third and fourth (semiconductor) switches further comprises a control terminal, each of which is electrically connected to (exactly) one associated (first, second, third and fourth) control output of the control logic and vice versa, and/or the control logic comprises a first control input and a second control input, for example such that the first control input forms a control input of the transmit/receive circuit or is electrically coupled thereto and that the second control input forms the data input of the transmitter circuit or is electrically coupled thereto and/or such that the first and second operating modes of the transmitter circuit can each be selected or activated by means of at least one value-discrete (binary) selection signal at the control input of the transmitter circuit.
  • the transmitting/receiving circuit further comprises: a third (two-pole) resistance element, for example having an ohmic resistance of more than 100 Q, and a fourth (two-pole) resistance element, for example having an ohmic resistance of more than 100 Q and/or being identical in construction to the third resistance element.
  • the (LVDS) signal input of the receiver circuit further comprises a first connection pole and a second connection pole, and it is further provided that the third resistance element electrically connects the first connection pole of the receiver circuit to the first connection pole of the connection device and the fourth resistance element electrically connects the second connection pole of the receiver circuit to the second connection pole of the connection device, in particular permanently.
  • this further comprises: a further transmitting/receiving circuit, for example of the same type or construction as the transmitting/receiving circuit PHY and/or configured for signal transmission in accordance with ANSI/TIA/EIA-644-1995, and a signal cable having at least one pair of signal conductors, in particular of similar and/or identical electrical properties and/or twisted together.
  • a further transmitting/receiving circuit for example of the same type or construction as the transmitting/receiving circuit PHY and/or configured for signal transmission in accordance with ANSI/TIA/EIA-644-1995
  • a signal cable having at least one pair of signal conductors, in particular of similar and/or identical electrical properties and/or twisted together.
  • the two transmitting/receiving circuits are electrically connected by means of the signal cable (STP) to form a current loop.
  • STP signal cable
  • the signal cable has a (transmission) length of more than 20 m (meters), for example even more than 50 m.
  • the signal cable has a wave impedance (line wave resistance) of not less than 20 Q, in particular not more than 500 Q.
  • a basic idea of the invention is to dissolve the current divider formed by the terminating resistor at the input of the receiver circuit in a transmit/receive circuit of the type in question during the transmit mode of the associated transmitter circuit (the transmit/receive circuit) or to simply set it up while the transmitter circuit is not operating in the transmit mode.
  • This makes it possible for practically the entire (loop) current fed in by the same transmitter circuit to be transferred to the other transmit/receive circuit or its receiver circuit, and thus a correspondingly higher proportion of the (transmit) power invested by the transmit/receive circuit can be converted to form the (LVDS) voltage signal received by the receiver circuit.
  • One advantage of the invention is that the resistance elements of the transmit/receive circuit required to form the terminating resistor can alternatively also serve as (fault) current-limiting series resistors in the transmit mode of the transmitter circuit.
  • Another advantage of the invention is that both the transmitter circuit and the receiver circuit can be designed using conventional (commercially available) integrated circuits or as part of one and the same (application-specific) integrated circuit, whereby the transmit/receive circuit according to the invention can also be produced at low manufacturing costs or at manufacturing costs comparable to those of conventional transmit/receive circuits.
  • Fig. 1 and 2 respectively show an embodiment of a transmitting/receiving circuit (t ransceiver) according to the invention
  • Fig. 3 shows an embodiment of a signal transmission system according to the invention (formed by means of a transmitting/receiving circuit according to Fig. 1 or 2);
  • Fig. 4 and 5 respectively show embodiments of a transmit-receive circuit according to Fig. 1;
  • Fig. 6 shows an embodiment of a transmitting/receiving circuit according to Fig. 2;
  • Fig. 1 and 2 schematically show an embodiment of a transmitting/receiving circuit (transceiver) PHY according to the invention, for example an externally and/or battery-powered one, for (data) signal transmission, in particular for the transmission of ANSI/TIA/EIA-644-1995 (LVDS) compliant (voltage) signals.
  • LVDS ANSI/TIA/EIA-644-1995
  • the transmitting/receiving circuit PHY can be used, for example, as a component of a (serial) signal transmission system (2PHY) for the bidirectional (point-to-point) transmission of digital (useful) data, in particular with a bit rate of more than 500 kbit/s (kilobits per second) and/or over a distance of more than 20 m (meters), in an electronic data processing system, in particular of digital (measurement and/or operating) data in an (industrial) measurement and/or control system, and/or in an (industrial) measuring device.
  • a signal transmission system 2PHY is shown schematically in Fig. 3.
  • the signal transmission system 2PHY comprises, in addition to the transmitting/receiving circuit PHY, another transmitting/receiving circuit PHY', for example of the same type or construction as the transmitting/receiving circuit PHY and/or set up for signal transmission in accordance with ANSI/TIA/EIA-644-1995, and a signal cable STP having at least one pair of signal conductors, in particular of similar and/or identical electrical properties and/or twisted together; this in particular in such a way that the two transmitting/receiving circuits (PHY, PHY') are electrically connected by means of the signal cable STP to form a current loop.
  • the signal cable STP can advantageously be a symmetrical and/or shielded signal cable or a signal cable suitable for symmetrical signal transmission, for example a twisted pair cable.
  • the STP signal cable also has a (transmission) length of more than 20 m (meters), for example also more than 50 m, possibly also more than 100 m and/or the signal cable has a wave impedance (line wave resistance) of not less than 20 Q, in particular not more than 500 Q.
  • each of the signal conductors of the STP signal cable can advantageously have a (length-)specific ohmic resistance of less than 50 Q/m (ohms per meter).
  • the STP signal cable is also designed to transmit a (LVDS) voltage signal, for example also ANSI/TIA/EIA-644-1995 compliant and/or having symmetrical and/or differential voltage levels.
  • the signal transmission system can, for example, be operated (bidirectionally) in a half-duplex (HDX) such that the two transmit-receive circuits (PHY, PHY') are allowed to operate alternately in a transmit or receive mode for the purpose of establishing first and second transmission channels with opposite transmission directions.
  • HDX half-duplex
  • Transmitting/receiving circuit PHY comprises a receiver circuit PHY-R with a, in particular an input resistance of more than 1 MQ (MegaOhm),
  • LVDS LVDS signal input (rx1, rx2) for a differential (LVDS) voltage signal, in particular ANSI/TIA/EIA-644-1995 (LVDS), and with a data output Dout (forming a data output of the transmit/receive circuit) for a data signal, in particular ANSI/TIA/EIA-485 (UART), and/or binary, as well as a transmitter circuit PHY-T with a controllable electronic (direct current) current source with a (positive) first electrical (current source) pole (+) and with a (negative) second electrical (current source) pole (-), with a data input Din (forming a data input of the transmit/receive circuit) for a data signal, in particular ANSI/TIA/EIA-485 (UART), and/or binary, (UART) data signal and with a (LVDS) signal output (tx1, tx2) having a first connection pin tx1 and a second connection pin tx2 for a differential (
  • the (LVDS) signal input (rx1, rx2) of the receiver circuit PHY-R also has a first connection pole rx1 and a second connection pole rx2.
  • the transmitter circuit PHY-T and/or the receiver circuit PHY-R can each advantageously be designed as an integrated circuit, for example as a component of an application-specific integrated circuit (ASIC), for example also in such a way that the transmitter circuit PHY-T and the receiver circuit PHY-R are components of one and the same (application-specific) integrated circuit.
  • ASIC application-specific integrated circuit
  • the transmitting/receiving circuit PHY further comprises a first (two-pole) resistance element R1, for example having an ohmic resistance (value) of more than 10 Q (Ohm), a second (two-pole) resistance element R2, for example having an ohmic resistance (value) of not less than 10 Q and/or identical in construction to the first resistance element R1, and (for connecting a signal cable having a pair of signal conductors) a (cable) connection device with a first connection pole tr1 and with a second connection pole tr2.
  • a first (two-pole) resistance element R1 for example having an ohmic resistance (value) of more than 10 Q (Ohm)
  • a second (two-pole) resistance element R2 for example having an ohmic resistance (value) of not less than 10 Q and/or identical in construction to the first resistance element R1
  • a (cable) connection device with a first connection pole tr1 and with a second connection pole tr2.
  • connection device can be formed, for example, by means of a plug, pin or spring strip (arranged on a circuit board of the transmitting/receiving circuit), by means of soldering pins and/or by means of (PCB) terminals.
  • connection pole tx1 of the transmitter circuit PHY-T is connected to the first connection pole tr1 of the connection device with the interposition of the first resistance element and the connection pole tx2 of the transmitter circuit PHY-T with the interposition of the second
  • the transmitting/receiving circuit PHY further comprises a third (two-pole) resistance element R3, for example having an ohmic resistance of more than 100 Q, and a fourth (two-pole) resistance element R4, for example having an ohmic resistance of more than 100 Q and/or being identical in construction to the third resistance element, wherein the third resistance element electrically connects the first connection pole rx1 of the receiver circuit PHY-R to the first connection pole tr1 of the connection device and the fourth resistance element electrically connects the second connection pole rx2 of the receiver circuit PHY-R to the second connection pole tr2 of the connection device, in particular permanently.
  • a third resistance element electrically connects the first connection pole rx1 of the receiver circuit PHY-R to the first connection pole tr1 of the connection device
  • the fourth resistance element electrically connects the second connection pole rx2 of the receiver circuit PHY-R to the second connection pole tr2 of the connection device, in particular permanently.
  • the transmitter circuit PHY-T of the transmitting/receiving circuit PHY according to the invention further has at least two operating modes (Tl, T-Il), each of which can be selected or activated, for example, by means of at least one value-discrete selection signal at a (first) control input of the transmitter circuit PHY-T.
  • the transmitter circuit PHY-T is set up to convert, in a first operating mode Tl (transmission mode), a (UART) data signal din, in particular ANSI/TIA/EIA-485 (UART) compliant and/or binary, for example a 1-bit data signal, at the data input Din into a (LVDS) voltage signal, in particular ANSI/TIA/EIA-644-1995 (LVDS) compliant and/or symmetrical, differential (LVDS) voltage signal at the (LVDS) signal output, namely, as also shown schematically in Fig.
  • Tl transmission mode
  • UART ANSI/TIA/EIA-485
  • binary for example a 1-bit data signal
  • a (loop) current iLVDS with a predeterminable, in particular at least temporarily kept constant, current intensity can be driven or impressed in the current loop - here involving at least the current source, the two signal conductors of the signal cable STP and the transmit/receive circuit PHY'; this in particular in such a way that the aforementioned (loop) current iLVDS has a first current direction (+) for a data signal din having a first signal state (HIGH 1) and that the (loop) current iLVDS has a second current direction (-) opposite to the first current direction (+) for a (UART) data signal din having a second signal state (LOW 0) different from the first signal state (HIGH), whereby the (UART) data signal din is connected to the (loop) current iLVDS on is modulated or the transmitter circuit PHY
  • the transmitter circuit PHY-T is further configured to electrically connect the current source and the first and second resistance elements (R1, R2) in series in the first operating mode or to keep them electrically connected in series and/or it is provided that when the transmitter circuit PHY-T is operating in the first operating mode, each of the first and second resistance elements has a, in particular a (nominal) short-circuit current limiting, series resistance of the transmitter circuit PHY-T between the current source and the respective connection pole of the (LVDS) signal output (tx1, tx2).
  • the transmitter circuit PHY-T of the transmitting/receiving circuit PHY is, as also shown schematically in Fig. 2, further configured to electrically short-circuit or keep short-circuited the first and second connection poles of the (LVDS) signal output (tx1, tx2) in a second operating mode T-II (termination mode), which can be activated or is activated, in particular simultaneously with the aforementioned first operating mode R1 of the receiver circuit PHY-R; this in particular in such a way that the first and second resistance elements are electrically connected in series (in order to form a current divider involving the (LVDS) signal input).
  • T-II termination mode
  • a terminating resistor (of the signal cable) is formed that electrically connects the signal conductors to the (respective) line end of a receiver circuit PHY-R.
  • the terminating resistor formed by the first and second resistance elements serves here in particular to establish a voltage drop serving as an (LVDS) voltage signal (with a voltage level proportional to a current flowing through it and a polarity dependent on its current direction) at the input of the receiver circuit PHY-R.
  • the voltage drop can then be generated, for example, by means of a (loop) current iLVDS driven by the aforementioned transmit-receive circuit PHY' or its transmitter circuit, possibly also modulated in the same way as the aforementioned (by means of the transmitter circuit PHY-T).
  • the resistances of the first and second resistance elements can be chosen so that their (resistance) sum matches the wave impedance of the aforementioned signal cable (STP) (to be connected to the transmit-receive circuit or the first and second connection poles of the connection device) or that the series-connected first and second resistance elements (R1, R2) form a correspondingly optimized terminating resistance of the signal cable.
  • the input resistance is high, i.e. more than 1 MQ (mega ohm).
  • Transmitter circuit PHY-T is also configured to electrically separate or keep electrically separated the power source from at least one, in particular each, of the first and second connection poles of the (LVDS) signal output (tx1, tx2) in the second operating mode and/or to electrically separate or keep electrically separated the (LVDS) signal output from at least one of the first and second (power source) poles (+, -).
  • the receiver circuit PHY-R also has at least two, for example each selectable or activatable by means of a value-discrete selection signal at a control input of the receiver circuit PHY-R,
  • the receiver circuit PHY-R is particularly designed to process a differential, namely differential voltage level (uLVDS), in particular ANSI/TIA/EIA-644-1995 (LVDS) compliant and/or symmetrical, (LVDS) voltage signal at the (LVDS) signal input (rx1, rx2) in a first operating mode Rl (receive mode), namely to receive it and to convert it into a, in particular ANSI/TIA/EIA-485 (UART) compliant and/or binary, (UART) data signal, in particular a 1-bit data signal, at the data output Dout or to operate as an LVDS receiver.
  • uLVDS differential voltage level
  • LVDS ANSI/TIA/EIA-644-1995
  • the receiver circuit PHY-R is further configured according to a further embodiment of the invention to convert (in its first operating mode Rl) an input voltage uLVDS at the (LVDS) signal input (rx1, rx2) into a corresponding output voltage at the signal output Dout, which serves as a data signal dout of the receiver circuit; this in particular in such a way that the output voltage assumes a (positive) first voltage level, in particular a (positive) first voltage level, different from zero and/or not less than +500 mV, (only) at a (positive) input voltage uLVDS (uLVDS +uLVDS) with a voltage level exceeding a (positive) first switching voltage threshold value (different from zero), for example not less than +5 mV (millivolts), or (continues to) have the first voltage level at a voltage level above the same switching voltage threshold value.
  • the receiver circuit PHY-R can also be set up so that its previously designated switching voltage threshold value is not less than +5 mV, for example, it is also greater than +7 mV and/or less than +200 mV.
  • the receiver circuit PHY-R is further set up (in its first operating mode Rl) to convert the input voltage uLVDS into the previously designated output voltage (dout) in such a way that the output voltage (only) assumes a second voltage level that differs from the first voltage level of the output voltage, for example zero or different from zero (negative), when the input voltage uLVDS (uLVDS -uLVDS) is below a second switching voltage threshold value (which is different from the previously designated first switching voltage threshold value or from zero), or when the output voltage is below the second switching voltage threshold value.
  • the aforementioned second switching voltage threshold value can accordingly be below the aforementioned first switching voltage threshold value.
  • the receiver circuit PHY-R can also be set up such that its second switching voltage threshold value is not more than -5 mV, for example less than -7 mV and/or greater than -200 mV.
  • the receiver circuit PHY-R can also be set up such that the first and second switching voltage threshold values (representing different polarities of the input voltage uLVDS) have different signs from one another, for example such that the first switching voltage threshold value has a positive sign (+) and the second switching voltage threshold value has a negative sign (-), thus the first switching voltage threshold value is accordingly above zero and the second switching voltage threshold value is accordingly below zero, in particular also such that the first and second switching voltage threshold values have the same amount.
  • the receiver circuit PHY-R is further configured, in a second operating mode, not to convert a differential (LVDS) voltage signal, for example an ANSI/TIA/EIA-644-1995 (LVDS) compliant voltage signal, at the (LVDS) signal input (rx1, rx2) into a data signal at the data output Dout or not to output a data signal at the data output Dout in the second operating mode.
  • LVDS differential
  • LVDS ANSI/TIA/EIA-644-1995
  • the transmitter circuit PHY-T can have a (first) control input DE for a value-discrete, for example binary, (operating mode) selection signal.
  • the receiver circuit PHY-R can also have a control input RE for a value-discrete, for example binary, (operating mode) selection signal used to select its previously designated first and second operating modes (R-l, R-Il).
  • the transmitter circuit PHY-T comprises an (H-)bridge circuit formed by means of a first (semiconductor) switch T1, a second (semiconductor) switch T2, a third (semiconductor) switch T3 and a fourth (semiconductor) switch T4.
  • each of the first, second, third and fourth (semiconductor) switches has at least one control connection. As shown schematically in Fig.
  • a supply input of the bridge circuit is electrically connected to the current source and a bridge branch of the bridge circuit is electrically connected to the first and second connection poles of the (LVDS) signal output (tx1, tx2); this in particular in such a way that a series connection of the first and second switches and a series connection of the third and fourth switches are electrically connected in parallel are, or that the first and fourth switches are electrically connected to the first (current source) pole (+) and the second and third switches are electrically connected to the second (current source) pole (-).
  • LVDS LVDS
  • the transmitter circuit (PHY-T) is further configured, in the first operating mode, when there is a data signal at the data input Din with a first signal state (HIGH), for example corresponding to a logic one (..1..), as also schematically shown in Fig. 4, both to close the (diagonal to one another) first and third switches T1, T3 or to keep them closed and to open the (diagonal to one another) second and fourth switches T2, T4 and, as also schematically shown in Fig.
  • a first signal state for example corresponding to a logic one (..1..)
  • the transmitter circuit PHY-T is set up in the first operating mode, in the case of a data signal at the data input Din with a signal edge that changes from the above-mentioned first signal state (HIGH) to the second signal state (LOW), to open or keep open the first and third switches T1, T3 and to close or keep closed the second and fourth switches T2, T4 accordingly, or in the case of a data signal at the data input Din with a signal edge that changes from the second signal state (LOW) to the first
  • the transmitter circuit PHY-T further comprises a (hardware) control logic (LOGIC) with first, second, third and fourth control outputs for controlling the first, second, third and fourth (semiconductor) switches.
  • the control logic is also particularly designed to close or to keep the first and third switches closed and to open or to keep the second and fourth switches open in the first operating mode of the transmitter circuit PHY-T when there is a data signal at the data input Din having the aforementioned first signal state.
  • control logic is also designed to open or keep the first and third switches open and to close or keep the second and fourth switches closed when there is a data signal at the data input Din that has the aforementioned second signal state.
  • each of the first, second, third and fourth control outputs (of the control logic) is electrically connected to (exactly) one associated control connection of the first, second, third and fourth (semiconductor) switches and vice versa.
  • control logic also has a first control input and a second control input, the first control input forming the aforementioned (first) control input DE of the transmit/receive circuit PHY and the second control input forming the data input Din of the transmitter circuit PHY-T or being electrically coupled thereto.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

Die Sende-/Empfangsschaltung umfaßt eine Empfängerschaltung (PHY-R) mit einem Signaleingang (rx1, rx2) für ein differenzielles Spannungssignal und mit einem Datenausgang (Dout) für ein Datensignal, eine Senderschaltung (PHY-T) mit einer zwei elektrische Pole (+,-) aufweisenden (elektronischen) Stromquelle, mit einem Dateneingang (Din) für ein Datensignal und mit einem Anschlußpole (tx1, tx2) aufweisenden (LVDS-)Signalausgang (tx1, tx2) für ein differenzielles Spannungssignal, zwei (zweipolige) Widerstandselemente (R1, R2) sowie (zum Anschließen eines ein Paar Signalleiter aufweisenden Signalkabels) eine Anschlußvorrichtung mit zwei Anschlußpolen (tr1, tr2). Jeder der Anschlußpole (tx1, tx2) ist jeweils unter Zwischenschaltung eines der Widerstandselemente an jeweils einen der Anschlußpole (tr1, tr2) elektrisch angeschlossen. Die Senderschaltung (PHY-T) weist wenigstens zwei Betriebsmodi (T-l, T-Il) auf, derart, daß die Senderschaltung (PHY-T) eingerichtet ist, in einem ersten Betriebsmodus (T-l → Sendebetrieb) ein Datensignal am Dateneingang (Din) in ein differenzielles Spannungssignal am Signalausgang zu wandeln und in einem zweiten Betriebsmodus (T-Il → Terminierungsbetrieb) die Anschlußpole (tx1, tx2) elektrisch kurzzuschließen bzw. kurzgeschlossen zu halten.

Description

Sende-ZEmpfangsschaltung sowie damit gebildetes Signal-Übertragungssystem
Die Erfindung betrifft eine Sende-ZEmpfangsschaltung (Transceiver) zur, insb. ANSI/TIA/EIA-644-1995 (LVDS) konformen, (Daten-)Signalübertragung sowie ein damit gebildetes Signal-Übertragungssystem.
Zur schnellen, nämlich bei Bitraten von mehr als 500 kBit/s (KiloBit pro Sekunde) liegenden (Punkt-zu-Punkt-)Übertragung von digitalen (Meß- und/oder Betriebsdaten kommen in (industriellen) Meß- und/oder Steuerungssystemen u.a. auch differenzielle Spannungspegel nutzende, insb. auch dem Standard ANSI/TIA/EIA-644-1995 (LVDS - Low Voltage Differential Signaling) konforme, Signal-Übertragungssysteme zum Einsatz, beispielsweise nämlich, um digitale (Nutz-)Daten, wie etwa Meß- und/oder Betriebs-Daten, innerhalb eines mittels wenigstens eines Sensors und einer damit elektrisch verbundenen Umformer-Elektronik gebildeten (eigenständigen) Meßgeräts bzw. Meßsystems und/oder von einem solchen Meßsystem zu einem externen Datenverarbeitungssystem seriell zu übertragen.
Signal Übertragungssysteme der in Rede stehenden Art bzw. damit gebildete Datenverarbeitungssysteme sind beispielsweise in der DE-A 102017200687, der US-A 2002/0126542, der US-A 2009/0203333, der US-A 2015/0247747, der US-A 2016/0290847, der US-A 2018/0328774, der US-A 2019/0107425 oder der (nicht vorveröffentlichten) internationalen Patentanmeldung PCT/EP2022/084226 beschrieben.
Wie u.a. in der US-A 2002/0126542 gezeigt kann ein solches, dem
Standard ANSI/TIA/EIA-644-1995 konformes bzw. für eine LVDS-Übertragung taugliches Signal-Übertragungssystem zwei oder mehr, jeweils mittels einer, gelegentlich auch als LVDS-Treiber bezeichneten, Senderschaltung, einer Empfängerschaltung gebildete Sende-ZEmpfangsschaltungen (Transceiver), zwei oder mehr Abschlußwiderstände sowie ein oder mehr (Twisted-pair-)Signalkabel umfassen, wobei jede der Senderschaltungen jeweils einen Dateneingang für ein zu übertragendes (digitales) Datensignal, einen zweipoligen (LVDS-)Signalausgang für ein differenzielles (LVDS-)Spannungssignal sowie eine elektronische (Gleich-)Stromquelle und jede der Empfängerschaltungen einen einen Eingangswiderstand (von typischerweise mehr als 1 MQ) aufweisenden zweipoligen (LVDS-)Signaleingang für ein differenzielles (LVDS-)Spannungssignal sowie einen Datenausgang für ein (digitales) Datensignal aufweist. Bei dem mittels Signal-Übertragungssystemen der in Rede stehenden Art zu übertragenden bzw. ausgegebenen Datensignal kann es sich jeweils beispielsweise um ein ANSI/TIA/EIA-485 (UART - Universal Asynchronous Receiver Transmitter) konformes serielles Digitalsignal, mithin ein solches binäres (l-Bit-)Datensignal handeln, mit dem die eigentlichen (Meß- und/oder Betriebs-) Daten als ein serieller Bitstrom mit einem (einer festgelegten Anzahl übertragener Bits entsprechenden) fixen Rahmen übertragen werden, der typischerweise aus einem Start-Bit, (je nach Protokoll) fünf bis maximal neun (Nutz-)Daten-Bits, einem optionalen Paritäts-Bit zur Erkennung von Übertragungsfehlern und einem oder zwei Stopp-Bits besteht. Die Datenübertragung kann dementsprechend beispielsweise asynchron bzw. bytesynchron erfolgen.
Die Senderschaltung jeder der vorbezeichneten Sende-ZEmpfangsschaltungen ist dafür eingerichtet, mit der Empfängerschaltung einer anderen der Sende-ZEmpfangsschaltungen mittels eines Paares Signalleiter (des vorbezeichneten Signalkabels) elektrisch verbunden zu werden, wobei nämliche Signalleiter zudem an einem jeweiligen Empfängerschaltung seifigen (jeweiligen) Leitungsende über einen der vorbezeichneten - typischerweise mehr als 20 Q (Ohm) und weniger als 1 kQ (KiloOhm), beispielsweise nämlich etwa 100 Q aufweisenden - Abschlußwiderstände elektrisch zusammen geschlossen sind, und wobei der Signalausgang der Senderschaltung und der Signaleingang der Empfängerschaltung mittels des Paares Signalleiter elektrisch miteinander verbunden sind; dies insb. derart, daß eine den jeweiligen Signalausgang, das Paar Signalleiter sowie einen mittels des (an eine Wellenimpedanz des Signalkabels entsprechend angepaßten) Abschlußwiderstands und des jeweiligen Signaleingangs gebildeten Stromteiler involvierende Stromschleife gebildet ist. Zum Anschließen der Signalleiter bzw. eines damit gebildeten Signalkabels kann die jeweilige Sende-ZEmpfangsschaltung eine entsprechende, beispielsweise mittels auf einer Leiterplatte angeordneten Anschlußpads oder Steckerleisten gebildete, Anschlußvorrichtung aufweisen.
Die Senderschaltung von Signal-Übertragungssystemen der in Rede stehenden Art dient im besonderen dazu, in einem, ggf. auch mittels eines wertediskreten Auswahlsignals an einem Steuereingang der Senderschaltung auswähl- bzw. aktivierbaren Sendebetrieb der jeweiligen Senderschaltung bzw. der damit jeweils gebildeten Sende-ZEmpfangsschaltung ein (digitales) Datensignal am Dateneingang in ein, insb. ANSI/TIA/EIA-644-1995 (LVDS) konformes, differenzielles (LVDS-)Spannungssignal am (LVDS-)Signalausgang zu wandeln. Zudem dient die (an die Senderschaltung angeschlossene) jeweilige Empfängerschaltung entsprechend dazu, unter Etablierung eines Übertragungskanals in einem (simultan zum vorbezeichneten Sendebetrieb ausgewählten bzw. aktivierten) Empfangsbetrieb der Empfängerschaltung bzw. der damit gebildeten Sende-ZEmpfangsschaltung das dem (LVDS-)Signaleingang zugeführte (LVDS-)Spannungssignal in ein (digitales) Datensignal am Datenausgang zu wandeln. Dafür ist die Senderschaltung jeweils eingerichtet, in Abhängigkeit von einem Signalzustand des Datensignals (am Dateneingang) einen positiven (Stromquellen-)Pol (+) der Stromquelle auf einen von zwei Anschlußpolen des (LVDS-)Signalausgangs sowie komplementär dazu einen negativen (Stromquellen-)Pol (-) der Stromquelle auf den jeweils anderen der beiden Anschlußpole des (LVDS-)Signalausgangs elektrisch zu schalten bzw. durchgeschaltet zu halten bzw. in Abhängigkeit von einer (zwischen zwei Signalzuständen vermittelnden) Signalflanke des Datensignals zwischen den ersten und zweiten (Stromquellen-)Polen und jeweils einem anderen der beiden Anschlußpole des (LVDS-)Signalausgangs jeweils eingerichtete elektrische Verbindungen zu vertauschen. Infolgedessen wird durch die Stromquelle der Senderschaltung im Sendebetrieb ein (Schleifen-)Strom mit einer vorgebbaren, typischerweise zwischen 3 mA (Milli Ampere) und 10 mA liegenden, ggf. auch ein- bzw. verstellbaren (Signal-)Stromstärke und einer vorgebbaren Stromrichtung in der vorbezeichneten Stromschleife getrieben, derart, daß der (Schleifen-)Strom mit alternierender Stromrichtung in der Stromschleife fließt, wobei der (Schleifen-)Strom bei einen ersten Signalzustand (HIGH 1) aufweisendem Eingangssignal eine erste Stromrichtung aufweist und daß der (Schleifen-)Strom bei einen vom ersten Signalzustand verschiedenen zweiten Signalzustand (LOW ^ 0) aufweisendem Eingangssignal eine der ersten Stromrichtung entgegengesetzte zweite Stromrichtung aufweist. Der dementsprechend mit dem Datensignal modulierte (Schleifen-)Strom wiederum läßt über dem Abschlußwiderstand eine als eine Eingangsspannung der Empfängerschaltung dienliche, gleichermaßen mit dem Datensignal modulierte (Signal-)Spannung mit einer der (Signal-)Stromstärke des (Schleifen-)Stroms proportionalen Spannungshöhe und einer von der Stromrichtung des (Schleifen-)Stroms abhängigen Polarität abfallen. Desweiteren ist die Empfängerschaltung eingerichtet, die am Signaleingang liegende (Signal-)Spannung, in eine damit korrespondierende Ausgangsspannung, nämlich eine (Signal-)Spannung am Signalausgang der Empfängerschaltung umzuformen, derart, daß die Ausgangsspannung der Empfängerschaltung bei einer (positiven) Eingangsspannung mit einer einen (von Null verschiedenen positiven) ersten Schaltspannung-Schwellenwert überschreitenden bzw. oberhalb nämlichen ersten Schaltspannung-Schwellenwerts liegenden Spannungshöhe eine von Null verschiedene erste Spannungshöhe annimmt bzw. aufweist.
Wie u.a. in der US-A 20020126542 gezeigt, können Signal-Übertragungssysteme der in Rede stehenden Art (biderektional) im Halb-Duplex (HDX) betrieben werden, derart, daß die wenigstens zwei Sende-/Empfangsschaltungen des jeweiligen Signal-Übertragungssystems zwecks Etablierung erster und zweiter Übertragungskanäle mit entgegengesetzter Übertragungsrichtung alternierend jeweils in der vorbeschriebenen Weise im Sende- bzw. Empfangsbetrieb operieren gelassen werden. Um sicherzustellen, daß jeweils höchstens einer der vorbezeichneten ersten und zweiten Übertragungskanäle aktiviert ist, ist die Senderschaltung typischerweise ferner eingerichtet, in einem zum Sendebetrieb alternativen Betriebsmode versetzt zu werden, in dem Senderschaltung kein Datensignal am Dateneingang verarbeitet bzw. kein (LVDS-)Spannungssignal am (LVDS-)Signalausgang liefert. Alternativ oder in Ergänzung ist die Empfängerschaltung eingerichtet, in einem zum Empfangsbetrieb alternativen Betriebsmode ein differenzielles (LVDS-)Spannungssignal am (LVDS-)Signaleingang nicht in ein Datensignal am Datenausgang zu wandeln bzw. kein Datensignal am Datenausgang auszugeben.
Eine mittels derartiger Signal-Übertragungssysteme mit einer vorgegebenen Übertragungsrate für eine gegebene (Übertragungs-)Länge der Signalleiter erreichbare (Signal-)Qualität der über dem jeweiligen Abschlußwiderstand abfallenden (Signal-)Spannung wird neben den elektrischen Eigenschaften, wie insb. einer (Wellen-)lmpedanz oder Dämpfung, der Signalleiter bzw. des damit gebildeten (Signal-)Kabels u.a. auch durch die Spannungshöhe des differenziellen (LVDS-)Spannungssignal am (LVDS-)Signaleingang, mithin eine (Gleich-)Stromstärke des (Schleifen-)Stroms sowie dessen Aufteilung innerhalb des vorbezeichneten Stromteilers (mit-)bestimmt.
Anderseits ist die für den Betrieb eines solchen Signal-Übertragungssystems verfügbare elektrische Leistung, mithin ist eine mittels der jeweiligen Sendeschaltung in die Signalleiter tatsächlich einspeisbare bzw. eingespeiste elektrische (Sende-)Leistung notorisch in erheblichem Maße limitiert bzw. kontingentiert; dies - nicht zuletzt auch bei Verwendung in einem regelmäßig auch die vorbezeichneten hohe Übertragungsraten von nicht weniger als 500 kBits/s, mithin niedrige Bitdauern von nicht mehr als 2 ps (MicroSekunde) erfordernden Meßgerät der industriellen Meß- und Automatisierungstechnik, beispielsweise einem (Zweileiter-)Meßgerät mit zumindest vorübergehend geringer Leistungsaufnahme von weniger als 50 mW (MilliWatt) bzw. einem Meßgerät gemäß der US-A 2018/0328774 - beispielswiese auch derart, daß der (Schleifen-)Strom dauerhaft lediglich mit Stromstärken von weniger als 10 mA, ggf. auch von zumindest zeitweise weniger als 5 mA einstellbar ist bzw. eine entsprechende (Sende-)Leistung von weniger als 10 mW, ggf. auch von zumindest zeitweise weniger als 5 mW verfüglich ist. Damit einhergehend ist auch die mittels eines konventionellen Signal-Übertragungssystems der in Rede stehenden überbrückbare (Signal-)Übertragungsstrecke regelmäßig auf wenige Meter, insb. aber weniger als 20 m begrenzt.
Besonders der für die Übertragung und Umwandlung des (LVDS-)Spannungssignals essentielle Abschlußwiderstand jeder der Sende-ZEmpfangsschaltungen führt dazu, daß der von einer der Senderschaltungen (während deren Sendebetriebs) jeweils eingespeiste (Schleifen-)Strom auf den vorbezeichneten Stromteiler und den dazu parallel geschalteten anderen Abschlußwiderstand aufgeteilt wird; dies im besonderen in der Weise, daß, abhängig von der Höhe eines (ohmschen) Widerstandes der Signalleiter und der Wellenimpedanz (Leitungswellenwiderstand) des damit gebildeten Signalkabels, regelmäßig weniger als 70% , insb. nämlich etwa 50%, des (Schleifen-)Stroms für eingangs der Empfängerschaltung verfüglich sind bzw. in das (LVDS-)Spannungssignal am (LVDS-)Signaleingang umsetzbar sind. Ausgehend vom vorbezeichneten Stand der Technik besteht eine Aufgabe der Erfindung darin, Signal-Übertragungssysteme der in Rede stehenden Art dahingehend zu verbessern, daß damit trotz einer dafür insgesamt niedrigen verfüglichen elektrischen Leistung von insb. nicht mehr als 10 mW bzw. einer vorübergehend auf weniger als 10 mW weiter zu reduzierenden (Sende-)Leistung digitalen (Meß- und/oder Betriebs-)Daten mit einer Übertragungsrate von mehr als 500 kBit/s auch über Übertragungsstrecken von mehr als 20 m, insb. nämlich auch mehr als 30 m, übertragen werden können.
Zur Lösung der Aufgabe besteht die Erfindung in einer Sende-ZEmpfangsschaltung (Transceiver) zur, insb. ANSI/TIA/EIA-644-1995 (LVDS) konformen, (Daten-)Signalübertragung, umfassend:
• eine Empfängerschaltung mit einem, insb. einen Eingangswiderstand von mehr als 1 MQ (MegaOhm) aufweisenden, (LVDS-)Signaleingang für ein, insb. ANSI/TIA/EIA-644-1995 (LVDS) konformes, differenzielles (LVDS-)Spannungssignal und mit einem Datenausgang für ein, insb. ANSI/TIA/EIA-485 (UART) konformes und/oder binäres, Datensignal;
• eine Senderschaltung mit einer, insb. regelbaren, elektronischen (Gleich-)Stromquelle mit einem (positiven) ersten elektrischen (Stromquellen-)Pol und mit einem (negativen) zweiten elektrischen (Stromquellen-)Pol, mit einem Dateneingang für ein, insb.
ANSI/TIA/EIA-485 (UART) konformes und/oder binäres, (UART-)Datensignal und mit einem einen ersten Anschlußpol und einen zweiten Anschlußpol aufweisenden (LVDS-)Signalausgang für ein, insb. ANSI/TIA/EIA-644-1995 (LVDS) konformes, differenzielles (LVDS-)Spannungssignal;
• ein, insb. einen ohmschen Widerstand von mehr als 10 Q (Ohm) aufweisendes, erstes (zweipoliges) Widerstandselement;
• ein, insb. einen ohmschen Widerstand von mehr als 10 Q aufweisendes und/oder zum ersten Widerstandselement baugleiches, zweites (zweipoliges) Widerstandselement;
• sowie (zum Anschließen eines ein Paar Signalleiter aufweisenden Signalkabels) eine Anschlußvorrichtung mit einem ersten Anschlußpol und mit einem zweiten Anschlußpol; wobei der erste Anschlußpol der Senderschaltung unter Zwischenschaltung des ersten Widerstandselements an den ersten Anschlußpol der Anschlußvorrichtung und der zweite Anschlußpol der Senderschaltung unter Zwischenschaltung des zweiten Widerstandselements an den zweiten Anschlußpol der Anschlußvorrichtung, insb. permanent, elektrisch angeschlossen sind;
• und wobei die Senderschaltung wenigstens zwei, insb. jeweils mittels wenigstens eines wertediskreten Auswahlsignals an einem Steuereingang der Senderschaltung auswähl- bzw. aktivierbare, Betriebsmodi (T-l, T-Il) aufweist, derart, daß die Senderschaltung eingerichtet ist, in einem ersten Betriebsmodus (T-l -> Sendebetrieb) ein, insb. ANSI/TIA/EIA-485 (UART) konformes und/oder binäres, (UART-)Datensignal, insb. ein 1-Bit-Datensignal, am Dateneingang in ein, insb. ANSI/TIA/EIA-644-1995 (LVDS) konformes, differenzielles (LVDS-)Spannungssignal am (LVDS-)Signalausgang zu wandeln, nämlich in Abhängigkeit von einem Signalzustand des Datensignals (am Dateneingang) den ersten (Stromquellen-)Pol auf einen der ersten und zweiten Anschlußpole des (LVDS-)Signalausgangs sowie komplementär dazu den zweiten (Stromquellen-)Pol (-) auf den jeweils anderen der ersten und zweiten Anschlußpole elektrisch zu schalten bzw. durchgeschaltet zu halten bzw. in Abhängigkeit von einer (zwischen zwei Signalzuständen des Datensignals vermittelnden) Signalflanke des Datensignals (am Dateneingang) zwischen den ersten und zweiten (Stromquellen-)Polen und jeweils einem anderen der ersten und zweiten Anschlußpole des (LVDS-)Signalausgangs jeweils eingerichtete elektrische Verbindungen zu vertauschen, und daß die Senderschaltung eingerichtet ist, in einem zweiten
Betriebsmodus (T-Il Terminierungsbetrieb) die ersten und zweiten Anschlußpole des (LVDS-)Signalausgangs elektrisch kurzzuschließen bzw. kurzgeschlossen zu halten, insb. derart, daß die ersten und zweiten Widerstandselemente elektrisch in Reihe geschaltet sind.
Darüberhinaus besteht die Erfindung in einem mittels einer solchen Sende-ZEmpfangsschaltung gebildeten Signal-Übertragungssystem, beispielsweise einem (seriellen) Signal-Übertragungssystem zur bidirektionalen (Punkt-zu-Punkt-)Übertragung von digitalen (Nutz-)Daten.
Nach einer ersten Ausgestaltung der Erfindung ist ferner vorgesehen, daß die Senderschaltung eingerichtet ist, im ersten Betriebsmodus die Stromquelle sowie die ersten und zweiten Widerstandselemente elektrisch in Reihe zu schalten bzw. elektrisch in Reihe geschaltet zu halten.
Nach einer zweiten Ausgestaltung der Erfindung ist ferner vorgesehen, daß bei im ersten Betriebsmodus operierender Senderschaltung jeder der ersten und zweiten Widerstandselemente jeweils einen, beispielsweise einen (nominellen) Kurzschlußstrom begrenzender, Längswiderstand der Senderschaltung zwischen der Stromquelle und dem jeweiligen Anschlußpol des (LVDS-)Signalausgangs bildet.
Nach einer dritten Ausgestaltung der Erfindung ist ferner vorgesehen, daß die Senderschaltung eingerichtet ist, im zweiten Betriebsmodus die Stromquelle von wenigstens einen der ersten und zweiten Anschlußpole des (LVDS-)Signalausgangs elektrisch zu trennen bzw. elektrisch getrennt zu halten.
Nach einer vierten Ausgestaltung der Erfindung ist ferner vorgesehen, daß die Senderschaltung eingerichtet ist, im zweiten Betriebsmodus den (LVDS-)Signalausgang von wenigstens einem der ersten und zweiten (Stromquellen-)Pole elektrisch zu trennen bzw. elektrisch getrennt zu halten.
Nach einer fünften Ausgestaltung der Erfindung ist ferner vorgesehen, daß die Senderschaltung eingerichtet ist, im zweiten Betriebsmodus die ersten und zweiten Widerstandselemente elektrisch in Reihe zu schalten bzw. elektrisch in Reihe geschaltet zu halten.
Nach einer sechsten Ausgestaltung der Erfindung ist ferner vorgesehen, daß die Empfängerschaltung wenigstens zwei, beispielsweise jeweils mittels eines wertediskreten Auswahlsignals an einem Steuereingang der Empfängerschaltung auswählbare bzw. aktivierbare, Betriebsmodi aufweist, derart, daß die Empfängerschaltung eingerichtet ist, in einem ersten Betriebsmodus (Empfangsbetrieb), ein, beispielsweise ANSI/TIA/EIA-644-1995 (LVDS) konformes, differenzielles (LVDS-)Spannungssignal am (LVDS-)Signaleingang in ein, beispielsweise ANSI/TIA/EIA-485 (UART) konformes und/oder binäres, (UART-)Datensignal, beispielsweise ein 1 -Bit-Datensignal, am Datenausgang (Dout) zu wandeln, und daß die Empfängerschaltung eingerichtet ist, in einem zweiten Betriebsmodus, ein, beispielsweise
ANSI/TIA/EIA-644-1995 (LVDS) konformes, differenzielles (LVDS-)Spannungssignal am (LVDS-)Signaleingang nicht in ein Datensignal am Datenausgang zu wandeln bzw. kein Datensignal am Datenausgang auszugeben.
Nach einer siebenten Ausgestaltung der Erfindung ist ferner vorgesehen, daß der (LVDS-)Signaleingang der Empfängerschaltung einen ersten Anschlußpol und einen zweiten Anschlußpol aufweist. Nach einer achten Ausgestaltung der Erfindung ist ferner vorgesehen, daß die Senderschaltung als eine integrierte Schaltung, beispielsweise als Bestandteil einer anwendungsspezifischen integrierten Schaltung (ASIC) ausgebildet, ist.
Nach einer neunten Ausgestaltung der Erfindung ist ferner vorgesehen, daß die Empfängerschaltung als eine integrierte Schaltung, beispielsweise als Bestandteil einer anwendungsspezifischen integrierten Schaltung (ASIC) ausgebildet, ist.
Nach einer zehnten Ausgestaltung der Erfindung ist ferner vorgesehen, daß die Senderschaltung und die Empfängerschaltung Bestandteil ein und derselben, beispielsweise anwendungsspezifischen, integrierten Schaltung sind.
Nach einer elften Ausgestaltung der Erfindung ist ferner vorgesehen, daß die Senderschaltung eine mittels ersten, zweiten dritten und vierten (Halbleiter-)Schaltern gebildete (H-)Brückenschaltung aufweist, von welcher Brückenschaltung ein Speiseingang an die Stromquelle elektrisch angeschlossen ist und von welcher Brückenschaltung ein Brückenzweig an die ersten und zweiten Anschlußpole elektrisch angeschlossen ist, beispielsweise derart, daß eine Reihenschaltung der ersten und zweiten Schalter und eine Reihenschaltung der dritten und vierten Schalter elektrisch parallel geschaltet sind, und/oder derart, daß die ersten und vierten Schalter an den ersten (Stromquellen-)Pol und die zweiten und dritten Schalter an den zweiten (Stromquellen-)Pol elektrisch angeschlossen sind. Diese Ausgestaltung weiterbildend ist ferner vorgesehen, daß die Senderschaltung eingerichtet ist, im ersten Betriebsmodus bei einem Datensignal am Dateneingang mit einem, beispielsweise logisch Eins entsprechenden, ersten Signalzustand sowohl die (zueinader diagonalen) ersten und dritten Schalter (der Brückenschaltung) zu schließen bzw. geschlossen zu halten als auch die (zueinander diagonalen) zweiten und vierten Schalter (der Brückenschaltung) zu öffnen bzw. geöffnet zu halten, und daß die Senderschaltung eingerichtet ist, im ersten Betriebsmodus bei einem Datensignal am Dateneingang mit einem vom ersten Signalzustand abweichenden, beispielsweise logisch Null entsprechenden, zweiten Signalzustand sowohl die ersten und dritten Schalter (der Brückenschaltung) zu öffnen bzw. geöffnet zu halten als auch die zweiten und vierten Schalter (der Brückenschaltung) zu schließen bzw. geschlossen zu halten. Darüberhinaus ist die Senderschaltung ferner eingerichtet, im ersten Betriebsmodus bei einem Datensignal am Dateneingang mit einer vom ersten Signalzustand in den zweiten Signalzustand übergehenden Signalflanke sowohl die ersten und dritten Schalter (der Brückenschaltung) zu öffnen geöffnet zu halten als auch die zweiten und vierten Schalter (der Brückenschaltung) zu schließen bzw. geschlossen zu halten, und ist die Senderschaltung eingerichtet, im ersten Betriebsmodus bei einem Datensignal am Dateneingang mit einer vom zweiten Signalzustand in den ersten Signalzustand übergehenden Signalflanke sowohl die ersten und dritten Schalter (der Brückenschaltung) zu schließen bzw. geschlossen zu halten als auch die zweiten und vierten Schalter (der Brückenschaltung) zu öffnen bzw. geöffnet zu halten.
Nach einer zwölften Ausgestaltung der Erfindung ist vorgesehen, daß die Senderschaltung eine mittels ersten, zweiten dritten und vierten (Halbleiter-)Schaltern gebildete (H-)Brückenschaltung aufweist, von welcher Brückenschaltung ein Speiseingang an die Stromquelle elektrisch angeschlossen ist und von welcher Brückenschaltung ein Brückenzweig an die ersten und zweiten Anschlußpole elektrisch angeschlossen ist, beispielsweise derart, daß eine Reihenschaltung der ersten und zweiten Schalter und eine Reihenschaltung der dritten und vierten Schalter elektrisch parallel geschaltet sind, und/oder derart, daß die ersten und vierten Schalter an den ersten (Stromquellen-)Pol und die zweiten und dritten Schalter an den zweiten (Stromquellen-)Pol elektrisch angeschlossen sind, und ist ferner vorgesehen, daß die Senderschaltung eine (Hardware-)Steuerlogik mit ersten, zweiten, dritten und vierten Steuerausgängen zur Ansteuerung der ersten, zweiten dritten bzw. vierten (Halbleiter-)Schalter der (H-)Brückenschaltung aufweist. Diese Ausgestaltung weiterbildend ist die Steuerlogik ferner eingerichtet, im ersten Betriebsmodus der Senderschaltung bei einem Datensignal am Dateneingang mit einem, beispielsweise logisch Eins entsprechenden, ersten Signalzustand sowohl die ersten und dritten Schalter zu schließen bzw. geschlossen zu halten als auch die zweiten und vierten Schalter zu öffnen bzw. geöffnet zu halten, und ist die Steuerlogik zudem eingerichtet, im ersten Betriebsmodus Senderschaltung bei einem Datensignal am Dateneingang mit einem vom ersten Signalzustand abweichenden, beispielsweise logisch Null entsprechenden, zweiten Signalzustand sowohl die ersten und dritten Schalter zu öffnen bzw. geöffnet zu halten als auch die zweiten und vierten Schalter zu schließen bzw. geschlossen zu halten. Dafürweistjeder der ersten, zweiten dritten bzw. vierten (Halbleiter-)Schalter ferner jeweils einen Steueranschluß auf, von denen jeder an (genau) einen zugehörigen (ersten, zweiten, dritten bzw. vierten) Steuerausgang der Steuerlogik elektrisch angeschlossen ist und vice versa, und/oder weist die Steuerlogik einen ersten Steuereingang und einen zweiten Steuereingang auf, beispielsweise derart, daß der erste Steuereingang einen Steuereingang der Sende-/Empfangsschaltung bildet bzw. damit elektrisch gekoppelt ist und daß der zweite Steuereingang den Dateneingang der Senderschaltung bildet bzw. damit elektrisch gekoppelt ist und/oder derart, daß die ersten und zweiten Betriebsmodi der Senderschaltung jeweils mittels wenigstens eines wertediskreten (binären) Auswahlsignals am Steuereingang der Senderschaltung auswähl- bzw. aktivierbar sind. Nach einer Weiterbildung der Erfindung umfaßt die Sende-/Empfangsschaltung weiters: ein, beispielsweise einen ohmschen Widerstand von mehr als 100 Q aufweisendes, drittes (zweipoliges) Widerstandselement sowie ein, beispielsweise einen ohmschen Widerstand von mehr als 100 Q aufweisendes und/oder zum dritten Widerstandselement baugleiches, viertes (zweipoliges) Widerstandselement. Nach einer Ausgestaltung dieser Weiterbildung der Erfindung weist der (LVDS-)Signaleingang der Empfängerschaltung weiters einen ersten Anschlußpol und einen zweiten Anschlußpol auf und ist ferner vorgesehen, daß das dritte Widerstandselement den ersten Anschlußpol der Empfängerschaltung mit dem ersten Anschlußpol der Anschlußvorrichtung und das vierte Widerstandselement den zweiten Anschlußpol der Empfängerschaltung mit dem zweiten Anschlußpol der Anschlußvorrichtung, insb. permanent, elektrisch verbinden.
Nach einer Weiterbildung des Signal-Übertragungssystems der Erfindung umfaßt dieses weiters: eine weitere, beispielsweise zur Sende-ZEmpfangsschaltung PHY typ- oder auch baugleiche und/oder zur ANSI/TIA/EIA-644-1995 konformen Signalübertragung eingerichtete, Sende-ZEmpfangsschaltung sowie ein wenigstens ein Paar, insb. gleichartiger und/oder identische elektrische Eigenschaften aufweisender und/oder miteinander verdrillter, Signalleiter aufweisendes Signalkabel.
Nach einer ersten Ausgestaltung dieser Weiterbildung des Signal-Übertragungssystems ist vorgesehen, daß die beiden Sende-ZEmpfangsschaltungen unter Bildung einer Stromschleife mittels des Signalkabels (STP) elektrisch verbunden.
Nach einer zweiten Ausgestaltung dieser Weiterbildung des Signal-Übertragungssystems ist vorgesehen, daß das Signalkabel eine (Übertragungs-)Länge von mehr als 20 m (Meter), beispielsweise auch von mehr als 50 m, aufweist.
Nach einer dritten Ausgestaltung dieser Weiterbildung des Signal-Übertragungssystems ist vorgesehen, daß das Signalkabel eine nicht weniger als 20 Q, insb. nicht mehr als 500 Q, betragende Wellenimpedanz (Leitungswellenwiderstand) aufweist.
Ein Grundgedanke der Erfindung besteht darin, in einer Sende-ZEmpfangsschaltung der in Rede stehenden Art den durch den Abschlußwiderstand eingangs der Empfängerschaltung gebildeten Stromteiler während des Sendebetriebs der zugehörigen Senderschaltung (der Sende-ZEmpfangsschaltung) aufzulösen bzw. lediglich einzurichten während die Senderschaltung nicht im Sendebetrieb operiert. Dadurch ist es ermöglicht, daß praktisch der gesamte von nämlicher Senderschaltung eingespeiste (Schleifen-)Strom zur anderen Sende-ZEmpfangsschaltung bzw. deren Empfängerschaltung übertragen, mithin ein dementsprechend höherer Anteil an der von der Sende-ZEmpfangsschaltung investierten (Sende-)Leistung zur Bildung des von der Empfängerschaltung empfangenen (LVDS-)Spannungssignal umgesetzt werden kann. Ein Vorteil der Erfindung besteht u.a. darin, daß für die Bildung des Abschlußwiderstands benötigte Widerstandselemente der Sende-ZEmpfangsschaltung im Sendebetrieb von deren Senderschaltung alternativ jeweils auch als (Fehler-)Strom begrenzende Längswiderstände dienen können. Ein weiter Vorteil der Erfindung ist ferner auch darin zu sehen, daß sowohl die Senderschaltung als auch die Empfängerschaltung jeweils mittels konventioneller (marktgängiger) integrierter Schaltungen bzw. auch als Bestandteil ein und derselben (anwendungsspezifischen) integrierten Schaltung ausgebildet sein können, wodurch auch Sende-ZEmpfangsschaltung gemäß der Erfindung mit niedrigen bzw. mit den Herstellungskosten konventioneller Sende-ZEmpfangsschaltungen vergleichbaren Herstellungskosten produziert werden können.
Die Erfindung sowie vorteilhafte Ausgestaltungen davon werden nachfolgend anhand von Ausführungsbeispielen näher erläutert, die in den Figuren der Zeichnung dargestellt sind. Gleiche bzw. gleichwirkende oder gleichartig fungierende Teile sind in allen Figuren mit denselben Bezugszeichen versehen; wenn es die Übersichtlichkeit erfordert oder es anderweitig sinnvoll erscheint, wird auf bereits erwähnte Bezugszeichen in nachfolgenden Figuren verzichtet. Weitere vorteilhafte Ausgestaltungen oder Weiterbildungen, insb. auch Kombinationen zunächst nur einzeln erläuterter Teilaspekte der Erfindung, ergeben sich ferner aus den Figuren der Zeichnung undZoder aus den Ansprüchen an sich.
Im einzelnen zeigen:
Fig. 1 bzw. 2 ein Ausführungsbeispiel für eine erfindungsgemäße Sende-ZEmpfangsschaltung (T ransceiver);
Fig. 3 ein Ausführungsbeispiel für ein (mittels einer Sende-ZEmpfangsschaltung gemäß Fig. 1 bzw. 2 gebildetes) erfindungsgemäßes Signal-Übertragungssystem;
Fig. 4 bzw. 5 Ausgestaltungen einer Sende-ZEmpfangsschaltung gemäß Fig. 1 ; und
Fig. 6 eine Ausgestaltung einer Sende-/Empfangsschaltung gemäß Fig. 2; In Fig. 1 und 2 ist schematisch ein Ausführungsbeispiel einer, beispielsweise fremd- und/oder batteriegespeisten, erfindungsgemäßen Sende-ZEmpfangsschaltung (Transceiver) PHY zur (Daten-)Signalübertragung, insb. zur Übertragung von ANSI/TIA/EIA-644-1995 (LVDS) konformen (Spannungs-)Signalen, dargestellt.
Die erfindungsgemäße Sende-ZEmpfangsschaltung PHY kann beispielsweise als Bestandteil eines (seriellen) Signal-Übertragungssystems (2PHY) zur bidirektionalen (Punkt-zu-Punkt-)Übertragung von digitalen (Nutz-)Daten, insb. mit einer Bitrate von mehr als 500 kBit/s (KiloBit pro Sekunde) und/oder über eine Entfernung von mehr als 20 m (Meter), in einem elektronischen Datenverarbeitungssystem, insb. von digitalen (Meß- und/oder Betriebs-)Daten in einem (industriellen) Meß- und/oder Steuerungssystem, und/oder in einem (industriellen) Meßgerät dienen. Ein Ausführungsbeispiel für ein solches Signal-Übertragungssystem 2PHY ist schematisch in Fig. 3 dargestellt. Das Signal-Übertragungssystem 2PHY umfaßt neben der Sende-ZEmpfangsschaltung PHY eine weitere, beispielsweise zur Sende-ZEmpfangsschaltung PHY typ- oder auch baugleiche und/oder zur ANSI/TIA/EIA-644-1995 konformen Signalübertragung eingerichtete, Sende-ZEmpfangsschaltung PHY‘ sowie ein wenigstens ein Paar, insb. gleichartiger und/oder identische elektrische Eigenschaften aufweisender und/oder miteinander verdrillter, Signalleiter aufweisendes Signalkabel STP; dies insb. derart, daß die beiden Sende-ZEmpfangsschaltungen (PHY, PHY‘) unter Bildung einer Stromschleife mittels des Signalkabels STP elektrisch verbunden sind. Bei dem Signalkabel STP kann es sich vorteilhaft um ein symmetrisches und/oder geschirmtes bzw. um ein für eine symmetrische Signalübertragung geeignetes Signalkabel, beispielsweise nämlich ein Twisted-Pair-Kabel, handeln. Nach einer weiteren Ausgestaltung der Erfindung weist das Signalkabel STP zudem eine (Übertragungs-)Länge von mehr als 20 m (Meter), beispielsweise auch von mehr als 50 m, ggf. auch mehr als 100 m auf und/oder weist das Signalkabel eine nicht weniger als 20 Q, insb. auch nicht mehr als 500 Q, betragende Wellenimpedanz (Leitungswellenwiderstand) auf. Alternativ oder in Ergänzung bzw. auch zwecks Realisierung der vorbezeichneten Wellenimpedanz kann jeder der Signalleiter des Signalkabels STP vorteilhaft jeweils einen (längen-)spezifischen ohmschen Widerstand von weniger als 50 Q/m (Ohm pro Meter) aufweisen. Nach einerweiteren Ausgestaltung der Erfindung ist das Signalkabel STP ferner eingerichtet, ein, beispielsweise auch ANSI/TIA/EIA-644-1995 konformes und/oder symmetrisches und/oder differenzielle Spannungspegel aufweisendes, (LVDS-)Spannungssignal zu übertragen. Das Signal-Übertragungssystem kann beispielsweise (biderektional) in einem Halb-Duplex (HDX) betrieben werden, derart, daß die beiden Sende-ZEmpfangsschaltungen (PHY, PHY‘) zwecks Etablierung erster und zweiter Übertragungskanäle mit entgegengesetzter Übertragungsrichtung alternierend jeweils in einem Sende- bzw. Empfangsbetrieb operieren gelassen werden.
Die, beispielsweise mittels einer (unipolaren), insb. in einem Spannungsbereich zwischen 1 ,5 V (Volt) und 3,5 V liegenden, Gleichspannung Un versorgte, erfindungsgemäße Sende-/Empfangsschaltung PHY umfaßt eine Empfängerschaltung PHY-R mit einem, insb. einen Eingangswiderstand von mehr als 1 MQ (MegaOhm) aufweisenden,
(LVDS-)Signaleingang (rx1 , rx2) für ein, insb. ANSI/TIA/EIA-644-1995 (LVDS) konformes, differenzielles (LVDS-)Spannungssignal und mit einem (einen Datenausgang der Sende-/Empfangsschaltung bildenden) Datenausgang Dout für ein, insb. ANSI/TIA/EIA-485 (UART) konformes und/oder binäres, Datensignal sowie eine Senderschaltung PHY-T mit einer, insb. regelbaren, elektronischen (Gleich-)Stromquelle mit einem (positiven) ersten elektrischen (Stromquellen-)Pol (+) und mit einem (negativen) zweiten elektrischen (Stromquellen-)Pol (-), mit einem (einen Dateneingang der Sende-ZEmpfangsschaltung bildenden) Dateneingang Din für ein, insb. ANSI/TIA/EIA-485 (UART) konformes und/oder binäres, (UART-)Datensignal und mit einem einen ersten Anschlußpol tx1 und einen zweiten Anschlußpol tx2 aufweisenden (LVDS-)Signalausgang (tx1 , tx2) für ein, insb. ANSI/TIA/EIA-644-1995 (LVDS) konformes, differenzielles (LVDS-)Spannungssignal.
Nach einer weiteren Ausgestaltung der Erfindung weist auch der (LVDS-)Signaleingang (rx1 , rx2) der Empfängerschaltung PHY-R einen ersten Anschlußpol rx1 und einen zweiten Anschlußpol rx2 auf. Die Senderschaltung PHY-T und/oder die Empfängerschaltung PHY-R können vorteilhaft jeweils auch als eine integrierte Schaltung, beispielsweise als Bestandteil einer anwendungsspezifischen integrierten Schaltung (ASIC) ausgebildet sein, beispielsweise auch derart, daß die Senderschaltung PHY-T und die Empfängerschaltung PHY-R Bestandteil ein und derselben (anwendungsspezifischen) integrierten Schaltung sind.
Zusätzlich zu den Sender- und Empfängerschaltungen (PHY-T, PHY-R) umfaßt die erfindungsgemäße Sende-ZEmpfangsschaltung PHY ferner ein, beispielsweise einen ohmschen Widerstand(-Wert) von mehr als 10 Q (Ohm) aufweisendes, erstes (zweipoliges) Widerstandselement R1 , ein, beispielsweise einen ohmschen Widerstand(-Wert) von nicht weniger als 10 Q aufweisendes und/oder zum ersten Widerstandselement R1 baugleiches, zweites (zweipoliges) Widerstandselement R2 sowie (zum Anschließen eines ein Paar Signalleiter aufweisenden Signalkabels) eine (Kabel-)Anschlußvorrichtung mit einem ersten Anschlußpol tr1 und mit einem zweiten Anschlußpol tr2. Die Anschlußvorrichtung kann beispielsweise mittels einer (auf einer Leiterplatte der Sende-ZEmpfangsschaltung angeordneten) Stecker-, Stift- oder Federleiste, mittels Lötstiften und/oder mittels (PCB-)Klemmen gebildet sein. Wie in Fig. 1 bzw. 2 gezeigt, sind zudem der Anschlußpol tx1 der Senderschaltung PHY-T unter Zwischenschaltung des ersten Widerstandselements an den ersten Anschlußpol tr1 der Anschlußvorrichtung und der Anschlußpol tx2 der Senderschaltung PHY-T unter Zwischenschaltung des zweiten
Widerstandselements an den Anschlußpol tr2 der Anschlußvorrichtung, beispielsweise permanent, elektrisch angeschlossen. Zum Begrenzen eines (maximalen) Fehlerstroms (der Empfängerschaltung), insb. auf einen IEC 60079-11 :2011 konformen (Kurzschluß-)Stromstärkewert, weist die Sende-/Empfangsschaltung PHY nach einer weiteren Ausgestaltung der Erfindung ferner ein, beispielsweise einen ohmschen Widerstand von mehr als 100 Q aufweisendes, drittes (zweipoliges) Widerstandselement R3 sowie ein, beispielsweise einen ohmschen Widerstand von mehr als 100 Q aufweisendes und/oder zum dritten Widerstandselement baugleiches, viertes (zweipoliges) Widerstandselement R4 auf, wobei das dritte Widerstandselement den ersten Anschlußpol rx1 der Empfängerschaltung PHY-R mit dem ersten Anschlußpol tr1 der Anschlußvorrichtung und das vierte Widerstandselement den zweiten Anschlußpol rx2 der Empfängerschaltung PHY-R mit dem zweiten Anschlußpol tr2 der Anschlußvorrichtung, insb. permanent, elektrisch verbinden.
Die Senderschaltung PHY-T der erfindungsgemäßen Sende-ZEmpfangsschaltung PHY weist ferner wenigstens zwei, beispielsweise jeweils mittels wenigstens eines wertediskreten Auswahlsignals an einem (ersten) Steuereingang der Senderschaltung PHY-T auswähl- bzw. aktivierbare, Betriebsmodi (T-l, T-Il) auf. Im besonderen ist die Senderschaltung PHY-T eingerichtet, in einem ersten Betriebsmodus T-l (Sendebetrieb) ein, insb. ANSI/TIA/EIA-485 (UART) konformes und/oder binäres, (UART-)Datensignal din, beispielsweise ein 1-Bit-Datensignal, am Dateneingang Din in ein, insb. ANSI/TIA/EIA-644-1995 (LVDS) konformes und/oder symmetrisches, differenzielles (LVDS-)Spannungssignal am (LVDS-)Signalausgang zu wandeln, nämlich, wie auch in Fig. 1 schematisch dargestellt, in Abhängigkeit von einem Signalzustand des Datensignals (am Dateneingang) den ersten (Stromquellen-)Pol (+) auf einen der ersten und zweiten Anschlußpole des (LVDS-)Signalausgangs (tx1 , tx2) sowie komplementär dazu den zweiten (Stromquellen-)Pol (-) auf den jeweils anderen der ersten und zweiten Anschlußpole des (LVDS-)Signalausgangs (tx1 , tx2) elektrisch zu schalten bzw. durchgeschaltet zu halten bzw. in Abhängigkeit von einer (zwischen zwei Signalzuständen des Datensignals vermittelnden) Signalflanke des Datensignals (am Dateneingang) zwischen den ersten und zweiten (Stromquellen-)Polen und jeweils einem anderen der ersten und zweiten Anschlußpole des (LVDS-)Signalausgangs (tx1 , tx2) jeweils eingerichtete elektrische Verbindungen zu vertauschen. Für den vorbezeichneten Fall, daß die Sende-ZEmpfangsschaltung PHY via Signalkabel (STP) an eine weitere Sende-ZEmpfangsschaltung (PHY‘) elektrisch angeschlossen ist, kann dadurch in der - hier die zumindest die Stromquelle, die beiden Signalleiter des Signalkabels STP sowie die Sende-ZEmpfangsschaltung PHY‘ involvierenden - Stromschleife ein (Schleifen-)Strom iLVDS mit einer vorgebbaren, insb. zumindest zeitweise konstant gehaltenen, Stromstärke getrieben bzw. eingeprägt werden; dies im besonderen in der Weise, daß der vorbezeichnete (Schleifen-)Strom iLVDS bei einem einen ersten Signalzustand (HIGH 1) aufweisenden Datensignal din eine erste Stromrichtung (+) aufweist und daß der (Schleifen-)Strom iLVDS bei einem einen vom ersten Signalzustand (HIGH) verschiedenen zweiten Signalzustand (LOW 0) aufweisenden (UART-)Datensignal din eine der ersten Stromrichtung (+) entgegengesetzte zweite Stromrichtung (-) aufweist, wodurch das (UART-)Datensignal din dem (Schleifen-)Strom iLVDS auf moduliert wird bzw. die Senderschaltung PHY-T als ein (das via Signaleingang Din zugeführte Datensignal din in ein differenzielle Spannungspegel aufweisendes bzw. zur ANSI/TIA/EIA-644-1995 konformes Spannungssignal umformender LVDS-Treiber dient. Zum Begrenzen des vorbezeichneten (Schleifen-)Strom iLVDS bzw. eines (maximalen) Fehlerstroms (der Senderschaltung), insb. auf einen IEC 60079-11 :2011 konformen (Kurzschluß-)Stromstärkewert, ist nach einerweiteren Ausgestaltung der Erfindung die Senderschaltung PHY-T ferner eingerichtet, im ersten Betriebsmodus die Stromquelle sowie die ersten und zweiten Widerstandselemente (R1 , R2) elektrisch in Reihe zu schalten bzw. elektrisch in Reihe geschaltet zu halten und/oder ist vorgesehen, daß bei im ersten Betriebsmodus operierender Senderschaltung PHY-T jeder der ersten und zweiten Widerstandselemente jeweils einen, insb. einen (nominellen) Kurzschlußstrom begrenzender, Längswiderstand der Senderschaltung PHY-T zwischen der Stromquelle und dem jeweiligen Anschlußpol des (LVDS-)Signalausgangs (tx1 , tx2) bildet.
Die Senderschaltung PHY-T der erfindungsgemäßen Sende-ZEmpfangsschaltung PHY ist, wie auch in Fig. 2 schematisch dargestellt, ferner eingerichtet, in einem, insb. simultan zum vorbezeichneten ersten Betriebsmode R-l der Empfängerschaltung PHY-R aktivierbaren bzw. aktivierten, zweiten Betriebsmodus T-Il (Terminierungsbetrieb) die ersten und zweiten Anschlußpole des (LVDS-)Signalausgangs (tx1 , tx2) elektrisch kurzzuschließen bzw. kurzgeschlossen zu halten; dies im besonderen in der Weise, daß die ersten und zweiten Widerstandselemente (zwecks Bildung eines den (LVDS-)Signaleingang involvierenden Stromteilers) elektrisch in Reihe geschaltet sind. Für den vorbezeichneten Fall, daß die Sende-ZEmpfangsschaltung PHY via Signalkabel (STP) an eine weitere Sende-ZEmpfangsschaltung (PHY‘) elektrisch angeschlossen ist, wird somit zudem ein die Signalleiter an einem Empfängerschaltung PHY-R seifigen (jeweiligen) Leitungsende elektrisch zusammenschließenden Abschlußwiderstand (des Signalkabels) gebildet. Der mittels der ersten und zweiten Widerstandselemente gebildeten Abschlußwiderstand dient hier im besonderen auch dazu, einen als (LVDS-)Spannungssignal dienlichen Spannungsabfall (mit einer einem darin fließen gelassenen Strom proportionalen Spannungshöhe und einer von dessen Stromrichtung abhängigen Polarität) eingangs der Empfängerschaltung PHY-R zu etablieren. Nämlicher Spannungsabfall kann dann beispielsweise mittels eines von der vorbezeichneten Sende-ZEmpfangsschaltung PHY‘ bzw. deren Senderschaltung getriebenen, ggf. auch gleichermaßen wie der vorbezeichnete (mittels der Senderschaltung PHY-T) modulierte (Schleifen-)Strom iLVDS erzeugt werden. Vorteilhaft können die Widerstände der ersten und zweiten Widerstandselemente dementsprechend auch so gewählt sein, daß deren (Widerstands-)Summe passend zur Wellenimpedanz des vorbezeichneten (an die Sende-ZEmpfangsschaltung bzw. die ersten und zweiten Anschlußpole der Anschlußvorrichtung anzuschließenden) Signalkabels (STP) ist bzw. daß die in Reihe geschalteten ersten und zweiten Widerstandselemente (R1 , R2) einen entsprechend optimierten Abschlußwiderstand des Signalkabels bilden. Nicht zuletzt um im Betrieb einen, im Vergleich zu einem durch den vorbezeichneten Abschlußwiderstand fließenden (Teil-)Strom, möglichst geringen (Teil-)Strom durch den (LVDS-)Signaleingang (rx1 , rx2) der Empfängerschaltung PHY-R fließen zu lassen, weist dieser nach einerweiteren Ausgestaltung der Erfindung einen hohen Eingangswiderstand von mehr 1 MQ (MegaOhm) auf. Nach einerweiteren Ausgestaltung der Erfindung ist die
Senderschaltung PHY-T zudem eingerichtet, im zweiten Betriebsmodus die Stromquelle von wenigstens einem, insb. jedem, der ersten und zweiten Anschlußpole des (LVDS-)Signalausgangs (tx1 , tx2) elektrisch zu trennen bzw. elektrisch getrennt zu halten und/oder den (LVDS-)Signalausgang von wenigstens einem der ersten und zweiten (Stromquellen-)Pole (+, -) elektrisch zu trennen bzw. elektrisch getrennt zu halten.
Nach einerweiteren Ausgestaltung der Erfindung weist auch die Empfängerschaltung PHY-R wenigstens zwei, beispielsweise jeweils mittels eines wertediskreten Auswahlsignals an einem Steuereingang der Empfängerschaltung PHY-R auswählbare bzw. aktivierbare,
Betriebsmodi (R-l, R-Il) auf. Die Empfängerschaltung PHY-R ist im besonderen eingerichtet, in einem ersten Betriebsmodus R-l (Empfangsbetrieb), ein differenzielles, nämlich differenzielle Spannungspegel (uLVDS) aufweisendes, insb. ANSI/TIA/EIA-644-1995 (LVDS) konformes und/oder symmetrisches, (LVDS-)Spannungssignal am (LVDS-)Signaleingang (rx1 , rx2) zu verarbeiten, nämlich zu empfangen und in ein, insb. ANSI/TIA/EIA-485 (UART) konformes und/oder binäres, (UART-)Datensignal, insb. ein 1-Bit-Datensignal, am Datenausgang Dout umzuformen bzw. als ein LVDS-Empfänger zu operieren. Dafür ist die Empfängerschaltung PHY-R nach einer weiteren Ausgestaltung der Erfindung ferner eingerichtet, (in deren ersten Betriebsmodus R-l) eine am (LVDS-)Signaleingang (rx1 , rx2) liegende Eingangsspannung uLVDS in eine damit korrespondierende, als Datensignal dout der Empfängerschaltung dienliche Ausgangsspannung am Signalausgang Dout umzuformen; dies im besonderen in der Weise, daß die Ausgangsspannung (lediglich) bei einer (positiven) Eingangsspannung uLVDS (uLVDS +uLVDS) mit einer einen (von Null verschiedenen), beispielsweise nämlich nicht weniger als +5 mV (Millivolt) betragenden, (positiven) ersten Schaltspannung-Schwellenwert übersteigenden Spannungshöhe eine, insb. von Null verschiedene und/oder nicht weniger als +500 mV betragende, (positive) erste Spannungshöhe annimmt bzw. bei einer oberhalb nämlichen Schaltspannung-Schwellenwerts liegenden Spannungshöhe die erste Spannungshöhe (weiter) aufweist. Vorteilhaft kann die Empfängerschaltung PHY-R ferner so eingerichtet sein, daß deren vorbezeichneter Schaltspannung-Schwellenwert nicht weniger als +5 mV beträgt, beispielsweise nämlich auch größer als +7 mV und/oder kleiner als +200 mV ist. Zudem ist die Empfängerschaltung PHY-R ferner eingerichtet, (in deren ersten Betriebsmodus R-l) die Eingangsspannung uLVDS derart in die vorbezeichnete Ausgangsspannung (dout) umzuformen, daß die Ausgangsspannung (lediglich) bei einer (negativen) Eingangsspannung uLVDS (uLVDS -uLVDS) mit einer einen (vom vorbezeichnete ersten Schaltspannung-Schwellenwert wie auch von Null verschiedenen) zweiten Schaltspannung-Schwellenwert unterschreitenden Spannungshöhe eine von der ersten Spannungshöhe der Ausgangsspannung abweichende, beispielsweise Null betragenden oder auch von Null verschiedene (negative), zweite Spannungshöhe annimmt bzw. bei unterhalb des zweiten Schaltspannung-Schwellenwerts liegender Spannungshöhe zweite Spannungshöhe aufweist. Der vorbezeichnete zweite Schaltspannung-Schwellenwert kann dementsprechend unterhalb des vorbezeichneten ersten Schaltspannung-Schwellenwerts liegen. Vorteilhaft kann die Empfängerschaltung PHY-R ferner so eingerichtet sein, daß deren zweiter Schaltspannung-Schwellenwert nicht mehr als -5 mV beträgt, beispielsweise nämlich kleiner als -7 mV und/oder größer als -200 mV ist. Zudem kann die Empfängerschaltung PHY-R ferner so eingerichtet, daß die ersten und zweiten Schaltspannung-Schwellenwerte (unterschiedliche Polaritäten der Eingangsspannung uLVDS repräsentierende) voneinander verschiedene Vorzeichen aufweisen, beispielsweise nämlich derart, daß der erste Schaltspannung-Schwellenwert ein positives Vorzeichen (+) und der zweite Schaltspannung-Schwellenwert ein negatives Vorzeichen (-) aufweisen, mithin der erste Schaltspannung-Schwellenwert dementsprechend oberhalb von Null und der zweite Schaltspannung-Schwellenwert dementsprechend unterhalb von Null liegen, insb. nämlich auch derart, daß die ersten und zweiten Schaltspannung-Schwellenwerten einen gleichen Betrag aufweisen.
Nach einerweiteren Ausgestaltung der Erfindung ist die Empfängerschaltung PHY-R ferner eingerichtet, in einem zweiten Betriebsmodus, ein differenzielles (LVDS-)Spannungssignal, beispielsweise nämlich ein ANSI/TIA/EIA-644-1995 (LVDS) konformes Spannungssignal, am (LVDS-)Signaleingang (rx1 , rx2) nicht in ein Datensignal am Datenausgang Dout zu wandeln bzw. im zweiten Betriebsmodus kein Datensignal am Datenausgang Dout auszugeben.
Zum Auswählen von deren vorbezeichneten ersten und zweiten Betriebsmodi (T-l, T-Il) kann Senderschaltung PHY-T einen (ersten) Steuereingang DE für ein wertediskretes, beispielsweise binäres, (Betriebsmode-)Auswahlsignal aufweisen. Darüberhinaus kann auch Empfängerschaltung PHY-R einen Steuereingang RE für ein dem Auswählen von deren vorbezeichneten ersten und zweiten Betriebsmodi (R-l, R-Il) dienliches wertediskretes, beispielsweise binäres, (Betriebsmode-)Auswahlsignal aufweisen.
Zum Verschalten der ersten und zweiten Widerstandselemente R1 , R2 in der vorbezeichneten Weise umfaßt die Senderschaltung PHY-T nach einer, in Fig. 4, 5 bzw. 6 schematisch gezeigten, weiteren Ausgestaltung der Erfindung eine mittels eines ersten (Halbleiter-)Schalters T 1 , eines zweiten (Halbleiter-)Schaltern T2, eines dritten (Halbleiter-)Schalters T3 sowie eines vierten (Halbleiter-)Schalters T4 gebildete (H-)Brückenschaltung. Jeder der ersten, zweiten dritten bzw. vierten (Halbleiter-)Schalter weist nach einerweiteren Ausgestaltung der Erfindung jeweils wenigstens einen Steueranschluß auf. Wie in den Fig. 4, 5 bzw. 6 schematisch dargestellt, sind ein Speiseingang der Brückenschaltung an die Stromquelle und ein Brückenzweig der Brückenschaltung an die ersten und zweiten Anschlußpole des (LVDS-)Signalausgangs (tx1 , tx2) elektrisch angeschlossen; dies insb. derart, daß eine Reihenschaltung der ersten und zweiten Schalter und eine Reihenschaltung der dritten und vierten Schalter elektrisch parallel geschaltet sind, bzw. daß die ersten und vierten Schalter an den ersten (Stromquellen-)Pol (+) und die zweiten und dritten Schalter an den zweiten (Stromquellen-)Pol (-) elektrisch angeschlossen sind. Im besonderen ist die Senderschaltung (PHY-T) ferner eingerichtet, im ersten Betriebsmodus bei einem Datensignal am Dateneingang Din mit einem, beispielsweise logisch Eins (..1..) entsprechenden, ersten Signalzustand (HIGH), wie auch in Fig. 4 schematisch dargestellt, sowohl die (zueinander diagonalen) ersten und dritten Schalter T1 , T3 zu schließen bzw. geschlossen zu halten als auch die (zueinander diagonalen) zweiten und vierten Schalter T2, T4 zu öffnen bzw. geöffnet zu halten und, wie auch in Fig. 5 schematisch dargestellt, bei einem Datensignal am Dateneingang Din mit einem vom ersten Signalzustand (HIGH) abweichenden, beispielsweise logisch Null entsprechenden, zweiten Signalzustand (LOW) sowohl die ersten und dritten Schalter T1 , T3 zu öffnen bzw. geöffnet zu halten als auch die zweiten und vierten Schalter (der Brückenschaltung) zu schließen bzw. geschlossen zu halten. Ferner ist die Senderschaltung PHY-T eingerichtet ist, im ersten Betriebsmodus bei einem Datensignal am Dateneingang Din mit einer vom vorbezeichneten ersten Signalzustand (HIGH) in den zweiten Signalzustand (LOW) übergehenden Signalflanke sowohl die ersten und dritten Schalter T1 , T3 zu öffnen bzw. geöffnet zu halten als auch die zweiten und vierten Schalter T2, T4 entsprechend zu schließen bzw. geschlossen zu halten bzw. bei einem Datensignal am Dateneingang Din mit einer vom zweiten Signalzustand (LOW) in den ersten
Signalzustand (HIGH) übergehenden Signalflanke sowohl die ersten und dritten Schalter T1 , T3 zu schließen bzw. geschlossen zu halten als auch die zweiten und vierten Schalter T2, T4 zu öffnen bzw. geöffnet zu halten. Zum Ansteuern der Brückenschaltung umfaßt die Senderschaltung PHY-T nach einerweiteren Ausgestaltung der Erfindung desweiteren eine (Hardware-)Steuerlogik (LOGIC) mit der Ansteuerung der ersten, zweiten dritten bzw. vierten (Halbleiter-)Schalter dienlichen ersten, zweiten, dritten und vierten Steuerausgängen. Die Steuerlogik ist zudem insbesondere ausgestaltet, im ersten Betriebsmodus der Senderschaltung PHY-T bei einem den vorbezeichneten ersten Signalzustand aufweisenden Datensignal am Dateneingang Din sowohl die ersten und dritten Schalter zu schließen bzw. geschlossen zu halten als auch die zweiten und vierten Schalter zu öffnen bzw. geöffnet zu halten. Darüberhinaus ist die Steuerlogik auch ausgestaltet, bei einem den vorbezeichneten zweiten Signalzustand aufweisenden Datensignal am Dateneingang Din sowohl die ersten und dritten Schalter zu öffnen bzw. geöffnet zu halten als auch die zweiten und vierten Schalter zu schließen bzw. geschlossen zu halten. Dafür ist nach einerweiteren Ausgestaltung jeder der ersten, zweiten, dritten und vierten Steuerausgängen (der Steuerlogik) jeweils an (genau) einen zugehörigen Steueranschluß der ersten, zweiten dritten und vierten (Halbleiter-)Schalter elektrisch angeschlossen ist und vice versa. Alternativ oder in Ergänzung weist die Steuerlogik ferner einen ersten Steuereingang und einen zweiten Steuereingang auf, wobei der erste Steuereingang den vorbezeichneten (ersten) Steuereingang DE der Sende-/Empfangsschaltung PHY und der zweite Steuereingang den Dateneingang Din der Senderschaltung PHY-T bildet bzw. damit elektrisch gekoppelt ist.

Claims

P A T E N T A N S P R Ü C H E
1. Sende-/Empfangsschaltung (Transceiver) zur, insb. ANSI/TIA/EIA-644-1995 (LVDS) konformen, (Daten-)Signalübertragung, welche Sende-/Empfangsschaltung umfaßt:
- eine Empfängerschaltung (PHY-R)
- mit einem, insb. einen Eingangswiderstand von mehr als 1 MQ (MegaOhm) aufweisenden, (LVDS-)Signaleingang (rx1 , rx2) für ein, insb. ANSI/TIA/EIA-644-1995 (LVDS) konformes, differenzielles (LVDS-)Spannungssignal
- und mit einem Datenausgang (Dout) für ein, insb. ANSI/TIA/EIA-485 (UART) konformes und/oder binäres, Datensignal;
- eine Senderschaltung (PHY-T)
- mit einer, insb. regelbaren, elektronischen (Gleich-)Stromquelle mit einem (positiven) ersten elektrischen (Stromquellen-)Pol (+) und mit einem (negativen) zweiten elektrischen (Stromquellen-)Pol (-),
- mit einem Dateneingang (Din) für ein, insb. ANSI/TIA/EIA-485 (UART) konformes und/oder binäres, (UART-)Datensignal
- und mit einem einen ersten Anschlußpol (tx1) und einen zweiten Anschlußpol (tx2) aufweisenden (LVDS-)Signalausgang (tx1 , tx2) für ein, insb. ANSI/TIA/EIA-644-1995 (LVDS) konformes, differenzielles (LVDS-)Spannungssignal;
- ein, insb. einen ohmschen Widerstand von mehr als 10 Q (Ohm) aufweisendes, erstes (zweipoliges) Widerstandselement;
- ein, insb. einen ohmschen Widerstand von mehr als 10 Q aufweisendes und/oder zum ersten Widerstandselement baugleiches, zweites (zweipoliges) Widerstandselement;
- sowie (zum Anschließen eines ein Paar Signalleiter aufweisenden Signalkabels) eine Anschlußvorrichtung mit einem ersten Anschlußpol (tr1) und mit einem zweiten Anschlußpol (tr2); - wobei der erste Anschlußpol (tx1) der Senderschaltung (PHY-T) unter Zwischenschaltung des ersten Widerstandselements an den ersten Anschlußpol (tr1) der Anschlußvorrichtung und der zweite Anschlußpol (tx2) der Senderschaltung (PHY-T) unter Zwischenschaltung des zweiten Widerstandselements an den zweiten Anschlußpol (tr2) der Anschlußvorrichtung, insb. permanent, elektrisch angeschlossen sind;
- und wobei die Senderschaltung (PHY-T) wenigstens zwei, insb. jeweils mittels wenigstens eines wertediskreten Auswahlsignals an einem Steuereingang der Senderschaltung (PHY-T) auswähl- bzw. aktivierbare, Betriebsmodi (T-l, T-Il) aufweist, derart,
- daß die Senderschaltung (PHY-T) eingerichtet ist, in einem ersten
Betriebsmodus (T-l -> Sendebetrieb) ein, insb. ANSI/TIA/EIA-485 (UART) konformes und/oder binäres, (UART-)Datensignal, insb. ein 1 -Bit-Datensignal, am Dateneingang (Din) in ein, insb. ANSI/TIA/EIA-644-1995 (LVDS) konformes, differenzielles (LVDS-)Spannungssignal am (LVDS-)Signalausgang zu wandeln, nämlich in Abhängigkeit von einem Signalzustand des Datensignals (am Dateneingang) den ersten (Stromquellen-)Pol (+) auf einen der ersten und zweiten Anschlußpole (tx1 , tx2) des (LVDS-)Signalausgangs sowie komplementär dazu den zweiten (Stromquellen-)Pol (-) auf den jeweils anderen der ersten und zweiten Anschlußpole (tx1 , tx2) elektrisch zu schalten bzw. durchgeschaltet zu halten bzw. in Abhängigkeit von einer (zwischen zwei Signalzuständen des Datensignals vermittelnden) Signalflanke des Datensignals (am Dateneingang) zwischen den ersten und zweiten (Stromquellen-)Polen und jeweils einem anderen der ersten und zweiten Anschlußpole (tx1 , tx2) des (LVDS-)Signalausgangs jeweils eingerichtete elektrische Verbindungen zu vertauschen,
- und daß die Senderschaltung (PHY-T) eingerichtet ist, in einem zweiten Betriebsmodus (T-Il Terminierungsbetrieb) die ersten und zweiten Anschlußpole (tx1 , tx2) des (LVDS-)Signalausgangs elektrisch kurzzuschließen bzw. kurzgeschlossen zu halten, insb. derart, daß die ersten und zweiten Widerstandselemente elektrisch in Reihe geschaltet sind.
2. Sende-ZEmpfangsschaltung nach einem der vorherigen Ansprüche,
- wobei die Senderschaltung (PHY-T) eingerichtet ist, im ersten Betriebsmodus die Stromquelle sowie die ersten und zweiten Widerstandselemente elektrisch in Reihe zu schalten bzw. elektrisch in Reihe geschaltet zu halten; und/oder
- wobei bei im ersten Betriebsmodus operierender Senderschaltung (PHY-T) jeder der ersten und zweiten Widerstandselemente jeweils einen, insb. einen (nominellen) Kurzschlußstrom begrenzender, Längswiderstand der Senderschaltung (PHY-T) zwischen der Stromquelle und dem jeweiligen Anschlußpol (tx1 , tx2) des (LVDS-)Signalausgangs bildet.
3. Sende-/Empfangsschaltung nach einem der vorherigen Ansprüche,
- wobei die Senderschaltung (PHY-T) eingerichtet ist, im zweiten Betriebsmodus die Stromquelle von wenigstens einen der ersten und zweiten Anschlußpole (tx1 , tx2) des (LVDS-)Signalausgangs elektrisch zu trennen bzw. elektrisch getrennt zu halten; und/oder
- wobei die Senderschaltung (PHY-T) eingerichtet ist, im zweiten Betriebsmodus den (LVDS-)Signalausgang von wenigstens einem der ersten und zweiten (Stromquellen-)Pole (+, -) elektrisch zu trennen bzw. elektrisch getrennt zu halten.
4. Sende-ZEmpfangsschaltung nach einem der vorherigen Ansprüche, wobei die Senderschaltung (PHY-T) eingerichtet ist, im zweiten Betriebsmodus die ersten und zweiten Widerstandselemente elektrisch in Reihe zu schalten bzw. elektrisch in Reihe geschaltet zu halten.
5. Sende-ZEmpfangsschaltung nach einem der vorherigen Ansprüche,
- wobei die Empfängerschaltung (PHY-R) wenigstens zwei, insb. jeweils mittels eines wertediskreten Auswahlsignals an einem Steuereingang der Empfängerschaltung (PHY-R) auswählbare bzw. aktivierbare, Betriebsmodi (R-l, R-Il) aufweist, derart,
- daß die Empfängerschaltung (PHY-R) eingerichtet ist, in einem ersten
Betriebsmodus (R-l -> Empfangsbetrieb), ein, insb. ANSI/TIA/EIA-644-1995 (LVDS) konformes, differenzielles (LVDS-)Spannungssignal am (LVDS-)Signaleingang (rx1 , rx2) in ein, insb. ANSI/TIA/EIA-485 (UART) konformes und/oder binäres, (UART-)Datensignal, insb. ein 1 -Bit-Datensignal, am Datenausgang (Dout) zu wandeln,
- und daß die Empfängerschaltung (PHY-R) eingerichtet ist, in einem zweiten Betriebsmodus, ein, insb. ANSI/TIA/EIA-644-1995 (LVDS) konformes, differenzielles (LVDS-)Spannungssignal am (LVDS-)Signaleingang (rx1 , rx2) nicht in ein Datensignal am Datenausgang (Dout) zu wandeln bzw. kein Datensignal am Datenausgang (Dout) auszugeben.
6. Sende-ZEmpfangsschaltung nach einem der vorherigen Ansprüche, wobei der (LVDS-)Signaleingang (rx1 , rx2) der Empfängerschaltung (PHY-R) einen ersten Anschlußpol (rx1) und einen zweiten Anschlußpol (rx2) aufweist.
7. Sende-ZEmpfangsschaltung nach einem der vorherigen Ansprüche, weiters umfassend:
- ein, insb. einen ohmschen Widerstand von mehr als 100 Q aufweisendes, drittes (zweipoliges) Widerstandselement; sowie
- ein, insb. einen ohmschen Widerstand von mehr als 100 Q aufweisendes und/oder zum dritten Widerstandselement baugleiches, viertes (zweipoliges) Widerstandselement.
8. Sende-/Empfangsschaltung nach Anspruch 6 und 7, wobei das dritte Widerstandselement den ersten Anschlußpol (rx1) der Empfängerschaltung (PHY-R) mit dem ersten Anschlußpol (tr1) der Anschlußvorrichtung und das vierte Widerstandselement den zweiten Anschlußpol (rx2) der Empfängerschaltung (PHY-R) mit dem zweiten Anschlußpol (tr2) der Anschlußvorrichtung, insb. permanent, elektrisch verbinden.
9. Sende-/Empfangsschaltung nach einem der vorherigen Ansprüche,
- wobei die Senderschaltung (PHY-T) als eine integrierte Schaltung, insb. als Bestandteil einer anwendungsspezifischen integrierten Schaltung (ASIC) ausgebildet, ist; und/oder
- wobei die Empfängerschaltung (PHY-R) als eine integrierte Schaltung, insb. als Bestandteil einer anwendungsspezifischen integrierten Schaltung (ASIC) ausgebildet, ist; und/oder
- wobei die Senderschaltung (PHY-T) und die Empfängerschaltung (PHY-R) Bestandteil ein und derselben, insb. anwendungsspezifischen, integrierten Schaltung sind.
10. Sende-/Empfangsschaltung nach einem der vorherigen Ansprüche, wobei die Senderschaltung (PHY-T) eine mittels ersten, zweiten dritten und vierten
(Halbleiter-)Schaltern (T1 , T2, T3, T4) gebildete (H-)Brückenschaltung aufweist, von welcher Brückenschaltung ein Speiseingang an die Stromquelle elektrisch angeschlossen ist und von welcher Brückenschaltung ein Brückenzweig an die ersten und zweiten Anschlußpole (tx1 , tx2) elektrisch angeschlossen ist, insb. derart, daß eine Reihenschaltung der ersten und zweiten Schalter und eine Reihenschaltung der dritten und vierten Schalter elektrisch parallel geschaltet sind, und/oder derart, daß die ersten und vierten Schalter an den ersten (Stromquellen-)Pol (+) und die zweiten und dritten Schalter an den zweiten (Stromquellen-)Pol (-) elektrisch angeschlossen sind.
11 . Sende-ZEmpfangsschaltung nach Anspruch 10,
- wobei die Senderschaltung (PHY-T) eingerichtet ist, im ersten Betriebsmodus bei einem Datensignal am Dateneingang (Din) mit einem, insb. logisch Eins entsprechenden, ersten Signalzustand sowohl die ersten und dritten Schalter (der Brückenschaltung) zu schließen bzw. geschlossen zu halten als auch die zweiten und vierten Schalter (der Brückenschaltung) zu öffnen bzw. geöffnet zu halten;
- und wobei die Senderschaltung (PHY-T) eingerichtet ist, im ersten Betriebsmodus bei einem Datensignal am Dateneingang (Din) mit einem vom ersten Signalzustand (HIGH) abweichenden, insb. logisch Null entsprechenden, zweiten Signalzustand sowohl die ersten und dritten Schalter (der Brückenschaltung) zu öffnen bzw. geöffnet zu halten als auch die zweiten und vierten Schalter (der Brückenschaltung) zu schließen bzw. geschlossen zu halten.
12. Sende-/Empfangsschaltung nach dem vorherigen Anspruch,
- wobei die Senderschaltung (PHY-T) eingerichtet ist, im ersten Betriebsmodus bei einem Datensignal am Dateneingang (Din) mit einer vom ersten Signalzustand (HIGH) in den zweiten Signalzustand übergehenden Signalflanke sowohl die ersten und dritten Schalter (der Brückenschaltung) zu öffnen geöffnet zu halten als auch die zweiten und vierten Schalter (der Brückenschaltung) zu schließen bzw. geschlossen zu halten;
- und wobei die Senderschaltung (PHY-T) eingerichtet ist, im ersten Betriebsmodus bei einem Datensignal am Dateneingang (Din) mit einer vom zweiten Signalzustand (LOW) in den ersten Signalzustand übergehenden Signalflanke sowohl die ersten und dritten Schalter (der Brückenschaltung) zu schließen bzw. geschlossen zu halten als auch die zweiten und vierten Schalter (der Brückenschaltung) zu öffnen bzw. geöffnet zu halten.
13. Sende-/Empfangsschaltung nach einem Ansprüche 10 bis 12, wobei die
Senderschaltung (PHY-T) eine (Hardware-)Steuerlogik mit ersten, zweiten, dritten und vierten Steuerausgängen zur Ansteuerung der ersten, zweiten dritten bzw. vierten (Halbleiter-)Schalter der (H-)Brückenschaltung umfaßt.
14. Sende-/Empfangsschaltung nach dem vorherigen Anspruch,
- wobei die Steuerlogik eingerichtet ist, im ersten Betriebsmodus der Senderschaltung (PHY-T) bei einem Datensignal am Dateneingang (Din) mit einem, insb. logisch Eins entsprechenden, ersten Signalzustand sowohl die ersten und dritten Schalter zu schließen bzw. geschlossen zu halten als auch die zweiten und vierten Schalter zu öffnen bzw. geöffnet zu halten;
- und wobei die Steuerlogik eingerichtet ist, im ersten Betriebsmodus Senderschaltung (PHY-T) bei einem Datensignal am Dateneingang (Din) mit einem vom ersten Signalzustand abweichenden, insb. logisch Null entsprechenden, zweiten Signalzustand sowohl die ersten und dritten Schalter zu öffnen bzw. geöffnet zu halten als auch die zweiten und vierten Schalter zu schließen bzw. geschlossen zu halten.
15. Sende-/Empfangsschaltung nach Anspruch 13 oder 14,
- wobei jeder der ersten, zweiten dritten bzw. vierten (Halbleiter-)Schalter jeweils einen Steueranschluß aufweist, und jeder der ersten, zweiten, dritten und vierten Steuerausgänge jeweils an (genau) einen zugehörigen Steueranschluß der ersten, zweiten dritten und vierten (Halbleiter-)Schalter elektrisch angeschlossen ist und vice versa; und/oder
- wobei die Steuerlogik einen ersten Steuereingang (DE) und einen zweiten Steuereingang aufweist, insb. derart, daß der erste Steuereingang (DE) einen Steuereingang der Sende-ZEmpfangsschaltung bildet bzw. damit elektrisch gekoppelt ist und/oder daß der zweite Steuereingang den Dateneingang (Din) der Senderschaltung (PHY-T) bildet bzw. damit elektrisch gekoppelt ist.
16. Sende-/Empfangsschaltung nach dem vorherigen Anspruch, wobei die ersten und zweiten Betriebsmodi (T-l, T-Il) der Senderschaltung (PHY-T) jeweils mittels wenigstens eines wertediskreten, insb. binären, Auswahlsignals am Steuereingang der Senderschaltung (PHY-T) auswähl- bzw. aktivierbar sind, insb. derart, daß der erste Betriebsmodus mittels eines ersten Signalzustands (de 1) und der zweite Betriebsmodus mittels eines vom ersten Signalzustands zweiten Signalzustands (de 0) ausgewählt bzw. aktiviert ist.
17. Signal-Übertragungssystem, insb. (serielles) Signal-Übertragungssystem zur bidirektionalen (Punkt-zu-Punkt-)Übertragung von digitalen (Nutz-)Daten, umfassend: wenigstens eine Sende-/Empfangsschaltung (PHY) nach einem der vorherigen Ansprüche.
18. Signal-Übertragungssystem nach dem vorherigen Anspruch, weiters umfassend:
- eine weitere, insb. zur Sende-/Empfangsschaltung PHY typ- oder auch baugleiche und/oder zur ANSI/TIA/EIA-644-1995 konformen Signalübertragung eingerichtete, Sende-ZEmpfangsschaltung (PHY‘)
- sowie ein wenigstens ein Paar, insb. gleichartiger und/oder identische elektrische Eigenschaften aufweisender und/oder miteinander verdrillter, Signalleiter aufweisendes Signalkabel (STP).
19. Signal-Übertragungssystem nach dem vorherigen Anspruch,
- wobei die beiden Sende-ZEmpfangsschaltungen (PHY, PHY‘) unter Bildung einer Stromschleife mittels des Signalkabels (STP) elektrisch verbunden sind; und/oder
- wobei das Signalkabel eine (Übertragungs-)Länge von mehr als 20 m (Meter), insb. von mehr als 50 m, aufweist; und/oder
- wobei das Signalkabel eine nicht weniger als 20 Q, insb. nicht mehr als 500 Q, betragende Wellenimpedanz (Leitungswellenwiderstand) aufweist.
EP23834215.8A 2022-12-30 2023-12-20 Sende-/empfangsschaltung sowie damit gebildetes signal-übertragungssystem Pending EP4643505A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102022004950 2022-12-30
DE102023105489.9A DE102023105489A1 (de) 2022-12-30 2023-03-06 Sende-/Empfangsschaltung sowie damit gebildetes Signal-Übertragungssystem
PCT/EP2023/087138 WO2024141392A1 (de) 2022-12-30 2023-12-20 Sende-/empfangsschaltung sowie damit gebildetes signal-übertragungssystem

Publications (1)

Publication Number Publication Date
EP4643505A1 true EP4643505A1 (de) 2025-11-05

Family

ID=89473296

Family Applications (1)

Application Number Title Priority Date Filing Date
EP23834215.8A Pending EP4643505A1 (de) 2022-12-30 2023-12-20 Sende-/empfangsschaltung sowie damit gebildetes signal-übertragungssystem

Country Status (3)

Country Link
EP (1) EP4643505A1 (de)
CN (1) CN120391045A (de)
WO (1) WO2024141392A1 (de)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10107835A1 (de) 2001-02-16 2002-09-05 Bosch Gmbh Robert Vorrichtung mit einem Speicherelement und Speicherelement
US7453283B2 (en) * 2005-11-04 2008-11-18 Texas Instruments Incorporated LVDS input circuit with connection to input of output driver
US7974589B2 (en) 2008-02-13 2011-07-05 Analog Devices, Inc. High-speed data transmitters
US8908779B2 (en) * 2011-04-29 2014-12-09 Linear Technology Corporation Isolated communications interface
DE102012106926A1 (de) 2012-07-30 2014-05-15 Endress + Hauser Flowtec Ag Meßelektronik sowie damit gebildetes Meßsystem
EP3080558B1 (de) 2013-12-09 2020-04-08 Bergen Technology Center AS Verfahren und werkzeug zur ölquellenmessung mit impulswellen-ultraschall
DE102017200687A1 (de) 2017-01-17 2018-07-19 Robert Bosch Gmbh Sender und Empfänger für ein differenzielles Niederspannungssignal
HRP20221145T1 (hr) 2017-05-09 2022-11-25 Vega Grieshaber Kg Mjerenje razine punjenja, mjerenje tlaka ili mjerenje protoka s kratkim vremenom mjerenja
EP3467447B1 (de) 2017-10-06 2019-09-25 VEGA Grieshaber KG Füllstandmessgerät mit mehreren radarchips

Also Published As

Publication number Publication date
WO2024141392A1 (de) 2024-07-04
CN120391045A (zh) 2025-07-29

Similar Documents

Publication Publication Date Title
DE69932119T2 (de) Verfahren und Gerät zum Durchführen einer Impulsdatenerkennung
DE19900869C2 (de) Steuer- und Datenübertragungsanlage
WO1987007064A1 (fr) Agencement pour la transmission de signaux dans un circuit de mesure
EP0999955B1 (de) System zur übertragung von daten in einem kraftfahrzeug
DE3783803T2 (de) Sender fuer s-bus-schnittstelle in einem dienstintegrierenden digitalnetz (isdn).
DE19750317B4 (de) Empfangsschaltung für ein CAN-System
DE69915410T2 (de) Zwei-Standard-Schnittstellenschaltung für serielle Verbindung
EP4643505A1 (de) Sende-/empfangsschaltung sowie damit gebildetes signal-übertragungssystem
DE19820643B4 (de) Taktimpulsübertragungsschaltung
DE102023105489A1 (de) Sende-/Empfangsschaltung sowie damit gebildetes Signal-Übertragungssystem
EP0097947B1 (de) Anordnung zur Erzeugung von Quasizufallsfolgen im AMI-Code
EP1459488B1 (de) Verfahren und vorrichtung zur bidirektionalen simplex-übertragung von daten
EP4453518A1 (de) Signal-übertragungssystem
EP0184210B1 (de) Datenübertragungseinrichtung
DE60022937T2 (de) Datenkodierung zur Übertragung auf differenziellen Leitungen
DE102014219603B4 (de) Stromschnittstelle zur Datenkommunikation in einem Kraftfahrzeug
EP3895383A1 (de) Netzwerkkommunikationssystem mit bidirektionaler strommodulation zur datenübertragung
EP1936895B1 (de) Einrichtung zur Übertragung von Daten innerhalb eines leistungselektronischen Systems
EP1719313B1 (de) Empfängerschaltung für apm- kodierte daten
DE19844999B4 (de) Differentieller Leitungstreiber mit automatischer Detektion des Empfängerabschlusswiderstands
DE19836412C2 (de) Übertragungssystem für Digitalsignale
DE102006003580B4 (de) Schnittstellenschaltung einer CODEC-Schaltung
EP1055310B1 (de) Schaltung zur bestimmung der übertragungsrichtung einer einrichtung zum anschluss eines teilnehmers an eine busleitung
EP2683124A1 (de) Sende-/Empfangsvorrichtung und Verwendung in einem Automatisierungssystem
DE2138690A1 (de) Symmetrische abtasteinrichtung

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20250606

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC ME MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)