EP4449600A1 - Verfahren zum bereitstellen von sinusförmigen phasenströmen mit ansteuerung und ladung - Google Patents

Verfahren zum bereitstellen von sinusförmigen phasenströmen mit ansteuerung und ladung

Info

Publication number
EP4449600A1
EP4449600A1 EP22835031.0A EP22835031A EP4449600A1 EP 4449600 A1 EP4449600 A1 EP 4449600A1 EP 22835031 A EP22835031 A EP 22835031A EP 4449600 A1 EP4449600 A1 EP 4449600A1
Authority
EP
European Patent Office
Prior art keywords
time
switching transistor
capacitor
point
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP22835031.0A
Other languages
English (en)
French (fr)
Inventor
Aaron FESSELER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Acd Antriebstechnik GmbH
Original Assignee
Acd Antriebstechnik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acd Antriebstechnik GmbH filed Critical Acd Antriebstechnik GmbH
Publication of EP4449600A1 publication Critical patent/EP4449600A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4216—Arrangements for improving power factor of AC input operating from a three-phase input voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4233—Arrangements for improving power factor of AC input using a bridge converter comprising active switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0096—Means for increasing hold-up time, i.e. the duration of time that a converter's output will remain within regulated limits following a loss of input power
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration

Definitions

  • the present invention relates to a method for modulating or clocking phase voltages of a network circuit from a three-phase supply network. Regardless of the load, the method ensures that phase currents at the input of a rectifier are essentially sinusoidal.
  • EP 3 068 024 A1 discloses a three-phase pulse rectifier system with comparatively low blocking voltage stress on the turn-off power semiconductors and high power density, as well as low system perturbations.
  • Such a three-phase three-level pulse rectifier also referred to as a so-called Vienna rectifier, is known to have a significantly lower harmonic content on the AC side than conventional six-pulse bridge circuits used to rectify three-phase current.
  • the Vienna rectifier is a circuit that requires a large number of components, which makes it very expensive and also requires a very complex control.
  • the lossy components also have a negative effect on the efficiency of the Vienna rectifier.
  • Fig. 1 shows a known network circuit of a three-phase DCM boost converter or a step-up converter according to the prior art.
  • the input Mains voltages applied to phases LI, L2, L3 are rectified and increased to a value greater than a mains voltage value.
  • This circuit There are numerous variations of this circuit, all of which have a similar architecture.
  • a depth of the saddle K is dependent on a voltage difference between phase voltages u1, u2, u3 on the input side and intermediate circuit DC voltage UZK on the output side.
  • the higher the intermediate circuit DC voltage UZK on the output side or the smaller the load at the output the smaller the dip in the area of the sine peaks K.
  • the phase currents iNL2, iNL3 are dependent on a voltage difference between phase voltages u1, u2, u3 on the input side and intermediate circuit DC voltage UZK on the output side.
  • FIG. 3 another known three-phase DCM boost converter with two switching transistors T +, T - is shown according to the prior art. Due to a connection to a neutral point N, a first diode D+ and a second diode D- are required in this known circuit.
  • This circuit is suitable for describing both conventional and previously customary controls, which correspond to the basic principle of pulse width modulation, of the two switching transistors T+, T-.
  • the two switching transistors T+, T ⁇ are switched on offset within a period in the case of offset control (push-pull). So the first one leads Switching transistor T+ when the second switching transistor T- is not conducting, and vice versa.
  • both switching transistors are temporarily non-conductive.
  • the ratio of the duty cycle to the period of a pulse width modulation signal is referred to as the duty cycle.
  • both switching transistors are temporarily conducting.
  • Systems with such duty cycles function as two standard boost converters working complementarily in push-pull. With this known type of clocking, the connection between a midpoint MP and the neutral point N as well as the first diode D+ in the positive branch and the second diode D- in the negative branch is absolutely necessary.
  • both switching transistors T+, T ⁇ are switched on simultaneously within one period. Accordingly, the first switching transistor T+ and the second switching transistor T ⁇ are conductive or nonconductive at the same time.
  • the switch-on time of both switching transistors T+, T- essentially depends on the duty cycle.
  • Systems with these well-known timings function as two standard boost converters working complementarily in common mode. With such known network circuits, it is possible to use only one switching transistor for both step-up converters (cf. FIG. 1).
  • the connection between the midpoint MP and the neutral point N and one of the two diodes D+, D- can be omitted.
  • the level of the DC link voltage UZK at the output of the mains circuit can be regulated. It is not possible to extract optimal sinusoidal currents from the network with these known timings (cf. FIGS. 2A, 2B).
  • an electrical converter for converting an at least three-phase alternating current signal and a direct current signal is known from the document WO 2021/219761 A1.
  • the converter comprises at least three phase connections, a first DC connection and a second DC connection, a first converter stage, and a second converter stage.
  • the American patent document US 7 005 759 B2 discloses an integrated converter.
  • the integrated converter includes an AC/DC converter electrically connected to a three-phase power supply to convert an alternating current into a first direct current and achieve the object of power factor correction.
  • the European patent application EP 2 814 164 A2 discloses a power converter, comprising a multi-phase primary stage between a multi-phase voltage source and a DC link, an input filter for the primary stage, a secondary stage between the DC link and a multi-phase load, with an additional bridge branch for a neutral Point of the load, the input filter comprises an input filter neutral point which is connected to a midpoint of the DC link via a connecting capacitance.
  • the object of the present application is to provide sinusoidal phase currents at the input of a rectifier that meet the limit values of the PFC standards in all power classes.
  • the present document describes a method for providing sinusoidal phase currents from a three-phase supply network to a rectifier.
  • the method includes the steps of detecting and evaluating phase voltages, rectifying the phase voltages, and connecting a capacitor to a positive one Output or negative output of a rectifier via one of a first switching transistor or a second switching transistor, driving control inputs of the first switching transistor and the second switching transistor by the control unit, such that only the first switching transistor, only the second switching transistor, both or none of the first and second switching transistor becomes/become conductive and charging a capacitor voltage at a capacitor depending on the activation of the control inputs in such a way that differences between the phase voltages and the capacitor voltage, which drop across coils, lead to sinusoidal curves of the mean values of the coil currents.
  • the actuation is one of a positive actuation or a negative actuation, the positive actuation taking place in a positive time interval and the negative actuation taking place in a negative time interval.
  • the positive time interval is one where two out of three phase voltages are positive.
  • the negative time interval is one where two out of three phase voltages are negative.
  • the driving in a time interval is such that two of three phase voltages have the same polarity.
  • the driving is done in such a way that when driving positively, the first switching transistor is/becomes conductive at a first point in time up to a third point in time for a duty cycle, and the second switching transistor at a second point in time up to a fourth Point in time for an on-time is/becomes conductive and during the second point in time to the third point in time for a short-circuit period the first and second switching transistors are/become conductive.
  • the first switching transistor first becomes conductive when two of three phase voltages are positive.
  • the capacitor can be charged accordingly in order to extract sinusoidal phase currents from the supply network that meet the limit values of the PFC standards in the corresponding power classes.
  • the driving is done in such a way that, in the case of negative driving, the second switching transistor is/becomes conductive at a first point in time up to a third point in time for an on-time, the first switching transistor at a second point in time up to a fourth Point in time for an on-time is/becomes conductive and during the second point in time to the third point in time for a short-circuit period the first and second switching transistors are/become conductive.
  • the second switching transistor becomes conductive first when two of three phase voltages are negative.
  • the capacitor can be charged accordingly in order to extract sinusoidal phase currents from the supply network that meet the limit values of the PFC standards in the corresponding power classes.
  • the actuation takes place in such a way that the switch-on duration of the first and second switching transistors lasts the same length.
  • the equally long duty cycle of the two switching transistors promotes the sinusoidal shape of the phase currents.
  • the driving is done in such a way that the duty cycle of the first and second switching transistors is modulated.
  • different duty cycles can also be implemented during a switching period in order to more flexibly adapt the control to the detected values of the phase voltages. This allows the capacitor to be charged accordingly in order to extract sinusoidal phase currents from the supply network.
  • the duration of the short circuit during activation occurs during a period of time in which the first switching transistor and the second switching transistor are conductive.
  • the length of the short-circuit duration can be influenced by means of the control in order to charge the capacitor in such a way that sinusoidal phase currents are withdrawn from the supply network.
  • the actuation of the control inputs of the first and second switching transistors is clocked at a clock frequency higher than a mains frequency.
  • the sixth aspect it is ensured that harmonic currents resulting from the clock frequency do not influence the sinusoidal course of the phase currents. Furthermore, according to the sixth aspect, the size of components such as coils and capacitors, and hence component costs, can be reduced as the clock frequency is made higher.
  • charging includes one of pre-charging, charging, recharging, and discharging.
  • the capacitor can be controlled as a function of the detected phase voltages in order to withdraw sinusoidal phase currents from the supply network by precharging, charging, charge reversal or discharging.
  • the method also includes the step of providing a reference potential for the capacitor in the midpoint network at a coupling circuit.
  • an artificial neutral of the coupling circuit provides a voltage reference for a capacitor voltage of the capacitor in the midpoint network.
  • the method also includes the step of detecting output variables of at least one of an intermediate circuit DC voltage, intermediate circuit current, positive and negative rectifier voltage, capacitor voltage compared to the reference potential and the capacitor current.
  • the present document also describes a use of the method for at least one of a charging station, a power pack, an electric drive for machines and systems for energy conversion on the supply network.
  • the method can thus be used for a variety of applications in order to provide sinusoidal phase currents that meet the limit values of the PFC standards in the corresponding power classes.
  • FIG. 1 shows a step-up converter according to the prior art
  • FIGS. 2A and 2B current curves of the step-up converter from FIG. 1;
  • FIG. 3 shows a further step-up converter according to the prior art
  • FIG. 4 shows a network circuit according to a first embodiment
  • FIG. 5 shows a course of control signals in the case of positive activation
  • FIG. 6 different characteristic curves with positive control
  • FIG. 7 shows a course of control signals in the case of negative activation
  • FIG. 8 different characteristic curves with negative control
  • FIG. 9 shows a profile of mains voltages of a three-phase supply network with periodically alternating positive and negative control
  • FIGS. 10A and 10B current curves based on the positive and negative driving in the network circuit according to FIG. 4;
  • FIG. 11 is a flowchart of a method according to the invention.
  • the network circuit NS includes at least one switching transistor T+, T- and a midpoint network MPN and is therefore designed as a step-up converter (step-up controller) or boost converter.
  • the network circuit NS is designed as a three-phase PFC step-up converter.
  • the amount of an output voltage at the output of the network circuit NS is always greater than the amount of an input voltage of the network circuit NS.
  • the magnitude of the DC link voltage UZK at the output is therefore greater than a rectified value of line voltages u12, u23, u31 at an input of the mains circuit NS.
  • the network circuit NS is expanded to form a half-bridge with the midpoint network MPN, comprising a capacitor CS.
  • the network circuit NS has a connection to a neutral potential or reference potential SP.
  • An output capacitor CA of the network circuit NS is realized with a capacitor.
  • the output capacitor CA may be implemented as a series connection of two or more capacitors.
  • the network circuit preferably comprises a first switching transistor T+ and a second switching transistor T ⁇ .
  • the network circuit NS is not limited to the first and second switching transistors T+, T-.
  • the network circuit NS also includes other components which are connected to one another via phases or lines LI, L2, L3.
  • the network circuit NS includes an EMI filter or filter for electromagnetic interference EMI, a network detection NE, a control unit SE, a rectifier GR, a coupling circuit KS with the reference potential SP, a first diode D+ and a second diode D- on output lines of the Mains circuit NS and the output capacitor CA between the output lines.
  • the network circuit NS is connected to the supply network VN via phases LI, L2, L3.
  • the phases LI, L2, L3 include network variables.
  • the mains variables include at least one of a phase position, mains voltages including line-to-line voltages ul, u2, u3 and line voltages ul 2, u23, u31, and phase currents iNL1, iNL2, iNL3.
  • the input of the network circuit NS connects the three-phase supply network VN to the EMI filter EMI via the phases LI, L2, L3.
  • the EMI filter EMI filters electromagnetic interference in a known manner. For this reason and for the sake of brevity, the EMI filter EMI is not described in detail herein.
  • the network detection NE detects the network values of the phases LI, L2, L3, evaluates them and forwards them to the control unit SE.
  • the network detection NE can be a separate unit or can be included in the control unit SE.
  • the control unit SE includes an output detection AE in order to detect voltage magnitudes and current magnitudes at different positions, but in particular at the output of the network circuit NS.
  • the output detection AE thus detects output variables, including at least one of the intermediate circuit direct voltage UZK and the intermediate circuit current IZK and also a positive and negative rectifier voltage uGR+, uGR-, the capacitor voltage uCS compared to the reference potential SP and a capacitor current iCS at the capacitor CS.
  • Network detection NE and output detection AE can include different options for detecting the network variables and output variables. For example, the network sizes through the network detection NE and the initial detection AE by means of one or more sensors are detected.
  • the network variables can be detected by the network detection NE and the output detection AE, for example, but also by means of a predetermined detection method, which is based on an ACTUAL/TARGET comparison.
  • the control unit SE uses the information/s received about the voltage magnitudes and current magnitudes or network sizes from the network detection NE and the output detection AE in order to control the first and second switching transistors T+, T- in such a way that a capacitor voltage uCS is applied to the capacitor to provide CS.
  • the magnitude of the capacitor voltage uCS represents a voltage difference which results from the phase voltages u1, u2, u3 and coil voltages uLL1, uLL2, uLL3, which drop across coils LL1, LL2, LL3.
  • the activation leads to sinusoidal curves of mean values of coil currents iLL1, iLL2, iLL3, as described in more detail below.
  • the control unit SE includes a microprocessor or microcontroller or functionally similar components for evaluating the network variables detected by the network detection NE and output detection AE.
  • the control unit SE is a known prior art control unit. For this reason and for the sake of brevity, the control unit SE is not described in more detail here.
  • the rectifier GR is constructed as an energy store with rectifier diodes D1, D2, D3, D4, D5, D6 and with inductances or coils LL1, LL2, LL3.
  • the rectifier GR is not limited to this embodiment.
  • the rectifier GR can be implemented with passive components, active components and/or a combination thereof.
  • the rectifier GR can thus be a rectifier and inverter, which enables feedback into the supply network VN.
  • the function of the rectifier GR corresponds to a known function and is therefore not described in detail for the sake of brevity.
  • the coupling circuit KS is arranged between the midpoint network MPN and the rectifier GR.
  • the coupling circuit KS is a capacitor star circuit comprising capacitors CYL1, CYL2, CYL3 and the reference potential SP.
  • the reference potential SP is connected to the phases LI, L2, L3 via the capacitors CYL1, CYL2, CYL3.
  • the coupling circuit KS is set up to create an artificial neutral conductor (neutral potential) in order to provide a voltage reference for the midpoint network MPN and thus for the capacitor CS.
  • the midpoint network MPN (with the Capacitor CS) is connected to the phases via the reference potential SP of the coupling circuit KS
  • the first switching transistor T+ and the second switching transistor T- each comprise a control input AN and a body diode (not shown) or a freewheeling diode (not shown) connected in parallel with the switching transistors T+, T-.
  • the control input AN of the first switching transistor T+ is connected to the control unit SE.
  • the control input AN of the second switching transistor T- is connected to the control unit SE.
  • the control unit SE controls the first switching transistor T+ and the second switching transistor T ⁇ , as described in more detail later.
  • the coupling circuit KS ensures that the higher-frequency currents caused by driving the first and second switching transistors T+, T- do not become visible in the phase currents iNL1, iNL2, iNL3.
  • the midpoint network MPN of the network circuit NS serves in its basic function as an adjustable voltage source and includes the capacitor CS.
  • the capacitor CS of the midpoint network MPN is connected between a midpoint MP and the reference potential SP of the coupling circuit with the phases LI, L2, L3 at the input.
  • the midpoint MP is provided between the series-connected first switching transistor T+ and second switching transistor T-.
  • the capacitor CS is electrically connected to the rectifier GR via the first switching transistor T+ having a positive output pG of the rectifier GR and via the second switching transistor T- having a negative output nG of the rectifier GR.
  • the first diode D+ and the second diode D- are arranged at the output of the network circuit NS, so that the intermediate circuit DC voltage UZK at the output remains independent of clocking of the first and second switching transistors T+, T-. Either only the first diode D+, the second diode D- or both diodes D+, D- can be provided for clock independence.
  • a special way of driving the control input AN of the at least one of the first switching transistor T+ and the second switching transistor T ⁇ by the control unit SE charges the capacitor CS of the midpoint network MPN.
  • the charging of the capacitor CS corresponds to at least one of precharging, charging, charge reversal and discharging.
  • the type of charging of the capacitor CS depends on the recorded network variables, recorded by the network recording NE and the output recording AE.
  • the coil voltages uLL1, uLL2, uLL3 are modulated by the capacitor voltage uCS at the capacitor CS in such a way that sinusoidal phase currents iNL1, iNL2, iNL3 are drawn from the phases LI, L2, L3 of the supply network VN.
  • the level of the capacitor voltage uCS depends on a duty cycle TV, as described further below.
  • the phase currents iNL1, iNL2, iNL3 become essentially sinusoidal currents or have essentially sinusoidal profiles.
  • the modulation corresponds to one of pulse width modulation, pulse frequency modulation or other known modulation methods.
  • the sinusoidal currents are withdrawn from the supply network VN at the input of the network circuit NS.
  • the capacitor CS serves as an adjustable voltage source for generating a voltage difference across the coils LL1, LL2, LL3.
  • the voltage difference across the coils LL1, LL2, LL3 can be influenced by the charge on the capacitor CS in such a way that in corresponding periods of time, as shown in Figures 5 to 8, larger coil voltages uLL1, uLL2, uLL3 are present than are physically provided by the supply network VN.
  • essentially sinusoidal currents are withdrawn from the supply network VN in all phases LI, L2, L3, as a result of which the limit values of the PFC standards can be observed in the corresponding power classes.
  • the first and the second switching transistor T+, T- each receive control signals ST+, ST- from the control unit SE, as a result of which the first and the second switching transistor T+, T- are clocked.
  • the clocking determines different time intervals, such as a switch-on time TE of the first switching transistor T+, a switch-on time TE of the second switching transistor T- and a short-circuit time TK, in which both switching transistors T+, T- are switched on or conductive at the same time.
  • the sequence of the time intervals distinguishes between positive activation and negative activation. This special timing is described in detail below with reference to Figures 5-8.
  • the control unit SE regulates the modulation via the length of the time intervals.
  • the length of the time intervals and the short-circuit duration TK This also regulates the level of the DC link voltage UZK.
  • the capacitor CS of the midpoint network MPN is charged. The loading takes place in relation to the artificial neutral conductor provided by the coupling circuit KS.
  • the control inputs AN of the first and second switching transistors T+, T- are controlled by the control unit SE in such a way that the first switching transistor T+ is conductive between a first point in time t1 and a third point in time t3 for an on-time TE / is and then the second switching transistor T between a second time t2 and a fourth time t4 for the duty cycle TE is / is conductive. Between the second point in time t2 and the third point in time t3, for a short-circuit duration TK, the first and the second switching transistor T+, T- are conductive at the same time. While the first control signal ST+ is zero, the first switching transistor T+ is non-conductive.
  • the first switching transistor T+ is non-conductive for a switch-off duration TA between the third point in time t3 of a current control period TS and the first point in time t1 of the next control period, while the first switching transistor T+ is not activated by the control unit SE. While the second control signal ST- is zero, the second switching transistor T- is non-conductive. The second switching transistor T- is non-conductive for the switch-off time TA between the fourth point in time t4 of the current control period TS and the second point in time t2 of the next control period, while the second switching transistor T- is not activated by the control unit SE.
  • the intermediate circuit DC voltage UZK can optionally be controlled via the duty cycle TV of on-time TE to off-time TA or control period TS of the first and second switching transistors T+, T- and in connection with the short-circuit duration TK.
  • the on-time TE of the first switching transistor T+ and the on-time TE of the second switching transistor T ⁇ are chosen to be of equal length in FIG. 5, for example.
  • the sum of the on-time TE and off-time TA gives the control period TS.
  • the switch-on time TE of the first switching transistor T+ and the switch-on time TE of the second switching transistor T ⁇ can, however, also be chosen to be of different lengths.
  • the duty cycle TE can also be modulated via the control unit SE in order to last a different length of time in each control period TS.
  • the on-time TE of the same length of time for the first and second switching transistors T+, T- in FIG. 5 thus merely represents an example to illustrate the positive drive, without the intention of restricting the positive (and negative) drive to this example.
  • a reciprocal of the control period TS results in a clock frequency fs, with which the first switching transistor T+ and the second switching transistor T ⁇ are clocked by the activation of the control unit SE. It should be noted that clocking must be carried out at a sufficiently high clock frequency fs compared to mains frequency fN in order to keep the effort involved in filtering the harmonics caused by clocking as low as possible.
  • Fig. 6 shows essential characteristics in the positive control depending on the clocking of the first and second switching transistors T +, T - of the network circuit NS from Fig. 4 over time.
  • the exemplary assumptions apply that the phase voltages u2 and u3 are equal in magnitude and greater than 0 volts on phases L2 and L3, while phase-to-phase voltage ul on phase LI is less than 0 volts. Accordingly, the coils LL2 and LL3 are connected to the first switching transistor T+ via the positive output pG of the rectifier GR.
  • the coil LL1 on the other hand, is connected to the second switching transistor T ⁇ via the negative output nG of the rectifier GR.
  • control signals ST+, ST- are also shown in FIG. 6 in order to determine the times (t1 to t4') for the respective time intervals.
  • the course of the first control signal ST+ and of the second control signal ST- corresponds to that from FIG. 5 and is not repeated again at this point.
  • a profile of the output current IZK is also shown in Fig. 6 .
  • a profile of the output current IZK a profile of an output capacitor current iCA of the output capacitor CA, a profile of a diode current iD+ via the first diode D+, a profile of the coil current iLL1 via the coil LL1, a profile of the coil current iLL23 , corresponding to the sum of coil current iLL2 and iLL3, a course of the capacitor voltage uCS and a course of a capacitor current iCS shown over time.
  • the profile of the output current IZK remains constantly greater than zero over the entire control period TS.
  • the coil current iLL23 as the sum of the coil currents iLL2 and iLL3 of the coils LL2 and LL3, increases positively in accordance with the capacitor current iCS up to the second point in time t2.
  • the second switching transistor T ⁇ becomes conductive, while the first switching transistor T+ is also conductive.
  • the second switching transistor T ⁇ is driven to be conductive by the control unit SE when a set period of time has elapsed or, alternatively, when the capacitor voltage uCS is equal to zero volts.
  • the rectifier GR is short-circuited for the short-circuit duration TK.
  • the capacitor CS is positively charged, starting from the discharged state, with the capacitor current iCS decreasing in absolute value from the second point in time t2. Meanwhile, the coil current iLL23 in the coils LL2 and LL3 continues to build up positively or continues to rise positively during the short-circuit duration TK.
  • a negative current build-up begins in the coil LL1 from the second point in time t2, and the coil current iLL1 accordingly increases in the negative direction. Between the second point in time t2 and the third point in time t3, the most electrical energy is consumed by the components of the network circuit NS.
  • the first switching transistor T+ which is conductive at the point in time t1 is switched off again by the control unit SE after the switch-on time TE.
  • the second switching transistor T- remains conductive until the fourth point in time t4.
  • the coils LL2 and LL3, in which a positive coil current iLL23 has built up during the on-time TE of the first switching transistor T+ drive this coil current iLL23 via rectifier diodes D3, D5 of the rectifier GR on the input side and the first and second diode D+ , D- on the output side towards a load.
  • a diode current iD+ and an output capacitor current iCA are established, the amount of which steadily decreases from the third point in time t3. Also the coil current iLL23 in the coils LL2 and LL3 decreases in magnitude again. From the third point in time t3, the value of the capacitor current iCS decreases more rapidly and becomes equal to zero amperes at the point in time t3′. Since the second switching transistor T- is still conductive, the coil current iLL23 flows via the first and second diodes D+, D- and then splits into a current through the coil LL1 and a current through the capacitor CS until the capacitor current iCS equals reached zero amps.
  • the capacitor current iCS is equal to zero amperes and the maximum positive capacitor voltage uCS is reached. From time t3', a negative capacitor current iCS is established across the capacitor CS, which increases negatively over time up to time t4. The capacitor CS is constantly being discharged again. From time t3', the negative capacitor current iCS of the capacitor CS is added to the coil current iLL23, which continues to flow via the first diode D+, the load and the second diode D-. The sum of the two currents corresponds to coil current iLL1 of coil LL1.
  • the coil current iLL23 of the coils LL2 and LL3 decreases completely.
  • the coil current iLL23 corresponds to zero amperes at time t3L.
  • the first and second diodes D+, D- block and the diode current iD+ becomes equal to zero amperes
  • the output capacitor current iCA becomes negative by taking over the intermediate circuit current IZK. From time t3L onwards, the entire negative capacitor current iCS of the capacitor CS continues to flow via the coil LL1, as a result of which the coil current iLL1 continues to increase negatively.
  • the second switching transistor T- which was still conductive up to that point, is controlled by the switching unit SE in such a way that the second switching transistor T- becomes non-conductive.
  • the coil LL1 continues to drive the coil current iLL1 from the fourth point in time t4 via the first and second diodes D+, D- and the load connected to the output of the network circuit NS.
  • the diode current iD+ and the output capacitor current iCA increase instantaneously.
  • the capacitor current iCS flows via the only remaining current path in the form of the body diode included in the first switching transistor T+ or the freewheeling diode connected in parallel with the first switching transistor T+.
  • the value of the capacitor current iCS decreases again and approaches zero amperes from the fourth point in time t4 to the point in time t4′. This will make the capacitor CS is charged again to its original negative value, as prevailing at the first point in time t1.
  • a positive coil current iLL23 begins to build up again in the two coils LL2 and LL3.
  • the diode current iD+ and the output capacitor current iCA decrease in absolute value until time t4'.
  • the magnitude of coil current iLL1 of coil LL1 corresponds to the magnitude of coil current iLL23 and thus to the sum of the magnitudes of coil current iLL2 and coil current iLL3.
  • the capacitor current iCS becomes equal to zero amperes. From time t4', no more current flows from the capacitor CS via one of the body diode or the freewheeling diode of the first switching transistor T+. At time t4', the capacitor CS is fully charged to the negative initial value of the first time t1, which is again available for the next control period TS.
  • the coils LL1, LL2, LL3 continue to drive the current through the first and second diodes D+, D- and the load connected to the output of the mains circuit NS, as a result of which the remaining coil currents iLL1, iLL23 in all three coils LL1, LL2, LL3 are linear with the reduce time.
  • the diode current iD+ and the output capacitor current iCA also reduce in terms of absolute value.
  • the coil currents iLL1, iLL23 become equal to 0A before the end of the control period TS in discontinuous operation or at the end of the control period TS in discontinuous limit operation.
  • gap limit operation one of the coil currents iLL1, iLL2, iLL3 becomes zero exactly at the end of a control period TS.
  • intermittent operation a pause is inserted between current reduction and the beginning of the new control period TS (the current "gaps" or has a gap).
  • the gap operation as well as the gap limit operation is standard when using step-up converters.
  • the switch-on duration TE, switch-off duration TA, short-circuit duration TK and switching period TS correspond to those of positive control, but with the difference that they begin or end at different points in time. The same applies to the switch-on time TE, switch-off time TA, short-circuit time TK and switching period TS as with positive control.
  • the control inputs AN of the first and second switching transistors T+, T- are controlled by the control unit SE in such a way that the second switching transistor T- is first conductive between the first point in time t1 and the third point in time t3 for the duty cycle TE is / is and then the first switching transistor T + between the second time t2 and the fourth time t4 for the duty cycle TE is / is conductive. Between the second point in time t2 and the third point in time t3, for the duration of the short circuit TK, the first and the second switching transistor T+, T- are conductive at the same time.
  • the first switching transistor T+ is non-conductive for a switch-off duration TA between the fourth point in time t4 of the current control period TS and a second point in time t2 of the next control period, while the first switching transistor T+ is not activated by the control unit SE.
  • the second switching transistor T- is non-conductive for the switch-off time TA between the third point in time t3 of the current control period TS and the first point in time t1 of the next control period, while the second switching transistor T- is not activated by the control unit SE.
  • Fig. 8 shows essential characteristics in the positive control depending on the clocking of the first and second switching transistors T +, T - of the network circuit NS from FIG LI is greater than zero volts, while the phase-to-phase voltages u2 and u3 of phases L2 and L3 are equal in magnitude and less than zero volts.
  • the coil LL1 is connected to the first switching transistor T+ via the positive output pG of the rectifier GR.
  • the coils LL2 and LL3, on the other hand, are connected to the second switching transistor T ⁇ via the negative output nG of the rectifier GR.
  • control signals ST+, ST- are also shown in FIG. 8 in order to determine the times (t1 to t4') for the respective time intervals.
  • the progression of the first control signal ST+ and of the second control signal ST- corresponds to that from FIG. 7 and is not repeated again at this point.
  • Fig. 8 are the course of the output current IZK, the course of the output capacitor current iCA, the course of the diode current iD+, the course of the coil current iLL1, the course of the coil current iLL23, corresponding to the sum of coil currents iLL2 and iLL3, the course the capacitor voltage uCS and the course of the capacitor current iCS over time.
  • the profile of the output current IZK remains constantly greater than zero over the entire control period TS.
  • the coil current iLL23 as the sum of the coil currents iLL2 and iLL3 of the coils LL2 and LL3, increases negatively in accordance with the capacitor current iCS up to the second point in time t2.
  • the first switching transistor T+ becomes conductive, while the second switching transistor T ⁇ is also conductive.
  • the first switching transistor T+ is driven to be conductive by the control unit SE when a set period of time has elapsed or, alternatively, when the capacitor voltage uCS is equal to zero volts.
  • the rectifier GR is short-circuited for the short-circuit duration TK.
  • the capacitor CS is negatively charged, starting from the discharged state, with the capacitor current iCS decreasing in absolute value from the second point in time t2. Meanwhile, the coil current iLL23 continues to build up negatively in the coils LL2 and LL3.
  • a positive current build-up begins in the coil LL1 from the second point in time t2, and the amount of the coil current iLL1 accordingly increases in the positive direction. Between the second point in time t2 and the third point in time t3, the most electrical energy is consumed by the components of the network circuit NS.
  • the second switching transistor T ⁇ which is conductive at the first point in time t1, is switched off again by the control unit SE after the switch-on time TE.
  • the first switching transistor T+ remains conductive until the fourth point in time t4.
  • the coils LL2 and LL3, in which a negative coil current iLL23 has built up during the switch-on time TE of the second switching transistor T- drive this coil current iLL23 via rectifier diodes D4, D6 of the rectifier GR on the input side and the first and second diodes D+, D- on the output side towards a load.
  • the diode current iD+ and the output capacitor current iCA set in the amount of which steadily decreases from the third point in time t3.
  • the amount of coil current iLL23 in coils LL2 and LL3 also decreases again.
  • the value of the capacitor current iCS decreases more rapidly and becomes equal to zero amperes at the point in time t3′. Since the first switching transistor T+ is still conductive, a current through the capacitor CS is added to the coil current iLL1 flowing through the coil LL1 until the capacitor current iCS reaches zero amperes.
  • the capacitor current iCS is equal to zero amperes and the maximum negative capacitor voltage uCS is reached. From time t3', a positive capacitor current iCS is established across the capacitor CS, which increases positively over time up to time t4. The capacitor CS is discharged again. The positive capacitor current iCS of the capacitor CS is subtracted from the time t3' from the coil current iLL1 of the coil LL1, which continues to flow via D+, D- and the load. The difference between the two currents corresponds to coil current iLL23 of coils LL2 and LL3.
  • the coil current iLL23 of the coils LL2 and LL3 decreases completely.
  • the coil current iLL23 corresponds to zero amperes at time t3L.
  • the first and second diodes D+, D- block and the diode current iD+ becomes equal to zero amperes
  • the output capacitor current iCA becomes negative by taking over the intermediate circuit current IZK. From time t3L onwards, the entire positive capacitor current iCS of the capacitor CS continues to flow via the coil LL1, as a result of which the coil current iLL1 continues to increase positively.
  • the first switching transistor T+ which was still conductive up to that point, is controlled by the switching unit SE in such a way that the first switching transistor T+ becomes nonconductive.
  • the coil LL1 continues to drive the coil current iLL1 from the fourth point in time t4 via the first and second diodes D+, D- and the load connected to the output of the network circuit NS.
  • the diode current iD+ and the output capacitor current iCA increase instantaneously.
  • the capacitor current iCS flows via the only remaining current path in the form of the body diode included in the second switching transistor T- or the freewheeling diode connected in parallel with the second switching transistor T-.
  • the value of the capacitor current iCS decreases again and approaches zero amperes from the fourth point in time t4 to the point in time t4′. As a result, the capacitor CS returns to its original positive value, as prevailing at the first point in time t1 value charged. At the same time, a negative coil current iLL23 begins to build up again in the two coils LL2 and LL3. The diode current iD+ and the output capacitor current iCA decrease in absolute value until time t4'.
  • the magnitude of coil current iLL1 of coil LL1 corresponds to the magnitude of coil current iLL23 and thus to the sum of the magnitudes of coil current iLL2 and coil current iLL3.
  • the capacitor current iCS becomes equal to zero amperes. From time t4', no more current flows from the capacitor CS via one of the body diode or the freewheeling diode of the second switching transistor T-. At time t4', the capacitor CS is fully charged to the positive initial value of the first time t1, which is again available for the next control period TS.
  • the coils LL1, LL2, LL3 continue to drive the current through the first and second diodes D+, D- and the load connected to the output of the mains circuit NS, as a result of which the remaining coil currents iLL1, iLL23 in all three coils LL1, LL2, LL3 are linear with the reduce time.
  • the diode current iD+ and the output capacitor current iCA also reduce in terms of absolute value.
  • the coil currents iLL1, iLL23 become equal to 0A before the end of the control period TS in discontinuous operation or at the end of the control period TS in discontinuous limit operation.
  • the network circuit NS In order for the network circuit NS to function as desired and to be able to draw sinusoidal phase currents iNL1, iNL2, iNL3 from the supply network VN in compliance with the limit values of the PFC standards in the corresponding power classes, either only the positive control or only the negative control is carried out , but both alternate periodically during operation. At what point in time the positive or negative control is applied depends on the recorded and evaluated network variables in phases LI, L2, L3.
  • Fig. 9 represents a supply network VN as a three-phase system with the phase voltages ul, u2, u3 and time intervals A, B. Looking at the course of the phase voltages ul, u2, u3 of the three-phase system, there are positive time intervals A, in which two Phase voltages are greater than zero and one phase voltage is less than zero and negative time intervals B, in which one phase voltage is greater than zero and two phase voltages are less than zero. If two of the phase voltages u1, u2, u3 are greater than zero, then in this positive time interval A the positive control (cf. FIGS. 5, 6) is applied.
  • time intervals A, B ie the time at which the positive control or the negative control is active
  • the phase voltages u1, u2, u3 are always in the same state, i.e. greater than zero or less than zero.
  • time interval A time interval B
  • the approximately triangular voltage curve SK At each zero point of the approximately triangular voltage curve SK, there is a change from positive control to negative control or from negative control to positive control. If the approximately triangular voltage curve SK runs from the negative time interval B, ie with a value less than zero, into the positive time interval A, ie with a value greater than zero, the control changes from a negative control to a positive control.
  • the transition from the positive/negative drive to the negative/positive drive can be instantaneous, for example, as shown in FIG. However, the transition can also be smooth (not shown).
  • the duration of the time intervals A, B depends on the mains frequency fN.
  • fN the mains frequency
  • a zero occurs every 3.33 milliseconds in the three-phase system. This means that every 3.33 milliseconds there is a switch between positive and negative control.
  • the network circuit NS is not limited to the European supply network. Rather, the mains circuit NS can be put into operation for all international mains voltages and mains frequencies.
  • phase currents iNL1, iNL2, iNL3 are modulated by the coil voltages uLL1, uLL2, uLL3, which are influenced by the adjustable voltage applied to the capacitor CS. As shown in FIGS. 10A and 10B, this results in sinusoidal mains currents iNL1, iNL2, iNL3, which are provided at the input of a rectifier in order to meet the limit values of the PFC standards in the corresponding power classes.
  • the dips in both the area of the zero crossings NI and in the area of the sine peaks Kl can be compared to the zero crossings N and the sine peaks K of the curves in FIGS. 2A and 2B using of the control and the capacitor CS must be corrected.
  • Sinusoidal phase currents iNL1, iNL2, iNL3 with the lowest harmonic components occur, which meet the limit values of the PFC standards in the corresponding power classes.
  • FIG. 11 illustrates the method in its steps according to the invention.
  • phase-to-phase voltages u1, u2, u3 in phases LI, L2, L3 are detected and evaluated by network detection NE and output detection AE. in step
  • step S3 the capacitor CS is electrically connected to the positive output pG or negative output nG of the rectifier GR via the first switching transistor T+ and the second switching transistor T ⁇ .
  • step S4 the control inputs AN of the first switching transistor T+ and the second switching transistor T- are activated by the control unit SE depending on the time intervals A, B in such a way that only the first switching transistor T+, only the second switching transistor T-, both or none of the first and second switching transistor T+, T- becomes/become conductive.
  • step S5 the capacitor CS of the midpoint network MPN is charged depending on the activation (step S4) of the control inputs AN in such a way that voltage differences from the phase voltages ul, u2, u3 to the capacitor voltage uCS, which drops across the coils LL1, LL2, LL3 , lead to sinusoidal profiles of the mean values of the coil currents iLL1, iLL2, iLL3. Steeper coil currents iLL1, iLL2, iLL3 are thus generated in the coils LL1, LL2, LL3 with the aid of the capacitor voltage uCS.
  • the method can be used for circuits in a charging station, an electric drive for machines, in power supply units and in systems for energy conversion on the supply network VN.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

Ein Verfahren und die Verwendung des Verfahrens zum Bereitstellen von sinusförmigen Phasenströmen aus einem dreiphasigen Versorgungsnetz an einem Gleichrichter, wobei das Verfahren die Schritte Erfassen und Auswerten von Strangspannungen, Gleichrichten der Strangspannungen, Verbinden eines Kondensators mit einem positiven Ausgang oder negativen Ausgang eines Gleichrichters über einen von einem ersten Schalttransistor oder einem zweiten Schalttransistor, Ansteuern von Steuereingängen des ersten Schalttransistors und des zweiten Schalttransistors durch die Steuereinheit, derart, dass nur der erste Schalttransistor, nur der zweite Schalttransistor, beide oder keiner von dem ersten und zweiten Schalttransistor leitend wird/werden und Laden einer Kondensatorspannung an einen Kondensator in Abhängigkeit vom Ansteuern der Steuereingänge derart, dass Differenzen aus den Strangspannungen und der Kondensatorspannung, welche über Spulen abfällt, zu sinusförmigen Verläufen der Mittelwerte der Spulenströme führen, umfasst.

Description

Beschreibung
Titel: Verfahren zum Bereitstellen von sinusförmigen Phasenströmen mit Ansteuerung und Ladung
QUERVERWEIS ZU BEKANNTEN ANMELDUNGEN
[0001] Diese Anmeldung beansprucht die Priorität der luxemburgischen Patentanmeldung LU501001, eingereicht am 13. Dezember 2021. Der Inhalt der gesamten luxemburgischen Patentanmeldung LU501001 ist hiermit durch Bezugnahme hierin vollständig aufgenommen.
GEBIET DER ERFINDUNG
[0002] Die vorliegende Erfindung betrifft ein Verfahren zum Modulieren beziehungsweise Takten von Strangspannungen einer Netzschaltung aus einem dreiphasigen Versorgungsnetz. Das Verfahren stellt dabei belastungsunabhängig sicher, dass Phasenströme am Eingang eines Gleichrichters im Wesentlichen sinusförmig sind.
HINTERGRUND DER ERFINDUNG
[0003] Aus dem Stand der Technik sind Netzschaltungen bekannt. EP 3 068 024 Al offenbart ein dreiphasiges Pulsgleichrichtersystem mit vergleichsweise geringer Sperrspannungsbeanspruchung der abschaltbaren Leistungshalbleiter und hoher Leistungsdichte, sowie geringen Netzrückwirkungen. Solch ein Dreiphasen-Dreipunkt-Pulsgleichrichter, auch als sogenannter Vienna-Gleichrichter bezeichnet, zeichnet sich bekanntlich im Gegensatz zu herkömmlichen, zur Gleichrichtung von Drehstrom verwendeten Sechspuls-Brückenschaltungen durch einen wesentlich geringeren Oberschwingungsanteil auf der Wechselspannungsseite aus.
[0004] Der Vienna-Gleichrichter ist eine Schaltung, welche eine große Anzahl an Bauteilen erfordert, wodurch sie sehr teuer wird und zudem eine sehr komplexe Ansteuerung benötigt. Die verlustbehafteten Bauteile wirken sich zudem negativ auf den Wirkungsgrad des Vienna-Gleichrichter aus.
[0005] Fig. 1 stellt eine bekannte Netzschaltung eines Dreiphasen-DCM-Boost-Converters beziehungsweise eines Hochsetzstellers nach dem Stand der Technik dar. Die am Eingang an den Phasen LI, L2, L3 anliegenden Netzspannungen werden gleichgerichtet und auf einen Wert größer als ein Netzspannungswert hochgesetzt. Von dieser Schaltung gibt es zahlreiche Abwandlungen, welche allesamt eine ähnliche Architektur besitzen.
[0006] Im Stand der Technik wird durch das Einschalten eines Schalttransistors T ein Di- oden-Gleichrichter DGR kurzgeschlossen. Hierdurch werden alle drei Spulen LL1, LL2, LL3 parallel, abhängig von den zu diesem Zeitpunkt anliegenden Strangspannungen ul, u2, u3 geladen. Mit dem Abschalten des Schalttransistors T erfolgt die Entladung der Spulen LL1, LL2, LL3. Die Stromanstiege beziehungsweise Stromsteilheiten in den Spulen LL1, LL2, LL3 sind beim eingeschalteten Zustand des Schalttransistors T entsprechend proportional zu den Spannungswerten an den Spulen LL1, LL2, LL3 über eine Sinusperiode. Das heißt, während einer Periodendauer des Netzsinus ändert sich bei den bekannten Netzschaltungen der Spannungsabfall an den Spulen LL1, LL2, LL3 und damit auch die Steilheit der Spulenströme sowie deren Endwert. Physikalisch führt dies zu keinem „sauberen“ sinusförmigen Verlauf des Netzstromes iNL, wie in den Fig. 2A und 2B dargestellt. Vor allem ist, wie in Fig. 2B zu sehen, bei dem Phasenstrom iNLl ein Einbruch im Bereich um 30° eines Nulldurchgangs N zu einem Sattel L hin und Sinuskuppen K zu dem Sattel L hin abhängig von den anliegenden Strangspannungen ul, u2, u3 am Eingang. Zusätzlich ist eine Tiefe des Sattels K abhängig von einer Spannungsdifferenz zwischen eingangsseitigen Strangspannungen ul, u2, u3 und ausgangsseitiger Zwischenkreisgleichspannung UZK. Hierbei gilt, umso höher die ausgangsseitige Zwischenkreisgleichspannung UZK beziehungsweise umso kleiner eine Last am Ausgang, desto kleiner der Einbruch im Bereich der Sinuskuppen K. Das gleiche gilt auch für die Phasenströme iNL2, iNL3.
[0007] In Fig. 3 ist ein weiterer bekannter Dreiphasen-DCM-Boost-Converter mit zwei Schalttransistoren T+, T- nach dem Stand der Technik dargestellt. Aufgrund einer Verbindung zu einem Neutralpunkt N, sind bei dieser bekannten Schaltung eine erste Diode D+ und eine zweite Diode D- erforderlich. Diese Schaltung eignet sich, beide konventionellen und bisher üblichen Ansteuerungen, welche dem Grundprinzip einer Pulsweitenmodulation entsprechen, der zwei Schalttransistoren T+, T- zu beschreiben.
[0008] Einerseits werden bei der versetzten Ansteuerung (Gegentakt) beide Schalttransistoren T+, T- innerhalb einer Periodendauer versetzt eingeschaltet. Demnach leitet der erste Schalttransistor T+, wenn der zweite Schalttransistor T- nicht leitet, und umgekehrt. Abhängig vom Tastgrad beziehungsweise Duty-Cycle von bis 50% sind zeitweise beide Schalttransistoren nichtleitend. Als Tastgrad wird das Verhältnis von Einschaltdauer zur Periode eines Pulsweitenmodulations-Signals bezeichnet. Bei einem Tastgrad von über 50% sind zeitweise beide Schalttransistoren leitend. Systeme mit solchen Tastgraden funktionieren als zwei komplementär im Gegentakt arbeitende Standard-Hochsetzteller. Bei dieser bekannten Art der Taktung ist die Verbindung zwischen einem Mittelpunkt MP und dem Neutralpunkt N sowie die erste Diode D+ im positiven Zweig als auch die zweite Diode D- im negativen Zweig unbedingt nötig.
[0009] Andererseits werden bei einer synchronen/ parallelen Ansteuerung beide Schalttransistoren T+, T- innerhalb einer Periodendauer gleichzeitig eingeschaltet. Demnach sind der erste Schalttransistor T+ und der zweite Schalttransistor T- gleichzeitig leitend beziehungsweise nichtleitend. Die Einschaltzeit beider Schalttransistoren T+, T- ist im Wesentlichen vom Tastgrad abhängig. Systeme mit diesen bekannten Taktungen funktionieren als zwei komplementär im Gleichtakt arbeitende Standard-Hochsetzteller. Bei solchen bekannten Netzschaltungen ist es möglich, nur einen Schalttransistor für beide Hochsetzsteller (vgl. Fig. 1) zu verwenden. Die Verbindung zwischen Mittelpunkt MP und Neutralpunkt N sowie einer der beiden Dioden D+, D- kann entfallen.
[0010] Abhängig vom Tastgrad der Schalttransistoren kann die Zwischenkreisgleichspannung UZK am Ausgang der Netzschaltung in ihrer Höhe geregelt werden. Mit diesen bekannten Taktungen können keine optimalen sinusförmigen Ströme aus dem Netz entzogen werden (vgl. Fig. 2A, 2B).
[0011] Auch ist bekannt, dass viele am öffentlichen Versorgungsnetz angeschlossene Verbraucher durch einfache Brückengleichrichter impulsförmige Netzströme beziehen, die mit großen Oberschwingungsströmen einhergehen. Diese impulsförmigen Ströme erfordern eine Überdimensionierung des öffentlichen Versorgungsnetzes. Zudem kommt es zu kurzzeitigen Spannungseinbrüchen und Spannungsspitzen, was zunehmend zu Problemen bei empfindlichen Verbrauchern führt. Deshalb gibt es entsprechende (PFC-)Normen (siehe beispielsweise DIN EN 61000-3-2 und DIN EN 61000-3-12), welche ab einer gewissen Leistung den Einsatz einer sogenannte Leistungsfaktor-Korrektur beziehungsweise power-fac- tor-correction (PFC) erfordern. Der Einsatz von aktiven Schaltungslösungen wird dadurch erforderlich, da die Bauelemente in passiven Systemen einen größeren Bauraum benötigen und Ströme mit einer von einem Sinus abweichenden Form liefern, wie beispielsweise der
Vi enna-Gl ei chri chter .
[0012] Mit den in Fig. 1 und Fig. 3 dargestellten bekannten Netz Schaltungen wird, wie in Fig. 2A und Fig. 2B gezeigt, zwar ein sinusähnlicher und mit Oberschwingungen behafteter Strom dem Netz entzogen, jedoch können die in den PFC-Normen definierten Grenzwerte im besten Fall nur für geringe Leistungen beziehungsweise Leistungsklassen erfüllt werden. [0013] Ferner ist aus dem Dokument WO 2021/219761 A1 ein elektrischer Wandler zur Wandlung zwischen einem mindestens dreiphasigen Wechselstromsignal und einem Gleichstromsignal bekannt. Der Wandler umfasst mindestens drei Phasenanschlüsse, einen ersten Gleichstromanschluss und einen zweiten Gleichstromanschluss, eine erste Wandlerstufe, und eine zweite Wandlerstufe.
[0014] Das amerikanische Patentdokument US 7 005 759 B2 offenbart einen integrierten Wandler. Der integrierte Wandler beinhaltet einen AC/DC-Wandler, der elektrisch mit einer dreiphasigen Stromversorgung verbunden ist, um einen Wechselstrom in einen ersten Gleichstrom umzuwandeln und das Objekt der Leistungsfaktorkorrektur zu erreichen.
[0015] Die europäische Patentanmeldung EP 2 814 164 A2 offenbart einen Leistungswandler, umfassend eine mehrphasige Primärstufe zwischen einer mehrphasigen Spannungsquelle und einem Gleichspannungszwischenkreis, ein Eingangsfilter für die Primärstufe, eine Sekundärstufe zwischen dem Gleichspannungszwischenkreis und einer mehrphasigen Last, mit einem zusätzlichen Brückenzweig für einen neutralen Punkt der Last, das Eingangsfilter umfasst einen Eingangsfilter-Sternpunkt, der über eine Verbindungskapazität mit einem Mittelpunkt des Gleichspannungszwischenkreises verbunden ist.
[0016] Aufgabe der vorliegenden Anmeldung ist es, am Eingang eines Gleichrichters sinusähnliche Phasenströme bereitzustellen, welche die Grenzwerte der PFC-Normen in allen Leistungsklassen erfüllen.
KURZBESCHREIBUNG DER ERFINDUNG
[0017] Das vorliegende Dokument beschreibt ein Verfahren zum Bereitstellen von sinusförmigen Phasenströmen aus einem dreiphasigen Versorgungsnetz an einem Gleichrichter. Dabei umfasst das Verfahren die Schritte Erfassen und Auswerten von Strangspannungen, Gleichrichten der Strangspannungen, Verbinden eines Kondensators mit einem positiven Ausgang oder negativen Ausgang eines Gleichrichters über einen von einem ersten Schalttransistor oder einem zweiten Schalttransistor, Ansteuem von Steuereingängen des ersten Schalttransistors und des zweiten Schalttransistors durch die Steuereinheit, derart, dass nur der erste Schalttransistor, nur der zweite Schalttransistor, beide oder keiner von dem ersten und zweiten Schalttransistor leitend wird/werden und Laden einer Kondensatorspannung an einem Kondensator in Abhängigkeit vom Ansteuern der Steuereingänge derart, dass Differenzen aus den Strangspannungen und der Kondensatorspannung, welche über Spulen abfällt, zu sinusförmigen Verläufen der Mittelwerte der Spulenströme führen.
[0018] Dabei ist das Ansteuern eines von einer positiven Ansteuerung oder einer negativen Ansteuerung, wobei die positive Ansteuerung in einem positiven Zeitintervall erfolgt und wobei die negative Ansteuerung in einem negativen Zeitintervall erfolgt. Das positive Zeitintervall ist eines, bei welchem zwei von drei Strangspannungen positiv sind. Das negative Zeitintervall ist eines, bei welchem zwei von drei Phasenspannungen negativ sind.
[0019] Das Ansteuern in einem Zeitintervall erfolgt derart, dass jeweils zwei von drei Strangspannungen eine gleiche Polarität aufweisen.
[0020] Nach einem ersten Aspekt geschieht das Ansteuern derart, dass bei der positiven Ansteuerung als erstes der erste Schalttransistor zu einem ersten Zeitpunkt bis zu einem dritten Zeitpunkt für eine Einschaltdauer leitend ist/wird, der zweite Schalttransistor zu einem zweiten Zeitpunkt bis zu einem vierten Zeitpunkt für eine Einschaltdauer leitend ist/wird und während dem zweiten Zeitpunkt bis zum dritten Zeitpunkt für eine Kurzschlussdauer der erste und der zweite Schalttransistor leitend sind/werden.
[0021 ] In Übereinstimmung mit dem ersten Aspekt wird der erste Schalttransistor als erstes leitend, wenn zwei von drei Strangspannungen positiv sind. Dadurch kann der Kondensator entsprechend geladen werden, um dem Versorgungsnetz sinusförmige Phasenströme zu entziehen, welche die Grenzwerte der PFC-Normen in den entsprechenden Leistungsklassen erfüllen.
[0022] Nach einem zweiten Aspekt geschieht das Ansteuern derart, dass bei der negativen Ansteuerung als erstes der zweite Schalttransistor zu einem ersten Zeitpunkt bis zu einem dritten Zeitpunkt für eine Einschaltdauer leitend ist/wird, der erste Schalttransistor zu einem zweiten Zeitpunkt bis zu einem vierten Zeitpunkt für eine Einschaltdauer leitend ist/wird und während dem zweiten Zeitpunkt bis zum dritten Zeitpunkt für eine Kurzschlussdauer der erste und der zweite Schalttransistor leitend sind/werden. [0023] In Übereinstimmung mit dem zweiten Aspekt wird der zweite Schalttransistor als erstes leitend, wenn zwei von drei Strangspannungen negativ sind. Dadurch kann der Kondensator entsprechend geladen werden, um dem Versorgungsnetz sinusförmige Phasenströme zu entziehen, welche die Grenzwerte der PFC-Normen in den entsprechenden Leistungsklassen erfüllen.
[0024] Nach einem dritten Aspekt geschieht das Ansteuem derart, dass die Einschaltdauer des ersten und zweiten Schalttransistors gleich lange dauert.
[0025] In Übereinstimmung mit dem dritten Aspekt fördert die gleich lange Einschaltdauer der beiden Schalttransistoren den sinusförmigen Verlauf der Phasenströme.
[0026] Nach einem vierten Aspekt geschieht das Ansteuern derart, dass die Einschaltdauer des ersten und zweiten Schalttransistors moduliert wird.
[0027] In Übereinstimmung mit dem vierten Aspekt können unterschiedliche Einschaltdauern auch während einer Schaltperiode realisiert werden, um die Ansteuerung flexibler auf die erfassten Werte der Strangspannungen anzupassen. Dadurch kann der Kondensator entsprechend geladen werden, um dem Versorgungsnetz sinusförmige Phasenströme zu entziehen.
[0028] Nach einem fünften Aspekt ergibt sich die Kurzschlussdauer beim Ansteuem während einer Zeitspanne, in welcher der erste Schalttransistor und der zweite Schalttransistor leitend sind.
[0029] In Übereinstimmung mit dem fünften Aspekt kann mittels der Ansteuerung die Länge der Kurzschlussdauer so beeinflusst werden, um den Kondensator derart zu laden, um dem Versorgungsnetz sinusförmige Phasenströme zu entziehen.
[0030] Nach einem sechsten Aspekt wird das Ansteuem der Steuereingänge des ersten und des zweiten Schalttransistors mit einer Taktfrequenz höher als einer Netzfrequenz getaktet.
[0031] In Übereinstimmung mit dem sechsten Aspekt wird sichergestellt, dass aus der Taktfrequenz resultierende Oberschwingungsströme den sinusförmigen Verlauf der Phasenströme nicht beeinflussen. Des Weiteren kann in Übereinstimmung mit dem sechsten Aspekt die Größe von Komponenten, wie beispielsweise Spulen und Kondensatoren und damit Bauteilkosten reduziert werden, je höher die Taktfrequenz gewählt wird.
[0032] Nach einem siebten Aspekt umfasst das Laden eines von einem Vorladen, Aufladen, Umladen und Entladen. [0033] In Übereinstimmung mit dem siebten Aspekt kann der Kondensator abhängig von den erfassten Strangspannungen derart angesteuert werden, um durch Vorladung, Aufladung, Umladung oder Entladung dem Versorgungsnetz sinusförmige Phasenströme zu entziehen.
[0034] Nach einem achten Aspekt umfasst das Verfahren ferner den Schritt Bereitstellen eines Bezugspotentials für den Kondensators im Mittelpunktnetzwerk an einer Koppelschaltung.
[0035] In Übereinstimmung mit dem achten Aspekt stellt ein künstlicher Neutralleiter der Koppel Schaltung einen Spannungsbezug für eine Kondensatorspannung des Kondensators im Mittelpunktnetzwerk bereit.
[0036] Nach einem neunten Aspekt umfasst das Verfahren ferner den Schritt Erfassen von Ausgangsgrößen von mindestens einem von einer Zwischenkreisgleichspannung, Zwischenkreisstrom, positive und negative Gleichrichterspannung, Kondensatorspannung gegenüber dem Bezugspotential und des Kondensatorstroms.
[0037] In Übereinstimmung mit dem neunten Aspekt können weitere Größen erfasst werden, um die Ansteuerung der beiden Schalttransistoren zu verbessern. Dadurch kann der Kondensator entsprechend geladen werden, um dem Versorgungsnetz sinusförmige Phasenströme zu entziehen.
[0038] Das vorliegende Dokument beschreibt ferner eine Verwendung des Verfahrens für mindestens eines von einer Ladesäule, einem Netzteil, einem elektrischen Antrieb für Maschinen und Anlagen zur Energiewandlung am Versorgungsnetz. Das Verfahren kann somit für eine Vielzahl von Anwendungen eingesetzt werden, um sinusähnliche Phasenströme bereitzustellen, welche die Grenzwerte der PFC-Normen in den entsprechenden Leistungsklassen erfüllen.
KURZBESCHREIBUNG DER ZEICHNUNGEN
[0039] Die Erfindung wird nun anhand von Zeichnungen näher erläutert. Es zeigen:
[0040] Fig. 1 einen Hochsetzsteller nach dem Stand der Technik;
[0041] Figuren 2A und 2B Stromverläufe des Hochsetzstellers aus Fig. 1;
[0042] Fig. 3 einen weiteren Hochsetzsteller nach dem Stand der Technik;
[0043] Fig. 4 eine Netzschaltung gemäß einer ersten Ausführungsform; [0044] Fig. 5 einen Verlauf von Steuersignalen bei positiver Ansteuerung;
[0045] Fig. 6 unterschiedliche Kennlinien bei positiver Ansteuerung;
[0046] Fig. 7 einen Verlauf von Steuersignalen bei negativer Ansteuerung;
[0047] Fig. 8 unterschiedliche Kennlinien bei negativer Ansteuerung;
[0048] Fig. 9 einen Verlauf von Netzspannungen eines dreiphasigen Versorgungsnetzes mit sich periodisch abwechselnder positiver und negativer Ansteuerung;
[0049] Figuren 10A und 10B Stromverläufe basierend auf der positiven und negativen Ansteuerung bei der Netzschaltung nach Fig. 4;
[0050] Fig. 11 ein Flussdiagramm eines erfindungsgemäßen Verfahrens.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
[0051] Mit Bezug auf Fig. 4 wird nun ein Aufbau einer Netzschaltung NS gemäß einer ersten Ausführungsform zur Bereitstellung einer Zwischenkreisgleichspannung UZK und eines lastabhängigen Zwischenkreisstroms IZK an einem Ausgang aus einem dreiphasigen Versorgungsnetz VN beschrieben. Die Netzschaltung NS umfasst mindestens einen Schalttransistor T+, T- und ein Mittelpunktnetzwerk MPN und ist somit als Hochsetzsteller (Aufwärtsregler) bzw. Boost-Converter ausgelegt. Insbesondere ist die Netzschaltung NS als ein Dreiphasen-PFC-Hochsetzsteller ausgelegt. Der Betrag einer Ausgangsspannung am Ausgang der Netzschaltung NS ist stets größer als der Betrag einer Eingangsspannung der Netzschaltung NS. Der Betrag der Zwischenkreisgleichspannung UZK am Ausgang ist somit größer als ein gleichgerichteter Wert von Leiterspannungen ul2, u23, u31 an einem Eingang der Netzschaltung NS.
[0052] Im Vergleich zur Schaltung nach Fig. 3 wird die Netzschaltung NS zu einer Halbrücke mit dem Mittelpunktnetzwerk MPN, umfassend einen Kondensator CS erweitert. Zudem besitzt die Netzschaltung NS eine Verbindung zu einem Neutral-Potential beziehungsweise Bezugspotential SP.
[0053] Ein Ausgangkondensator CA der Netzschaltung NS ist mit einem Kondensator realisiert. In einem weiteren Beispiel kann der Ausgangskondensator CA als eine Reihenschaltung von zwei oder mehreren Kondensatoren realisiert sein/werden. [0054] Bevorzugt umfasst die Netzschaltung einen ersten Schalttransistor T+ und einen zweiten Schalttransistor T-. Die Netzschaltung NS ist jedoch nicht auf den ersten und zweiten Schalttransistor T+, T- beschränkt.
[0055] Die Netzschaltung NS umfasst ferner weitere Komponenten, welche miteinander über Phasen beziehungsweise Leitungen LI, L2, L3 verbunden sind. Die Netzschaltung NS umfasst ein EMI-Filter bzw. Filter für elektromagnetische Interferenzen EMI, eine Netzerfassung NE, eine Steuereinheit SE, einen Gleichrichter GR, eine Koppel Schaltung KS mit dem Bezugspotential SP, eine erste Diode D+ und eine zweite Diode D- an Ausgangsleitungen der Netzschaltung NS und den Ausgangskondensator CA zwischen den Ausgangsleitungen.
[0056] Am Eingang wird die Netzschaltung NS über Phasen LI, L2, L3 mit dem Versorgungsnetz VN verbunden. Die Phasen LI, L2, L3 umfassen Netzgrößen. Die Netzgrößen umfassen mindestens eines von einer Phasenlage, Netzspannungen umfassend Strangspannungen ul, u2, u3 und Leiterspannungen ul 2, u23, u31, und Phasenströme iNLl, iNL2, iNL3. Der Eingang der Netzschaltung NS verbindet das dreiphasige Versorgungsnetz VN über die Phasen LI, L2, L3 mit dem EMI-Filter EMI. Mit dem EMI-Filter EMI werden elektromagnetische Interferenzen in bekannter Weise gefiltert. Aus diesem Grund und der Kürze halber wird das EMI-Filter EMI hierin nicht näher beschrieben.
[0057] Die Netzerfassung NE erfasst die Netzgrößen der Phasen LI, L2, L3, wertet sie aus und gibt sie an die Steuereinheit SE weiter. Die Netzerfassung NE kann eine separate Einheit oder von der Steuereinheit SE umfasst sein. Die Steuereinheit SE umfasst eine Ausgangserfassung AE, um Spannungsgrößen und Stromgrößen an unterschiedlichen Positionen, insbesondere jedoch am Ausgang der Netzschaltung NS zu erfassen. Die Ausgangserfassung AE erfasst somit Ausgangsgrößen, umfassend mindestens eines von der Zwischenkreisgleichspannung UZK und dem Zwischenkreisstrom IZK und ferner eine positive und negative Gleichrichterspannung uGR+, uGR-, die Kondensatorspannung uCS gegenüber dem Bezugspotenzial SP und einen Kondensatorstrom iCS am Kondensator CS. Die Netzerfassung NE und die Ausgangserfassung AE können unterschiedliche Möglichkeiten zur Erfassung der Netzgrößen und Ausgangsgrößen umfassen. Beispielhaft können die Netzgrößen durch die Netzerfassung NE und die Ausgangserfassung AE mittels einem oder mehreren Sensoren erfasst werden. Die Netzgrößen können durch die Netzerfassung NE und die Ausgangserfassung AE beispielhaft aber auch mittels eines vorbestimmten Erfassungsverfahrens erfasst werden, welches auf einem IST/SOLL Abgleich beruht.
[0058] Die Steuereinheit SE benutzt die erhaltenen Information/en über die Spannungsgrößen und Stromgrößen beziehungsweise Netzgrößen von der Netzerfassung NE und der Ausgangserfassung AE, um eine Ansteuerung des ersten und zweiten Schalttransistors T+, T- derart durchzuführen, um eine Kondensatorspannung uCS an den Kondensator CS bereitzustellen. Die Kondensatorspannung uCS stellt in ihrer Größe eine Spannungsdifferenz dar, welche sich aus den Strangspannungen ul, u2, u3 zu Spulenspannungen uLLl, uLL2, uLL3, welche über Spulen LL1, LL2, LL3 abfallen, ergeben. Die Ansteuerung führt zu sinusförmigen Verläufen von Mittelwerten von Spulenströmen iLLl, iLL2, iLL3, wie unten näher beschrieben.
[0059] Die Steuereinheit SE umfasst einen Mikroprozessor bzw. Mikrocontroller oder funktionell ähnliche Komponenten zur Auswertung der durch die Netzerfassung NE und Ausgangserfassung AE erfassten Netzgrößen. Die Steuereinheit SE ist eine bekannte Steuereinheit nach dem Stand der Technik. Aus diesem Grund und der Kürze halber wird die Steuereinheit SE hierin nicht näher beschrieben.
[0060] Der Gleichrichter GR ist mit Gleichrichterdioden Dl, D2, D3, D4, D5, D6 und mit Induktivitäten beziehungsweise Spulen LL1, LL2, LL3 als Energiespeicher aufgebaut. Der Gleichrichter GR ist jedoch nicht auf dieses Ausführungsbeispiel beschränkt. Der Gleichrichter GR kann mit passiven Bauteilen, aktiven Bauteilen und/oder einer Kombination daraus ausgeführt sein/werden. Der Gleichrichter GR kann somit ein Gleich- und Wechselrichter sein, welcher eine Rückspeisemöglichkeit in das Versorgungsnetz VN ermöglicht. Die Funktion des Gleichrichters GR entspricht einer bekannten Funktion und wird daher der Kürze halber nicht näher beschrieben.
[0061] Die Koppel Schaltung KS ist zwischen dem Mittelpunktnetzwerk MPN und dem Gleichrichter GR angeordnet. Die Koppelschaltung KS ist eine Kondensator-Sternschaltung, umfassend Kondensatoren CYL1, CYL2, CYL3 und das Bezugspotential SP. Das Bezugspotential SP ist über die Kondensatoren CYL1, CYL2, CYL3 mit den Phasen LI, L2, L3 verbunden. Die Koppel Schaltung KS ist eingerichtet, einen künstlichen Neutralleiter (Neutral-Potential) zu schaffen, um einen Spannungsbezug für das Mittelpunktnetzwerk MPN und somit für den Kondensator CS bereitzustellen. Das Mittelpunktnetzwerk MPN (mit dem Kondensator CS) wird über das Bezugspotential SP der Koppel Schaltung KS mit den Phasen
LI, L2, L3 verbunden.
[0062] Der erste Schalttransistor T+ und der zweite Schalttransistor T- umfassen jeweils einen Steuereingang AN und eine Body -Diode (nicht dargestellt) oder eine parallel zum den Schalttransistoren T+, T- geschaltete Freilaufdiode (nicht dargestellt). Der Steuereingang AN des ersten Schalttransistors T+ ist mit der Steuereinheit SE verbunden. Der Steuereingang AN des zweiten Schalttransistors T- ist mit der Steuereinheit SE verbunden. Die Steuereinheit SE steuert den ersten Schalttransistor T+ und den zweiten Schalttransistor T- an, wie später genauer beschrieben.
[0063] Die Koppel Schaltung KS stellt sicher, dass die, durch das Ansteuern des ersten und zweiten Schalttransistors T+, T-, hervorgerufenen höherfrequenten Ströme nicht in den Phasenströmen iNLl, iNL2, iNL3 sichtbar werden.
[0064] Das Mittelpunktnetzwerk MPN der Netzschaltung NS dient in seiner grundlegenden Funktion als einstellbare Spannungsquelle und umfasst den Kondensator CS. Der Kondensator CS des Mittelpunktnetzwerks MPN ist zwischen einem Mittelpunkt MP und dem Bezugspotential SP der Koppel Schaltung mit den Phasen LI, L2, L3 am Eingang verbunden. Der Mittelpunkt MP ist zwischen den in Serie geschalteten ersten Schalttransistors T+ und zweiten Schalttransistor T- bereitgestellt. Der Kondensator CS ist über den ersten Schalttransistor T+ mit einem positiven Ausgang pG des Gleichrichters GR und über den zweiten Schalttransistor T- mit einem negativen Ausgang nG des Gleichrichters GR mit dem Gleichrichter GR elektrisch verbunden.
[0065] Am Ausgang der Netzschaltung NS sind die erste Diode D+ und die zweite Diode D- angeordnet, damit die Zwischenkreisgleichspannung UZK am Ausgang von einer Taktung des ersten und zweiten Schalttransistors T+, T- unabhängig bleibt. Für die Taktunabhängigkeit kann entweder nur die erste Diode D+, die zweite Diode D- oder beide Dioden D+, D- bereitgestellt sein/werden.
[0066] Durch eine spezielle Art der Ansteuerung des Steuereingangs AN des mindestens einen von dem ersten Schalttransistor T+ und dem zweiten Schalttransistor T- durch die Steuereinheit SE wird der Kondensators CS des Mittelpunktnetzwerks MPN geladen. Das Laden des Kondensators CS entspricht dabei mindestens einem von einem Vorladen, Aufladen, Umladen und Entladen. Die Art des Ladens des Kondensators CS hängt dabei von den erfassten Netzgrößen, erfasst durch die Netzerfassung NE und die Ausgangserfassung AE, ab.
[0067] Durch die Kondensatorspannung uCS am Kondensator CS werden die Spulenspannungen uLLl, uLL2, uLL3 derart moduliert, dass sinusförmige Phasenströme iNLl, iNL2, iNL3 aus den Phasen LI, L2, L3 des Versorgungsnetzes VN entzogen werden. Die Höhe der Kondensatorspannung uCS hängt von einem Tastverhältnis TV ab, wie weiter unten beschrieben. Durch die Modulation werden die Phasenströme iNLl, iNL2, iNL3 zu im Wesentlichen sinusförmigen Strömen beziehungsweise weisen im Wesentlichen sinusförmige Verläufe auf. Die Modulation entspricht dabei einer aus einer Pulsweitenmodulation, Pulsfrequenzmodulation oder anderer bekannter Modulationsverfahren. Die sinusförmigen Ströme werden am Eingang der Netzschaltung NS aus dem Versorgungsnetz VN entzogen. [0068] Durch das Laden des Kondensator CS in Abhängigkeit mit der speziellen Art der Ansteuerung, dient der Kondensator CS als einstellbare Spannungsquelle zur Erzeugung einer Spannungsdifferenz über den Spulen LL1, LL2, LL3. Die Spannungsdifferenz an den Spulen LL1, LL2, LL3 kann durch die Ladung des Kondensators CS derartig beeinflusst werden, dass in entsprechenden Zeitabschnitten, wie in den Figuren 5 bis 8 dargestellt, an den Spulen LL1, LL2, LL3 größere Spulenspannungen uLLl, uLL2, uLL3 anliegen, als vom Versorgungsnetz VN physikalisch bereitgestellt werden. Dadurch werden dem Versorgungsnetz VN in allen Phasen LI, L2, L3 im Wesentlichen sinusförmige Ströme entzogen, wodurch die Grenzwerte der PFC-Normen in den entsprechenden Leistungsklassen eingehalten werden können.
[0069] Hierzu erhalten der erste und der zweite Schalttransistor T+, T- jeweils Steuersignale ST+, ST- von der Steuereinheit SE, wodurch der erste und der zweite Schalttransistor T+, T- getaktet werden. Die Taktung bestimmt unterschiedliche Zeitintervalle, wie beispielsweise eine Einschaltdauer TE des ersten Schalttransistors T+, eine Einschaltdauer TE des zweiten Schalttransistors T- sowie eine Kurzschlussdauer TK, in der beide Schalttransistoren T+, T- gleichzeitig eingeschaltet beziehungsweise leitend sind. Die Reihenfolge der Zeitintervalle unterscheidet zwischen einer positiven Ansteuerung und einer negativen Ansteuerung. Diese spezielle Taktung wird folgend unter Bezugnahme auf die Figuren 5 bis 8 detailliert beschrieben. Über die Länge der Zeitintervalle regelt die Steuereinheit SE die Modulation. Gleichzeitig wird über die Länge der Zeitintervalle und der Kurzschlussdauer TK damit auch die Höhe der Zwischenkreisgleichspannung UZK geregelt. Während der Zeitintervalle wird der Kondensator CS des Mittelpunktnetzwerks MPN geladen. Das Laden erfolgt in Bezug auf den durch die Koppel Schaltung KS bereitgestellten künstlichen Neutralleiter.
[0070] Fig. 5 zeigt einen Verlauf eines ersten Steuersignals ST+ für den ersten Schalttransistors T+ und einen Verlauf eines zweiten Steuersignals ST- für den zweiten Schalttransistors T- basierend auf der positiven Ansteuerung des ersten Schalttransistors T+ und des zweiten Schalttransistors T- über die Zeit.
[0071] Bei der positiven Ansteuerung werden die Steuereingänge AN des ersten und zweiten Schalttransistors T+, T- durch die Steuereinheit SE derart angesteuert, dass als erstes der erste Schalttransistor T+ zwischen einem ersten Zeitpunkt tl und einem dritten Zeitpunkt t3 für eine Einschaltdauer TE leitend ist/wird und danach der zweite Schalttransistor T- zwischen einem zweiten Zeitpunkt t2 und einem vierten Zeitpunkt t4 für die Einschaltdauer TE leitend ist/wird. Zwischen dem zweiten Zeitpunkt t2 und dem dritten Zeitpunkt t3, für eine Kurzschlussdauer TK, sind der erste und der zweite Schalttransistor T+, T- gleichzeitig leitend. Während das erste Steuersignal ST+ null ist, ist der erste Schalttransistor T+ nichtleitend. Der erste Schalttransistor T+ ist für eine Ausschaltdauer TA zwischen dem dritten Zeitpunkt t3 einer aktuellen Steuerperiode TS bis zum ersten Zeitpunkt tl der nächsten Steuerperiode, während der erste Schalttransistor T+ von der Steuereinheit SE nicht angesteuert wird, nichtleitend. Während das zweite Steuersignal ST- null ist, ist der zweite Schalttransistor T- nichtleitend. Der zweite Schalttransistor T- ist für die Ausschaltdauer TA zwischen dem vierten Zeitpunkt t4 der aktuellen Steuerperiode TS bis zum zweiten Zeitpunkt t2 der nächsten Steuerperiode, während der zweite Schalttransistor T- von der Steuereinheit SE nicht angesteuert wird, nichtleitend.
[0072] Die Zwischenkreisgleichspannung UZK kann optional über das Tastverhältnis TV von Einschaltdauer TE zu Ausschaltdauer TA oder Steuerperiode TS des ersten und zweiten Schalttransistors T+, T- und in Zusammenhang mit der Kurzschlussdauer TK geregelt werden. Die Einschaltdauer TE des ersten Schalttransistors T+ und die Einschaltdauer TE des zweiten Schalttransistors T- sind in Fig. 5 beispielhaft als gleich lange gewählt. Die Summe aus Einschaltdauer TE und Ausschaltdauer TA ergibt die Steuerperiode TS. Die Einschaltdauer TE des ersten Schalttransistors T+ und die Einschaltdauer TE des zweiten Schalttransistors T- können aber auch unterschiedlich lange gewählt sein/werden. Die Einschaltdauer TE kann über die Steuereinheit SE ferner moduliert werden, um in jeder Steuerperiode TS unterschiedlich lange zu dauern. Somit stellt die gleich lange dauernde Einschaltdauer TE des ersten und zweiten Schalttransistors T+, T- in Fig. 5 lediglich ein Beispiel zur Veranschaulichung der positiven Ansteuerung dar, ohne die Absicht, die positive (und negative) Ansteuerung auf dieses Beispiel zu beschränken.
[0073] Ein Kehrwert der Steuerperiode TS ergibt eine Taktfrequenz fs, mit welcher der erste Schalttransistor T+ und der zweite Schalttransistor T- durch die Ansteuerung der Steuereinheit SE getaktet werden. Zu beachten ist, dass die Taktung mit einer ausreichend hohen Taktfrequenz fs gegenüber der Netzfrequenz fN erfolgen muss, um den Aufwand einer Filterung der durch die Taktung hervorgerufenen Oberschwingungen möglichst gering zu halten.
[0074] Fig. 6 zeigt wesentliche Kennlinien bei der positiven Ansteuerung in Abhängigkeit der Taktung des ersten und zweiten Schalttransistors T+, T- der Netzschaltung NS aus Fig. 4 über die Zeit dar. Es gelten die beispielhaften Annahmen, dass die Strangspannungen u2 und u3 an den Phasen L2 und L3 betragsmäßig gleich groß und größer 0 Volt sind, während die Strangspannung ul an der Phase LI kleiner als 0 Volt ist. Dementsprechend sind die Spulen LL2 und LL3 über den positiven Ausgang pG des Gleichrichters GR mit dem ersten Schalttransistor T+ verbunden. Die Spule LL1 hingegen ist mit dem zweiten Schalttransistor T-, über den negativen Ausgang nG des Gleichrichters GR verbunden. Diese Annahmen sind beispielhaft und gelten für die im Folgenden beschrieben Kennlinien, bei welchen die Netzspannungen zweier Phasen größer als null sind. Die gewählten Annahmen sollen den Umfang der Erfindung nicht beschränken und könnten in anderer Weise getroffen werden.
[0075] Zur besseren Veranschaulichung sind in Fig. 6 die Steuersignale ST+, ST- ebenfalls dargestellt, um die Zeitpunkte (tl bis t4‘) für die jeweiligen Zeitintervalle zu bestimmen. Der Verlauf des ersten Steuersignals ST+ und des zweiten die Steuersignals ST- entspricht jenem aus Fig. 5 und wird an dieser Stelle nicht noch einmal wiederholt.
[0076] Ferner sind in Fig. 6 ein Verlauf des Ausgangsstroms IZK, ein Verlauf eines Ausgangskondensatorstroms iCA des Ausgangskondensators CA, ein Verlauf eines Diodenstroms iD+ über die erste Diode D+, ein Verlauf des Spulenstroms iLLl über die Spule LL1, ein Verlauf des Spulenstroms iLL23, entsprechend der Summe aus Spulenstrom iLL2 und iLL3, ein Verlauf der Kondensatorspannung uCS und einen Verlauf einer Kondensatorstroms iCS über die Zeit dargestellt. Der Verlauf des Ausgangsstroms IZK bleibt über die gesamte Steuerperiode TS konstant größer null.
[0077] Zum ersten Zeitpunkt tl, wenn der erste Schalttransistor T+ leitend wird, stellt sich aufgrund des angesteuerten ersten Schalttransistors T+ und der vorgeschalteten Spulen LL1, LL2, LL3 ein positiver Kondensatorstrom iCS am Kondensator CS ein. Durch den positiv steigenden Kondensatorstrom iCS wird der Kondensator CS bis zur Kondensatorspannung uCS = 0V entladen. Der Spulenstrom iLL23, als Summe der Spulenströme iLL2 und iLL3 der Spulen LL2 und LL3, steigt entsprechend dem Kondensatorstrom iCS bis zum zweiten Zeitpunkt t2 positiv an.
[0078] Zum zweiten Zeitpunkt t2 wird der zweite Schalttransistor T- leitend, während der erste Schalttransistor T+ ebenfalls leitend ist. Der zweite Schalttransistor T- wird durch die Steuereinheit SE als leitend angesteuert, wenn eine eingestellte Zeitdauer verstrichen ist oder alternativ, wenn die Kondensatorspannung uCS gleich null Volt wird. Hierdurch wird der Gleichrichter GR für die Kurzschlussdauer TK kurzgeschlossen. Der Kondensator CS wird ab diesem zweiten Zeitpunkt t2 ausgehend vom entladenen Zustand positiv aufgeladen, wobei der Kondensatorstrom iCS ab dem zweiten Zeitpunkt t2 betragsmäßig abnimmt. Währenddessen baut sich der Spulenstrom iLL23 in den Spulen LL2 und LL3 weiter positiv auf beziehungsweise steigt während der Kurzschlussdauer TK weiter positiv an. In der Spule LL1 beginnt ab dem zweiten Zeitpunkt t2 ein negativer Stromaufbau, der Spulenstrom iLLl steigt demnach in negativer Richtung. Zwischen dem zweiten Zeitpunkt t2 und dem dritten Zeitpunkt t3 wird am meisten elektrische Energie durch die Komponenten der Netzschaltung NS aufgenommen.
[0079] Zum dritten Zeitpunkt t3 wird der zum Zeitpunkt tl leitende erste Schalttransistor T+ nach der Einschaltdauer TE durch die Steuereinheit SE wieder abgeschaltet. Der zweite Schalttransistor T- bleibt bis zum vierten Zeitpunkt t4 weiterhin leitend. Ab dem dritten Zeitpunkt t3 treiben die Spulen LL2 und LL3, in welchen sich, während der Einschaltdauer TE des ersten Schalttransistors T+ ein positiver Spulenstrom iLL23 aufgebaut hat, diesen Spulenstrom iLL23 über Gleichrichterioden D3, D5 des Gleichrichters GR eingangsseitig und die erste und zweite Diode D+, D- ausgangsseitig zu einer Last hin. Es stellt sich ein Diodenstrom iD+ und ein Ausgangskondensatorstrom iCA ein, welche ab dem dritten Zeitpunkt t3 betragsmäßig stetig abnehmen. Auch der Spulenstrom iLL23 in den Spulen LL2 und LL3 nimmt betragsmäßig wieder ab. Ab dem dritten Zeitpunkt t3 nimmt der Kondensatorstrom iCS betragsmäßig stärker ab und wird zum Zeitpunkt t3‘ gleich null Ampere. Da der zweite Schalttransistor T- noch leitend ist, fließt der Spulenstrom iLL23 über die erste und zweite Diode D+, D- und teilt sich dann auf in einen Strom durch die Spule LL1 und einen Strom durch den Kondensator CS, solange bis der Kondensatorstrom iCS gleich null Ampere erreicht.
[0080] Zum Zeitpunkt t3‘ ist der Kondensatorstrom iCS gleich null Ampere und die maximale positive Kondensatorspannung uCS wird erreicht. Ab dem Zeitpunkt t3‘ stellt sich ein negativer Kondensatorstrom iCS über den Kondensator CS ein, welcher mit der Zeit negativ bis zum Zeitpunkt t4 steigt. Fortwährend wird der Kondensator CS wieder entladen. Der negative Kondensatorstrom iCS des Kondensators CS addiert sich ab dem Zeitpunkt t3‘ zum Spulenstrom iLL23, welcher weiterhin über die erste Diode D+, die Last und die zweite Diode D- fließt. Die Summe der beiden Ströme entspricht dem Spulenstrom iLLl der Spule LL1.
[0081] Zum Zeitpunkt t3Lbaut sich der Spulenstrom iLL23 der Spulen LL2 und LL3 vollständig ab. Der Spulenstrom iLL23 entspricht zum Zeitpunkt t3L gleich null Ampere. Dementsprechend sperren die erste und zweite Diode D+, D- und der Diodenstrom iD+ wird gleich null Ampere, der Ausgangskondensatorstrom iCA wird negativ, indem er den Zwischenkreisstrom IZK übernimmt. Der gesamte negative Kondensatorstrom iCS des Kondensators CS fließt ab dem Zeitpunkt t3L weiterhin über die Spule LL1, wodurch der Spulenstrom iLLl weiter negativ zunimmt.
[0082] Zum vierten Zeitpunkt t4 wird der bis dahin noch leitende zweite Schalttransistor T- durch die Schalteinheit SE derart angesteuert, dass der zweite Schalttransistor T- nichtleitend wird. Die Spule LL1 treibt den Spulenstrom iLLl ab dem vierten Zeitpunkt t4 wieder über die erste und zweite Diode D+, D- und die am Ausgang der Netzschaltung NS angeschlossene Last weiter. Dadurch steigen der Diodenstrom iD+ und der Ausgangskondensatorstrom iCA augenblicklich an. Der Kondensatorstrom iCS fließt ab dem vierten Zeitpunkt t4 über den einzig verbleibenden Strompfad in Form der im ersten Schalttransistor T+ umfassten Body-Diode oder der parallel zum ersten Schalttransistor T+ geschalteten Freilaufdiode. Der Kondensatorstrom iCS wird betragsmäßig wieder kleiner und nähert sich ab dem vierten Zeitpunkt t4 bis zum Zeitpunkt t4‘ an null Ampere an. Dadurch wird der Kondensator CS wieder auf seinen ursprünglichen, wie zum ersten Zeitpunkt tl vorherrschenden, negativen Wert aufgeladen. Parallel dazu beginnt sich in den beiden Spulen LL2 und LL3 wieder ein positiver Spulenstrom iLL23 aufzubauen. Der Diodenstrom iD+ und der Ausgangskondensatorstrom iCA werden betragsmäßig konstant bis zum Zeitpunkt t4‘ kleiner.
[0083] Zum Zeitpunkt t4‘ entspricht der Betrag des Spulenstroms iLLl der Spule LL1 dem Betrag des Spulenstroms iLL23 und somit der Summe aus den Beträgen des Spulenstroms iLL2 und des Spulenstroms iLL3. Damit wird der Kondensatorstrom iCS gleich null Ampere. Ab dem Zeitpunkt t4‘ fließt kein Strom mehr vom Kondensator CS herrührend über eine von der Body-Diode oder der Freilaufdiode des ersten Schalttransistors T+. Der Kondensator CS ist zum Zeitpunkt t4‘ vollständig auf den negativen Anfangswert des ersten Zeitpunkts tl aufgeladen, welcher für die nächste Steuerperiode TS wieder zur Verfügung steht. Die Spulen LL1, LL2, LL3 treiben weiterhin den Strom über die erste und zweite Diode D+, D- und die am Ausgang der Netzschaltung NS angeschlossene Last, wodurch sich die verbleibenden Spulenströme iLLl, iLL23 aller drei Spulen LL1, LL2, LL3 linear mit der Zeit abbauen. Mit dem Abbau der Spulenströme iLLl, iLL23 ab dem Zeitpunkt t4‘ bauen sich auch der Diodenstrom iD+ und der Ausgangskondensatorstrom iCA betragsmäßig ab. Die Spulenströme iLLl, iLL23 werden im lückenden Betrieb vor dem Ende der Steuerperiode TS beziehungsweise im Lückgrenzbetrieb mit dem Ende der Steuerperiode TS gleich 0A.
[0084] Beim Lückgrenzbetrieb wird einer von den Spulenströmen iLLl, iLL2, iLL3 exakt zum Ende einer Steuerperiode TS zu null. Beim Lückbetrieb wird eine Pause zwischen Stromabbau und dem Beginn der neuen Steuerperiode TS eingefügt (der Strom „lückt“ oder hat eine Lücke). Der Lückbetrieb sowie der Lückgrenzbetrieb zählt zum Standard bei der Anwendung von Hochsetzstellern.
[0085] Fig. 7 zeigt einen Verlauf des ersten Steuersignals ST+ für den ersten Schalttransistors T+ und einen Verlauf des zweiten Steuersignals ST- für den zweiten Schalttransistor T- basierend auf der negativen Ansteuerung des ersten Schalttransistors T+ und des zweiten Schalttransistors T- über die Zeit. Bei der negativen Ansteuerung entsprechen die Einschaltdauer TE, Ausschaltdauer TA, Kurzschlussdauer TK und Schaltperiode TS jenen der positiven Ansteuerung, jedoch mit dem Unterschied, dass sie zu anderen Zeitpunkten beginnen beziehungsweise aufhören. Somit gilt für die Einschaltdauer TE, Ausschaltdauer TA, Kurzschlussdauer TK und Schaltperiode TS das gleiche wie bei der positiven Ansteuerung. [0086] Bei der negativen Ansteuerung werden die Steuereingänge AN des ersten und zweiten Schalttransistors T+, T- durch die Steuereinheit SE derart angesteuert, dass als erstes der zweite Schalttransistor T- zwischen dem ersten Zeitpunkt tl und dem dritten Zeitpunkt t3 für die Einschaltdauer TE leitend ist/wird und danach der erste Schalttransistor T+ zwischen dem zweiten Zeitpunkt t2 und dem vierten Zeitpunkt t4 für die Einschaltdauer TE leitend ist/wird. Zwischen dem zweiten Zeitpunkt t2 und dem dritten Zeitpunkt t3, für die Kurzschlussdauer TK, sind der erste und der zweite Schalttransistor T+, T- gleichzeitig leitend. Der erste Schalttransistor T+ ist für eine Ausschaltdauer TA zwischen dem vierten Zeitpunkt t4 der aktuellen Steuerperiode TS bis zu einem zweiten Zeitpunkt t2 der nächsten Steuerperiode, während der erste Schalttransistor T+ von der Steuereinheit SE nicht angesteuert wird, nichtleitend. Der zweite Schalttransistor T- ist für die Ausschaltdauer TA zwischen dem dritten Zeitpunkt t3 der aktuellen Steuerperiode TS bis zum ersten Zeitpunkt tl der nächsten Steuerperiode, während der zweite Schalttransistor T- von der Steuereinheit SE nicht angesteuert wird, nichtleitend.
[0087] Auch bei der negativen Ansteuerung gilt es zu beachten, dass die Taktung mit einer ausreichend hohen Taktfrequenz fs gegenüber der Netzfrequenz fN erfolgen muss.
[0088] Fig. 8 zeigt wesentliche Kennlinien bei der positiven Ansteuerung in Abhängigkeit der Taktung des ersten und zweiten Schalttransistors T+, T- der Netzschaltung NS aus Fig. 4 über die Zeit dar. Es gelten die beispielhaften Annahmen, dass die Strangspannung ul der Phase LI größer null Volt ist, während die Strangspannungen u2 und u3 der Phasen L2 und L3 betragsmäßig gleich groß kleiner als null Volt sind. Dementsprechend ist die Spule LL1 über den positiven Ausgang pG des Gleichrichters GR mit dem ersten Schalttransistor T+ verbunden. Die Spulen LL2 und LL3 hingegen sind mit dem zweiten Schalttransistor T-, über den negativen Ausgang nG des Gleichrichters GR verbunden. Diese Annahmen sind beispielhaft und gelten für die im Folgenden beschrieben Kennlinien, bei welchen die Netzspannungen zweier Phasen kleiner als null sind. Die gewählten Annahmen sollen den Umfang der Erfindung nicht beschränken und könnten in anderer Weise getroffen werden.
[0089] Zur besseren Veranschaulichung sind in Fig. 8 die Steuersignale ST+, ST- ebenfalls dargestellt, um die Zeitpunkte (tl bis t4‘) für die jeweiligen Zeitintervalle zu bestimmen. Der Verlauf des ersten Steuersignals ST+ und des zweiten die Steuersignals ST- entspricht jenem aus Fig. 7 und wird an dieser Stelle nicht noch einmal wiederholt. [0090] Ferner sind in Fig. 8 der Verlauf des Ausgangsstroms IZK, der Verlauf des Ausgangskondensatorstroms iCA, der Verlauf des Diodenstroms iD+, der Verlauf des Spulenstroms iLLl, der Verlauf des Spulenstroms iLL23, entsprechend der Summe aus Spulenstrom iLL2 und iLL3, der Verlauf der Kondensatorspannung uCS und der Verlauf des Kondensatorstroms iCS über die Zeit dargestellt. Der Verlauf des Ausgangsstroms IZK bleibt über die gesamte Steuerperiode TS konstant größer null.
[0091] Zum ersten Zeitpunkt tl, wenn der zweite Schalttransistor T- leitend wird, stellt sich aufgrund des angesteuerten zweiten Schalttransistors T- und der vorgeschalteten Spulen LL1, LL2, LL3 ein negativer Kondensatorstrom iCS am Kondensator CS ein. Durch den negativ steigenden Kondensator ström iCS wird der Kondensator CS bis zur Kondensatorspannung uCS = 0V entladen. Der Spulenstrom iLL23, als Summe der Spulenströme iLL2 und iLL3 der Spulen LL2 und LL3, steigt entsprechend dem Kondensatorstrom iCS bis zum zweiten Zeitpunkt t2 negativ an.
[0092] Zum zweiten Zeitpunkt t2 wird der erste Schalttransistor T+ leitend, während der zweite Schalttransistor T- ebenfalls leitend ist. Der erste Schalttransistor T+ wird durch die Steuereinheit SE als leitend angesteuert, wenn eine eingestellte Zeitdauer verstrichen ist oder alternativ, wenn die Kondensatorspannung uCS gleich null Volt wird. Hierdurch wird der Gleichrichter GR für die Kurzschlussdauer TK kurzgeschlossen. Der Kondensator CS wird ab diesem zweiten Zeitpunkt t2 ausgehend vom entladenen Zustand negativ aufgeladen, wobei der Kondensatorstrom iCS ab dem zweiten Zeitpunkt t2 betragsmäßig abnimmt. Währenddessen baut sich der Spulenstrom iLL23 in den Spulen LL2 und LL3 weiter negativ auf. In der Spule LL1 beginnt ab dem zweiten Zeitpunkt t2 ein positiver Stromaufbau, der Spulenstrom iLLl steigt demnach betragsmäßig in positiver Richtung. Zwischen dem zweiten Zeitpunkt t2 und dem dritten Zeitpunkt t3 wird am meisten elektrische Energie durch die Komponenten der Netz Schaltung NS aufgenommen.
[0093] Zum dritten Zeitpunkt t3 wird der zum ersten Zeitpunkt tl leitende zweite Schalttransistor T- nach der Einschaltdauer TE durch die Steuereinheit SE wieder abgeschaltet. Der erste Schalttransistor T+ bleibt bis zum vierten Zeitpunkt t4 weiterhin leitend. Ab dem dritten Zeitpunkt t3 treiben die Spulen LL2 und LL3, in welchen sich, während der Einschaltdauer TE des zweiten Schalttransistors T- ein negativer Spulenstrom iLL23 aufgebaut hat, diesen Spulenstrom iLL23 über Gleichrichterioden D4, D6 des Gleichrichters GR eingangsseitig und die erste und zweite Diode D+, D- ausgangsseitig zu einer Last hin. [0094] Es stellt sich der Diodenstrom iD+ und der Ausgangskondensatorstrom iCA ein, welche ab dem dritten Zeitpunkt t3 betragsmäßig stetig abnehmen. Auch der Spulenstrom iLL23 in den Spulen LL2 und LL3 nimmt betragsmäßig wieder ab. Ab dem dritten Zeitpunkt t3 nimmt der Kondensatorstrom iCS betragsmäßig stärker ab und wird zum Zeitpunkt t3‘ gleich null Ampere. Da der erste Schalttransistor T+ noch leitend ist, addiert sich zu dem durch die Spule LL1 fließenden Spulenstrom iLLl ein Strom durch den Kondensator CS, solange bis der Kondensatorstrom iCS gleich null Ampere erreicht.
[0095] Zum Zeitpunkt t3‘ ist der Kondensatorstrom iCS gleich null Ampere und die maximale negative Kondensatorspannung uCS wird erreicht. Ab dem Zeitpunkt t3‘ stellt sich ein positiver Kondensatorstrom iCS über den Kondensator CS ein, welcher mit der Zeit positiv bis zum Zeitpunkt t4 steigt. Der Kondensator CS wird wieder entladen. Der positive Kondensatorstrom iCS des Kondensators CS subtrahiert sich ab dem Zeitpunkt t3‘ vom Spulenstrom iLLl der Spule LL1, der weiterhin über D+, D- und die Last fließt, ab. Die Differenz der beiden Ströme entspricht dem Spulenstrom iLL23 der Spulen LL2 und LL3.
[0096] Zum Zeitpunkt t3Lbaut sich der Spulenstrom iLL23 der Spulen LL2 und LL3 vollständig ab. Der Spulenstrom iLL23 entspricht zum Zeitpunkt t3L gleich null Ampere. Dementsprechend sperren die erste und zweite Diode D+, D- und der Diodenstrom iD+ wird gleich null Ampere, der Ausgangskondensatorstrom iCA wird negativ, indem er den Zwischenkreisstrom IZK übernimmt. Der gesamte positive Kondensatorstrom iCS des Kondensators CS fließt ab dem Zeitpunkt t3L weiterhin über die Spule LL1, wodurch der Spulenstrom iLLl weiter positiv zunimmt.
[0097] Zum vierten Zeitpunkt t4 wird der bis dahin noch leitende erste Schalttransistor T+ durch die Schalteinheit SE derart angesteuert, dass der erste Schalttransistor T+ nichtleitend wird. Die Spule LL1 treibt den Spulenstrom iLLl ab dem vierten Zeitpunkt t4 wieder über die erste und zweite Diode D+, D- und die am Ausgang der Netzschaltung NS angeschlossene Last weiter. Dadurch steigen der Diodenstrom iD+ und der Ausgangskondensatorstrom iCA augenblicklich an. Der Kondensatorstrom iCS fließt ab dem vierten Zeitpunkt t4 über den einzig verbleibenden Strompfad in Form der im zweiten Schalttransistor T- umfassten Body-Diode oder der parallel zum zweiten Schalttransistor T- geschalteten Freilaufdiode. Der Kondensatorstrom iCS wird betragsmäßig wieder kleiner und nähert sich ab dem vierten Zeitpunkt t4 bis zum Zeitpunkt t4‘ an null Ampere an. Dadurch wird der Kondensator CS wieder auf seinen ursprünglichen, wie zum ersten Zeitpunkt tl vorherrschenden, positiven Wert aufgeladen. Parallel dazu beginnt sich in den beiden Spulen LL2 und LL3 wieder ein negativer Spulenstrom iLL23 aufzubauen. Der Diodenstrom iD+ und der Ausgangskondensatorstrom iCA werden betragsmäßig konstant bis zum Zeitpunkt t4‘ kleiner.
[0098] Zum Zeitpunkt t4‘ entspricht der Betrag des Spulenstroms iLLl der Spule LL1 dem Betrag des Spulenstroms iLL23 und somit der Summe aus den Beträgen des Spulenstroms iLL2 und des Spulenstroms iLL3. Damit wird der Kondensatorstrom iCS gleich null Ampere. Ab dem Zeitpunkt t4‘ fließt kein Strom mehr vom Kondensator CS herrührend über eine von der Body-Diode oder der Freilaufdiode des zweiten Schalttransistors T-. Der Kondensator CS ist zum Zeitpunkt t4‘ vollständig auf den positiven Anfangswert des ersten Zeitpunkts tl aufgeladen, welcher für die nächste Steuerperiode TS wieder zur Verfügung steht. Die Spulen LL1, LL2, LL3 treiben weiterhin den Strom über die erste und zweite Diode D+, D- und die am Ausgang der Netzschaltung NS angeschlossene Last, wodurch sich die verbleibenden Spulenströme iLLl, iLL23 aller drei Spulen LL1, LL2, LL3 linear mit der Zeit abbauen. Mit dem Abbau der Spulenströme iLLl, iLL23 ab dem Zeitpunkt t4‘ bauen sich auch der Diodenstrom iD+ und der Ausgangskondensatorstrom iCA betragsmäßig ab. Die Spulenströme iLLl, iLL23 werden im lückenden Betrieb vor dem Ende der Steuerperiode TS beziehungsweise im Lückgrenzbetrieb mit dem Ende der Steuerperiode TS gleich 0A.
[0099] Damit die Netzschaltung NS wie gewünscht funktioniert und sinusförmige Phasenströme iNLl, iNL2, iNL3 unter Einhaltung der Grenzwerte der PFC-Normen in den entsprechenden Leistungsklassen aus dem Versorgungsnetz VN entziehen kann, wird nicht entweder nur die positive Ansteuerung oder nur die negative Ansteuerung ausgeführt, sondern beide wechseln sich während dem Betrieb periodisch ab. Zu welchem Zeitpunkt die positive oder negative Ansteuerung angewendet wird richtet sich nach den erfassten und ausgewerteten Netzgrößen in den Phasen LI, L2, L3.
[00100] Fig. 9 stellt ein Versorgungsnetz VN als Dreiphasensystem mit den Strangspannungen ul, u2, u3 und Zeitintervallen A, B dar. Betrachtet man den Verlauf der Strangspannungen ul, u2, u3 des Dreiphasensystems, gibt es positive Zeitintervalle A, bei denen zwei Strangspannungen größer null sind, und eine Strangspannung kleiner null ist und negative Zeitintervalle B, bei denen eine Strangspannung größer null ist und zwei Strangspannungen kleiner null sind. [00101] Sind zwei der Strangspannungen ul, u2, u3 größer null, so wird in diesem positiven Zeitintervall A die positive Ansteuerung (vgl. Fig. 5,6) angewendet. Sind zwei der Strangspannungen ul, u2, u3 kleiner null, so wird in diesem negativen Zeitintervall B die negative Ansteuerung (vgl. Fig. 7,8) angewendet. Über die Zeit ergibt sich eine näherungsweise dreieckförmige Spannungskurve SK (strichlierte Linie) aus Sinusabschnitten, welche durch die Zeitintervalle A, B definiert wird und um die Nulllinie herum verläuft.
[00102] Für die Zeitintervalle A, B, also jener Zeit, bei welcher die positive Ansteuerung oder die negative Ansteuerung aktiv ist, befinden sich die Strangspannungen ul, u2, u3 immer im gleichen Zustand, also größer null oder kleiner null. Für die Zeitintervalle A, B kann folglich aufgrund des symmetrischen Dreiphasensystems definiert werden, dass Zeitintervall A = Zeitintervall B ist.
[00103] Bei jeder Nullstelle der näherungsweise dreieckförmigen Spannungskurve SK erfolgt ein Wechsel von der positiven Ansteuerung auf die negative Ansteuerung bzw. von der negativen Ansteuerung auf die positive Ansteuerung. Läuft die näherungsweise dreieckförmige Spannungskurve SK von dem negativen Zeitintervall B, also mit einem Wert kleiner null, in den positiven Zeitintervall A, also mit einem Wert größer null, wechselt die Ansteuerung von einer negativen Ansteuerung auf eine positive Ansteuerung. Der Übergang von der positiven/negativen Ansteuerung in die negative/positive Ansteuerung kann zum Beispiel, wie in Fig. 9 gezeigt, schlagartig erfolgen. Der Übergang kann aber auch fließend (nicht dargestellt) erfolgen.
[00104] Die Dauer der Zeitintervalle A, B ist von der Netzfrequenz fN abhängig. Beim europäischen Versorgungsnetz mit einer Netzfrequenz von fN = 50 Hz tritt beim Dreiphasensystem alle 3,33 Millisekunden eine Nullstelle auf. Somit wird alle 3,33 Millisekunden zwischen positiver und negativer Ansteuerung gewechselt. Die Netzschaltung NS ist aber nicht auf das europäische Versorgungsnetz begrenzt. Vielmehr kann die Netzschaltung NS für alle internationalen Netzspannungen und Netzfrequenzen in Betrieb genommen werden.
[00105] Durch das Laden der Kondensatorspannung uCS kann an den Kondensator CS in Abhängigkeit vom Ansteuern des ersten und zweiten Schalttransistors T+, T- durch die Steuereinheit SE, eine Spannungsdifferenz zwischen den Strangspannungen ul, u2, u3 und der Kondensatorspannung uCS an den Spulen LL1, LL2, LL3 derart beeinflusst werden, dass an den Spulen LL1, LL2, LL3 größere Spulenspannungen uLLl, uLL2, uLL3 anliegen, als vom Versorgungsnetz VN physikalisch erhalten werden können. Mit anderen Worten, die Phasenströme iNLl, iNL2, iNL3 werden durch die Spulenspannungen uLLl, uLL2, uLL3, welche durch die an dem Kondensator CS anliegende einstellbare Spannung beeinflusst werden, moduliert. Wie in den Fig. 10A und 10B dargestellt, ergeben sich dadurch sinusförmige Netzströme iNLl, iNL2, iNL3, welche am Eingang eines Gleichrichters bereitgestellt werden, um die Grenzwerte der PFC-Normen in den entsprechenden Leistungsklassen zu erfüllen.
[00106] Wie in den Fig. 10A und 10B zu sehen, können die Einbrüche sowohl im Bereich der Nulldurchgänge NI als auch im Bereich der Sinuskuppen Kl im Vergleich zu den Nulldurchgängen N und den Sinuskuppen K der Verläufe in den Fig. 2A und 2B mithilfe der Ansteuerung und des Kondensators CS korrigiert werden. Es stellen sich sinusförmige Phasenströme iNLl, iNL2, iNL3 mit geringsten Oberschwingungsanteilen ein, welche die Grenzwerte der PFC-Normen in den entsprechenden Leistungsklassen erfüllen.
[00107] Fig. 11 stellt das Verfahren in seinen erfindungsgemäßen Schritten dar. In Schritt
51 erfolgt das Erfassen und Auswerten mindestens der Strangspannungen ul, u2, u3 in den Phasen LI, L2, L3 durch die Netzerfassung NE und die Ausgangserfassung AE. In Schritt
52 werden die Strangspannungen ul, u2, u3 durch den Gleichrichter GR gleichgerichtet. In Schritt S3 wird der Kondensator CS mit dem positiven Ausgang pG oder negativen Ausgang nG des Gleichrichter GR über den ersten Schalttransistor T+ und den zweiten Schalttransistor T- elektrisch verbunden. In Schritt S4 erfolgt das Ansteuern der Steuereingänge AN des ersten Schalttransistors T+ und des zweiten Schalttransistors T- durch die Steuereinheit SE in Abhängigkeit der Zeitintervalle A, B derart, dass nur der erste Schalttransistor T+, nur der zweite Schalttransistor T-, beide oder keiner von dem ersten und zweiten Schalttransistor T+, T- leitend wird/werden. In Schritt S5 erfolgt das Laden des Kondensators CS des Mittelpunktnetzwerks MPN in Abhängigkeit vom Ansteuem (Schritt S4) der Steuereingänge AN derart, dass Spannungsdifferenzen aus den Strangspannungen ul, u2, u3 zu der Kondensatorspannung uCS, welche über die Spulen LL1, LL2, LL3 abfällt, zu sinusförmigen Verläufen der Mittelwerte der Spulenströme iLLl, iLL2, iLL3 führen. Mit Hilfe der Kondensatorspannung uCS werden somit steilere Spulenströme iLLl, iLL2, iLL3 in den Spulen LL1, LL2, LL3 erzeugt. [00108] Das Verfahren kann für Schaltungen einer Ladesäule, einem elektrischen Antrieb für Maschinen, bei Netzteilen und bei Anlagen zur Energie Wandlung am Versorgungsnetz VN Verwendung finden.
Bezugszeichenliste
A, B Zeitintervall
AE Ausgangserfassung
AN Steuereingang
KS Koppel Schaltung
CA Ausgangskondensator
CS Kondensator
CYL1, CYL2, CYL3 Kondensatoren
D1-D6 Gl ei chri chterdi öden
D+ erste Diode
D- zweite Diode
EMI Elektromagnetfilter (Filter gegen elektrom. Interferenzen) fN Netzfrequenz
GR Gleichrichter iNLl, iNL2, iNL3 Phasenströme
IZK Zwischenkreisgleichstrom
KS Koppel Schaltung
LI, L2, L3 Phasen
LL1, LL2, LL3 Spulen
MPN Mittelpunktnetzwerk
NS Netzschaltung
NE Netzerfassung
SE Steuereinheit
SK dreieckförmige Spannungskurve
SP Bezugspotential
T+ erster Schalttransistor
T- zweiter Schalttransistor
TE Einschaltdauer
TK Kurzschlussdauer ul, u2, u3 Strangspannungen ul2, u23, u31 Leiterspannungen uCS Kondensatorspannung
UZK Zwischenkreisgleichspannung
VN Versorgungsnetz

Claims

-27-
Ansprüche Verfahren zum Bereitstellen von sinusförmigen Phasenströmen (iNLl, iNL2, iNL3) an einem Gleichrichter (GR), das Verfahren umfassend die Schritte:
- Erfassen und Auswerten von Strangspannungen (ul, u2, u3);
- Gleichrichten der Strangspannungen (ul, u2, u3);
- Verbinden eines Kondensators (CS) mit einem positiven Ausgang (pG) oder negativen Ausgang (nG) eines Gleichrichters (GR) über einen ersten Schalttransistor (T+) oder einen zweiten Schalttransistor (T-);
- Ansteuern von Steuereingängen (AN) des ersten Schalttransistors (T+) und des zweiten Schalttransistors (T-) durch die Steuereinheit (SE), derart, dass nur der erste Schalttransistor (T+), nur der zweite Schalttransistor (T-), beide oder keiner von dem ersten und zweiten Schalttransistor (T+, T-) leitend wird/werden;
- Laden einer Kondensatorspannung (uCS) an einen Kondensator (CS) in Abhängigkeit vom Ansteuem der Steuereingänge (AN) derart, dass Spannungsdifferenzen aus den Strangspannungen (ul, u2, u3) und der Kondensatorspannung (uCS) zu sinusförmigen Verläufen der Mittelwerte der Spulenströme (iLLl, iLL2, iLL3) führen, wobei die Kondensatorspannung (uCS) über die Spulen (LL1, LL2, LL3) abfällt, wobei das Ansteuern eines von einer positiven Ansteuerung oder einer negativen Ansteuerung ist, wobei die positive Ansteuerung in einem positiven Zeitintervall (A) erfolgt, in dem zwei von drei Strangspannungen positiv sind, und wobei die negative Ansteuerung in einem negativen Zeitintervall (B) erfolgt, in dem zwei von drei Strangspannungen negativ sind. Verfahren nach Anspruch 1, bei welchem das Ansteuern derart geschieht, dass bei der positiven Ansteuerung der erste Schalttransistor (T+) zu einem ersten Zeitpunkt (tl) bis zu einem dritten Zeitpunkt (t3) für eine Einschaltdauer (TE) leitend ist/wird, der zweite Schalttransistor (T-) zu einem zweiten Zeitpunkt (t2) bis zu einem vierten Zeitpunkt (t4) für eine Einschaltdauer (TE) leitend ist/wird und während dem zweiten Zeitpunkt
(t2) bis zum dritten Zeitpunkt (t3) für eine Kurzschlussdauer (TK) der erste und der zweite Schalttransistor (T+, T-) leitend sind/werden.
3. Verfahren nach Anspruch 2, bei welchem das Ansteuern derart geschieht, dass bei der negativen Ansteuerung der zweite Schalttransistor (T-) zu einem ersten Zeitpunkt (tl) bis zu einem dritten Zeitpunkt (t3) für eine Einschaltdauer (TE) leitend ist/wird, der erste Schalttransistor (T+) zu einem zweiten Zeitpunkt (t2) bis zu einem vierten Zeitpunkt (t4) für eine Einschaltdauer (TE) leitend ist/wird und während dem zweiten Zeitpunkt (t2) bis zum dritten Zeitpunkt (t3) für eine Kurzschlussdauer (TK) der erste und der zweite Schalttransistor (T+, T-) leitend sind/werden.
4. Verfahren nach einem der Ansprüche 2 und 3, bei welchem das Ansteuem derart geschieht, dass die Einschaltdauer (TE) des ersten und zweiten Schalttransistors (T+, T-) gleich lange dauert.
5. Verfahren nach einem der Ansprüche 2 und 3, bei welchem das Ansteuem derart geschieht, dass die Einschaltdauer (TE) des ersten und zweiten Schalttransistors (T+, T-) moduliert wird.
6. Verfahren nach einem der Ansprüche 2 bis 5, bei welchem sich die Kurzschlussdauer (TK) beim Ansteuern während einer Zeitspanne ergibt, in welcher der erste Schalttransistor (T+) und der zweite Schalttransistor (T-) leitend sind.
7. Verfahren nach einem der vorherigen Ansprüche, bei welchem das Ansteuern mit einer Taktfrequenz (fS) höher als einer Netzfrequenz (fN) getaktet wird.
8. Verfahren nach einem der vorherigen Ansprüche, bei welchem das Laden eines von einem Vorladen, Aufladen, Umladen und Entladen umfasst. Verfahren nach einem der vorherigen Ansprüche, ferner umfassend
- Bereitstellen eines Bezugspotentials (SP) für den Kondensator (CS) im Mittelpunktnetzwerk (MPN) an einer Koppel Schaltung (KS). Verfahren nach einem der vorherigen Ansprüche, ferner umfassend
- Erfassen von Ausgangsgrößen von mindestens einem von einer Zwischenkreisgleichspannung (UZK), einem Zwischenkreisstrom (IZK), einer positiven und negativen Gleichrichterspannung (uGR+, uGR-), einer Kondensatorspannung (uCS) ge- genüber dem/einem Bezugspotential (SP) und einem Kondensatorstrom (iCS). Verwendung des Verfahrens nach den vorherigen Ansprüchen für mindestens eines von einer Ladesäule, einem elektrischen Antrieb für Maschinen, einem Netzteil und Anlagen zur Energiewandlung am Versorgungsnetz (VN).
EP22835031.0A 2021-12-13 2022-12-13 Verfahren zum bereitstellen von sinusförmigen phasenströmen mit ansteuerung und ladung Pending EP4449600A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
LU501001A LU501001B1 (de) 2021-12-13 2021-12-13 Verfahren zum Bereitstellen von sinusförmigen Phasenströmen mit Ansteuerung und Ladung
PCT/EP2022/085671 WO2023110905A1 (de) 2021-12-13 2022-12-13 Verfahren zum bereitstellen von sinusförmigen phasenströmen mit ansteuerung und ladung

Publications (1)

Publication Number Publication Date
EP4449600A1 true EP4449600A1 (de) 2024-10-23

Family

ID=80738911

Family Applications (1)

Application Number Title Priority Date Filing Date
EP22835031.0A Pending EP4449600A1 (de) 2021-12-13 2022-12-13 Verfahren zum bereitstellen von sinusförmigen phasenströmen mit ansteuerung und ladung

Country Status (6)

Country Link
EP (1) EP4449600A1 (de)
JP (1) JP2024543674A (de)
KR (1) KR20240116942A (de)
CA (1) CA3240919A1 (de)
LU (1) LU501001B1 (de)
WO (1) WO2023110905A1 (de)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW591870B (en) * 2003-02-18 2004-06-11 Delta Electronics Inc Integrated converter with three-phase power factor correction
EP2814164B1 (de) * 2013-06-12 2017-08-16 AIT Austrian Institute of Technology GmbH Mehrphasiger Wechselstromleistungswandler und Verfahren zur Steuerung eines mehrphasigen Wechselstromleistungswandlers
EP3068024B1 (de) 2015-03-09 2018-01-31 Siemens Aktiengesellschaft Verfahren zur Ansteuerung eines Vienna-Gleichrichters
WO2021219761A1 (en) * 2020-04-28 2021-11-04 Prodrive Technologies B.V. Electrical power converter

Also Published As

Publication number Publication date
LU501001B1 (de) 2023-06-13
JP2024543674A (ja) 2024-11-21
CA3240919A1 (en) 2023-06-22
WO2023110905A1 (de) 2023-06-22
KR20240116942A (ko) 2024-07-30

Similar Documents

Publication Publication Date Title
DE102006010694B4 (de) Wechselrichterschaltung für erweiterten Eingangsspannungsbereich
DE69506612T2 (de) Steuerschaltung für induktive Belastung
EP2730019B1 (de) Betriebsverfahren für einen wechselrichter und netzfehlertoleranter wechselrichter
EP2116857A1 (de) Verfahren und Einrichtung zum Erfassen einer Strompolarität innerhalb eines getakteten Brückenzweiges
CH698835B1 (de) Eigenstromversorgung für Stromrichterschaltertreiber.
EP2996235A1 (de) Dc/dc-wandler
EP1465330B1 (de) Verfahren und Schaltung zum Variieren der Leistungsaufnahme von kapazitiven Lasten
EP3123603B1 (de) Modulationsverfahren für den hochsetzsteller-betrieb eines gegentaktwandlers
EP2731227A2 (de) Vorrichtung und Verfahren zum Laden eines elektrischen Energiespeichers aus einer Wechselspannungsquelle
EP3785360B1 (de) Vorladung eines zwischenkreises
WO2014206704A1 (de) Umrichteranordnung mit parallel geschalteten mehrstufen-umrichtern sowie verfahren zu deren steuerung
DE102017115639A1 (de) Reduzierung des Rippelstroms bei Schaltvorgängen einer Brückenschaltung
DE102006018577A1 (de) Hochsetzsteller-Leistungsfaktorkorrekturschaltung (Boost-PFC)
DE102018203388A1 (de) Vorladen eines Zwischenkreiskondensators eines Gleichspannungszwischenkreises
DE19961382A1 (de) Elektrische Schaltung, insbesondere für einen Mittelspannungsstromrichter
DE102006018576A1 (de) Hochsetzsteller-Leistungsfaktorkorrekturschaltung (Boost-PFC)
EP2899879B1 (de) Verfahren zum Betrieb sowie Vorrichtung zur Ansteuerung einer rotierenden bürstenlosen elektrischen Maschine
EP1766767B1 (de) Verfahren zum betrieb eines wechselrichters und anordnung zur durchführung des verfahrens
WO2020064429A1 (de) Ladeschaltung für einen fahrzeugseitigen elektrischen energiespeicher
EP3369167B1 (de) Netzrückspeiseeinheit und elektrisches antriebssystem
LU501001B1 (de) Verfahren zum Bereitstellen von sinusförmigen Phasenströmen mit Ansteuerung und Ladung
EP2951912B1 (de) Verfahren zum regeln eines wechselrichters und wechselrichter
EP4173125A1 (de) Dreiphasen boost-converter mit pfc
DE102017221635B4 (de) Ermitteln einer Netzsystemart einer Energiequelle zum Aufladen eines elektrischen Energiespeichers
DE102006060828A1 (de) Umrichter mit einer Verzögerungsschaltung für PWM-Signale

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20240715

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC ME MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20250616