EP4122092A1 - Überwachungseinheit für einen wechselrichter - Google Patents

Überwachungseinheit für einen wechselrichter

Info

Publication number
EP4122092A1
EP4122092A1 EP21713010.3A EP21713010A EP4122092A1 EP 4122092 A1 EP4122092 A1 EP 4122092A1 EP 21713010 A EP21713010 A EP 21713010A EP 4122092 A1 EP4122092 A1 EP 4122092A1
Authority
EP
European Patent Office
Prior art keywords
switching pattern
switching
permitted
transitions
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP21713010.3A
Other languages
English (en)
French (fr)
Inventor
Florian DURST
Gerhard Wallisch
Bernhard STAUDINGER
Daniel CHALUPAR
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fronius International GmbH
Original Assignee
Fronius International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fronius International GmbH filed Critical Fronius International GmbH
Publication of EP4122092A1 publication Critical patent/EP4122092A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/56—Power conversion systems, e.g. maximum power point trackers

Definitions

  • the present invention relates to an inverter for converting an input DC voltage into at least one output AC voltage, comprising a number of power switches and comprising a control unit which is designed to output switching patterns for the power switches via control outputs.
  • the present invention further relates to a method for operating an inverter, comprising a number of power switches, a control unit outputting switching patterns for the power switches in order to convert an input DC voltage into at least one output AC voltage.
  • An inverter is also known as an inverter and represents a DC / AC converter. This means that an inverter converts an input DC voltage into an output AC voltage.
  • a DC voltage source for example a photovoltaic system in generator mode, is provided at one input, which makes the input DC voltage available.
  • a DC / DC converter can also be connected between the photovoltaic system and the input of the inverter in order to operate the PV system at the optimal operating point.
  • the DC input voltage is applied to a bridge input side of the DC / AC voltage bridge.
  • a capacitive intermediate circuit can also be provided at the input of the inverter, to which the input DC voltage is also applied.
  • the output AC voltage is applied to a bridge output side of the DC / AC voltage bridge (which thus represents the output of the inverter) and can also be made available to an AC voltage network.
  • Clock filters and / or line filters can also be provided at the output of the inverter.
  • the inverter can also have a bidirectional design, which means that an output AC voltage can also be converted into an input DC voltage.
  • the DC / AC voltage bridge has at least one upper half-bridge and at least one lower half-bridge.
  • Each half-bridge comprises at least two power switches connected via a connection point, e.g. IGBTs or MOSFETs, which are each in a switching state, i.e. open or closed.
  • the upper half-bridge generates positive half-waves of the output AC voltage and the lower half-bridge generates negative half-waves of the output AC voltage.
  • the inverter can comprise one or more phase branches, with at least one upper and one lower half-bridge per phase being provided in the DC / AC voltage bridge in the case of a polyphase multi-level inverter.
  • An NPC (neutral Point Clamped) inverter has an intermediate circuit at the input, which comprises two intermediate circuit capacitances connected in series via an intermediate circuit center point. The intermediate circuit center point is also connected to the connection points of the upper and lower half bridges via diodes.
  • a control unit is provided in the inverter. Control outputs of the control unit are connected to the circuit breakers via control lines. The control unit always specifies the current switching status of the circuit breakers via the control outputs. The individual switching states are varied in order to generate the desired alternating output voltage.
  • the switching states of the circuit breakers of the half bridges of a phase at a point in time are referred to collectively as a switching pattern.
  • a switching pattern therefore includes a switching state for each circuit breaker.
  • the control unit outputs a switching pattern at any point in time, which is passed on to the circuit breakers via the control lines.
  • the circuit breakers are opened or closed at any time according to the current switching pattern in order to generate the desired output AC voltage.
  • the forbidden switching states can be divided into destructive and potentially destructive switching patterns. Destructive switching patterns lead to damage regardless of external circumstances, whereas potentially destructive switching patterns can lead to damage if certain external circumstances occur. It is thus desirable if both destructive and potentially destructive switching patterns are avoided.
  • forbidden switching patterns are extremely uncomfortable. If, for example, the circuit breakers of an upper and lower half-bridge in a phase branch are closed at the same time, i.e. switched to the conductive state (prohibited switching pattern), the energy stored in the intermediate circuit is converted into thermal energy within a very short time. In addition to damaging the circuit breaker or other components, this can also cause a loud bang, which can lead to permanent hearing damage.
  • the monitoring unit is designed to compare a transition from a first switching pattern to a second switching pattern with a number of prohibited transitions and / or with a number of permitted transitions and, if one of the forbidden transitions matches and / or if there is a deviation from the number of permitted transitions, the second To block switching patterns and if there is a deviation from the number of prohibited transitions and / or if one of the permitted transitions agrees, the second switching pattern is output to the circuit breaker via the monitoring outputs.
  • the object is achieved by a method in which, by means of a monitoring unit and independently of the control unit, a transition from a first switching pattern to a second switching pattern is compared with a number of prohibited transitions and / or a number of permitted transitions, the monitoring unit if the transition matches blocks the second switching pattern with one of the forbidden transitions and / or a deviation from the number of permitted transitions and outputs the second switching pattern to the circuit breaker if the transition deviates from the number of prohibited transitions and / or if it matches one of the permitted transitions.
  • the transition currently output by the control unit is to be regarded as the transition.
  • the monitoring unit can thus check whether a transition from a (fundamentally permitted) first switching pattern to a (fundamentally permitted) second switching pattern corresponds to an permitted transition and / or a prohibited transition.
  • the number of forbidden transitions and / or permitted transitions is known to the monitoring unit (for example specified on the basis of the topology of the inverter) and can, for example, be in the form of a table.
  • the check for deviation from the number of permitted / prohibited transitions means that the deviation from all permitted / prohibited transitions is checked. Logically, there can only be a match with an allowed / forbidden transition, since only one transition is output by the control unit at a time.
  • the monitoring unit knows the number of forbidden transitions, a deviation of the switching pattern from all this number of forbidden transitions can implicitly assume a match with an allowed transition - with the second switching pattern being output to the circuit breaker. It can therefore also be sufficient if the checking unit only knows the number of forbidden transitions.
  • the monitoring unit knows the number of permitted transitions, a deviation of the switching pattern from all this number of permitted transitions can implicitly assume a match with a prohibited transition, which means that second switching pattern is blocked. It can thus be sufficient if the checking unit only knows the number of permitted transitions.
  • the transition does not correspond to any of the permitted transitions, the transition corresponds to one of the number of forbidden transitions, and vice versa. If the monitoring unit knows the number of permitted and prohibited transitions, a comparison of the switching pattern for both permitted and forbidden transitions can preferably take place. The number of permitted and prohibited transitions must of course not overlap, i.e. a transition can only be permitted or prohibited.
  • the monitoring unit can be designed to output an allowed transition from the first switching pattern to at least one third switching pattern and an allowed transition from at least the third switching pattern to the second switching pattern if one of the prohibited transitions corresponds and / or the number of permitted transitions deviates.
  • an permitted transition from the first switching pattern to at least one third switching pattern and an permitted transition from at least the third switching pattern to the second switching pattern can be output.
  • a detour via one or more permitted transitions can be used to ensure that the second switching pattern is achieved - provided that it is fundamentally possible to achieve the second switching pattern via one or more permitted transitions. It is advantageous if the switching patterns output during these transitions themselves are compared with a number of permitted and / or prohibited switching patterns in order to ensure that the output switching patterns themselves are permitted, as described below.
  • the monitoring unit is preferably designed to compare a received switching pattern with a number of prohibited switching patterns and / or with a number of permitted switching patterns and to block the switching pattern if the switching pattern matches one of the forbidden switching patterns and / or if the switching pattern deviates from the number of permitted switching patterns , and to output the received switching pattern to the circuit breaker via the monitoring outputs if there is a deviation from the number of prohibited switching patterns and / or if it matches one of the permitted switching patterns.
  • the switching patterns are preferably compared by a monitoring unit, independently of the control unit, with a number of prohibited switching patterns and / or a number of permitted switching patterns, and the monitoring unit at If the switching pattern matches one of the prohibited switching patterns and / or a deviation from the number of permitted switching patterns, the switching pattern is blocked and, if the switching pattern deviates from the number of prohibited switching patterns and / or if it matches one of the permitted switching patterns, the switching pattern is output to the circuit breakers.
  • the switching pattern currently output by the control unit is to be regarded as the switching pattern.
  • the circuit breakers then switch in accordance with the switching patterns obtained, which are output by the monitoring unit. Since the switching patterns output by the control unit are compared with the number of prohibited / permitted switching patterns by a monitoring unit that is independent of the control unit, the control unit itself does not have to monitor the output switching patterns.
  • the implementation of the monitoring of the switching pattern in the monitoring unit conserves the resources of the control unit. As a result of the separate design, the correct functioning of the monitoring unit can also be easily tested and the control unit and monitoring unit can be developed independently of one another.
  • a control unit already present in an inverter can also be retrofitted with a monitoring unit. For this purpose, the monitoring unit only needs to be connected between the control unit and the circuit breaker. A check for permitted and / or forbidden switching patterns can of course also take place in the control unit, whereby the advantage of the conserved resources of the control unit becomes obsolete again.
  • the forbidden switching patterns and / or permitted switching patterns are known to the monitoring unit (for example specified on the basis of the topology of the inverter) and can be available, for example, as a table.
  • the check for deviation from the number of permitted / prohibited switching patterns means that the deviation from all permitted / prohibited switching patterns is checked. Logically, there can only be a match with an allowed / forbidden switching pattern, since only one switching pattern is output by the control unit at a time.
  • the monitoring unit knows the number of forbidden switching patterns, a deviation of the switching pattern from all of this number of forbidden switching patterns can implicitly assume a match with a permitted switching pattern - which leads to the switching pattern being output by the monitoring unit to the circuit breaker. It can therefore also be sufficient if the checking unit only knows the number of forbidden switching patterns.
  • the monitoring unit knows the number of permitted switching patterns, a deviation of the switching pattern from all of this number of permitted switching patterns can be implicit a match with a prohibited switching pattern can be assumed, which leads to the switching pattern being blocked by the monitoring unit. It can thus be sufficient if the checking unit only knows the number of permitted switching patterns.
  • the switching pattern does not correspond to a permitted switching pattern, it can be assumed that the switching pattern corresponds to a prohibited switching pattern, and vice versa. If both the number of permitted and the number of prohibited switching patterns are known to the monitoring unit, the switching pattern can preferably be compared with both permitted and prohibited switching patterns. The number of permitted and prohibited switching patterns must of course not overlap, i.e. a switching pattern can only be allowed or prohibited.
  • the monitoring unit can output a permitted switching pattern. In this way, the forbidden switching pattern is replaced by a permitted one by the monitoring unit. As soon as the control unit outputs a permitted switching pattern again, this can be forwarded again by the monitoring unit.
  • the monitoring unit can be designed to output a permitted switching pattern if the switching pattern matches one of the forbidden switching patterns and / or there is a deviation from the number of permitted switching patterns.
  • an action can be triggered.
  • An emergency stop i.e. a shutdown or restart of the inverter or part of it, can be triggered as an action.
  • a signal can also be output as an action.
  • the signal can be processed by another unit.
  • an optical and / or acoustic signal for example, can also be output.
  • the monitoring unit preferably outputs the first switching pattern to the circuit breakers. In this way, a prohibited transition from the first switching pattern to the second switching pattern is prevented and the first switching pattern continues to be output.
  • the monitoring unit can ensure that the second switching pattern is only output to the circuit breaker after a safety time has elapsed. This may be necessary if a transition is fundamentally permitted, this but only after a certain safety time, during which, for example, decay processes take place.
  • the monitoring unit can be designed to ensure, in the event of a transition from a first switching pattern to a second switching pattern, that the second switching pattern is only output to the circuit breaker after a safety time has elapsed.
  • a first upper circuit breaker is preferably connected via an upper center point to a second upper circuit breaker and a first lower circuit breaker is connected via a lower center point to a second lower circuit breaker, the upper center point and the lower center point, preferably each via diodes are connected to the intermediate circuit center.
  • an intermediate circuit is provided between the first input pole and the second input pole, which comprises a first intermediate circuit capacitor and a second intermediate circuit capacitor connected via the intermediate circuit center point.
  • the inverter thus corresponds to an NPC (Neutral Point Clamped) multi-level inverter, specifically an NPC three-level inverter.
  • NPC inverter with more than three levels can also be provided.
  • forbidden switching patterns and transitions are particularly critical, which is why monitoring them by the monitoring unit according to the invention is particularly advantageous.
  • the monitoring unit is preferably designed to compare the switching pattern with at least one of the following prohibited switching patterns:
  • the monitoring unit is preferably designed as an FPGA (Field Programmable Gate Array), which means “in the field (ie on site) programmable (logic) gate arrangement”. This means that frequencies / sample rates of up to several 100 MHz are possible for comparison with allowed / forbidden switching patterns and / or allowed / forbidden transitions in order to be able to detect changes in the switching pattern in the ns range. The comparison of the switching patterns with prohibited and / or permitted switching patterns can also take place in parallel.
  • the control unit of an inverter is usually designed as a digital signal processor (DSP), which cannot process signals with such high frequencies.
  • DSP digital signal processor
  • monitoring unit for example as an FPGA
  • control unit for example as a DSP
  • ASIC application-specific integrated circuit
  • FIGS. 1 to 8 show exemplary, schematic and non-limiting advantageous embodiments of the invention. It shows
  • Fig. 3 a single-phase NPC (Neutral Point Clamped) multi-level inverter
  • Fig. 4 a three-phase NPC (Neutral Point Clamped) multi-level inverter
  • Fig. 5a, b, c allowed switching patterns of a phase
  • Fig. 6a-f switch voltages with permitted switching patterns when outputting a positive output current
  • Fig. 7a-f switch voltages with permitted switching patterns when outputting a negative output current
  • the 1 shows a schematic inverter 1 according to the prior art, which has a direct voltage source 2, for example a photovoltaic system in generator mode, at its input.
  • the DC voltage source 2 provides the inverter with an input DC voltage Ue between a first input pole A and a second input pole B and converts the input DC voltage Ue into an output AC voltage, among others.
  • a DC voltage converter can also be arranged between the DC voltage source 2 and the intermediate circuit C.
  • the inverter 1 comprises a number of power switches (shown symbolically in FIG. 1 as “S1 +, S1-”), each of which has a switching state.
  • the switching state is either conductive, ie closed, or non-conductive, ie open.
  • the inverter 1 in FIG. 1 has a single-phase design, which means that an output AC voltage, among other things, is output at the output.
  • a list of the switching states of the power switches S1 +, S1- of a phase branch is referred to as the switching pattern SM of this phase branch. Since only one phase branch is provided in FIG. 1, a switching pattern SM is provided for the circuit breakers S1 +, S1- of this one phase branch.
  • the switching pattern SM is output at a signal output 51 of a control unit 5 and made available to the power switches S1 +, S1-.
  • the control unit 5 is designed, for example, as a digital signal processor (DSP).
  • DSP digital signal processor
  • a certain time sequence of the switching pattern SM, which is generated by the control unit 5, converts the input DC voltage Ue into the output AC voltage, among others.
  • the output alternating voltage can be fed into a mains voltage of an energy supply network, for example. Since the mode of operation of an inverter 1 is fundamentally known, the specific sequence of the switching patterns SM will not be discussed in detail at this point.
  • forbidden switching patterns SMx and / or forbidden switching transitions from a first (basically allowed) switching pattern SM to a second (basically allowed) switching pattern SM can be specified by the control unit 5. If the power switches S1 +, S1- switch in accordance with a prohibited switching pattern SMx or in accordance with a prohibited switching transition, damage to the inverter 1, in particular the DC / AC voltage bridge 3, can occur.
  • a monitoring unit 4 is provided according to the invention between the control unit 5 and the circuit breakers S1 +, S1-, as shown in FIG.
  • the monitoring unit 4 is connected with its monitoring inputs 40 to the signal outputs 51 of the control unit 5 and independently of the control unit 5 checks whether the switching pattern SM currently specified by the control unit 5 corresponds to a forbidden switching pattern SMx from a number of forbidden switching patterns SMx.
  • a table with a number of forbidden switching patterns SMx can be present on the monitoring unit 4, for example, the switching pattern SM being compared with the forbidden switching patterns SMx.
  • the switching pattern SM corresponds to one of the Forbidden switching pattern SMx
  • the switching pattern SM output by the control unit 5 is blocked by the monitoring unit 4, ie not passed on to the circuit breakers S1 +, S1-.
  • a permitted switching pattern SM0 is advantageously output, for example the last permitted switching pattern that was generated by the control unit 5.
  • an action N can be triggered, for example an emergency stop and / or an optical and / or acoustic signal, for example, can be output.
  • a notification signal can also be output by the monitoring unit 4 and processed further by another unit.
  • the monitoring unit 4 determines that the switching pattern SM output by the control unit 5 differs from the number of prohibited switching patterns SMx, ie does not correspond to any of the number of prohibited switching patterns SMx, it can advantageously be assumed that the current switching pattern SM corresponds to a permitted switching pattern SM0. In this case, the current switching pattern SM is output from the monitoring unit 4 to the power switches S1 +, S1-. Instead of a comparison of the switching patterns SM output by the control unit 5 with a number of forbidden switching patterns SMx, a comparison with a number of permitted switching patterns SM0 can of course also take place.
  • the monitoring unit 4 blocks the switching pattern SM if the switching pattern SM deviates from the number of permitted switching patterns SM0 and outputs the switching pattern SM to the circuit breakers S1 +, S1- if the switching pattern SM matches a permitted switching pattern SM0.
  • the switching pattern SM can also be compared independently of the control unit 5 by the monitoring unit 4 with a number of forbidden switching patterns SMx and a number of permitted switching patterns SM0.
  • the number of forbidden switching patterns SMx must of course not overlap with the number of permitted switching patterns SM0, ie a switching pattern SM can only be forbidden or allowed.
  • the monitoring unit 4 checks independently of the control unit 5 whether the control unit 5 generates a prohibited transition from a first (basically allowed) switching pattern SM1 to a second (basically allowed) switching pattern SM2. If this is the case, the forbidden transition is blocked by the monitoring unit 4, ie it prevents the power switches S1 +, S1- from switching (directly) from the first switching pattern SM1 to the second switching pattern SM2.
  • the monitoring unit 4 can, for example, instead of the second switching pattern SM2 pass on a third (permitted) switching pattern SM3 to the power switches S1 +, S1-, the transition from the first switching pattern SM1 to the third switching pattern SM3 of course being permitted.
  • the monitoring unit 4 can output the second switching pattern SM2, provided that the transition from the third switching pattern SM3 to the second switching pattern SM2 is permitted.
  • a detour via any number of permitted ones can be used Transitions take place, with the respective switching pattern SM, into which a transition is made, must of course themselves be permitted.
  • the monitoring unit 4 can continue to output the first switching pattern SM 1, which is indeed permitted, to the circuit breakers S1 +, S1 - or cause an permitted transition to another permitted switching pattern SM at the circuit breakers S1 +, S1- will. Furthermore, if the monitoring unit 4 detects a prohibited transition, an action N can be triggered, for example an emergency stop and / or an e.g. optical and / or acoustic signal etc. can be output.
  • the monitoring unit 4 determines that the control unit 5 is outputting an allowed transition from a first switching pattern SM1 to a second switching pattern SM2, then the monitoring unit 4 forwards this permitted transition, i.e. the second switching pattern SM2, to the circuit breakers S1 +, S1-.
  • a comparison with prohibited transitions from a first switching pattern SM1 to a second switching pattern SM2 can be made and if a prohibited transition is detected the second switching pattern SM2 is blocked by the monitoring unit 4 and the second switching pattern SM2 is output to the power switches S1 +, S1- when the monitoring unit 4 detects a permitted transition.
  • FIG. 3 shows a preferred exemplary embodiment of an inverter 1 in the form of a single-phase NPC (Neutral Point Clamped) multi-level (here three-level) inverter.
  • the intermediate circuit C here comprises an upper intermediate circuit capacitor C + and a lower intermediate circuit capacitor C- connected in series.
  • the DC input voltage Ue is applied between a first input terminal A and a second input terminal B, the series connection of the two intermediate circuit capacitors C +,
  • first input pole A is connected to the second input pole B via an upper half-bridge HB + and an associated lower half-bridge HB- connected in series, whereby the input voltage Ue is applied to the series circuit of the upper half-bridge HB + and the associated lower half-bridge HB-.
  • the upper half bridge HB + and lower half bridge HB- thus form one DC / AC voltage bridge.
  • An output pole is located between the upper half bridge HB + and the associated lower half bridge HB-.
  • the output pole can also be provided with clock filters (for example a clock filter inductance connected in series and / or a clock filter capacitance connected to ground).
  • the output AC voltage is present at the output pole and can be fed into an energy supply network, for example.
  • the upper half-bridge HB + comprises an upper circuit breaker S1 + and a lower circuit breaker S2 + connected in series, with an upper center point M + being located between the upper circuit breaker S1 + and the lower circuit breaker S2 +.
  • free-wheeling diodes D are arranged parallel to the upper circuit breaker S1 + and the lower circuit breaker S2 + and are polarized in a permeable manner in the direction of the first pole A.
  • the intermediate circuit center point M is also connected via an upper diode D1 + to the upper center point M +, which is polarized in a permeable manner in the direction of the upper center point M +.
  • the lower half-bridge HB- comprises an upper power switch S1- and a series-connected lower power switch S2-, with a lower center point M- located between the upper power switch S1- and the associated lower power switch S2-.
  • a freewheeling diode D is arranged, which is polarized in the direction of the associated upper center point M +, i.e. in the direction of the first pole A.
  • the lower center point M- is connected to the intermediate circuit center point M via a lower diode D +, the lower diode D1- being polarized in a permeable manner in the direction of the intermediate circuit center point M.
  • the upper and / or lower half-bridge HB +, HB- can also comprise further power switches and / or the inverter can comprise further half-bridges, for example in order to increase the power of the inverter 1.
  • the switching state Z1 +, Z2 +, Z1-, Z2- is either conductive, i.e. closed, or non-conductive, i.e. open, with the circuit breakers S1 +, S2 + S1-, S2- 1 being active in the embodiment shown. This means that the circuit breakers S1 +, S2 + S1-, S2- each in a switching state Z1 +, Z2 +, Z1-, Z2- from closed and in a switching state Z1 +,
  • the switching states Z1 +, Z2 +, Z1-, Z2- of the circuit breakers S1 +, S2 + S1-, S2- of a phase are described below as a four-digit switching pattern SM for this phase. Included the first digit represents the switching state Z1 + of the first upper circuit breaker S1 +, the second digit the switching state Z2 + of the second upper circuit breaker S2 +, the third digit the switching state Z1- of the first lower circuit breaker S1- and the fourth digit the switching state Z2- of the second lower circuit breaker S2- dar.
  • the inverter 1 shown designed as a multi-level NPC inverter, is characterized in that the intermediate circuit C is divided into two intermediate circuit capacitors C + and C-.
  • the DC input voltage Ue is thus divided between the two intermediate circuit capacitors C + and C-, the upper intermediate circuit voltage UC1 being applied to the upper intermediate circuit capacitor C + and the lower intermediate circuit voltage UC2 being applied to the lower intermediate circuit capacitor C-.
  • a monitoring unit 4 is provided between the control unit 5 and the circuit breakers S1 +, S2 + S1-, S2-, with monitoring inputs 40 of the monitoring unit 4 being connected to control outputs 51 of the control unit 5.
  • the monitoring unit 4 thus receives the switching patterns SM (Z1 +, Z2 +, Z1-, Z2-) specified by the control unit 5 and compares these in each case with a number of forbidden switching patterns SMx. If the control unit 5 outputs a prohibited switching pattern SMx at its control outputs 51, this is blocked by the monitoring unit 4, i.e. not passed on to the circuit breakers S1 +, S2 + S1-, S2-.
  • an action N can be triggered by the monitoring unit 4 or a permitted switching pattern SM0 can be output to the power switches S1 +, S2 + S1-, S2-. If, when comparing a current switching pattern SM with the number of forbidden switching patterns SMx, the monitoring unit 4 determines that the switching pattern SM is permitted, then the monitoring unit 4 outputs the switching pattern SM to the respective circuit breakers S1 +, S2 + S1-, S2-.
  • the switching pattern SM can of course be compared with a number of permitted switching patterns SM0.
  • the control unit 5 to their Control outputs 51 output a permitted switching pattern SMx, then the monitoring unit 4 outputs the switching pattern SM to the respective power switches S1 +, S2 + S1-, S2-. If the control unit 5 outputs a prohibited switching pattern SMx at its control outputs 51, this is blocked by the monitoring unit 4, ie not to the circuit breakers S1 +,
  • the inverter 1 can also include a plurality of phases and thus phase branches.
  • a three-phase inverter 1 is shown as an example in FIG. 4. This inverter 1 differs from the single-phase inverter according to FIG. 3 in that the DC / AC voltage bridge has an upper half-bridge HB +, HB '+, HB "+ and an associated lower half-bridge HB-, HB'-, HB" for each phase branch. - includes.
  • a total of three upper half bridges HB +, HB ‘+, HB“ + and three lower half bridges HB-, HB‘-, HB “- are provided.
  • the first pole A is connected to the second pole B via the upper half-bridge HB +, HB '+, HB "+ and the associated lower half-bridge HB-, HB'-, HB" - connected in series via the respective output pole the input DC voltage Ue is applied to the series connection of the upper half bridges HB +, HB '+, HB “+ and the associated lower half bridges HB-, HB'-, HB“ - of each phase ..
  • free-wheeling diodes D are arranged parallel to the upper circuit breakers S1 +, S1' +, S1“ + and the lower circuit breakers S2 +, S2 '+, S2 “+, in each case, which are directed in the direction of the first pole A are polarized in a transparent manner.
  • the intermediate circuit center M is also connected to the upper centers M +, M '+, M “+ via upper diodes D +, D' +, D“ + and polarized in a permeable manner in the direction of the upper center points M +, M '+, M “+ .
  • the lower half bridges HB-, HB'-, HB "- in the exemplary embodiment shown here in an analogous manner include an upper circuit breaker S1-, S1'-, S1" - and a lower circuit breaker S2-, S2'-, S2 each connected in series '-, whereby a lower center point M-, M'-, M "- is located between the upper circuit breakers S1-, S1'-, S1" - and the associated lower circuit breakers S2-, S2'-, S2 ".
  • Free-wheeling diodes D are arranged parallel to the upper circuit breakers S1-, S1'-, S1 "- and the lower circuit breakers S2-, S2'-, S2" - in the direction of the associated center point M, M ', M ", ie in Direction of the first pole A are polarized permeable.
  • the lower middle points M-, M'-, M "- are connected to the intermediate circuit middle point M via lower diodes D-, D'-, D" - with the lower diodes D-, D'-, D "- in Direction of the intermediate circuit center M are polarized permeable.
  • circuit breakers S1 +, ST +, S1 “, S1-, ST-, S1“ - S2 +, S2 '+, S2 “+, S2-, S2'-, S2“ - the half bridges HB1 +, HB2 +, HB3 +, HB1-, HB2 -, HB3- are each controlled by the control circuit 5 in such a way that the input DC voltage Ue via the intermediate circuit Z and the power switches S1 +, ST +, S1 ", S1-, ST-, S1” - S2 +, S2 '+, S2 " +, S2-, S2'-, S2 “- (as part of the DC / AC voltage bridge) is converted into an output AC voltage ua, ua ', ua“ per phase branch.
  • the output alternating voltages, among others, among other things ', among other things' can be fed in at the respective output pole of the inverter 1 in each case in line phases of an energy supply network, whereby line filters can also be provided.
  • An energy supply network comprises a number of network phases, each of which has a phase-shifted network voltage (for example 230 volts) with a network frequency (for example 50 Hz).
  • the output alternating voltages, among others, among other things ', among other things' are preferably synchronized with the respective mains voltage in order to enable feeding into the energy supply network.
  • a monitoring unit 4 compares the switching pattern SM specified by the control unit 5 with a number of forbidden switching patterns SM, one switching pattern SM being considered per phase.
  • the switching patterns SM of the individual phase branches can be compared independently of one another with the prohibited / permitted switching patterns SMx / SMO.
  • a switching pattern SM can also be provided which also includes switching states of circuit breakers of several phase branches and is compared with corresponding forbidden / permitted switching patterns SMx / SMO.
  • the switching pattern SM of a single-phase inverter 1 according to FIG. 3 is discussed as an example, although the invention can of course also be used for other types of inverters 1, for example a three-phase inverter 1 according to FIG. 4.
  • Destructive switching patterns are formed when three adjacent or non-adjacent circuit breakers are closed at the same time: '1110', O111 ', ⁇ 101', ⁇ 011 'or if all circuit breakers S1 +, S2 +, S1-, S2- are closed at the same time: ⁇ 111 Destructive switching patterns lead to short circuits or to impermissibly high voltage drops at circuit breakers S1 +, S2 +, S1 -, S2- and thus also in the event of a brief occurrence of the destruction of a circuit breaker S1 +, S2 +,
  • the first upper power switch S1 + is closed while the output alternating voltage, among other things, reaches its negative peak value, this leads to the reverse voltage of the first upper power switch S1 + in question being exceeded.
  • Potentially destructive switching patterns are dependent on the switching states of other phase branches (in the case of multi-phase inverters 1) as well as on the current output AC voltage, among other things.
  • the inverter 1 according to FIG. 3 thus has ten prohibited switching patterns SMx (five destructive and five potentially destructive switching patterns).
  • the monitoring unit 4 preferably prevents potentially destructive switching patterns, as well as destructive switching patterns, from reaching the power switches S1 +, S2 +, S1-, S2-.
  • Permitted switching patterns SM0 arise, for example, when two neighboring circuit breakers are closed (and the other circuit breakers are open): ‘1100‘, O110 ‘, O011‘. 5a, 5b and 5c each show these permitted switching patterns SM0, the corresponding switching states Z1 +, Z2 +, Z1-, Z2- of the switching pattern SM, i.e. the positions of the circuit breakers S1 +, S2 +, S1-, S2- being shown.
  • the allowed switching pattern SM0 ‘1100‘ is present, which means that the upper intermediate circuit voltage UC + is applied to the first lower power switch S1- and the lower intermediate circuit voltage UC- is applied to the second lower power switch S2-.
  • Fig. 5a the allowed switching pattern SM0 ‘1100‘ is present, which means that the upper intermediate circuit voltage UC + is applied to the first lower power switch S1- and the lower intermediate circuit voltage UC- is applied to the second lower power switch S2-.
  • the permitted switching pattern SM0 O110 ‘ is present, so that the upper intermediate circuit voltage UC + is applied to the first upper circuit breaker S1 + and the lower intermediate circuit voltage UC- is applied to the second lower circuit breaker S2-.
  • 5c shows the permitted switching pattern SM0 O011 ‘, which means that the upper intermediate circuit voltage UC + is applied to the first upper circuit breaker S1 + and the lower intermediate circuit voltage UC- is applied to the second upper circuit breaker S2 +.
  • the switching patterns SM shown in FIGS. 5a, b, c are permitted switching patterns SM0, since only the upper or lower intermediate circuit voltage UC +, UC- is applied to the circuit breaker S1 +, S2 + S1-, S2-.
  • Another permitted switching pattern SM0 results when all power switches S1 +, S2 + S1-, S2- are open, ie the DC / AC voltage bridge 3 is switched off: O000 '. There are also permitted switching patterns SM0 if only the second upper power switch S2 + or the first lower power switch S1- is closed: O100 ', O010'.
  • FIGS. 6a to 6f show all six permitted switching patterns SMO, whereby in Fig. 6a the permitted switching pattern SMOa '1100', in Fig. 6b the permitted switching pattern SMOb O100 ', in Fig. 6c the permitted switching pattern SMOc ⁇ 110', in Fig. 6d the permitted switching pattern SMOd O010 ', in Fig. 6e the permitted switching pattern SMOe O011' and in Fig. 6f the permitted switching pattern SMOf ⁇ 000 '. Furthermore, the voltages at the circuit breakers S1 +, S2 + S1-, S2- with a positive output current ia, i.e. an output current ia flowing from the output pole, are shown in FIGS. 6a to 6f. Thus, in Fig. 6a, the upper intermediate circuit voltage UC + is at the first lower
  • the upper intermediate circuit voltage UC + is applied to the first upper circuit breaker S1 + and the lower intermediate circuit voltage UC- is applied to the series circuit of the first and second lower circuit breakers S1-, S2-.
  • the upper intermediate circuit voltage UC + is applied to the first upper circuit breaker S1 + and the lower intermediate circuit voltage UC- is applied to the second lower circuit breaker S2-.
  • the upper intermediate circuit voltage UC + is applied to the first upper circuit breaker S1 + and the lower intermediate circuit voltage UC- is applied to the second upper circuit breaker S2 +.
  • FIGS 7a to 7f show the same six permitted switching patterns SMOa, SMOb, SMOc, SMOd, SMOe, SMOf as FIGS Output current generally flowing into the output pole are shown.
  • FIG. 7a analogously to FIG. 6a, the upper intermediate circuit voltage UC + is applied to the first lower circuit breaker S1- and the lower intermediate circuit voltage UC- is applied to the second lower circuit breaker S2-.
  • the upper intermediate circuit voltage UC + is applied to the first upper circuit breaker S1 + and the lower intermediate circuit voltage UC- is applied to the second lower circuit breaker S2-.
  • the upper intermediate circuit voltage UC + is applied to a series circuit of the upper circuit breakers S1 +, S2 + and the lower intermediate circuit voltage UC- is applied to the second lower circuit breaker S2-.
  • the upper intermediate circuit voltage UC + is applied to the first upper circuit breaker S1 + and the lower intermediate circuit voltage UC- is applied to the second upper circuit breaker S2 +.
  • transitions from a first (basically allowed) switching pattern SM1 to a second (basically allowed) switching pattern SM2 can be prohibited or allowed.
  • the permitted transitions are shown in FIG. A transition from the permitted switching pattern SMOa 1100 ‘(corresponding to FIG. 6a) to the permitted switching pattern SMOc O110‘ (corresponding to FIG. 6c) and vice versa is prohibited. If the permitted switching pattern SMOa ‘1100‘ is switched directly to the permitted switching pattern SMOc O110 ‘, i.e. the second upper circuit breaker S2 + is opened directly, it can happen that the upper half-bridge HB + represents a short circuit, whereby the upper intermediate circuit capacitor C + is short-circuited.
  • the permitted switching pattern SMOb O100 ‘ is provided between the permitted switching pattern SMOa‘ 1100 ‘and the permitted switching pattern SMOc O110‘. This means that switching is made from the permitted switching pattern SMOa ‘1100‘ via the permitted switching pattern SMOb O100 ‘to the permitted switching pattern SMOc O110‘ and, at the same time, from the switching pattern SMOc O110 ‘via the switching pattern SMOb O100‘ to the switching pattern SMOa ‘1100‘.
  • the permitted switching pattern SMOd O010 ‘(corresponding to FIG. 6d) is therefore provided between the permitted switching pattern SMOc O110‘ and the permitted switching pattern SMOe O011 ‘. This means that switching is made from the permitted switching pattern SMOc ⁇ 110 ‘via the permitted switching pattern SMOd O010‘ to the permitted switching pattern SMOe ⁇ 011 ‘and, likewise, from the permitted switching pattern SMOe O011‘ via the permitted switching pattern SMOd O010 ‘into the permitted switching pattern SMOc O110‘.
  • the first upper circuit breaker S1 + is opened first (first upper switching state Z1 + changes from to ⁇ ') the voltage at the first upper power switch S1 + rises and the voltage at the lower power switches S1-, S2- falls.
  • first upper switching state Z1 + changes from to ⁇ '
  • the voltage at the first upper power switch S1 + rises and the voltage at the lower power switches S1-, S2- falls.
  • the upper diode D + conducts.
  • the voltage at the first upper power switch S1 + no longer rises from this point in time, which means that the first upper power switch S1 + is protected from overvoltage.
  • the first lower circuit breaker S1- is then closed (first lower switching state Z1- goes from 0 to 1), whereby the permitted switching pattern SMOc ⁇ 110 '(corresponding to FIG. 6c) is achieved.
  • first lower switching state Z1- goes from 0 to 1
  • the permitted switching pattern SMOc ⁇ 110 '(corresponding to FIG. 6c) is achieved.
  • the second lower circuit breaker S2- is opened first (second lower switching state Z2- goes from to ⁇ '), whereby the voltage at the second lower circuit breaker S2- increases and the voltage at the upper circuit breakers S1 +, S2 + drops.
  • the lower diode D- conducts. The voltage at the second lower power switch S2- no longer rises from this point in time, which means that the second lower power switch S2- is protected from overvoltage.
  • the second upper circuit breaker S2 + is then closed (second upper switching state Z2 + goes from 0 to 1)), whereby the permitted switching pattern SMOc 0110 (FIG. 7c) is achieved.
  • second upper switching state Z2 + goes from 0 to 1
  • the permitted switching pattern SMOc 0110 FIG. 7c
  • FIG. 8 after the lower diode D- conducts it can be switched into the switching pattern SMOf 000 '(according to FIG. 7f).
  • the permitted switching pattern SMOf ⁇ 000 '(FIG. 6f) is provided for a positive output current ia (FIG. 6) and a negative output current ia (FIG. 7), which corresponds to a deactivated DC / AC voltage bridge.
  • the permitted switching pattern SMOf ⁇ 000 'from and into the permitted switching pattern SMOb ⁇ 100 (Fig. 6b, 7b)
  • the permitted switching pattern SMOc ⁇ 110 Fig. 6c, 7c
  • the permitted switching pattern SMOd ⁇ 010' Fig. 6d, 7d
  • a transition from the permitted switching pattern SMOf ⁇ 000 'to the permitted switching pattern SMOa ⁇ 100' a transition from the permitted switching pattern SMOf ⁇ 000 'to the permitted switching pattern SMOa ⁇ 100' (Fig.
  • a monitoring unit 4 In order to monitor a switching pattern SM output by the control unit 5, a monitoring unit 4 is provided according to the invention.
  • the monitoring unit 4 checks the switching pattern SM specified by the control unit 5 and compares it with forbidden switching patterns SMx and / or permitted switching patterns SMO.
  • the monitoring unit 4 advantageously also compares transitions from (permitted) switching patterns SMO to prohibited and / or permitted transitions. If the monitoring unit 4 determines (directly by comparison with the number of forbidden switching patterns SMx or indirectly by comparing with permitted switching patterns SMO) that a switching pattern SM corresponds to a forbidden switching pattern SMx, this switching pattern is blocked by the monitoring unit, i.e. not sent to the circuit breaker S1 +, S2 + S1-, S2- output. If the switching pattern SM corresponds to a permitted switching pattern SMO, the switching pattern is output to circuit breakers S1 +, S2 + S1-, S2-.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

Um einen den Wechselrichter (1) vor verbotenen Schaltzuständen zu schützen, wird eine Überwachungseinheit (4) mit Überwachungseingängen (40) und Überwachungsausgängen (41) vorgesehen ist, wobei die Überwachungseingänge (40) mit den Steuerausgängen (51) verbunden sind, um die Schaltmuster (SM) zu empfangen, und wobei die Überwachungsausgänge (41) mit den Leistungsschaltern (S1+, S2+, S1-, S2-) verbunden sind. Die Überwachungseinheit ist (4) ausgestaltet, einen Übergang von einem ersten Schaltmuster (SM) auf ein zweites Schaltmuster (SM) mit einer Anzahl verbotener Übergänge und/oder mit einer Anzahl erlaubter Übergänge zu vergleichen und bei Übereinstimmung mit einem der verbotenen Übergänge und/oder bei Abweichung von der Anzahl erlaubter Übergänge das zweite Schaltmuster (SM) zu blockieren und bei Abweichung von der Anzahl verbotener Übergängen und/oder bei Übereinstimmung mit einem der erlaubten Übergänge das zweite Schaltmuster (SM) über die Überwachungsausgänge (41) an die Leistungsschalter (S1+, S2+, S1-, S2-) auszugeben.

Description

Überwachungseinheit für einen Wechselrichter
Die gegenständliche Erfindung betrifft einen Wechselrichter zum Wandeln einer Eingangs- Gleichspannung in zumindest eine Ausgangs-Wechselspannung, umfassend eine Anzahl Leistungsschalter und umfassend eine Steuereinheit, welche ausgestaltet ist über Steuerausgänge Schaltmuster für die Leistungsschalter auszugeben. Weiters betrifft die gegenständliche Erfindung ein Verfahren zum Betrieb eines Wechselrichters, umfassend eine Anzahl an Leistungsschaltern, wobei eine Steuereinheit Schaltmuster für die Leistungsschalter ausgibt um eine Eingangs-Gleichspannung in zumindest eine Ausgangs- Wechselspannung zu wandeln.
Ein Wechselrichter wird auch als Inverter bezeichnet und stellt einen Gleichstrom/Wechselstrom-Wandler dar. Das Bedeutet, dass ein Wechselrichter eine Eingangs-Gleichspannung in eine Ausgangs-Wechselspannung umwandelt. Dabei ist an einem Eingang eine Gleichspannungsquelle, beispielsweise eine Photovoltaik-Anlage im Generatorbetrieb, vorgesehen, welche die Eingangsgleichspannung zur Verfügung stellt. Es kann auch ein Gleichspannungswandler zwischen der Photovoltaik-Anlage und dem Eingang des Wechselrichters geschaltet werden um die PV Anlage im optimalen Arbeitspunkt zu betreiben. Die Eingangsgleichspannung wird an einer Brückeneingangsseite der Gleichspannungs/Wechselspannungs-Brücke angelegt. Am Eingang des Wechselrichters kann weiters ein kapazitiver Zwischenkreis vorgesehen sein, an welchem die Eingangsgleichspannung ebenso angelegt. Die Ausgangs-Wechselspannung liegt an einer Brückenausgangsseite der Gleichspannungs/Wechselspannungs-Brücke (welche somit den Ausgang des Wechselrichters darstellt) an und kann weiters einem Wechselspannungsnetz zur Verfügung gestellt werden. Am Ausgang des Wechselrichters können zudem Taktfilter und/oder Netzfilter vorgesehen sein. Der Wechselrichter kann auch bidirektional ausgestaltet sein, was bedeutet, dass auch eine Ausgangs-Wechselspannung in eine Eingangs- Gleichspannung gewandelt werden kann.
Ist der Wechselrichter als Multi-Level-Inverter ausgebildet, so weist die Gleichspannungs/Wechselspannungs-Brücke zumindest eine obere Halbbrücke und zumindest eine untere Halbbrücke auf. Jede Halbbrücke umfasst zumindest zwei über eine Verbindungspunkt verbundene Leistungsschalter, z.B. IGBTs oder MOSFETs, die sich jeweils in einem Schaltzustand, d.h. geöffnet oder geschlossen, befinden. Die obere Halbbrücke erzeugt positive Halbwellen der Ausgangs-Wechselspannung und die untere Halbbrücke negative Halbwellen der Ausgangs-Wechselspannung.
Der Wechselrichter kann eine oder mehrere Phasenzweige umfassen, wobei bei einem mehrphasigen Multi-Level-Inverter in der Gleichspannungs/Wechselspannungs-Brücke je zumindest eine obere und untere Halbbrücke pro Phase vorgesehen ist. Ein NPC (Neutral Point Clamped) Wechselrichter weist am Eingang einen Zwischenkreis auf, welcher zwei über einen Zwischenkreis-Mittelpunkt in Serie geschaltete Zwischenkreiskapazitäten umfasst. Der Zwischenkreis-Mittelpunkt ist weiters über Dioden mit den Verbindungspunkten der oberen und unteren Halbbrücken verbunden.
Es ist im Wechselrichter eine Steuereinheit vorgesehen. Steuerausgänge der Steuereinheit sind über Steuerleitungen mit den Leistungsschaltern verbunden. Die Steuereinheit gibt den Leistungsschaltern über die Steuerausgänge immer den aktuellen Schaltzustand vor. Die einzelnen Schaltzustände werden variiert, um die gewünschte Ausgang-Wechselspannung zu erzeugen. Die Schaltzustände der Leistungsschalter der Halbbrücken einer Phase zu einem Zeitpunkt wird in Folge gesamtheitlich betrachtet als Schaltmuster bezeichnet. Ein Schaltmuster umfasst also für jeden Leistungsschalter einen Schaltzustand. Somit gibt die Steuereinheit zu jedem Zeitpunkt ein Schaltmuster aus, welches über die Steuerleitungen an die Leistungsschalter weitergeleitet wird. Die Leistungsschalter sind entsprechend des aktuellen Schaltmusters zu jedem Zeitpunkt jeweils geöffnet, oder geschlossen um die gewünschte Ausgang-Wechselspannung zu erzeugen.
Es existieren jedoch auch bestimmte verbotene Schaltmuster, die zu Beschädigungen am Wechselrichter, insbesondere den Leistungsschaltern, führen können. Die verbotenen Schaltzustände können in destruktive und potentiell destruktive Schaltmuster aufgeteilt werden. Destruktive Schaltmuster führen unabhängig von äußeren Umständen zu einer Beschädigung, wogegen potentiell destruktive Schaltmuster zu Schäden führen können, wenn bestimmte äußere Umstände eintreten. Es ist somit wünschenswert, wenn sowohl destruktive, als auch potentiell destruktive Schaltmuster vermieden werden.
Insbesondere in der Entwicklungsphase, z.B. bei Tests der
Gleichspannungs/Wechselspannungs-Brücke, eines Wechselrichters sind verbotene Schaltmuster äußerst unangenehm. Werden beispielsweise in einem Phasenzweig die Leistungsschalter einer oberen und unteren Halbbrücke gleichzeitig geschlossen, d.h. leitend geschaltet (verbotenes Schaltmuster), so wird im Zwischenkreis gespeicherte Energie innerhalb kürzester Zeit in Wärmeenergie umgewandelt. Dadurch kann neben einer Beschädigung der Leistungsschalter oder anderer Komponenten auch ein lauter Knall entstehen, welcher zu bleibenden Gehörschäden führen kann.
Es ist daher eine Aufgabe der gegenständlichen Erfindung den Wechselrichter vor verbotenen Schaltzuständen zu schützen.
Diese Aufgabe wird erfindungsgemäß gelöst, indem eine Überwachungseinheit mit Überwachungseingängen und Überwachungsausgängen vorgesehen ist, wobei die Überwachungseingänge mit den Steuerausgängen verbunden sind, um die Schaltmuster zu empfangen, und wobei die Überwachungsausgänge mit den Leistungsschaltern verbunden sind. Die Überwachungseinheit ist ausgestaltet, einen Übergang von einem ersten Schaltmuster auf ein zweites Schaltmuster mit einer Anzahl verbotener Übergänge und/oder mit einer Anzahl erlaubter Übergänge zu vergleichen und bei Übereinstimmung mit einem der verbotenen Übergänge und/oder bei Abweichung von der Anzahl erlaubter Übergänge das zweite Schaltmuster zu blockieren und bei Abweichung von der Anzahl verbotener Übergängen und/oder bei Übereinstimmung mit einem der erlaubter Übergänge das zweite Schaltmuster über die Überwachungsausgänge an die Leistungsschalter auszugeben.
Weiters wird die Aufgabe durch ein Verfahren gelöst, wobei mittels einer Überwachungseinheit und unabhängig von der Steuereinheit ein Übergang von einem ersten Schaltmuster auf ein zweites Schaltmuster mit einer Anzahl verbotener Übergänge und/oder einer Anzahl erlaubter Übergänge verglichen wird, wobei die Überwachungseinheit bei Übereinstimmung des Übergangs mit einem der verbotenen Übergänge und/oder einer Abweichung von der Anzahl erlaubter Übergänge das zweite Schaltmuster blockiert und bei Abweichung des Übergangs von der Anzahl verbotener Übergänge und/oder bei Übereinstimmung mit einem der erlaubter Übergänge das zweite Schaltmuster an die Leistungsschalter ausgibt.
Als Übergang ist der aktuell von der Steuereinheit ausgegebene Übergang anzusehen.
Damit kann von der Überwachungseinheit geprüft werden, ob ein Übergang von einem (grundlegend erlaubten) ersten Schaltmuster in ein (grundlegend erlaubtes) zweites Schaltmuster einem erlaubten Übergang und/oder einem verbotenen Übergang entspricht. Die Anzahl verbotener Übergänge und/oder erlaubter Übergänge ist der Überwachungseinheit bekannt (beispielsweise aufgrund der Topologie des Wechselrichters vorgegeben) und kann beispielsweise als Tabelle vorliegen.
Die Prüfung auf Abweichung von der Anzahl erlaubter/verbotener Übergänge bedeutet, dass die Abweichung von allen erlaubten/verbotenen Übergängen überprüft wird. Eine Übereinstimmung kann logischerweise nur mit einem erlaubten/verbotenen Übergang vorliegen, da zu einem Zeitpunkt nur ein Übergang von der Steuereinheit ausgegeben wird.
Sind der Überwachungseinheit die Anzahl verbotener Übergänge bekannt, so kann durch eine Abweichung des Schaltmusters von allen dieser Anzahl verbotener Übergänge implizit eine Übereinstimmung mit einem erlaubten Übergang angenommen werden - womit das zweite Schaltmuster an die Leistungsschalter ausgegeben wird. Damit kann es auch ausreichend sein, wenn der Überprüfungseinheit nur die Anzahl verbotener Übergänge bekannt ist.
Ist der Überwachungseinheit die Anzahl erlaubter Übergänge bekannt, so kann durch eine Abweichung des Schaltmusters von allen dieser Anzahl erlaubter Übergänge implizit eine Übereinstimmung mit einem verbotenen Übergang angenommen werden kann, womit das zweite Schaltmuster blockiert wird. Damit kann es ausreichend sein, wenn der Überprüfungseinheit nur die Anzahl erlaubter Übergänge bekannt ist.
In einem Satz formuliert: Entspricht der Übergang keinem der erlaubten Übergänge, so entspricht der Übergang einem der Anzahl verbotener Übergänge, und umgekehrt. Sind der Überwachungseinheit die Anzahl erlaubte und die Anzahl verbotene Übergänge bekannt, so kann vorzugsweise ein Vergleich des Schaltmusters sowohl auf erlaubte, als auch auf verbotene Übergänge erfolgen. Dabei dürfen die Anzahl erlaubter und die Anzahl verbotener Übergänge natürlich nicht überlappen, d.h. ein Übergang kann nur erlaubt oder verboten sein.
Die Überwachungseinheit kann ausgestaltet sein, bei Übereinstimmung mit einem der verbotenen Übergänge und/oder bei Abweichung von der Anzahl erlaubter Übergänge, einen erlaubten Übergang vom ersten Schaltmuster in zumindest ein drittes Schaltmuster und einen erlaubten Übergang vom zumindest dritten Schaltmuster in das zweite Schaltmuster auszugeben.
Es kann bei Übereinstimmung des Übergangs mit einem der verbotenen Übergänge und/oder einer Abweichung von der Anzahl erlaubter Übergänge, ein erlaubter Übergang vom ersten Schaltmuster in zumindest ein drittes Schaltmuster und ein erlaubter Übergang vom zumindest dritten Schaltmuster in das zweite Schaltmuster ausgegeben werden.
Damit kann durch einen Umweg über einen oder mehrere erlaubte Übergänge sichergesellt werden, dass das zweite Schaltmuster erreicht wird - sofern es grundlegend möglich ist, das zweite Schaltmuster über einen oder mehrere erlaubte Übergänge zu erreichen. Dabei ist es vorteilhaft, wenn zudem die während dieser Übergänge ausgegebenen Schaltmuster selbst mit einer Anzahl erlaubter und/oder verbotener Schaltmuster abgeglichen werden, um sicherzustellen, dass die ausgegebenen Schaltmuster selbst erlaubt sind, wie unten beschrieben.
Die Überwachungseinheit ist vorzugsweise ausgestaltet, ein empfangenes Schaltmuster mit einer Anzahl verbotener Schaltmustern und/oder mit einer Anzahl erlaubter Schaltmuster zu vergleichen und bei Übereinstimmung des Schaltmusters mit einem der verbotenen Schaltmuster und/oder bei Abweichung des Schaltmusters von der Anzahl erlaubter Schaltmustern das Schaltmuster zu blockieren, und das empfangene Schaltmuster bei Abweichung von der Anzahl verbotener Schaltmuster und/oder bei Übereinstimmung mit einem der erlaubten Schaltmuster über die Überwachungsausgänge an die Leistungsschalter auszugeben.
Weiters werden die Schaltmuster vorzugsweise von einer Überwachungseinheit unabhängig von der Steuereinheit mit einer Anzahl verbotener Schaltmuster und/oder einer Anzahl erlaubter Schaltmuster verglichen werden und die Überwachungseinheit bei Übereinstimmung des Schaltmusters mit einem der verbotenen Schaltmuster und/oder einer Abweichung von der Anzahl erlaubter Schaltmustern das Schaltmuster blockiert und bei Abweichung des Schaltmusters von der Anzahl verbotener Schaltmustern und/oder bei Übereinstimmung mit einem der erlaubten Schaltmuster das Schaltmuster an die Leistungsschalter ausgibt.
Als Schaltmuster ist das aktuell von der Steuereinheit ausgegebene Schaltmuster anzusehen. Die Leistungsschalter schalten dann entsprechend der erhaltenen Schaltmuster, die von der Überwachungseinheit ausgegeben werden. Da die von der Steuereinheit ausgegebenen Schaltmuster durch eine von der Steuereinheit unabhängige Überwachungseinheit mit der Anzahl verbotener/erlaubter Schaltmuster verglichen werden, muss die Steuereinheit selbst die ausgegebenen Schaltmuster nicht überwachen. Durch die Implementierung der Überwachung der Schaltmuster in der Überwachungseinheit werden die Ressourcen der Steuereinheit geschont. Durch die separate Ausführung ist die korrekte Funktionsweise der Überwachungseinheit zudem einfach testbar und es können Steuereinheit und Überwachungseinheit unabhängig voneinander entwickelt werden. Ebenso kann eine bereits in einem Wechselrichter vorhandene Steuereinheit auch mit einer Überwachungseinheit nachgerüstet werden. Hierzu muss die Überwachungseinheit lediglich zwischen Steuereinheit und Leistungsschalter geschaltet werden. Es kann natürlich auch zusätzlich in der Steuereinheit eine Prüfung auf erlaubte und/oder verbotene Schaltmuster erfolgen, womit der Vorteil der geschonten Ressourcen der Steuereinheit wieder obsolet wird.
Die verbotenen Schaltmuster und/oder erlaubten Schaltmuster sind der Überwachungseinheit bekannt (beispielsweise aufgrund der Topologie des Wechselrichters vorgegeben) und können beispielsweise als Tabelle vorliegen. Die Prüfung auf Abweichung von der Anzahl erlaubter/verbotener Schaltmuster bedeutet, dass die Abweichung von allen erlaubten/verbotenen Schaltmustern überprüft wird. Eine Übereinstimmung kann logischerweise nur mit einem erlaubten/verbotenen Schaltmuster vorliegen, da zu einem Zeitpunkt nur ein Schaltmuster von der Steuereinheit ausgegeben wird.
Sind der Überwachungseinheit die Anzahl verbotener Schaltmuster bekannt, so kann durch eine Abweichung des Schaltmusters von allen dieser Anzahl verbotener Schaltmuster implizit eine Übereinstimmung mit einem erlaubten Schaltmuster angenommen werden - was dazu führt, dass das Schaltmuster von der Überwachungseinheit an die Leistungsschalter ausgegeben wird. Damit kann es auch ausreichend sein, wenn der Überprüfungseinheit nur die Anzahl verbotener Schaltmuster bekannt ist.
Sind der Überwachungseinheit die Anzahl erlaubter Schaltmuster bekannt, so kann durch eine Abweichung des Schaltmusters von allen dieser Anzahl erlaubter Schaltmuster implizit eine Übereinstimmung mit einem verbotenen Schaltmuster angenommen werden kann, was dazu führt, dass das Schaltmuster von der Überwachungseinheit blockiert wird. Damit kann es ausreichend sein, wenn der Überprüfungseinheit nur die Anzahl erlaubter Schaltmuster bekannt ist.
In einem Satz formuliert: Entspricht das Schaltmuster keinem erlaubten Schaltmuster, so kann die Annahme getroffen werden, dass das Schaltmuster einem verbotenen Schaltmuster entspricht, und umgekehrt. Sind der Überwachungseinheit sowohl die Anzahl erlaubter, als auch die Anzahl verbotener Schaltmuster bekannt, so kann vorzugsweise ein Vergleich des Schaltmusters sowohl auf erlaubte, als auch auf verbotene Schaltmuster erfolgen. Dabei dürfen die Anzahl erlaubter und die Anzahl verbotener Schaltmuster natürlich nicht überlappen d.h. ein Schaltmuster kann nur erlaubt oder verboten sein.
Es kann die Überwachungseinheit bei Übereinstimmung des Schaltmusters mit einem der verbotenen Schaltmuster und/oder einer Abweichung von der Anzahl erlaubter Schaltmuster ein erlaubtes Schaltmuster ausgeben. Damit wird das verbotene Schaltmuster von der Überwachungseinheit durch ein erlaubtes ersetzt. Sobald die Steuereinheit wieder ein erlaubtes Schaltmuster ausgibt, kann dieses von der Überwachungseinheit wieder weitergeleitet werden.
Die Überwachungseinheit kann ausgestaltet sein, bei Übereinstimmung des Schaltmusters mit einem der verbotenen Schaltmuster und/oder einer Abweichung von der Anzahl erlaubter Schaltmuster ein erlaubtes Schaltmuster auszugeben.
Weiters kann bei Übereinstimmung des Schaltmusters mit einem verbotenen Schaltmuster und/oder einer Abweichung von der Anzahl erlaubter Schaltmuster eine Aktion ausgelöst werden. Als Aktion kann beispielsweise ein Notaus, d.h. eine Abschaltung oder ein Neustart des Wechselrichters, oder eines Teils davon, ausgelöst werden. Stattdessen oder zusätzlich kann als Aktion auch ein Signal ausgegeben werden. Das Signal kann von einerweiteren Einheit weiterverarbeitet werden. Zusätzlich oder stattdessen kann auch ein z.B. ein optisches und/oder akustisches Signal ausgegeben werden.
Vorzugsweise gibt die Überwachungseinheit bei Übereinstimmung des Übergangs mit einem der verbotenen Übergänge und/oder einer Abweichung von der Anzahl erlaubter Übergänge das erste Schaltmuster an die Leistungsschalter aus. Damit wird also ein verbotener Übergang vom ersten Schaltmuster in das zweite Schaltmuster verhindert und weiterhin das erste Schaltmuster ausgegeben.
Es kann weiters bei einem Übergang von einem ersten Schaltmuster in ein zweites Schaltmuster durch die Überwachungseinheit sichergestellt werden, dass das zweite Schaltmuster erst nach Ablauf einer Sicherheitszeit an die Leistungsschalter ausgegeben wird. Dies kann erforderlich sein, wenn ein Übergang zwar grundlegend erlaubt ist, dies jedoch erst nach einer gewissen Sicherheitszeit, während welcher beispielsweise Abklingvorgänge stattfinden.
Die Überwachungseinheit kann ausgestaltet sein, bei einem Übergang von einem ersten Schaltmuster in ein zweites Schaltmuster sicherzustellen, dass das zweite Schaltmuster erst nach Ablauf einer Sicherheitszeit an die Leistungsschalter ausgegeben wird.
Vorzugsweise ist ein erster oberer Leistungsschalter über einen oberen Mittelpunkt mit einem zweiten oberen Leistungsschalter verbunden ist und ein erster unterer Leistungsschalter über einen unteren Mittelpunkt mit einem zweiten unteren Leistungsschalter verbunden ist, wobei der obere Mittelpunkt, sowie der untere Mittelpunkt, vorzugsweise jeweils über Dioden, mit dem Zwischenkreis-Mittelpunkt verbunden sind. Weiters ist zwischen dem ersten Eingangspol und dem zweiten Eingangspol ein Zwischenkreis vorgesehen, welcher einen ersten Zwischenkreiskondensator und einen über den Zwischenkreis-Mittelpunkt verbundenen zweiten Zwischenkreiskondensator umfasst. Damit entspricht der Wechselrichter einem NPC (Neutral Point Clamped) Multi Level Wechselrichter, konkret einem NPC Drei-Level Wechselrichter. Natürlich kann auch ein NPC Wechselrichter mit mehr als drei Leveln vorgesehen sein. Bei NPC Multi Level Wechselrichtern sind verbotene Schaltmuster und Übergänge besonders kritisch, weshalb die Überwachung selbiger durch die erfindungsgemäße Überwachungseinheit besonders vorteilhaft ist.
Die Überwachungseinheit ist vorzugsweise ausgestaltet, die Schaltmuster mit zumindest einem der folgenden verbotenen Schaltmuster zu vergleichen:
- erster oberer Leistungsschalter geschlossen und zweiter oberer, erster unterer und zweiter unterer Leistungsschalter geöffnet,
- zweiter unterer Leistungsschalter geschlossen und erster unterer, erster oberer und zweiter oberer Leistungsschalter geöffnet,
- erster oberer und zweiter unterer Leistungsschalter geschlossen und zweiter oberer und erster unterer Leistungsschalter geöffnet,
- erster oberer und erster unterer Leistungsschalter geschlossen und zweiter oberer und zweiter unterer Leistungsschalter geöffnet,
- zweiter oberer und zweiter unterer Leistungsschalter geschlossen und erster oberer und erster unterer Leistungsschalter geöffnet
- drei (benachbarte oder nicht benachbarte) Leistungsschalter geschlossen,
- alle Leistungsschalter geschlossen. Vorzugsweise ist die Überwachungseinheit als FPGA (Field Programmable Gate Array), was sinngemäß „im Feld (also vor Ort) programmierbare (Logik-)Gatter-Anordnung“ bedeutet, ausgeführt. Damit sind für den Vergleich mit erlaubten/verbotenen Schaltmustern und/oder erlaubten/verbotenen Übergängen Frequenzen/Sampleraten von bis zu mehreren 100 MHz möglich, um Änderungen der Schaltmuster im ns-Bereich erkennen zu können. Ebenso kann der Vergleich der Schaltmuster mit verbotenen und/oder erlaubten Schaltmustern parallel erfolgen. Die Steuereinheit eines Wechselrichters ist üblicherweise als Digitaler Signalprozessor (DSP) ausgeführt, welcher Signale nicht mit derartig hohen Frequenzen verarbeiten kann. Es ist auch vorstellbar, dass die Überwachungseinheit (z.B. als FPGA) und die Steuereinheit (z.B. als DSP) gemeinsam auf einer anwendungsspezifische integrierten Schaltung ASIC (application-specific integrated Circuit) integriert sind. Dabei ist jedoch darauf zu achten, dass die Überwachungseinheit die Schaltmuster von der Steuereinheit empfängt und unabhängig von der Steuereinheit entsprechend der gegenständlichen Erfindung verarbeitet.
Die gegenständliche Erfindung wird nachfolgend unter Bezugnahme auf die Figuren 1 bis 8 näher erläutert, die beispielhaft, schematisch und nicht einschränkend vorteilhafte Ausgestaltungen der Erfindung zeigen. Dabei zeigt
Fig.1 einen schematischen Wechselrichter nach dem Stand der Technik,
Fig.2 einen schematischen erfindungsgemäßen Wechselrichter,
Fig.3 einen einphasigen NPC (Neutral Point Clamped) Multi-Level Inverter,
Fig.4 einen dreiphasigen NPC (Neutral Point Clamped) Multi-Level Inverter,
Fig.5a, b, c erlaubte Schaltmuster einer Phase,
Fig.6a-f Schalterspannungen bei erlaubten Schaltmuster bei Ausgabe eines positiven Ausgangsstroms,
Fig.7a-f Schalterspannungen bei erlaubten Schaltmuster bei Ausgabe eines negativen Ausgangsstroms,
Fig.8 Übergänge zwischen erlaubten Schaltmustern.
In Fig. 1 ist ein schematischer Wechselrichter 1 nach dem Stand der T echnik dargestellt, welcher an seinem Eingang eine Gleichspannungsquelle 2, beispielsweise eine Photovoltaik- Anlage im Generatorbetrieb, aufweist. Die Gleichspannungsquelle 2 stellt dem Wechselrichter zwischen einem ersten Eingangspol A und einem zweiten Eingangspol B eine Eingangsgleichspannung Ue zur Verfügung und wandelt die Eingangs-Gleichspannung Ue in eine Ausgangs- Wechselspannung ua. Weiters ist am Eingang des Wechselrichters ein optionaler kapazitiver Zwischenkreis C vorgesehen, an welchem die Eingangsgleichspannung Ue anliegt. Zwischen der Gleichspannungsquelle 2 und dem Zwischenkreis C kann auch ein Gleichspannungswandler angeordnet sein. Der Wechselrichter 1 umfasst eine Anzahl an Leistungsschaltern (in Fig. 1 symbolisch als „S1+, S1-“ dargestellt), welche jeweils einen Schaltzustand aufweisen. Als Schaltzustand ist jeweils entweder leitend, d.h. geschlossen, oder nicht-leitend, d.h. geöffnet, vorgesehen. Der Wechselrichter 1 in Fig. 1 ist einphasig ausgeführt, was bedeutet, dass eine Ausgangs- Wechselspannung ua am Ausgang ausgegeben wird. Eine Auflistung der Schaltzustände der Leistungsschalter S1+, S1- eines Phasenzweigs wird als Schaltmuster SM dieses Phasenzweigs bezeichnet. Da in Fig. 1 nur ein Phasenzweig vorgesehen ist, ist ein Schaltmuster SM für die Leistungsschalter S1+, S1- dieses einen Phasenzweigs vorgesehen.
Die Schaltmuster SM wird an einem Signalausgang 51 einer Steuereinheit 5 ausgegeben und den Leistungsschaltern S1+, S1- zur Verfügung gestellt. Die Steuereinheit 5 ist beispielsweise als Digitaler Signalprozessor (DSP) ausgeführt. Durch eine bestimmte zeitliche Abfolge der Schaltmuster SM, welche von der Steuereinheit 5 generiert wird, wird Eingangs-Gleichspannung Ue in die Ausgangs-Wechselspannung ua gewandelt. Die Ausgangs-Wechselspannung ua kann beispielsweise in eine Netzspannung eines Energieversorgungsnetzes eingespeist werden. Da die Funktionsweise eines Wechselrichters 1 grundlegend bekannt ist, wird auf die konkrete Abfolge der Schaltmuster SM an dieser Stelle nicht näher eingegangen.
Es können durch die Steuereinheit 5 jedoch verbotene Schaltmuster SMx und/oder verbotene Schaltübergänge von einem ersten (grundsätzlich erlaubten) Schaltmuster SM in ein zweites (grundsätzlich erlaubtes) Schaltmuster SM vorgegeben werden. Schalten die Leistungsschalter S1+, S1- entsprechend eines verbotenen Schaltmusters SMx oder entsprechend eines verbotenen Schaltübergangs, so kann es zu Beschädigungen am Wechselrichter 1, insbesondere der Gleichspannungs/Wechselspannungs-Brücke 3 kommen.
Um dem vorzubeugen ist erfindungsgemäß zwischen der Steuereinheit 5 und den Leistungsschaltern S1+, S1- eine Überwachungseinheit 4 vorgesehen, wie in Fig. 2 dargestellt. Die Überwachungseinheit 4 ist mit ihren Überwachungseingängen 40 mit den Signalausgängen 51 der Steuereinheit 5 verbunden und überprüft unabhängig von der Steuereinheit 5 ob das von der Steuereinheit 5 aktuell vorgegebene Schaltmuster SM einem verbotenen Schaltmuster SMx aus einer Anzahl verbotener Schaltmuster SMx entspricht. Hierzu kann an der Überwachungseinheit 4 beispielsweise eine Tabelle mit einer Anzahl an verbotenen Schaltmustern SMx vorliegen, wobei das Schaltmuster SM mit den verbotenen Schaltmustern SMx abgeglichen wird. Entspricht das Schaltmuster SM einem der verbotenen Schaltmuster SMx, so wird das von der Steuereinheit 5 ausgegebene Schaltmuster SM von der Überwachungseinheit 4 blockiert, d.h. nicht an die Leistungsschalter S1+, S1- weitergegeben. Stattdessen wird vorteilhaftweise ein erlaubtes Schaltmuster SM0 ausgegeben, z.B. das letzte erlaubte Schaltmuster, das von der Steuereinheit 5 erzeugt wurde. Weiters kann eine Aktion N ausgelöst werden, beispielsweise ein Notaus und/oder ein z.B. optisches und/oder akustisches Signal ausgegeben werden. Es kann von der Überwachungseinheit 4 auch ein Hinweissignal ausgegeben und von einer anderen Einheit weiterverarbeitet werden. Stellt die Überwachungseinheit 4 fest, dass das von der Steuereinheit 5 ausgegebene Schaltmuster SM von der Anzahl verbotener Schaltmuster SMx abweicht, d.h. keinem der Anzahl verbotener Schaltmuster SMx entspricht, so kann vorteilhafterweise davon ausgegangen werden, dass das aktuelle Schaltmuster SM einem erlaubten Schaltmuster SM0 entspricht. In diesem Fall wird das aktuelle Schaltmuster SM von der Überwachungseinheit 4 an die Leistungsschalter S1+, S1- ausgegeben. Anstatt einem Vergleich der von der Steuereinheit 5 ausgegebenen Schaltmustern SM mit einer Anzahl verbotener Schaltmuster SMx kann natürlich auch ein Vergleich mit einer Anzahl erlaubter Schaltmuster SM0 erfolgen. In diesem Fall blockiert die Überwachungseinheit 4 bei Abweichung des Schaltmusters SM von der Anzahl erlaubter Schaltmustern SM0 das Schaltmuster SM und gibt bei Übereinstimmung des Schaltmusters SM mit einem erlaubten Schaltmuster SM0 das Schaltmuster SM an die Leistungsschalter S1+, S1- aus. Natürlich kann das Schaltmuster SM von der Überwachungseinheit 4 auch unabhängig von der Steuereinheit 5 mit einer Anzahl verbotener Schaltmuster SMx und einer Anzahl erlaubter Schaltmuster SM0 verglichen werden. Dabei darf die Anzahl verbotener Schaltmuster SMx natürlich nicht mit der Anzahl erlaubter Schaltmuster SM0 überlappen, d.h. ein Schaltmuster SM kann nur verboten oder erlaubt sein.
Zudem kann vorgesehen sein, dass die Überwachungseinheit 4 unabhängig von der Steuereinheit 5 überprüft, ob die Steuereinheit 5 einen verbotenen Übergang von einem ersten (grundsätzlich erlaubten) Schaltmuster SM1 in ein zweites (grundsätzlich erlaubtes) Schaltmuster SM2 erzeugt. Ist dem der Fall, so wird der verbotene Übergang von der Überwachungseinheit 4 blockiert, d.h. verhindert, dass die Leistungsschalter S1+, S1- (direkt) vom ersten Schaltmuster SM1 in das zweite Schaltmuster SM2 schalten. Hierzu kann die Überwachungseinheit 4 beispielsweise statt dem zweiten Schaltmuster SM2 ein drittes (erlaubtes) Schaltmuster SM3 an die Leistungsschalter S1+, S1- weitergeben, wobei der Übergang vom ersten Schaltmuster SM1 in das dritte Schaltmuster SM3 natürlich erlaubt sein muss. In weiterer Folge kann die Überwachungseinheit 4 das zweite Schaltmuster SM2 ausgeben, sofern der Übergang vom dritten Schaltmuster SM3 in das zweite Schaltmuster SM2 erlaub ist. Es kann somit statt einem verbotenen Übergang von einem ersten Schaltmuster SM1 in ein zweites Schaltmuster SM2 ein Umweg über beliebig viele erlaubte Übergänge erfolgen, wobei die jeweiligen Schaltmuster SM, in welche übergegangen wird, natürlich selbst erlaubt sein müssen.
Es kann von der Überwachungseinheit 4 statt dem verbotenen Übergang auch weiterhin das erste Schaltmuster SM 1 , welches ja erlaubt ist, an die Leistungsschalter S1+, S1 - ausgegeben werden oder an den Leistungsschaltern S1+, S1- ein erlaubter Übergang in ein anderes erlaubtes Schaltmuster SM hervorgerufen werden. Weiters kann, wenn die Überwachungseinheit 4 einen verbotenen Übergang feststellt eine Aktion N ausgelöst werden, beispielsweise ein Notaus und/oder ein z.B. optisches und/oder akustisches Signal etc., ausgegeben werden.
Stellt die Überwachungseinheit 4 fest, dass die Steuereinheit 5 einen erlaubten Übergang von einem ersten Schaltmuster SM1 in ein zweites Schaltmuster SM2 ausgibt, so gibt die Überwachungseinheit 4 diesen erlaubten Übergang, d.h. das zweite Schaltmuster SM2, an die Leistungsschalter S1+, S1- weiter.
Natürlich kann, analog wie schon in Bezug auf die erlaubten Schaltmuster SMO und die verbotenen Schaltmuster SMx ausgeführt, alternativ oder zusätzlich zum Vergleich mit erlaubten Übergängen ein Vergleich mit verbotenen Übergängen von einem ersten Schaltmuster SM1 in ein zweites Schaltmuster SM2 erfolgen und bei Feststellung eines verbotenen Übergangs durch die Überwachungseinheit 4 das zweite Schaltmuster SM2 blockiert und bei Feststellung eines erlaubten Übergangs durch die Überwachungseinheit 4 das zweite Schaltmuster SM2 an die Leistungsschalter S1+, S1- ausgegeben werden.
In Fig. 3 ist ein bevorzugtes Ausführungsbeispiel eines Wechselrichters 1 in Form eines einphasigen NPC (Neutral Point Clamped) Multi-Level (hier drei-Level) Wechselrichters dargestellt. Der Zwischenkreis C umfasst hier einen oberen Zwischenkreiskondensator C+ und einen in Serie geschalteten unteren Zwischenkreiskondensator C-. Die Eingangsgleichspannung Ue liegt zwischen einem ersten Eingangspol A und einem zweiten Eingangspol B an, wobei die Serienschaltung der beiden Zwischenkreiskondensatoren C+,
C- zwischen dem ersten Eingangspol A und dem zweiten Eingangspol B angeordnet ist. Vorteilhafterweise befindet sich zwischen dem oberen Zwischenkreiskondensators C+ und dem unteren Zwischenkreiskondensators C- ein Zwischenkreis-Mittelpunkt M. Der obere Zwischenkreiskondensator C+ und der untere Zwischenkreiskondensator C- bilden somit den Zwischenkreis C, wobei natürlich auch weitere serielle und/oder parallele Kondensatoren im Zwischenkreis Z vorgesehen sein können. Es wird zudem der erste Eingangspol A über eine obere Halbbrücke HB+ und eine in Serie geschaltete zugehörige untere Halbbrücke HB- mit dem zweiten Eingangspol B verbunden, womit die Eingangsspannung Ue jeweils an der Serienschaltung der oberen Halbbrücke HB+ und zugehörigen unteren Halbbrücke HB- anliegt. Die obere Halbbrpcke HB+ und untere Halbbrücke HB- bilden somit eine Gleichspannungs/Wechselspannungs-Brücke. Zwischen der oberen Halbbrücke HB+ und der zugehörigen unteren Halbbrücke HB- befindet sich ein Ausgangspol. Der Ausgangspol kann weiters mit Taktfiltern (z.B. eine in Serie geschaltete Taktfilterinduktivität und/oder eine gegen Masse geschaltete Taktfilterkapazität) versehen sein. Am Ausgangspol liegt die Ausgangswechselspannung ua, welche beispielsweise in ein Energieversorgungsnetz eingespeist werden kann.
Die oberen Halbbrücke HB+ umfasst im dargestellten Ausführungsbeispiel einen oberen Leistungsschalter S1+ und einen in Serie geschalteten unteren Leistungsschalter S2+, wobei sich zwischen dem oberen Leistungsschalter S1+ und dem unteren Leistungsschalter S2+ ein oberer Mittelpunkt M+ befindet. In der oberen Halbbrücke HB+ sind parallel zum oberen Leistungsschalter S1+ und dem unteren Leistungsschalter S2+ jeweils Freilaufdioden D angeordnet, die in Richtung des ersten Pols A durchlässig gepolt ist. Der Zwischenkreis- Mittelpunkt M ist zudem über eine obere Diode D1+ mit dem oberen Mittelpunkt M+ verbunden, der in Richtung des oberen Mittelpunkts M+ durchlässig gepolt ist.
Die untere Halbbrücke HB- umfasst im dargestellten Ausführungsbeispiel in analoger Weise einen oberen Leistungsschalter S1- und einen in Serie geschalteten unteren Leistungsschalter S2-, wobei sich zwischen dem oberen Leistungsschalter S1- und dem zugehörigen unteren Leistungsschalter S2- ein unterer Mittelpunkt M- befindet. Parallel zum ersten oberen Leistungsschalter S1- und dem ersten unteren Leistungsschalter S2- ist eine Freilaufdiode D angeordnet, die in Richtung des zugehörigen oberen Mittelpunkts M+, d.h. in Richtung des ersten Pols A, durchlässig gepolt ist. Der untere Mittelpunkt M- ist über eine untere Diode D+ mit dem Zwischenkreis-Mittelpunkt M verbunden, wobei die untere Diode D1- in Richtung des Zwischenkreis-Mittelpunkts M durchlässig gepolt ist. Natürlich können die obere und/oder untere Halbbrücke HB+, HB- auch weitere Leistungsschalter umfassen und/oder der Wechselrichter weitere Halbbrücken umfassen, beispielsweise um die Leistung des Wechselrichters 1 zu erhöhen.
Die Leistungsschalter S1+, S2+ der oberen Halbbrücke HB+ der oberen Halbbrücke HB+ und weisen jeweils einen Schaltzustand Z1+, Z2+ und die Leistungsschalter S1-, S2- der unteren Halbbrücke HB- jeweils einen Schaltzustand Z1-, Z2- auf. Als Schaltzustand Z1+, Z2+, Z1-, Z2- ist jeweils leitend, d.h. geschlossen, oder nicht-leitend, d.h. geöffnet, vorgesehen, wobei in der dargestellten Ausführung die Leistungsschalter S1+, S2+ S1-, S2- 1-aktiv sind. Das bedeutet, dass die Leistungsschalter S1+, S2+ S1-, S2- jeweils bei einem Schaltzustand Z1+, Z2+, Z1-, Z2- von geschlossen und bei einem Schaltzustand Z1+,
Z2+, Z1-, Z2- von O‘ geöffnet sind.
Die Schaltzustände Z1+, Z2+, Z1-, Z2- der Leistungsschalter S1+, S2+ S1-, S2- einer Phase werden in weiterer Folge als vierstelliges Schaltmuster SM dieser Phase beschrieben. Dabei stellt die erste Stelle den Schaltzustand Z1+ des ersten oberen Leistungsschalters S1+, die zweite Stelle den Schaltzustand Z2+ des zweiten oberen Leistungsschalters S2+, die dritte Stelle den Schaltzustand Z1- des ersten unteren Leistungsschalters S1- und die vierte Stelle den Schaltzustand Z2- des zweiten unteren Leistungsschalters S2- dar.
Der dargestellte Wechselrichter 1, ausgeführt als Multi-Level NPC-lnverter, zeichnet sich dadurch aus, dass der Zwischenkreis C auf zwei Zwischenkreiskondensatoren C+ und C- aufgeteilt ist. Damit teilt sich die Eingangsgleichspannung Ue auf die beiden Zwischenkreiskondensatoren C+ und C- auf, wobei am oberen Zwischenkreiskondensator C+ die obere Zwischenkreisspannung UC1 und am unteren Zwischenkreiskondensator C- die untere Zwischenkreisspannung UC2 anliegt. In Kombination mit der Aufteilung der auf eine obere Halbbrücke HB+ und eine untere Halbbrücke HB- (Multi-Level Inverter) ergibt sich der Vorteil, dass je nach vorliegendem Schaltmuster SM nicht die gesamte Eingangsgleichspannung Ue an den jeweiligen Leistungsschaltern S1+, S2+ S1-, S2- anliegt, sondern nur der Anteil, welcher als Zwischenkreisspannung UC+, UC- am jeweiligen Zwischenkreiskondensatoren C+, C- anliegt. Damit können beispielsweise bei einer Eingangsgleichspannung Ue von 1000 V und Zwischenkreisspannungen UC+, UC- von jeweils 500V auch IGBTs (Bipolartransistor mit isolierter Gate-Elektrode) als Leistungsschalter S1+, S2+ S1-, S2- verwendet werden. Die Leistungsschalter S1+, S2+ S1- , S2- müssen somit nur einer Spannung von 500V standhalten.
In dieser Ausführung ergeben sich jedoch verbotene Schaltmuster SMx, die besonders gefährlich sind. Aus diesem Grund ist in der zwischen der Steuereinheit 5 und den Leistungsschaltern S1+, S2+ S1-, S2- eine erfindungsgemäße Überwachungseinheit 4 vorgesehen, wobei Überwachungseingänge 40 der Überwachungseinheit 4 mit Steuerausgängen 51 der Steuereinheit 5 verbunden. Damit empfängt die Überwachungseinheit 4 die von der Steuereinheit 5 vorgegebenen Schaltmuster SM (Z1+, Z2+, Z1-, Z2-) und vergleicht diese jeweils einer Anzahl mit verbotener Schaltmuster SMx. Gibt die Steuereinheit 5 an ihren Steuerausgängen 51 ein verbotenes Schaltmuster SMx aus, so wird dieses von der Überwachungseinheit 4 blockiert, d.h. nicht an die Leistungsschalter S1+, S2+ S1-, S2- weitergegeben. Stattdessen kann von der Überwachungseinheit 4 beispielsweise eine Aktion N ausgelöst werden oder ein erlaubtes Schaltmuster SM0 an die Leistungsschalter S1+, S2+ S1-, S2- ausgegeben werden. Stellt die Überwachungseinheit 4 beim Vergleich eines aktuellen Schaltmusters SM mit der Anzahl verbotener Schaltmuster SMx fest, dass das Schaltmuster SM erlaubt ist, so gibt die Überwachungseinheit 4 das Schaltmuster SM an die jeweiligen Leistungsschalter S1+, S2+ S1-, S2- aus.
Umgekehrt kann natürlich wie oben erwähnt ein Vergleich des Schaltmusters SM mit einer Anzahl erlaubter Schaltmuster SM0 erfolgen. Gibt die Steuereinheit 5 an ihren Steuerausgängen 51 ein erlaubtes Schaltmuster SMx aus, so gibt die Überwachungseinheit 4 das Schaltmuster SM an die jeweiligen Leistungsschalter S1+, S2+ S1-, S2- aus. Gibt die Steuereinheit 5 an ihren Steuerausgängen 51 ein verbotenes Schaltmuster SMx aus so wird dieses von der Überwachungseinheit 4 blockiert, d.h. nicht an die Leistungsschalter S1+,
S2+ S1-, S2- weitergeleitet.
Natürlich kann der Wechselrichter 1 auch eine Mehrzahl an Phasen und damit Phasenzweigen umfassen. In Fig. 4 ist beispielhaft ein dreiphasiger Wechselrichter 1 dargestellt. Dieser Wechselrichter 1 unterscheidet sich vom einphasigen Wechselrichter nach Fig. 3 dadurch, dass die Gleichspannungs/Wechselspannungs-Brücke pro Phasenzweig jeweils eine obere Halbbrücke HB+, HB‘+, HB“+ und eine zugehörige untere Halbbrücke HB-, HB‘-, HB“-umfasst. Für drei Phasenzweige sind somit insgesamt drei obere Halbbrücken HB+, HB‘+, HB“+ und drei untere Halbbrücken HB-, HB‘-, HB“- vorgesehen. Es wird der erste Pol A jeweils über die obere Halbbrücke HB+, HB‘+, HB“+ und die über den jeweiligen Ausgangpol in Serie geschaltete zugehörige untere Halbbrücke HB-, HB‘-, HB“- mit dem zweiten Pol B verbunden, womit die Eingangsgleichspannung Ue jeweils an der Serienschaltung der oberen Halbbrücken HB+, HB‘+, HB“+ und zugehörigen untere Halbbrücken HB-, HB‘-, HB“- jeder Phase anliegt.. Die oberen Halbbrücken HB+, HB‘+,
HB“+ umfassen jeweils einen oberen Leistungsschalter S1+, S1‘+, S1“+ und jeweils einen in Serie geschalteten unteren Leistungsschalter S2+, S2‘+, S2“+, wobei sich zwischen den oberen Leistungsschaltern S1+, S1‘+, S1“+ und den zugehörigen unteren Leistungsschaltern S2+, S2‘+, S2“+, jeweils ein oberer Mittelpunkt M1+, M1‘+, M1“+ befindet. In den oberen Halbbrücken HB+, HB‘+, HB“+ sind parallel zu den oberen Leistungsschaltern S1+, S1‘+, S1“+ und den unteren Leistungsschaltern S2+, S2‘+, S2“+, jeweils Freilaufdioden D angeordnet, die in Richtung des ersten Pols A durchlässig gepolt sind. Der Zwischenkreis- Mittelpunkt M ist zudem über obere Dioden D+, D‘+, D“+ mit den oberen Mittelpunkten M+, M‘+, M“+ verbunden und in Richtung der oberen Mittelpunkte M+, M‘+, M“+ durchlässig gepolt. Die unteren Halbbrücken HB-, HB‘-, HB“- umfassen im hier dargestellten Ausführungsbeispiel in analoger Weise einen oberen Leistungsschalter S1-, S1‘-, S1“- und einen jeweils in Serie geschalteten unteren Leistungsschalter S2-, S2‘-, S2‘-, wobei sich zwischen den oberen Leistungsschaltern S1-, S1‘-, S1“- und den zugehörigen unteren Leistungsschaltern S2-, S2‘-, S2“- jeweils ein unterer Mittelpunkt M-, M‘-, M“- befindet. Parallel zu den oberen Leistungsschaltern S1-, S1‘-, S1“- und den unteren Leistungsschaltern S2-, S2‘-, S2“- sind jeweils Freilaufdioden D angeordnet, in Richtung des zugehörigen Mittelpunkts M, M‘, M“, d.h. in Richtung des ersten Pols A durchlässig gepolt sind. Die unteren Mittelpunkte M-, M‘-, M“- sind über untere Dioden D-, D‘-, D“- mit dem Zwischenkreis-Mittelpunkt M verbunden, wobei die unteren Dioden D-, D‘-, D“- in Richtung des Zwischenkreis-Mittelpunkts M durchlässig gepolt sind. Die Leistungsschalter S1+, ST+, S1“, S1-, ST-, S1“- S2+, S2‘+, S2“+, S2-, S2‘-, S2“- der Halbbrücken HB1+, HB2+, HB3+, HB1-, HB2-, HB3- werden jeweils von der Steuerschaltung 5 derart angesteuert, dass die Eingangs-Gleichspannung Ue über den Zwischenkreis Z und die Leistungsschalter S1+, ST+, S1“, S1-, ST-, S1“- S2+, S2‘+, S2“+, S2-, S2‘-, S2“- (als Teil der der Gleichspannungs/Wechselspannungs-Brücke) in eine Ausgangs- Wechselspannung ua, ua‘, ua“ pro Phasenzweig gewandelt wird. Die Ausgangs- Wechselspannungen ua, ua‘, ua“ liegen in jedem Phasenzweig am jeweiligen Ausgangspol an, wobei an den Ausgangspolen auch Taktfilter (z.B. jeweils in Serie geschaltete Taktfilterinduktivitäten und/oder zwischen den Phasenzweig in Stern geschaltete Takftilerkapazitäten) vorgesehen sein können. Die Ausgangs-Wechselspannungen ua, ua‘, ua“ können am jeweiligen Ausgangspol des Wechselrichters 1 jeweils in Netzphasen eines Energieversorgungsnetzes eingespeist werden, wobei auch Netzfilter vorgesehen sein können. Ein Energieversorgungsnetz umfasst eine Anzahl Netzphasen, die jeweils eine phasenverschobene Netzspannung (z.B. 230 Volt) mit einer Netzfrequenz (z.B. 50 Hz) aufweisen. Die Ausgangs-Wechselspannungen ua, ua‘, ua“ sind vorzugsweise mit der jeweiligen Netzspannung synchronisiert, um ein Einspeisen in das Energieversorgungsnetz zu ermöglichen.
Wie in der in Fig. 3 dargestellten Ausführung, ist auch in der nach Fig. 4 dargestellten Ausführung zwischen der Steuereinheit 5 und den Leistungsschaltern S1+, ST+, S1“, S1-, ST-, S1“- S2+, S2‘+, S2“+, S2-, S2‘-, S2“- eine erfindungsgemäße Überwachungseinheit 4 vorgesehen. Die Überwachungseinheit 4 vergleicht die von der Steuereinheit 5 vorgegebenen Schaltmuster SM mit einer Anzahl verbotener Schaltmuster SM, wobei je ein Schaltmuster SM pro Phase betrachtet wird. Die Schaltmuster SM der einzelnen Phasenzweig können dabei unabhängig voneinander mit den verbotenen/erlaubten Schaltmustern SMx/SMO verglichen werden. Es kann auch ein Schaltmuster SM vorgesehen sein, das auch Schaltzustände von Leistungsschaltern mehrerer Phasenzweige umfasst, und mit entsprechend verbotenen/erlaubten Schaltmustern SMx/SMO verglichen wird.
Es wird in Zusammenschau der Figuren 5 bis 8 beispielhaft auf die Schaltmuster SM eines einphasigen Wechselrichters 1 entsprechend Fig. 3 eingegangen, wobei die Erfindung natürlich auch für andersartige Wechselrichter 1 angewendet werden kann, beispielsweise einem dreiphasigen Wechselrichter 1 entsprechend Fig. 4.
Für den Wechselrichter nach Fig. 3 existieren sechs erlaubte Schaltmuster SM0 und zehn verbotene Schaltmuster SMx, wobei die verbotenen Schaltmuster SMx in potentiell destruktive und destruktive Schaltmuster eingeteilt werden können.
Destruktive Schaltmuster (nicht in den Figuren dargestellt) werden gebildet, wenn drei benachbarte oder auch nicht benachbarte Leistungsschalter gleichzeitig geschlossen sind: ‘1110‘, O111‘, Ί 101 ‘, Ί011' oder wenn alle Leistungsschalter S1+, S2+, S1-, S2- gleichzeitig geschlossen sind: Ί 111 Destruktive Schaltmuster führen zu Kurzschlüssen oder zu unzulässig hohen Spannungsabfällen an den Leistungsschaltern S1+, S2+, S1-, S2- und somit auch bei kurzzeitigem Auftreten zur Zerstörung eines Leistungsschaltern S1+, S2+,
51-, S2-. Potentiell destruktive Schaltmuster können abhängig von äußeren Umständen, zur Beschädigung des Wechselrichters 1, insbesondere den Leistungsschaltern S1+, S2+, S1-,
52- führen. Wird beispielsweise der erste obere Leistungsschalter S1+ geschlossen, während die Ausgangs-Wechselspannung ua ihren negativen Scheitelwert erreicht, führt dies zu einer Überschreitung der Sperrspannung des betroffenen ersten oberen Leistungsschalters S1+. Potentiell destruktive Schaltmuster sind abhängig von den Schaltzuständen anderer Phasenzweige (bei mehrphasigen Wechselrichtern 1) sowie von der aktuellen Ausgangs-Wechselspannung ua. Potentiell destruktiv sind für den Wechselrichter l nach Fig. 3 die Schaltmuster Ί000', O001‘, ‘1001‘, Ί010', O101‘. Der Wechselrichter 1 nach Fig. 3 weist also zehn verbotene Schaltmuster SMx (fünf destruktive und fünf potentiell destruktive Schaltmuster) vorhanden.
Vorzugsweise wird durch die Überwachungseinheit 4 verhindert, dass potentiell destruktive Schaltmuster, wie auch destruktive Schaltmuster, an die Leistungsschalter S1+, S2+, S1-, S2- gelangen.
Erlaubte Schaltmuster SM0 ergeben sich z.B., wenn zwei benachbarte Leistungsschalter geschlossen (und die weiteren Leistungsschalter offen) sind: ‘1100‘, O110‘, O011‘. Fig. 5a, 5b und 5c zeigen jeweils diese erlaubten Schaltmuster SM0, wobei die entsprechenden Schaltzustände Z1+, Z2+, Z1-, Z2- des Schaltmusters SM, d.h. die Stellungen der Leistungsschalter S1+, S2+, S1-, S2- dargestellt sind. In Fig. 5a liegt das erlaubte Schaltmuster SM0 ‘1100‘ vor, womit am ersten unteren Leistungsschalter S1- die obere Zwischenkreisspannung UC+ und am zweiten unteren Leistungsschalter S2- die untere Zwischenkreisspannung UC- anliegt. In Fig. 5b hingegen liegt das erlaubte Schaltmuster SM0 O110‘ vor, womit am ersten oberen Leistungsschalter S1+ die obere Zwischenkreisspannung UC+ und am zweiten unteren Leistungsschalter S2- die untere Zwischenkreisspannung UC- anliegt. In Fig. 5c liegt das erlaubte Schaltmuster SM0 O011‘ vor, womit am ersten oberen Leistungsschalter S1+ die obere Zwischenkreisspannung UC+ und am zweiten oberen Leistungsschalter S2+ die untere Zwischenkreisspannung UC- anliegt. Zusammengefasst sind die in Fig. 5a, b, c dargestellten Schaltmuster SM erlaubte Schaltmuster SM0, da an den Leistungsschalter S1+, S2+ S1-, S2- jeweils nur die obere oder untere Zwischenkreisspannung UC+, UC- anliegt.
Ein weiteres erlaubtes Schaltmuster SM0 ergibt sich, wenn alle Leistungsschalter S1+, S2+ S1-, S2- geöffnet sind, d.h. die Gleichspannungs/Wechselspannungs-Brücke 3 ausgeschaltet ist: O000‘. Weiters sind erlaubte Schaltmuster SM0 vorhanden, wenn nur der zweite obere Leistungsschalter S2+ oder der erste untere Leistungsschalter S1- geschlossen ist: O100‘, O010‘.
Fig. 6a bis 6f zeigt alle sechs erlaubten Schaltmuster SMO, wobei in Fig. 6a das erlaubte Schaltmuster SMOa ‘1100‘, in Fig. 6b das erlaubte Schaltmuster SMOb O100‘, in Fig. 6c das erlaubte Schaltmuster SMOc Ό110‘, in Fig. 6d das erlaubte Schaltmuster SMOd O010‘, in Fig. 6e das erlaubte Schaltmuster SMOe O011‘ und in Fig. 6f das erlaubte Schaltmuster SMOf Ό000 ‘dargestellt ist. Weiters sind in den Fig. 6a bis 6f die Spannungen an den Leistungsschaltern S1+, S2+ S1-, S2- bei einem positiven Ausgangsstrom ia, d.h. einem aus dem Ausgangspol fließenden Ausgangsstrom ia, dargestellt. So liegt in Fig. 6a die obere Zwischenkreisspannung UC+ am ersten unteren
Leistungsschalter S1- an und die untere Zwischenkreisspannung UC- am zweiten unteren Leistungsschalter S2-.
In Fig. 6b liegt die obere Zwischenkreisspannung UC+ am ersten oberen Leistungsschalter S1+ an und die untere Zwischenkreisspannung UC- an der Serienschaltung des ersten und zweiten unteren Leistungsschalters S1-, S2-.
In Fig. 6c liegt die obere Zwischenkreisspannung UC+ am ersten oberen Leistungsschalter S1+ an und die untere Zwischenkreisspannung UC- am zweiten unteren Leistungsschalter S2-.
In Fig. 6d, wie auch in Fig. 6e und Fig. 6f, liegt die obere Zwischenkreisspannung UC+ am ersten oberen Leistungsschalter S1+ an und die untere Zwischenkreisspannung UC- am zweiten oberen Leistungsschalter S2+.
Fig. 7a bis 7f zeigen dieselben sechs erlaubten Schaltmuster SMOa, SMOb, SMOc, SMOd, SMOe, SMOf wie die Fig. 6a bis 6f, wobei jedoch die Spannungen an den Leistungsschaltern S1+, S2+ S1-, S2- bei einem negativen, d.h. einen in den Ausgangspol fließenden, Ausgangsstrom ia dargestellt sind.
So liegt in Fig. 7a analog zu Fig. 6a die obere Zwischenkreisspannung UC+ am ersten unteren Leistungsschalter S1- an und die untere Zwischenkreisspannung UC- am zweiten unteren Leistungsschalter S2-.
In Fig. 7b liegt jedoch die obere Zwischenkreisspannung UC+ am ersten unteren Leistungsschalter S1- an und die untere Zwischenkreisspannung UC- am zweiten unteren Leistungsschalter S2-.
In Fig. 7c liegt wie in Fig. 6c die obere Zwischenkreisspannung UC+ am ersten oberen Leistungsschalter S1+ an und die untere Zwischenkreisspannung UC- am zweiten unteren Leistungsschalter S2-. In Fig. 7d liegt jedoch im Gegensatz zu Fig. 6d die obere Zwischenkreisspannung UC+ an einer Serienschaltung der oberen Leistungsschalter S1+, S2+ an und die untere Zwischenkreisspannung UC- am zweiten unteren Leistungsschalter S2-.
In Fig. 7e liegt wie in Fig. 6e die obere Zwischenkreisspannung UC+ am ersten oberen Leistungsschalter S1+ an und die untere Zwischenkreisspannung UC- am zweiten oberen Leistungsschalter S2+.
In Fig. 7f liegt im Gegensatz zu Fig. 6f die obere Zwischenkreisspannung UC+ am ersten unteren Leistungsschalter S1- an und die untere Zwischenkreisspannung UC- am zweiten unteren Leistungsschalter S2-.
Zusätzlich oder anstatt der Prüfung des Schaltmusters SM selbst auf erlaubte Schaltmuster SMO oder verbotene Schaltmuster SMx können Übergänge von einem ersten (grundsätzlich erlaubten) Schaltmuster SM1 in ein zweites (grundsätzliches erlaubtes) Schaltmuster SM2 verboten oder auch erlaubt sein. In Fig. 8 sind die erlaubten Übergänge dargestellt. So ist ein Übergang vom erlaubten Schaltmuster SMOa ‘1100‘ (entsprechend Fig. 6a) in das erlaubte Schaltmuster SMOc O110‘ (entsprechend Fig. 6c) und umgekehrt verboten. Wird vom erlaubten Schaltmuster SMOa ‘1100‘ direkt in das erlaubte Schaltmuster SMOc O110‘ geschaltet, d.h. der zweite obere Leistungsschalter S2+ direkt geöffnet, so kann der Fall eintreten, dass die obere Halbbrücke HB+ einen Kurzschluss darstellt, womit der obere Zwischenkreiskondensator C+ kurzgeschlossen wird.
Um dennoch einen derartigen Übergang sicherzustellen, ist das erlaubte Schaltmuster SMOb O100‘ zwischen dem erlaubten Schaltmuster SMOa ‘1100‘ und dem erlaubten Schaltmuster SMOc O110‘ vorgesehen. Das bedeutet, dass vom erlaubten Schaltmuster SMOa ‘1100‘ über das erlaubte Schaltmuster SMOb O100‘ in das erlaubte Schaltmuster SMOc O110‘ geschaltet wird und gleichermaßen vom Schaltmuster SMOc O110‘ über das Schaltmuster SMOb O100‘ in das Schaltmuster SMOa ‘1100‘.
Gleichermaßen sind jeweils ein Übergang vom erlaubten Schaltmuster SMOc Ό110‘ in das erlaubte Schaltmuster SMOe O011‘ (entsprechend Fig. 6e) und umgekehrt verboten. Daher ist das erlaubte Schaltmuster SMOd O010‘ (entsprechend Fig. 6d) zwischen dem erlaubten Schaltmuster SMOc O110‘ und dem erlaubten Schaltmuster SMOe O011‘ vorgesehen. Das bedeutet, dass vom erlaubten Schaltmuster SMOc Ό110‘ über das erlaubte Schaltmuster SMOd O010‘ in das erlaubte Schaltmuster SMOe Ό011‘ geschaltet wird und gleichermaßen vom erlaubten Schaltmuster SMOe O011‘ über das erlaubte Schaltmuster SMOd O010‘ in das erlaubte Schaltmuster SMOc O110‘.
Beim Übergang vom erlaubten Schaltmuster SMOa ‘1100‘ über das erlaubte Schaltmuster SMOb O100‘ in das erlaubte Schaltmuster SMOc Ό110‘ wird zuerst der erste obere Leistungsschalter S1+ geöffnet (erster oberer Schaltzustand Z1+ geht von auf Ό ‘), womit die Spannung am ersten oberen Leistungsschalter S1+ steigt und die Spannung an den unteren Leistungsschaltern S1-, S2- sinkt. Sobald die Spannung am ersten oberen Leistungsschalter S1+ die obere Zwischenkreisspannung C+ erreicht hat, leitet die obere Diode D+. Die Spannung am ersten oberen Leistungsschalter S1+ steigt ab diesem Zeitpunkt nicht mehr, womit der erste obere Leistungsschalter S1+ vor Überspannung geschützt ist. Im Anschluss wird der erste untere Leistungsschalter S1- geschlossen (erster unterer Schaltzustand Z1- geht von 0 auf 1), womit das erlaubte Schaltmuster SMOc Ό110‘ (entsprechend Fig. 6c) erreicht wird. Alternativ - gemäß Fig. 8 - kann nachdem die obere Diode D+ leitet in das erlaubte Schaltmuster SMOf O000‘ geschaltet werden (Fig. 6f).
Bei einem negativen Ausgangsstrom ia wird beim Übergang vom erlaubten Schaltmuster SMOe O011‘ (entsprechend Fig. 7e) in das erlaubte Schaltmuster SMOc O110‘
(entsprechend Fig. 7c) über das erlaubte Schaltmuster SMOd 0010 (entsprechend Fig. 7d) wird zuerst der zweite untere Leistungsschalter S2- geöffnet (zweiter unterer Schaltzustand Z2- geht von auf Ό ‘), womit die Spannung am zweiten unteren Leistungsschalter S2- steigt und die Spannung an den oberen Leistungsschaltern S1+, S2+ sinkt. Sobald die Spannung am zweiten unteren Leistungsschalter S2- die untere Zwischenkreisspannung C- erreicht hat, leitet die untere Diode D-. Die Spannung am zweiten unteren Leistungsschalter S2- steigt ab diesem Zeitpunkt nicht mehr, womit der zweite untere Leistungsschalter S2- vor Überspannung geschützt ist.
Im Anschluss wird der zweite obere Leistungsschalter S2+ geschlossen (zweiter oberer Schaltzustand Z2+ geht von 0 auf 1)), womit das erlaubte Schaltmuster SMOc 0110 (Fig. 7c) erreicht wird. Alternativ - gemäß Fig. 8 - kann nachdem die untere Diode D- leitet in das Schaltmuster SMOf Ό000' geschaltet werden (entsprechend Fig. 7f).
Es ist wie erwähnt für einen positiven Ausgangsstrom ia (Fig. 6) und einen negativen Ausgangsstrom ia (Fig. 7) das erlaubte Schaltmuster SMOf Ό000' (Fig. 6f) vorgesehen, was einer deaktivierten Gleichspannungs/Wechselspannungs-Brücke entspricht. In und aus diesem erlaubten Schaltmuster SMOf Ό000' kann von und in das erlaubte Schaltmuster SMOb Ό100 (Fig. 6b, 7b), das erlaubte Schaltmuster SMOc Ό110 (Fig. 6c, 7c) und das erlaubte Schaltmuster SMOd Ό010' (Fig. 6d, 7d) geschaltet werden. Ein Übergang vom erlaubten Schaltmuster SMOf Ό000' in die erlaubten Schaltmuster SMOa Ί100' (Fig. 6a, 7a) oder SMOe ,0011' (Fig. 6e, 7e) und umgekehrt ist jedoch verboten. Dieses Verbot ergibt sich aus der Tatsache, dass ein Schalten des ersten oberen Leistungsschalters S1+/ zweiten unteren Leistungsschalter S2- vor dem zweiten oberen Leistungsschalter S2+/ersten unteren Leistungsschalter S2+ nicht garantiert werden kann.
Um ein von der Steuereinheit 5 ausgegebene Schaltmuster SM zu überwachen, ist erfindungsgemäß eine Überwachungseinheit 4 vorgesehen. Die Überwachungseinheit 4 überprüft die von der Steuereinheit 5 vorgegebenen Schaltmuster SM vergleicht sie mit verbotenen Schaltmustern SMx und/oder erlaubten Schaltmustern SMO. Vorteilhafterweise vergleicht die Überwachungseinheit 4 weiters Übergänge von (erlaubten) Schaltmustern SMO in verbotene und/oder erlaubte Übergänge. Wird von der Überwachungseinheit 4 (direkt durch Vergleich mit der Anzahl verbotener Schaltmuster SMx oder indirekt durch Vergleich mit erlaubten Schaltmustern SMO) festgestellt, dass ein Schaltmuster SM einem verbotenen Schaltmuster SMx entspricht, so wird dieses Schaltmuster von der Überwachungseinheit blockiert, d.h. nicht an die Leistungsschalter S1+, S2+ S1-, S2- ausgegeben. Entspricht das Schaltmuster SM einem erlaubten Schaltmuster SMO, so wird das Schaltmuster an Leistungsschalter S1+, S2+ S1-, S2- ausgegeben.

Claims

Patentansprüche
1. Wechselrichter (1) zum Wandeln einer zwischen einem ersten Eingangspol (A) und einem zweiten Eingangspol (B) anliegenden Eingangs-Gleichspannung (Ue) in zumindest eine Ausgangs-Wechselspannung (ua), umfassend eine Anzahl an Leistungsschalter (S1+, S2+, S1-, S2-) und umfassend eine Steuereinheit (5), welche ausgestaltet ist über Steuerausgänge (51) Schaltmuster (SM) für die Leistungsschalter (S1+, S2+, S1-, S2-) auszugeben, dadurch gekennzeichnet, dass eine Überwachungseinheit (4) mit Überwachungseingängen (40) und Überwachungsausgängen (41) vorgesehen ist, wobei die Überwachungseingänge (40) mit den Steuerausgängen (51) verbunden sind, um die Schaltmuster (SM) zu empfangen, und wobei die Überwachungsausgänge (41) mit den Leistungsschaltern (S1+, S2+, S1-, S2-) verbunden sind, dass die Überwachungseinheit (4) ausgestaltet ist, einen Übergang von einem ersten Schaltmuster (SM) auf ein zweites Schaltmuster (SM) mit einer Anzahl verbotener Übergänge und/oder mit einer Anzahl erlaubter Übergänge zu vergleichen und bei Übereinstimmung mit einem der verbotenen Übergänge und/oder bei Abweichung von der Anzahl erlaubter Übergänge das zweite Schaltmuster (SM) zu blockieren und bei Abweichung von der Anzahl verbotener Übergängen und/oder bei Übereinstimmung mit einem der erlaubten Übergänge das zweite Schaltmuster (SM) über die Überwachungsausgänge (41) an die Leistungsschalter (S1+, S2+, S1-, S2-) auszugeben.
2. Wechselrichter (1) nach Anspruch 1, dadurch gekennzeichnet, dass die Überwachungseinheit (4) ausgestaltet ist, bei Übereinstimmung mit einem der verbotenen Übergänge und/oder bei Abweichung von der Anzahl erlaubter Übergänge einen erlaubten Übergang vom ersten Schaltmuster (SM) in zumindest ein drittes Schaltmuster (SM) und einen erlaubten Übergang vom zumindest dritten Schaltmuster (SM) in das zweite Schaltmuster (SM) auszugeben.
3. Wechselrichter (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Überwachungseinheit (4) ausgestaltet ist, ein empfangenes Schaltmuster (SM) mit einer Anzahl verbotener Schaltmustern (SMx) und/oder mit einer Anzahl erlaubter Schaltmuster (SMO) zu vergleichen und bei Übereinstimmung des Schaltmusters (SM) mit einem der verbotenen Schaltmuster (SMx) und/oder bei Abweichung des Schaltmusters (SM) von der Anzahl erlaubter Schaltmustern (SMO) das Schaltmuster (SM) zu blockieren, und das empfangene Schaltmuster (SM) bei Abweichung von der Anzahl verbotener Schaltmuster (SMx) und/oder bei Übereinstimmung mit einem der erlaubten Schaltmuster (SMO) über die Überwachungsausgänge (40) an die Leistungsschalter (S1+, S2+, S1-, S2-) auszugeben.
4. Wechselrichter (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass ein erster oberer Leistungsschalter (S1 +, S1 ‘+, S1 “+) jeweils über einen oberen Mittelpunkt (M+, M+, M+) mit einem zweiten oberen Leistungsschalter (S2+, S2‘+, S2“+) verbunden ist, dass ein erster unterer Leistungsschalter (S1-, S1‘-, S1“-) jeweils über einen unteren Mittelpunkt (M-, M-, M-) mit einem zweiten unteren Leistungsschalter (S2-, S2‘-, S2“- ) verbunden ist, und dass der obere Mittelpunkt (M+, M+, M+), sowie der untere Mittelpunkt (M-, M-, M-) mit dem Zwischenkreis-Mittelpunkt (M) verbunden sind, und dass zwischen dem ersten Eingangspol (A) und dem zweiten Eingangspol (B) ein Zwischenkreis (C) vorgesehen ist, welcher einen ersten Zwischenkreiskondensator (C+) und einen über den Zwischenkreis-Mittelpunkt (M) verbundenen zweiten Zwischenkreiskondensator (C-) umfasst.
5. Wechselrichter (1) nach Anspruch 4, dadurch gekennzeichnet, dass die Überwachungseinheit (4) ausgestaltet ist, die Schaltmuster (SM) mit zumindest einem der folgenden verbotenen Schaltmuster (SMx) zu vergleichen:
- erster oberer Leistungsschalter (S1+) geschlossen und zweiter oberer, erster unterer und zweiter unterer Leistungsschalter (S2+, S1-, S2-) geöffnet,
- zweiter unterer Leistungsschalter (S2-) geschlossen und erster unterer, erster oberer und zweiter oberer Leistungsschalter (S1-, S1+, S2+) geöffnet,
- erster oberer und zweiter unterer Leistungsschalter (S1+, S2-) geschlossen und zweiter oberer und erster unterer Leistungsschalter (S2+, S1-) geöffnet,
- erster oberer und erster unterer Leistungsschalter (S1+, S1-) geschlossen und zweiter oberer und zweiter unterer Leistungsschalter (S2+, S2-) geöffnet
- zweiter oberer und zweiter unterer Leistungsschalter (S2+, S2-) geschlossen und erster oberer und erster unterer Leistungsschalter (S1+, S1-) geöffnet
- drei Leistungsschalter (S1+, S2+, S1-; S2+, S1-, S2-; S1+, S2+ S2-; S1+, S1-, S2-)
- alle Leistungsschalter (S1+, S1-, S2+ S2-) geschlossen.
6. Wechselrichter (1) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Überwachungseinheit (4) als FPGA ausgeführt ist.
7. Wechselrichter (1) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Überwachungseinheit (4) ausgestaltet ist, bei einem Übergang von einem ersten Schaltmuster in ein zweites Schaltmuster sicherzustellen, dass das zweite Schaltmuster erst nach Ablauf einer Sicherheitszeit an die Leistungsschalter ausgegeben wird.
8. Wechselrichter (1) nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass die Überwachungseinheit (4) ausgestaltet ist, bei Übereinstimmung des Schaltmusters (SM) mit einem der verbotenen Schaltmuster (SMx) und/oder einer Abweichung von der Anzahl erlaubter Schaltmuster (SMO) ein erlaubtes Schaltmuster (SMO) auszugeben.
9. Verfahren zum Betrieb eines Wechselrichters (1) umfassend eine Anzahl an Leistungsschaltern (S1+, S2+, S1-, S2-), wobei eine Steuereinheit (5) Schaltmuster (SM) für die Leistungsschalter (S1+, S2+, S1-, S2-) ausgibt, um eine Eingangs-Gleichspannung (Ue) in zumindest eine Ausgangs-Wechselspannung (ua) zu wandeln, dadurch gekennzeichnet, dass mittels einer Überwachungseinheit (4) und unabhängig von der Steuereinheit (5) ein Übergang von einem ersten Schaltmuster (SM) auf ein zweites Schaltmuster (SM) mit einer Anzahl verbotener Übergänge und/oder einer Anzahl erlaubter Übergänge verglichen wird und die Überwachungseinheit (4) bei Übereinstimmung des Übergangs mit einem der verbotenen Übergänge und/oder einer Abweichung von der Anzahl erlaubter Übergänge das zweite Schaltmuster (SM) blockiert und bei Abweichung des Übergangs von der Anzahl verbotener Übergänge und/oder bei Übereinstimmung mit einem der erlaubter Übergänge das zweite Schaltmuster (SM) an die Leistungsschalter (S1+, S2+, S1-, S2-) ausgibt.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Überwachungseinheit (4) bei Übereinstimmung des Übergangs mit einem der verbotenen Übergänge und/oder einer Abweichung von der Anzahl erlaubter Übergänge das erste Schaltmuster (SM) an die Leistungsschalter (S1+, S2+, S1-, S2-) ausgibt.
11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass bei Übereinstimmung des Übergangs mit einem der verbotenen Übergänge und/oder einer Abweichung von der Anzahl erlaubter Übergänge eine Aktion (N) ausgelöst wird.
12. Verfahren nach einem der Ansprüche 9 bis 11 , dadurch gekennzeichnet, dass bei Übereinstimmung des Übergangs mit einem der verbotenen Übergänge und/oder einer Abweichung von der Anzahl erlaubter Übergänge, ein erlaubter Übergang vom ersten Schaltmuster (SM) in zumindest ein drittes Schaltmuster (SM) und ein erlaubter Übergang vom zumindest dritten Schaltmuster (SM) in das zweite Schaltmuster (SM) ausgegeben wird.
13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass ein von der Überwachungseinheit (4) empfangenes Schaltmuster (SM) unabhängig von der Steuereinheit (5) mit einer Anzahl verbotener Schaltmuster (SMx) und/oder einer Anzahl erlaubter Schaltmuster (SMO) verglichen werden und die Überwachungseinheit (4) bei Übereinstimmung des Schaltmusters (SM) mit einem der verbotenen Schaltmuster (SMx) und/oder einer Abweichung von der Anzahl erlaubter Schaltmustern (SMO) das Schaltmuster (SM) blockiert und bei Abweichung des Schaltmusters (SM) von der Anzahl verbotener Schaltmustern (SMx) und/oder bei Übereinstimmung mit einem der erlaubten Schaltmuster (SMO) das Schaltmuster (SM) an die Leistungsschalter (S1+, S2+, S1-, S2-) ausgibt.
14. Verfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass bei einem Übergang von einem ersten Schaltmuster in ein zweites Schaltmuster durch die Überwachungseinheit (4) sichergestellt wird, dass das zweite Schaltmuster erst nach Ablauf einer Sicherheitszeit an die Leistungsschalter ausgegeben wird.
15. Verfahren nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, dass die
Überwachungseinheit (4) bei Übereinstimmung des Schaltmusters (SM) mit einem der verbotenen Schaltmuster (SMx) und/oder einer Abweichung von der Anzahl erlaubter Schaltmuster (SMO) ein erlaubtes Schaltmuster (SMO) ausgibt.
16. Verfahren nach einem der Ansprüche 9 bis 15, dadurch gekennzeichnet, dass bei Übereinstimmung des Schaltmusters (SM) mit einem verbotenen Schaltmuster (SMx) und/oder einer Abweichung von der Anzahl erlaubter Schaltmuster (SMO) eine Aktion (N) ausgelöst wird.
EP21713010.3A 2020-03-20 2021-03-19 Überwachungseinheit für einen wechselrichter Pending EP4122092A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20164548 2020-03-20
PCT/EP2021/057109 WO2021186043A1 (de) 2020-03-20 2021-03-19 Überwachungseinheit für einen wechselrichter

Publications (1)

Publication Number Publication Date
EP4122092A1 true EP4122092A1 (de) 2023-01-25

Family

ID=69941238

Family Applications (1)

Application Number Title Priority Date Filing Date
EP21713010.3A Pending EP4122092A1 (de) 2020-03-20 2021-03-19 Überwachungseinheit für einen wechselrichter

Country Status (3)

Country Link
EP (1) EP4122092A1 (de)
CN (1) CN115485963A (de)
WO (1) WO2021186043A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022123137A1 (de) 2022-09-12 2024-03-14 Bayerische Motoren Werke Aktiengesellschaft Zwischenkreis für einen 3-Level-Inverter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2801143A1 (de) * 2012-01-05 2014-11-12 American Power Conversion Corporation Verfahren und vorrichtung zur steuerung von leistungsschaltern über einen digitalen kommunikationsbus
TWI513157B (zh) * 2013-11-29 2015-12-11 Ind Tech Res Inst 直流轉交流轉換器的互鎖裝置與三相互鎖裝置
EP3193441A1 (de) * 2016-01-13 2017-07-19 GE Energy Power Conversion Technology Ltd Fehlertoleranter 3-stufiger 3-phasiger npp-umrichter und steuerungsverfahren dafür
CN106533228B (zh) * 2016-12-01 2019-08-13 阳光电源股份有限公司 五电平逆变电路的pwm控制方法、控制电路以及逆变器

Also Published As

Publication number Publication date
US20230216395A1 (en) 2023-07-06
CN115485963A (zh) 2022-12-16
WO2021186043A1 (de) 2021-09-23

Similar Documents

Publication Publication Date Title
EP1927182B1 (de) Steuerverfahren zur redundanznutzung im störungsfall eines mehrphasigen stromrichters mit verteilten energiespeichern
EP3259839B1 (de) Umrichteranordnung sowie verfahren zu deren kurzschlussschutz
EP2671297B1 (de) Verfahren zum beseitigen eines fehlers an einer hochspannungs-gleichstromleitung, anlage zum übertragen eines elektrischen stromes über eine hochspannungs-gleichstromleitung und umrichter
EP3211784B1 (de) Doppel-submodul für einen modularen mehrpunktstromrichter und modularer mehrpunktstromrichter mit diesem
EP1759450B1 (de) Oberschwingungsarme mehrphasige umrichterschaltung
EP1695434B1 (de) Umrichterschaltung mit zwei teilumrichtern
DE102013002616A1 (de) Mehrstufiger Stromwandler
DE10250404A1 (de) Leistungsumwandlungsvorrichtung
DE102005019215A1 (de) Ausgangsfilter für einen gepulsten Stromrichter
EP4122092A1 (de) Überwachungseinheit für einen wechselrichter
EP1195877A1 (de) Stromrichtersystem mit durch einen Gleichspannungszwischenkreis verbundenen Stromrichtermodulen sowie Verfahren zum Betrieb
EP3622621B1 (de) Multilevelstromrichter
WO2013064310A1 (de) Umrichterschaltung und verfahren zum betrieb einer solchen umrichterschaltung
EP2966769B1 (de) Betrieb eines modularen Multilevelstromrichters
EP2994984B1 (de) Dreipunkt-stromrichter
DE102011081111A1 (de) Wechselrichteranordnung
EP4033653A1 (de) Kaskadierter multizellenumrichter mit 3-poligen h-brücken mit geteiltem zwischenkreiskondensator
DE112016006420T5 (de) Submodul eines kaskadierten stromrichters
EP2590314A1 (de) Umrichtersystem sowie leistungselektronisches System mit solchen Umrichtersystemen
WO2018113926A1 (de) Stromrichter
WO2020165221A1 (de) Verfahren zum betreiben eines energieversorgungsnetzwerks
EP1151525A1 (de) Wechselrichter für die einspeisung sinusförmiger ströme in ein wechselstromnetz
EP3639354B1 (de) Leistungsmodul für einen stromrichter und multilevel-stromrichter
DE102015221354A1 (de) Netzrückspeiseeinheit und elektrisches Antriebssystem
WO2007051321A2 (de) Umrichterschaltung zur schaltung einer vielzahl von schaltspannungsniveaus

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20221012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20231106