EP3254364A1 - Einschaltstrombegrenzung - Google Patents

Einschaltstrombegrenzung

Info

Publication number
EP3254364A1
EP3254364A1 EP16700307.8A EP16700307A EP3254364A1 EP 3254364 A1 EP3254364 A1 EP 3254364A1 EP 16700307 A EP16700307 A EP 16700307A EP 3254364 A1 EP3254364 A1 EP 3254364A1
Authority
EP
European Patent Office
Prior art keywords
charging
transistor
storage capacitor
semiconductor device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP16700307.8A
Other languages
English (en)
French (fr)
Inventor
Günter Haas
Alex Schneider
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebm Papst Mulfingen GmbH and Co KG
Original Assignee
Ebm Papst Mulfingen GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebm Papst Mulfingen GmbH and Co KG filed Critical Ebm Papst Mulfingen GmbH and Co KG
Publication of EP3254364A1 publication Critical patent/EP3254364A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
    • H02H9/002—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off limiting inrush current on switching on of inductive loads subjected to remanence, e.g. transformers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/322—Means for rapidly discharging a capacitor of the converter for protecting electrical components or for preventing electrical shock

Definitions

  • the invention relates to a method and a circuit arrangement for inrush current limiting in a DC link or acips originallynikum-.
  • An intermediate circuit is generally known as an electrical circuit device that electrically couples a plurality of electrical networks via converters as an energy store.
  • the DC intermediate circuit is known, which is operated with a DC link capacitor at constant voltage and variable current.
  • the intermediate circuit of such voltage source inverter usually contains a comparatively large capacity, which serves as a low-impedance source for connected converters.
  • a capacitive behavior, ie, a high current immediately after switching on, which subsides thereafter, is disadvantageous.
  • the high charging current that flows into the storage capacitor when the relevant converter is plugged in or switched on can, if no restrictive measures are taken, lead to the destruction of components.
  • NTC temperature-dependent resistor
  • Einschaltstrombegrenzer usually such a thermistor, which is connected in series with the consumer, but need not necessarily be bridged. It limits the current after switching on because of its high resistance when cold. Then it warms up by the current flow, reduces its resistance and then causes only small losses to maintain its own temperature. Conversely, with NTC, the resistance decreases as the temperature increases, but conversely, with a hot (warm) NTC, the resistance of the limiting resistor drops very far and the inrush current increases very much.
  • Object of the present invention is to overcome the aforementioned disadvantages and to provide a circuit arrangement for inrush current limiting in a DC link, which is possible cost feasible, can be operated reliably and operates as low loss.
  • the basic idea of the present invention is inter alia to provide a specific charging circuit in order to charge the storage capacitor sequentially and to charge the storage capacitor, preferably stepwise, by respectively successive amounts of charge, wherein the charging circuit performs the switching through and blocking of the charging circuit to the storage capacitor via semiconductor components.
  • a charge of the storage capacitor takes place below an envelope of an exponential function, which asymptotically approaches the charge capacitance of the capacitor.
  • a circuit arrangement for Einschaltstrombegrenzung for voltage intermediate circuits which are designed to limit the current flowing in the storage capacitor charging current between a supply voltage source and the storage capacitor, the at least one semiconductor device with a gate, a resistor and a transistor, wherein one or the drain-source path (between the drain terminal and the source terminal) of the semiconductor device is arranged in series with the storage capacitor and wherein the charging of the storage capacitor via a plurality of each time sequential charging current pulses (h, ... In) takes place, which in each case flow during short-term switching of the drain-source path of the semiconductor device to the storage capacitor.
  • the charging current is thus divided into a plurality of charging current components, which load the storage capacitor in chronological succession.
  • the gate of the semiconductor device via the drain-source path of the transistor connected to this gate connected to one or the ground potential or connectable (depending on the circuit state) and depending on whether the drain-source path of the semiconductor device accordingly is blocked or turned on, the gate of the semiconductor device is connected to either the ground potential or a control voltage UST.
  • the drain-source path of the semiconductor device is arranged in series with the resistor. Accordingly, this branch represents the charging current branch for the charging current of the storage capacitor. Only for the short period of time in which the semiconductor device is turned on, a time-limited charging current can flow. Once the gate of the semiconductor device is again connected to the ground potential, the drain-source path goes into the blocking state and the charging current breaks off.
  • a resistor in the charge branch is arranged in series with the drain-source path of the semiconductor device, causing a voltage drop across the resistor, which is used to drive the base of the transistor to turn on the transistor, which in turn causes the gate of the semiconductor device is connected to the ground potential and the semiconductor device goes into its off state.
  • the blocking state occurs, no current flows in the charging branch through the resistor and the voltage drops at the resistor immediately.
  • no control voltage is applied to the base of the transistor and the transistor is in the blocking state.
  • the gate of the semiconductor component resides the control voltage and the semiconductor device is switched through again, etc.
  • the transistor has a base and the resistor is connected to the source terminal of the semiconductor device and between the resistor and the source terminal is a septabgriff, which is connected to the gate of the transistor.
  • the gate of the semiconductor component for applying the control voltage UST required for switching the gate is connected to a control voltage line, preferably to a tap on a voltage divider.
  • the storage capacitor is connected to the drain terminal of the semiconductor device.
  • a MOSFET e.g., a SuperMesh Power MOSFET
  • a transistor is used as the semiconductor device. It is further preferred if the transistor for switching the gate of the MOSFET or semiconductor element is an NPN transistor.
  • a further switchable transistor is also provided, which bridges the charging circuit for charging the charging capacitor when switching.
  • a switchable transistor can also be connected to the gate of the semiconductor component (eg, the gate of the MOSFET) in order to achieve the halfway point. to turn the circuit component in its blocking state. This ensures that no currents can flow via the branch for charging the storage capacitor during operation of a load on the intermediate circuit, which serves for the further protection of the storage capacitor and thus of the entire DC link circuit.
  • a further aspect of the present invention relates to a method for inrush current limiting for voltage intermediate circuits with a circuit arrangement as described above wherein: a. the charging of the storage capacitor in each case via a charging current pulse
  • steps a) and b) are repeated until the storage capacitor is charged and charging current no longer flows (cyclic charging).
  • a (cyclic) charging of the storage capacitor also via a charging current pulse (Ii, ... I n ) for the duration of the switching through the Drain-source path of the circuit controller via the closed circuit breaker, wherein the charging is accomplished for this period of time by a respective charge current pulse (Ii ,, L) corresponding amount of charge flows to the storage capacitor and the charging current of the charging capacitor increases and the charging current increases is opened again via a current threshold of the circuit controller, the circuit breaker, whereby the charging current is interrupted.
  • a specific switching regulator such as a flyback converter (Tiny Switch)
  • the circuit is operated so that the charging current to the storage capacitor is interrupted by the drain-source path of the semiconductor device is blocked, whereby the voltage at the resistor and thus at the gate of the transistor decreases and the transistor changes to the locked state.
  • the gate of the semiconductor device In the locked state of the transistor, however, the gate of the semiconductor device is no longer at ground potential, but at the control potential, so that the drain-source path is turned on again and a charging current again briefly flows through the charging branch to the storage capacitor, etc.
  • the charge described above with charging current pulses can also be effected via a charging circuit at the z.
  • a flyback converter is used.
  • the operating principle of the flyback converter is used to implement the inventive idea described above and in each case a small amount of energy in the magnetic field of a transformer is stored in a charging phase and in a second (the locked) phase, the "unloading" via the secondary side takes place / Discharge cycle is performed at a certain switching frequency, eg 130 kHz.
  • the method is preferably developed further so that a further transistor is activated before connecting a load fed from the voltage intermediate circuit in order to bridge the charging circuit for charging the charging capacitor.
  • a further transistor is activated before connecting a load fed from the voltage intermediate circuit in order to bridge the charging circuit for charging the charging capacitor.
  • a monitoring circuit monitors the voltage levels (potentials) at the gate of the semiconductor device, at the gate of the transistor for bypassing the charging circuit, and the voltage across the resistor. Does it come z. B. after activation of the power path to an unauthorized in this case voltage drop across the resistor, an error signal is generated, which interrupts the circuit and thus prevents the destruction of the charging branch.
  • the aforementioned circuit arrangement is characterized in that the semiconductor device is a MOSFET or a transistor, in particular an NPN transistor and / or in that a switchable transistor is provided which bridges the charging circuit for charging the charging capacitor when switching. It is advantageous if, in addition, a switchable transistor is connected to the gate of the semiconductor component in order to switch the semiconductor component into its blocking state.
  • FIG. 2 an illustration which shows the charging process of the
  • Storage capacitor with a circuit according to the invention is exemplary
  • FIG. 3 a flyback converter used by way of example for the charging circuit
  • FIG. 4 shows an illustration of an alternative embodiment of a charging circuit
  • FIG. 5 is a diagram illustrating the charging process of a charging capacitor connected to the charging circuit
  • FIG. 6 shows an illustration of an alternative further embodiment of a charging circuit
  • Fig. 7 is an illustration of an alternative further embodiment of a charging circuit
  • the circuit arrangement 1 shows a block diagram of an exemplary embodiment of a circuit arrangement 1 according to the invention.
  • the circuit arrangement 1 comprises a charging circuit 4 (charging operation), a power unit 20 (stationary operation after charging the capacitor), a monitoring part 30 (voltage monitoring) and a locking part 40.
  • the circuit arrangement 1 is designed for inrush current limiting for voltage intermediate circuits, which are formed at least with a storage capacitor 2.
  • the charging circuit 4 mentioned above is provided between a supply voltage source 3 and the storage capacitor 2.
  • the charging circuit 4 has at least one semiconductor component 5 (in this case a MOSFET) with a gate 6, a resistor 7 and a transistor 8.
  • the semiconductor device 5 has a drain terminal D, a source terminal S and a gate 6.
  • the drain-source path between the drain terminal D and the source terminal S of the semiconductor component 5, as shown in FIG. 1, are arranged in series with the storage capacitor 2.
  • the storage capacitor 2 is connected to the drain terminal D of the semiconductor component 5.
  • the resistor 7 is connected in series with the charging capacitor 2 and the semiconductor component 5. Accordingly, if a charging current flows through the charging current branch, then a voltage drops across the resistor 7, which voltage u. a. is monitored with the monitoring part 30. If an undesired current flows over the charging current branch after the charge of the storage capacitor 2 has been fully charged, a voltage which can be detected by the monitoring part 30 drops at the resistor 7 so that an error signal can be triggered in order to switch off the circuit.
  • a transistor 8 (here an NPN transistor) for blocking and switching of the semiconductor device 2 is provided.
  • the gate 6 of the semiconductor device 5 is connected via the base-emitter path of the transistor 8 to the ground potential. If the base-emitter path of the transistor 8 is blocked or switched on, then the gate 6 of the semiconductor component 5 is connected to either the ground potential or a control voltage UST and thus in the locked state or in its forward position.
  • the transistor 8 has the base 10 and the resistor 7 is connected to the source terminal S of the semiconductor device 5. Between the resistor 7 and the source terminal S is a voltage tap 9, which is connected to the base 10 of the Transistor 8 is connected. That is, the transistor 8 switches, depending on whether a charging current (charging current pulse) flows in the charging current branch, as a result of which a voltage drop across the resistor 7 occurs.
  • a charging current charging current pulse
  • a voltage divider 12 is provided in order to provide the control voltage UST required for switching the semiconductor component 5.
  • the gate 6 of the semiconductor component 5 is connected to the gate 6 via a control voltage line 11, preferably to a tap 13 on the voltage divider 12.
  • the charging circuit 4 further comprises the transistor 16, which pulls the potential at the gate 6 of the semiconductor device 5 in its forward position to ground potential and thus blocks the charge branch. If the transistor 8 and the transistor 6 are in their locked state, the control voltage is present at the gate 6
  • the power unit 20 further includes the transistor 15, which serves to protect the circuit in steady state operation.
  • the transistor 15 (or alternatively a MOSFET) bridges the charging circuit 4 as intended.
  • the monitoring part 30 is used for voltage monitoring.
  • the voltage levels (potentials) at the gate 6 of the semiconductor device 5, at the base 10 of the transistor 18 for bridging the charging circuit and the voltage across the resistor 7 are monitored.
  • an error signal can be output from the monitoring part 30.
  • FIG. 3 shows a switching regulator 50 which is exemplary for the charging circuit.
  • the power switch is clocked at a fixed frequency, the turn-on time being limited by the current increase.
  • a compact design can be realized by the circuit breaker with driver, the current limit and the generation of the clock signal are housed in a housing.
  • the module can generate its required voltages by internal voltage regulation itself, so that no external control voltage is needed.
  • FIG. 4 shows an illustration of an alternative embodiment of a charging circuit 4.
  • the shown switching regulator 50 (Tiny Switch) is self-powered via its "DRAIN" PIN D. As soon as the switching regulator 50 has built up its operating voltage, the charging process starts and the following process takes place: At the beginning of a charging cycle, the circuit breaker is closed and the Charging current of the charging capacitor 2 increases.
  • the steepness of the current increase is predetermined by a resistor 7 arranged in series with the switching regulator 50. If the current threshold of the switching regulator 50 is reached, the power switch is disabled. Between detection of the current clamp and the blockage of the circuit breaker is a certain delay time in which the current continues to increase. Furthermore, the components d. H. the resistors R60, R61, R62, R63, the diode D60, the capacitor C60 provided for the purpose of grid relief when switching off the circuit breaker.
  • FIG. 5 shows a corresponding illustration, which represents the charging process of a charging capacitor 7 connected to the charging circuit 4 from FIG.
  • the current increases up to the value of the current limit of the switching regulator.
  • the circuit breaker trip already starts at 75% of the specified current. This switching cycle is repeated at the clock frequency of the switching regulator 50 (here: Tiny Switch) and is in the present embodiment at a fixed 130kHz.
  • the internal shutdown of the switching regulator 50 must be bypassed by the circuit 60 shown in FIG. A transistor 61 sets the Enable PIN EN of As soon as the output voltage drops below the threshold, the transistor 61 is again disabled and the timing is continued.
  • bypass pin BP of the switching regulator 50 is connected to a capacitor C101. This serves to regulate the maximum flowing charging current.
  • four series-connected resistors R100, R101, R102 and R103 are further provided in a wiring harness arranged in parallel to the charging branch.
  • the ENABLE PIN EN is connected to the transistor 61 via a resistor R104.
  • the circuit 60 shown in FIG. 6 provides via the transistor 61 that the open loop control is operated.
  • the transistor 61 is formed with an adjustable clock frequency, resulting in a period for the turn-on and turn-off.
  • the clock signal is generated with an astable flip-flop.
  • the charging time can be suitably reduced by the changes to the circuit according to the embodiment shown in FIG.
  • a throttle 19 is connected in series with the charging capacitor 2 for limiting the increase in current. Due to the characteristic of the current increase through the throttle 19, the time duration for the current increase increases. This implies, conversely, that the power switch remains closed for a longer period of time before the shutdown takes place upon reaching the current threshold, whereby the charging capacitor 2 is charged faster, resulting in an optimized charging characteristics.
  • FIG. 8 shows an illustration of a circuit arrangement 1 (here: intermediate circuit circuit) for charging the charging capacitor 2 comprising three subcircuits (TS1, TS2 and TS3).
  • the subcircuit TS1 corresponds to the one described above Embodiment of the charging circuit 4. It can be seen that the ENABLE PIN (EN) of the Tiny switch is connected to the transistor 8 via a resistor.
  • the subcircuit TS2 represents a power section 20 which serves as the circuit breaker for bypassing and for driving the charging circuit
  • the subcircuit TS3 is used for enabling as soon as the charging capacitor 2 is charged.
  • the invention is not limited in its execution to the above-mentioned preferred embodiments. Rather, a number of variants is conceivable, which makes use of the illustrated solution even with fundamentally different types of use.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Dc-Dc Converters (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

Die Erfindung betrifft ein Verfahren sowie eine Schaltungsanordnung zur Einschaltstrombegrenzung für Spannungszwischenkreise, die wenigstens mit einer Speicherkapazität ausgebildet sind.

Description

Einschaltstrombegrenzung
Beschreibung:
Die Erfindung betrifft ein Verfahren sowie eine Schaltungsanordnung zur Einschaltstrombegrenzung bei einem Zwischenkreis oder einem Spannungszwischenkreisum- richter.
Ein Zwischenkreis ist allgemein bekannt als eine elektrische Schaltungseinrichtung, die als Energiespeicher mehrere elektrische Netze über Umrichter elektrisch koppelt. Beispielsweise bekannt ist der Gleichspannungszwischenkreis, der mit einem Zwi- schenkreiskondensator bei konstanter Spannung und variablem Strom betrieben wird. Der Zwischenkreis derartiger Spannungszwischenkreisumrichter enthält im Regelfall eine vergleichsweise große Kapazität, die als niederohmige Quelle für angeschlossene Umrichter dient. Ein kapazitives Verhalten, d. h., ein unmittelbar nach dem Einschalten hoher Strom, der danach abklingt ist dabei aber nachteilig. Der hohe Ladestrom, der beim Stecken oder Einschalten des betreffenden Umrichters in den Speicherkondensator fließt, kann, sofern keine begrenzenden Maßnahmen durchgeführt werden, zur Zerstörung von Bauelementen führen. So wird beim Anlegen oder Einschalten von Netzspannung an EC-Geräten, die typischerweise in ihrem Zwischenkreis eine hohe Kapazität eingebaut haben, ein entsprechend hoher Einschaltstromimpuls fließen. Dieser Stromimpuls muss unabhängig vom Schutz der Bauteile auch deshalb begrenzt werden, um den Aufwand für die Gesamtinstallation einschließlich der Absicherungsmaßnahmen im Netz gering zu halten.
Aus der EP 0591 915 A2 ist eine Lösung bekannt, bei der in Reihe zu einem Schalter eine Drossel angeordnet ist. Bei einer auftretenden Überspannung führt der ansteigende Strom durch die Funktion der Drossel zu einer induzierten Spannung an der Drossel; diese Spannung wird erkannt und der MOSFET alsdann gesperrt.
Weit verbreitet ist die Einschaltstrombegrenzung mittels eines temperaturabhängigen Widerstands (NTC), auch bekannt als Heißleiter. Speziell bei Netzteilen wird als Einschaltstrombegrenzer meist ein solcher Heißleiter verwendet, der in Serie zum Verbraucher geschaltet wird, jedoch nicht unbedingt überbrückt zu werden braucht. Er begrenzt wegen seines hohen Widerstands im kalten Zustand den Strom nach dem Einschalten. Danach erwärmt er sich durch den Stromfluss, verringert seinen Widerstand und verursacht dann nur noch geringe Verluste, um seine Eigentemperatur aufrecht zu erhalten. Da sich bei einem NTC der Widerstandswert mit steigender Temperatur reduziert, bedeutet dies aber im Umkehrschluss, dass bei einem heißen (betriebswarmen) NTC der Widerstandswert des begrenzenden Widerstands sehr weit absinkt und der Einschaltstromimpuls sehr stark zunimmt. Dies kann wiederum genau zu den eingangs beschriebenen Problemen und Ausfallursachen führen, was nachteilig bei der Verwendung von NTC-Lösungen zur Strombegrenzung ist. Eine grundsätzlich weitere Möglichkeit ist die Verwendung eines Festwiderstandes in Reihenschaltung zum Zwischenkreiskondensator, wobei dieser Widerstand nach dem Ladevorgang des zu ladenden Zwischenkreiskondensators überbrückt werden muss. Hierzu ist ein zusätzliches Schaltelement notwendig, das zumal angesteuert werden muss.
Aufgabe der vorliegenden Erfindung ist es, vorbesagte Nachteile zu überwinden und eine Schaltungsanordnung zur Einschaltstrombegrenzung bei einem Zwischenkreis vorzusehen, die möglichst kostengünstig realisierbar ist, zuverlässig betrieben werden kann und möglichst verlustarm arbeitet.
Diese Aufgabe wird gelöst durch eine Schaltungsanordnung mit den Merkmalen von Anspruch 1 sowie einem Verfahren mit den Merkmalen von Anspruch 1 1.
Grundgedanke der vorliegenden Erfindung ist es, inter alias eine spezifische Ladeschaltung vorzusehen, um das Laden des Speicherkondensators sequentiell vorzunehmen und durch jeweils aufeinanderfolgende Ladungsmengen den Speicherkondensator, vorzugsweise schrittweise zu laden, wobei die Ladeschaltung das Durchschalten und Sperren des Ladestromkreises zum Speicherkondensator über Halbleiterbauelemente vornimmt. Es erfolgt dabei eine Ladung des Speicherkondensators unterhalb einer Hüllkurve einer Exponentialfunktion, die sich asymptotisch der Ladekapazität des Kondensators nähert.
Erfindungsgemäß wird demnach eine Schaltungsanordnung zur Einschaltstrombegrenzung für Spannungszwischenkreise vorgeschlagen, die wenigstens mit einem Speicherkondensator ausgebildet sind, wobei zur Begrenzung des in den Speicherkondensator fließenden Ladestroms eine Ladeschaltung zwischen einer Speisespannungsquelle und dem Speicherkondensator vorgesehen ist, die wenigstens ein Halbleiterbauelement mit einem Gate, einen Widerstand und einen Transistor aufweist, wobei eine bzw. die Drain-Source Strecke (zwischen dem Drain-Anschluss und dem Source-Anschluss) des Halbleiterbauelements in Serie mit dem Speicherkondensator angeordnet ist und wobei das Aufladen des Speicherkondensator über eine Vielzahl von jeweils zeitlich aufeinanderfolgenden Ladestromimpulsen (h,... In) erfolgt, die jeweils beim kurzzeitigen Durchschalten der Drain-Source Strecke des Halbleiterbauelements zum Speicherkondensator fließen. Der Ladestrom wird demnach in eine Vielzahl von Ladestromanteile aufgeteilt, die zeitlich aufeinanderfolgend den Speicherkondensator laden.
In einer bevorzugten Ausführungsform der Erfindung ist das Gate des Halbleiterbauelements über die Drain-Source Strecke des mit diesem Gate verbundenen Transistors mit einem bzw. dem Massepotential verbunden bzw. (je nach Schaltungszustand) verbindbar und je nachdem ob die Drain-Source Strecke des Halbleiterbauelements demzufolge gesperrt oder durchgeschaltet ist, das Gate des Halbleiterbauelements entweder mit dem Massepotential oder einer Steuerspannung UST verbunden ist.
Es ist weiter mit Vorteil vorgesehen, dass die Drain-Source Strecke des Halbleiterbauelements in Serie mit dem Widerstand angeordnet ist. Dieser Zweig stellt demnach den Ladestromzweig für den Ladestrom des Speicherkondensators dar. Lediglich für die kurze Zeitspanne bei dem das Halbleiterbauelement durchgeschaltet ist, kann ein zeitlich begrenzter Ladestrom fließen. Sobald das Gate des Halbleiterbauelements wieder mit dem Massepotential verbunden ist, geht die Drain-Source Strecke in den Sperrzustand und der Ladestrom bricht ab.
Wie zuvor erläutert, ist ein Widerstand im Ladezweig in Serie zur Drain-Source Strecke des Halbleiterbauelements angeordnet, so dass am Widerstand ein Spannungsabfall bewirkt wird, der dazu genutzt wird die Basis des Transistors anzusteuern, um eben den Transistor durchzuschalten, was wiederum bewirkt, dass das Gate des Halbleiterbauelements mit dem Massepotential verbunden wird und das Halbleiterbauelement in seinen Sperrzustand übergeht. Sobald der Sperrzustand eintritt, fließt kein Strom mehr im Ladezweig durch den Widerstand und sinkt die Spannung am Widerstand unmittelbar ab. Damit liegt an der Basis des Transistors keine Steuerspannung mehr an und geht der Transistor in den Sperrzustand. Sobald der Transistor aber wieder im Sperrzustand ist, liegt am Gate des Halbleiterbauelements wieder die Steuerspannung an und wird das Halbleiterbauelement wieder durchgeschaltet usw.
Dieser Vorgang wiederholt sich so lange, bis der Speicherkondensator geladen ist. Da der Ladestrom der Ladeimpulse zunehmend geringer wird, sinkt irgendwann der Spannungsabfall am Widerstand unter einen für das Schalten der Basis am Kondensator notwendigen Schwellenwertes ab.
Erfindungsgemäß ist daher vorgesehen, dass der Transistor eine Basis aufweist und der Widerstand mit dem Source-Anschluss des Halbleiterbauelements verbunden ist und sich zwischen dem Widerstand und dem Source-Anschluss ein Zwischenabgriff befindet, der mit dem Gate des Transistors verbunden ist.
Ferner ist mit Vorteil vorgesehen, dass das Gate des Halbleiterbauelement zum Anlegen der zum Schalten des Gates erforderlichen Steuerspannung UST mit einer Steuerspannungsleitung, vorzugsweise mit einem Abgriff an einem Spannungsteiler verbunden ist.
In einer weiteren vorteilhaften Ausgestaltung der erfindungsgemäßen Schaltungsanordnung ist vorgesehen, dass der Speicherkondensator mit dem Drain-Anschluss des Halbleiterbauelements verbunden ist.
Bevorzugt wird als Halbleiterbauelement ein MOSFET (z.B. ein SuperMesh Power MOSFET) oder ein Transistor verwendet. Weiter bevorzugt ist es, wenn der Transistor zum Schalten des Gates des MOSFET bzw. Halbleiterelements ein NPN- Transistor ist.
Zum weiteren Schutz für den statischen Betrieb ist ferner ein weiterer zuschaltbarer Transistor vorgesehen, der die Ladeschaltung zum Laden des Ladekondensators beim Zuschalten überbrückt. Darüber hinaus kann in einer weiter vorteilhaften Ausgestaltung der Schaltung noch ein zuschaltbarer Transistor mit dem Gate des Halbleiterbauelements (z. B. dem Gate des MOSFET) verbunden werden, um das Halb- leiterbauelement in seinen Sperrzustand zu schalten. Hierdurch wird sichergestellt, dass während des Betriebes eines Verbrauchers am Zwischenkreis keine Ströme über den Zweig zum Laden des Speicherkondensators fließen können, was dem weiteren Schutz des Speicherkondensators und demnach der gesamten Zwischenkreis- schaltung dient.
Ein weiterer Aspekt der vorliegenden Erfindung betrifft ein Verfahren zur Einschaltstrombegrenzung für Spannungszwischenkreise mit einer wie oben beschriebenen Schaltungsanordnung wobei: a. das Aufladen des Speicherkondensator jeweils über einen Ladestromimpuls
(h , ... In) für die Dauer des Durchschalten der Drain-Source Strecke des Halbleiterbauelements durch Anlegen einer Steuerspannung an dem Gate des Halbleiterbauelements für eine kurze Zeitdauer bewerkstelligt wird und dabei eine dem jeweiligen Ladestromimpuls (Ii , ... In) korrespondierende Ladungsmenge zum Speicherkondensator (2) fließt und
b. beim Fließen dieses Ladestroms über den Widerstand eine Spannung an diesem abfällt, die über einen (Zwischen)abgriff am Gate des Transistors anliegt, und alsdann den Transistor durchschaltet, wodurch das Potential am Gate des Halbleiterbauelements auf Massepotential herabgesenkt wird und das Halbleiterbauelements gesperrt wird, wodurch der Ladestrom bestimmungsgemäß wieder unterbrochen wird.
Gemäß dem erfindungsgemäßen Verfahren wiederholen sich die Schritte a) und b) solange, bis der Speicherkondensator geladen ist und kein Ladestrom mehr fließt (zyklisches Laden).
Alternativ kann bei Verwendung einer spezifischen Schaltreglers wie einem Sperrwandler (Tiny Switch) ein (zyklisches) Aufladen des Speicherkondensator ebenfalls jeweils über einen Ladestromimpuls (Ii ,... In) für die Dauer des Durchschalten der Drain-Source Strecke des Schaltungsreglers über den geschlossenen Leistungsschalter erfolgen, wobei das Aufladen für diese Zeitdauer bewerkstelligt wird, indem eine dem jeweiligen Ladestromimpulses (Ii ,, .. L) korrespondierende Ladungsmenge zum Speicherkondensator fließt und der Ladestrom des Ladekondensators ansteigt und beim Ansteigen des Ladestroms über eine Stromschwelle des Schaltungsreglers der Leistungsschalter wieder geöffnet wird, wodurch der Ladestrom unterbrochen wird.
Bevorzugt wird die Schaltung so betrieben, dass der Ladestrom zum Speicherkondensator dadurch unterbrochen wird, dass die Drain-Source Strecke des Halbleiterbauelements gesperrt wird, wodurch die Spannung am Widerstand und damit am Gate des Transistors absinkt und der Transistor in den gesperrten Zustand wechselt. Im gesperrten Zustand des Transistors liegt das Gate des Halbleiterbauelements aber nicht mehr auf Massepotential, sondern auf dem Steuerpotential, so dass die Drain-Source Strecke wieder durchgeschaltet wird und ein Ladestrom wieder kurzzeitig über den Ladezweig zum Speicherkondensator fließt usw.
Alternativ kann die oben beschriebene Ladung mit Ladestromimpulsen auch über eine Ladeschaltung erfolgen bei der z. B. ein Sperrwandler eingesetzt wird. Dabei wird das Arbeitsprinzip des Sperrwandlers genutzt, um die zuvor beschriebene erfinderische Idee umzusetzen und jeweils eine kleine Menge Energie im Magnetfeld eines Trafos in einer Ladephase gespeichert wird und in einer zweiten (der gesperrten) Phase das„Entladen" über die Sekundärseite erfolgt. Dieser Lade/Entladezyklus wird mit einer bestimmten Schaltfrequenz z. B. 130 kHz durchlaufen.
Erfindungsgemäß ist vorgesehen, dass das Verfahren bevorzugt so weiterentwickelt ist, dass vor dem Zuschalten eines aus dem Spannungszwischenkreis gespeisten Verbrauchers ein weiterer Transistor aktiviert wird, um die Ladeschaltung zum Laden des Ladekondensators zu überbrücken. D.h. es kann kein Ladestrom über den Speicherkondensator im Betrieb fließen und treten auch am Widerstand keine weiteren Verluste auf. Anders ausgedrückt, bevor der zu betreibende Verbraucher, der aus dem Zwischenkreis heraus gespeist wird, zugeschaltet wird, wird ein zusätzlicher Transistor eingeschaltet. Dadurch wird die Ladeschaltung des Speicherkondensators überbrückt. Zur Sicherheit wird zusätzlich noch mit dem Einschalten des Transistors auch ein weiterer Transistor aktiviert, der das Gate des
Halbleiterbauelements auf Massepotential zieht. Dadurch kann im statischen Betrieb das Halbleiterbauelement nicht mehr leitend werden und ist somit vor einer Überlastung aufgrund eines hohen Stromes geschützt.
Durch eine Überwachungsschaltung werden die Spannungspegel (Potentiale) am Gate des Halbleiterbauelements, am Gate des Transistors zum Überbrücken der Ladeschaltung und die Spannung über dem Widerstand überwacht. Kommt es z. B. nach der Aktivierung des Leistungspfades zu einem in diesem Fall unerlaubten Spannungsabfall am Widerstand, wird ein Fehlersignal erzeugt, welcher die Schaltung unterbricht und somit die Zerstörung des Ladezweiges verhindert.
Im Folgenden werden vorteilhafte Ausführungen benannt. Vorteilhaft ist es, wenn die zuvor genannte Schaltungsanordnung dadurch charakterisiert ist, das Halbleiterbauelement ein MOSFET oder ein Transistor, insbesondere ein NPN-Transistor ist und/oder dass ferner ein zuschaltbarer Transistor vorgesehen ist, der die Ladeschaltung zum Laden des Ladekondensators beim Zuschalten überbrückt. Vorteilhaft ist es, wenn ferner ein zuschaltbarer Transistor mit dem Gate des Halbleiterbauelements verbunden ist, um das das Halbleiterbauelement in seinen Sperrzustand zu schalten.
Andere vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet bzw. werden nachstehend zusammen mit der Beschreibung der bevorzugten Ausführung der Erfindung anhand der Figuren näher dargestellt.
Es zeigen: Fig. 1 : ein Prinzipschaltbild einer erfindungsgemäßen Schaltungsan- Ordnung;
Fig. 2: eine Abbildung, welche den Ladevorgang des
Speicherkondensators mit einer erfindungsgemäßen Schaltung exemplarisch darstellt;
Fig. 3: ein für die Ladeschaltung beispielhaft verwendeter Sperrwandler;
Fig. 4: eine Darstellung einer alternativen Ausführung einer Ladeschaltung;
Fig. 5: eine Abbildung, welche den Ladevorgang eines mit der Ladeschaltung beschalteten Ladekondensators darstellt;
Fig. 6: eine Darstellung einer alternativen weiteren Ausführung einer Ladeschaltung;
Fig. 7: eine Darstellung einer alternativen weiteren Ausführung einer Ladeschaltung und
Fig. 8: eine Darstellung einer Zwischenkreisbeschaltung.
Die Figur 1 zeigt ein Prinzipschaltbild einer beispielhaften Ausführungsform einer erfindungsgemäßen Schaltungsanordnung 1. Die Schaltungsanordnung 1 umfasst eine Ladeschaltung 4 (Ladebetrieb), einen Leistungsteil 20 (stationärer Betrieb nach dem Laden des Kondensators), einen Überwachungsteil 30 (Spannungsüberwachung) und einen Verriegelungsteil 40.
Die Schaltungsanordnung 1 ist ausgebildet zur Einschaltstrombegrenzung für Spannungszwischenkreise, die wenigstens mit einem Speicherkondensator 2 ausgebildet sind. Zur Begrenzung des in den Speicherkondensator 2 maximal fließenden Ladestroms ist zwischen einer Speisespannungsquelle 3 und dem Speicherkondensator 2 die zuvor genannte Ladeschaltung 4 vorgesehen. Die Ladeschaltung 4 weist wenigstens ein Halbleiterbauelement 5 (hier ein MOSFET) mit einem Gate 6, einen Widerstand 7 sowie einen Transistor 8 auf.
Das Halbleiterbauelement 5 weist einen Drain-Anschluss D, einen Source-Anschluss S und ein Gate 6 auf. Die Drain-Source Strecke zwischen dem Drain-Anschluss D und dem Source-Anschluss S des Halbleiterbauelement 5 ist, wie der Figur 1 zu entnehmen, in Serie mit dem Speicherkondensator 2 angeordnet.
Das Aufladen des Speicherkondensator 2 erfolgt über eine Vielzahl von jeweils zeitlich aufeinanderfolgende Ladestromimpulse (H ,... In) über diesen Ladezweig, die jeweils beim kurzzeitigen Durchschalten der Drain-Source Strecke des Halbleiterbauelements 5 zum Speicherkondensator 2 fließen. Dies ist beispielhaft in den Messkurven der Figur 2 dargestellt. Die untere Kurve zeigt den zeitlichen Verlauf der Stromimpulse mit denen der Kondensator entsprechend dem korrespondierenden Kurvenverlauf der oberen Kurve geladen wird.
Der Speicherkondensator 2 ist vorliegend mit dem Drain-Anschluss D des Halbleiterbauelements 5 verbunden. In dem Ladestromzweig ist ferner der Widerstand 7 mit dem Ladekondensator 2 und dem Halbleiterbauelement 5 in Serie geschaltet. Fließt demnach ein Ladestrom über den Ladestromzweig, so fällt am Widerstand 7 eine Spannung ab, die u. a. mit dem Überwachungsteil 30 überwacht wird. Fließt nämlich nach der vollständigen Ladung des Speicherkondensators 2 im stationären Betrieb ein unerwünschter Strom über den Ladestromzweig, so fällt am Widerstand 7 eine mit dem Überwachungsteil 30 detektierbare Spannung ab, so dass ein Fehlersignal ausgelöst werden kann, um die Schaltung abzuschalten.
Ferner ist ein Transistor 8 (hier ein NPN-Transistor) zum Sperren und Durchschalten des Halbleiterbauelements 2 vorgesehen. Das Gate 6 des Halbleiterbauelements 5 ist über die Basis-Emitter Strecke des Transistors 8 mit dem Massepotential verbunden. Ist die Basis-Emitter Strecke des Transistor 8 gesperrt oder durchgeschaltet, so ist das Gate 6 des Halbleiterbauelements 5 entweder mit dem Massepotential oder einer Steuerspannung UST verbunden und demnach im gesperrten Zustand oder in seiner Durchlassstellung.
Der Transistor 8 weist die Basis 10 auf und der Widerstand 7 ist mit dem Source- Anschluss S des Halbleiterbauelements 5 verbunden. Zwischen dem Widerstand 7 und dem Source-Anschluss S ist ein Spannungsabgriff 9, der mit der Basis 10 des Transistors 8 verbunden ist. D.h. der Transistor 8 schaltet, je nachdem ob ein Ladestrom (Ladestromimpuls) im Ladestromzweig fließt, da abhängig davon ein Spannungsabfall am Widerstand 7 auftritt.
Ferner ist ein Spannungsteiler 12 vorgesehen, um die für das Schalten des Halbleiterbauelements 5 erforderliche Steuerspannung UST bereit zu stellen. Das Gate 6 des Halbleiterbauelements 5 ist zum Schalten des Gates 6 über eine Steuerspannungsleitung 11 , vorzugsweise mit einem Abgriff 13 an dem Spannungsteiler 12 verbunden.
Die Ladeschaltung 4 weist ferner den Transistor 16 auf, der in seiner Durchlassstellung das Potential am Gate 6 des Halbleiterbauelements 5 auf Massepotential zieht und demnach den Ladungszweig sperrt. Befinden sich der Transistor 8 und der Transistor 6 in ihrem gesperrten Zustand, so liegt am Gate 6 die Steuerspannung
Das Leistungsteil 20 weist ferner den Transistor 15 auf, der dem Schutz der Schaltung im stationären Betrieb dient. Der Transistor 15 (oder alternativ ein MOSFET) überbrückt bestimmungsgemäß die Ladeschaltung 4.
Das Überwachungsteil 30 dient der Spannungsüberwachung. Vorliegend werden die Spannungspegel (Potentiale) am Gate 6 des Halbleiterbauelements 5, an der Basis 10 des Transistors 18 zum Überbrücken der Ladeschaltung und die Spannung über dem Widerstand 7 überwacht. Über die Schnittstelle 31 kann ein Fehlersignal von dem Überwachungsteil 30 ausgegeben werden.
Mit Bezug auf die Figuren 3 bis 8 werden weitere Ausführungsbeispiele der vorliegenden Erfindung erläutert. Die Figur 3 zeigt einen für die Ladeschaltung beispielhaften Schaltregler 50. Der Leistungsschalter wird mit einer festen Frequenz getaktet, wobei die Einschaltzeit durch den Stromanstieg begrenzt wird. Bei einer solchen Konfiguration des Schaltbausteins lässt sich eine kompakte Bauweise realisieren, indem der Leistungsschalter mit Treiber, die Strombegrenzung und die Erzeugung des Taktsignals in einem Gehäuse untergebracht sind. Ferner kann der Baustein seine benötigten Spannungen durch interne Spannungsreglung selbst erzeugen, so dass keine externe Steuerspannung benötigt wird.
In der Figur 4 ist eine Darstellung einer alternativen Ausführung einer Ladeschaltung 4 gezeigt. Der dargestellte Schaltregler 50 (Tiny Switch) versorgt sich über seinen „DRAIN"-PIN D selbst. Sobald der Schaltregler 50 seine Betriebsspannungen aufgebaut hat, startet der Ladevorgang. Dabei läuft der folgende Prozess ab. Am Anfang eines Ladezyklus ist der Leistungsschalter geschlossen und der Ladestrom des Ladekondensators 2 steigt an.
Die Steilheit des Stromanstiegs wird durch einen in Reihe mit dem Schaltregler 50 angeordneten Widerstand 7 vorgegeben. Wird die Stromschwelle des Schaltreglers 50 erreicht, wird der Leistungsschalter gesperrt. Zwischen Erkennen der Stromschelle und dem Sperren des Leistungsschalters liegt eine gewisse Verzögerungszeit, in der der Strom weiter ansteigt. Ferner sind die Bauelemente d. h. die Widerstände R60, R61 , R62, R63, die Diode D60 der Kondensator C60 zum Zwecke der Netzentlastung beim Abschalten des Leistungsschalters vorgesehen.
Die Figur 5 zeigt eine entsprechende Abbildung, welche den Ladevorgang eines mit der Ladeschaltung 4 aus Figur 4 beschalteten Ladekondensators 7 darstellt. Wie den Messkurven für Ladespannung (obere Messkurve) und Ladestrom (untere Messkurve) zu entnehmen, steigt der Strom bis zum Wert der Strombegrenzung des Schaltreglers an. Der Abschaltvorgang des Leistungsschalters startet bereits bei 75% des angegebenen Stroms. Dieser Schaltzyklus wiederholt sich mit der Taktfrequenz des Schaltreglers 50 (hier: Tiny Switch) und liegt bei dem vorliegenden Ausführungsbeispiel bei fest eingestellten 130kHz.
Die interne Abschaltung des Schaltreglers 50 muss durch die in Figur 6 gezeigte Schaltung 60 umgangen werden. Ein Transistor 61 legt den Enable PIN EN des Schaltreglers 50 auf„Null", sobald die Ausgangsspannung über dem systemspezifischen Sollwert liegt. In der Folge wird die zuvor beschriebene Taktung unterbrochen. Sinkt die Ausgangsspannung wieder unter die Schwelle, wird der Transistor 61 wieder gesperrt und die Taktung wird fortgesetzt.
Wie der Figur 6 zu entnehmen, ist der Bypass Pin BP des Schaltreglers 50 mit einem Kondensator C101 verbunden. Dies dient dazu den maximal fließenden Ladestrom zu regeln. Zum Zwecke der Erkennung einer zu niedrigen Spannung (Unterspannungserkennung) sind ferner vier in Reihe geschaltete Widerstände R100, R101 , R102 und R103 in einem zum Ladezweig parallel angeordneten Leitungsstrang vorgesehen.
Ferner ist zu erkennen, dass der ENABLE PIN EN mit dem Transistor 61 über einen Widerstand R104 verbunden ist. Die in Figur 6 gezeigte Schaltung 60 (siehe Rahmen mit gestrichelter Rahmenlinie) sorgt über den Transistor 61 dafür, dass die Open Loop Control bedient wird. Der Transistor 61 ist mit einer einstellbaren Taktfrequenz ausgebildet, woraus sich eine Periodendauer für die Ein- und Ausschaltzeit ergibt. Das Taktsignal wird mit einer Astabilen Kippschaltung erzeugt.
Bei höheren Zwischenkreiskapazitäten kann die Ladezeit durch die Änderungen an der Schaltung gemäß der in Figur 7 gezeigten Ausführung geeignet reduziert werden. Hierzu wird für die Begrenzung des Stromanstiegs eine Drossel 19 in Serie mit dem Ladekondensator 2 geschaltet. Aufgrund der Charakteristik des Stromanstieges durch die Drossel 19, erhöht sich die Zeitdauer für den Stromanstieg. Dies bedeutet im Umkehrschluss, dass der Leistungsschalter eine Längere Zeitspanne geschlossen bleibt, bevor die Abschaltung bei Erreichen der Stromschwelle erfolgt, wodurch der Ladekondensator 2 schneller geladen wird, wodurch sich eine optimierte Ladecharakteristik ergibt.
Die Figur 8 zeigt eine Darstellung einer Schaltungsanordnung 1 (hier: Zwischen- kreisbeschaltung) zum Laden des Ladekondensators 2 umfassend drei Teilschaltungen (TS1 , TS2 und TS3). Die Teilschaltung TS1 entspricht der zuvor beschriebenen Ausführungsform der Ladeschaltung 4. Zu erkennen ist, dass der ENABLE PIN (EN) des Tiny-Switch über einen Widerstand mit dem Transistor 8 verbunden ist. Die Pins 1 , 2 und 4 bis 8 sind dabei wie folgt belegt: Pin 1 = Enable Pin (oben rechts in der Darstellung), Pin 2= Bypass Pin (Multifunktionspin), Pin 4 (oben links in der Darstellung^ Drain D und die unteren Pins 3 bis 8 stellen Source Pins S dar. Die Teilschaltung TS2 stellt ein Leistungsteil 20 dar, das den Leistungsschalter zum Überbrücken sowie der Ansteuerung der Ladeschaltung dient. Die Teilschaltung TS3 dient der Freigabe, sobald der Ladekondensator 2 geladen ist.
Die Erfindung beschränkt sich in ihrer Ausführung nicht auf die vorstehend angegebenen bevorzugten Ausführungsbeispiele. Vielmehr ist eine Anzahl von Varianten denkbar, welche von der dargestellten Lösung auch bei grundsätzlich anders gearteten Ausführungen Gebrauch macht.

Claims

Patentansprüche
1. Schaltungsanordnung (1) zur Einschaltstrombegrenzung für einen Spannungszwischenkreis, die wenigstens mit einem Speicherkondensator (2) ausgebildet sind, wobei zur Begrenzung des in einen Speicherkondensator (2) fließenden Ladestroms zwischen einer Speisespannungsquelle (3) und dem Speicherkondensator (2) eine Ladeschaltung (4) vorgesehen ist, die wenigstens ein Halbleiterbauelement (5) mit einem Gate (6), einen Widerstand (7) und einen Transistor (8) aufweist, wobei eine Drain-Source Strecke zwischen einem Drain-Anschluss (D) und einem Source-Anschluss (S) des Halbleiterbauelement (5) in Serie mit dem Speicherkondensator (2) angeordnet ist und wobei das Aufladen des Speicherkondensator (2) über eine Vielzahl von jeweils zeitlich aufeinanderfolgenden Ladestromimpulsen (Ii,... In) erfolgt, die jeweils beim kurzzeitigen Durchschalten der Drain-Source Strecke des Halbleiterbauelements (5) zum Speicherkondensator (2) fließen und wobei der Widerstand im Ladezweig in Serie zur Drain-Source Strecke des Halbleiterbauelements angeordnet, so dass am Widerstand ein Spannungsabfall bewirkt wird, mit dem die Basis des Transistors angesteuert werden kann, um den Transistor durchzuschalten, was wiederum bewirkt, dass das Gate (6) des Halbleiterbauelements (5) mit dem Massepotential der Schaltungsanordnung (1) verbunden wird und dadurch das Halbleiterbauelement (5) in seinen Sperrzustand übergeht.
2. Schaltungsanordnung (1) gemäß Anspruch 1 , dadurch gekennzeichnet, dass das Gate (6) des Halbleiterbauelement (5) über die Basis-Emitter Strecke des Transistors (8) mit einem Massepotential verbunden ist und je nachdem ob die Basis-Emitter Strecke des Transistor (8) gesperrt oder durchgeschaltet ist, das Gate (6) des Halbleiterbauelements (5) entweder mit dem Massepotential oder einer Steuerspannung UST verbunden ist.
Schaltungsanordnung (1) gemäß einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass der Transistor (8) eine Basis (10) aufweist und der Widerstand (7) mit dem Source-Anschluss (S) des Halbleiterbauelements (5) verbunden ist und sich zwischen dem Widerstand (7) und dem Source-Anschluss (S) ein Zwischenabgriff (9) befindet, der mit der Basis (10) des Transistors (8) verbunden ist.
Schaltungsanordnung (1) gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Gate (6) des Halbleiterbauelement (5) zum Anlegen der zum Schalten des Gates (6) erforderlichen Steuerspannung UST mit einer Steuerspannungsleitung (1 1 ), vorzugsweise mit einem Abgriff (13) an einem Spannungsteiler (12) verbunden ist.
Schaltungsanordnung (1) gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Speicherkondensator (2) mit demDrain- Anschluss (D) des Halbleiterbauelements (5) verbunden ist.
Schaltungsanordnung (1) gemäß Anspruch 1 , dadurch gekennzeichnet, dass das wenigstens eine Halbleiterbauelement (5) durch einen Schaltungsregler (50) bereitgestellt wird.
Schaltungsanordnung (1) gemäß Anspruch 6, dadurch gekennzeichnet, dass der Schaltungsregler (50) als Sperrwandler (Tiny-Switch) ausgebildet ist.
8. Schaltungsanordnung (1) gemäß Anspruch 6 oder 7, dadurch gekennzeichnet, dass der Transistor (8) mit dem ENABLE PIN (EN) des Sperrwandlers (50) verbunden ist, wobei eine Drain-Source Strecke zwischen einem Drain- Anschluss (D) und einem Source-Anschiuss (S) des Sperrwandlers (5) in Serie mit dem Speicherkondensator (2) angeordnet ist und wobei das Aufladen des Speicherkondensator (2) über eine Vielzahl von jeweils zeitlich aufeinanderfolgenden Ladestromimpulsen (h,... In) erfolgt, die jeweils beim kurzzeitigen Durchschalten der Drain-Source Strecke des Halbleiterbauelements (5) zum Speicherkondensator (2) fließen.
9. Verfahren zur Einschaltstrombegrenzung für Spannungszwischenkreise mit einer Schaltungsanordnung (1) gemäß einem der Ansprüche 1 bis 8, wobei: a. das Aufladen des Speicherkondensator (2) jeweils über einen Ladestromimpuls (h ,... In) für die Dauer des Durchschalten der Drain-Source Strecke des Halbleiterbauelements (5) durch Anlegen einer Steuerspannung an dem Gate (5) des Halbleiterbauelements (6) für diese Zeitdauer bewerkstelligt wird, indem eine dem jeweiligen Ladestromimpulses (h,... In) korrespondierende Ladungsmenge zum Speicherkondensator (2) fließt und
b. beim Fließen des Ladestroms über den Widerstand (7) eine Spannung abfällt, die über einen Zwischenabgriff (9) an der Basis (9) des Transistors (8) anliegt, und alsdann den Transistor (8) durchschaltet, wodurch das Potential am Gate (6) des Halbleiterbauelements (5) auf Massepotential herabgesenkt wird und das Halbleiterbauelements (5) gesperrt wird, wodurch der Ladestrom unterbrochen wird.
0.Verfahren nach Anspruch 9, wobei der Ladestrom zum Speicherkondensator (2) dadurch unterbrochen wird, dass die Drain-Source Strecke des Halbleiterbauelements (5) gesperrt wird, wodurch die Spannung am Widerstand (7) und damit an der Basis (10) des Transistors (8) absinkt und der Transistor (8) in den gesperrten Zustand wechselt.
1 1. Verfahren nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, dass vor dem Zuschalten eines aus dem Spannungszwischenkreis gespeisten Verbrauchers ein Transistor (15) aktiviert wird, um die Ladeschaltung (4) zum Laden des Ladekondensators (2) zu überbrücken.
12. Verfahren nach einem der Ansprüche 9 bis 1 1 , dadurch gekennzeichnet, dass vor dem Zuschalten eines aus dem Spannungszwischenkreis gespeisten Verbrauchers wenigstens ein Transistor (15, 16) aktiviert wird, um das Halbleiterbauelement (5) in seinen Sperrzustand zu schalten.
13. Verfahren zur Einschaltstrombegrenzung für Spannungszwischenkreise mit einer Schaltungsanordnung (1) gemäß einem der Ansprüche 6 bis 8, mit den folgenden Schritten: a. (zyklisches) Aufladen des Speicherkondensator (2) jeweils über einen Ladestromimpuls (H , ... In) für die Dauer des Durchschalten der Drain- Source Strecke des Schaltungsreglers (50) über einen geschlossenen Leistungsschalter, wobei das Aufladen für diese Zeitdauer bewerkstelligt wird, indem eine dem jeweiligen Ladestromimpulses (H , ... In) korrespondierende Ladungsmenge zum Speicherkondensator (2) fließt und der Ladestrom des Ladekondensators (2) ansteigt und b. beim Ansteigen des Ladestroms über eine Stromschwelle des Schaltungsreglers (50) der Leistungsschalter wieder geöffnet wird, wodurch der Ladestrom unterbrochen wird.
14. Verfahren nach Anspruch 9 oder 13, wobei die Schritte a) und b) solange wiederholt werden, bis der Speicherkondensator (2) geladen ist.
15. Verfahren nach Anspruch 14 oder 15, wobei das zyklische Aufladen durch Ansteuern des ENABLE PINS (EN) des Schaltungsreglers (50) bewirkt wird.
EP16700307.8A 2015-02-02 2016-01-11 Einschaltstrombegrenzung Ceased EP3254364A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015101457 2015-02-02
DE102015103713.0A DE102015103713A1 (de) 2015-02-02 2015-03-13 Einschaltstrombegrenzung
PCT/EP2016/050384 WO2016124358A1 (de) 2015-02-02 2016-01-11 Einschaltstrombegrenzung

Publications (1)

Publication Number Publication Date
EP3254364A1 true EP3254364A1 (de) 2017-12-13

Family

ID=56409860

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16700307.8A Ceased EP3254364A1 (de) 2015-02-02 2016-01-11 Einschaltstrombegrenzung

Country Status (5)

Country Link
US (1) US10468970B2 (de)
EP (1) EP3254364A1 (de)
CN (1) CN107735931B (de)
DE (1) DE102015103713A1 (de)
WO (1) WO2016124358A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018118068A1 (de) * 2018-07-26 2020-01-30 Ebm-Papst Mulfingen Gmbh & Co. Kg Schaltungsanordnung zur Zwischenkreissymmetrierung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7965522B1 (en) * 2008-09-26 2011-06-21 Arkansas Power Electronics International, Inc. Low-loss noise-resistant high-temperature gate driver circuits
EP2639949A1 (de) * 2012-03-13 2013-09-18 Siemens Aktiengesellschaft Stromversorgung mit Zwischenkreis
US20150022087A1 (en) * 2013-07-16 2015-01-22 GE Lighting Solutions, LLC Method and apparatus for providing supplemental power in a led driver

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4233616A1 (de) 1992-10-06 1994-09-01 Metrawatt Gmbh Gossen Vorrichtung zur Einschaltstrombegrenzung an Schaltnetzteilen
US6714429B2 (en) 2001-08-15 2004-03-30 Astec International Limited Active inrush current control for AC to DC converters
JP2005093497A (ja) * 2003-09-12 2005-04-07 Toshiba Corp 保護回路を有する半導体装置
DE102005003258B3 (de) * 2005-01-24 2006-05-18 Infineon Technologies Ag Schaltungsanordnung zum Begrenzen eines Klingelstroms
US7432661B2 (en) * 2005-05-02 2008-10-07 Lutron Electronics Co., Inc. Electronic ballast having a flyback cat-ear power supply
US8184419B2 (en) * 2005-09-26 2012-05-22 LHV Power, Corp Power supply with current limiting circuits
CN100487492C (zh) * 2006-07-12 2009-05-13 中国石油天然气集团公司 声波测井相控阵激励的幅度加权电路
US20100109554A1 (en) * 2007-04-25 2010-05-06 Osram Gesellschaft Mit Beschraenkter Haftung Illumination device having inrush current limiting circuit
CN102792778B (zh) * 2010-02-26 2014-09-10 西铁城控股株式会社 Led驱动电路
CN102355124B (zh) * 2011-09-14 2014-01-08 华为技术有限公司 一种避免光伏逆变器频繁启停的装置及光伏逆变器
US8816625B2 (en) * 2011-10-27 2014-08-26 Rockwell Automation Technologies, Inc. Integrated regenerative AC drive with solid state precharging
CN103368212A (zh) * 2012-03-29 2013-10-23 海洋王照明科技股份有限公司 一种限压充电电路
EP2701294B1 (de) * 2012-08-24 2017-11-08 Dialog Semiconductor GmbH Inbetriebsetzung bei niedrigem Stromverbrauch mit Leistungsschalter
DE102012219488A1 (de) * 2012-10-25 2014-04-30 Robert Bosch Gmbh Schaltungsanordnung und Verfahren zum Vorladen eines kapazitiven Bauelements
JP6193029B2 (ja) * 2013-07-12 2017-09-06 株式会社東芝 スイッチング素子駆動電源回路
US9513681B2 (en) * 2014-11-04 2016-12-06 Dell Products, L.P. Systems and methods for controlling inrush electrical currents using a virtual miller capacitor and a metal-oxide-semiconductor field-effect transistor (MOSFET)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7965522B1 (en) * 2008-09-26 2011-06-21 Arkansas Power Electronics International, Inc. Low-loss noise-resistant high-temperature gate driver circuits
EP2639949A1 (de) * 2012-03-13 2013-09-18 Siemens Aktiengesellschaft Stromversorgung mit Zwischenkreis
US20150022087A1 (en) * 2013-07-16 2015-01-22 GE Lighting Solutions, LLC Method and apparatus for providing supplemental power in a led driver

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"TNY253/254/255 TINYSWITCH FAMILY", INTERNET CITATION, 1 February 1999 (1999-02-01), XP002144618, Retrieved from the Internet <URL:WWW.POWERINT.COM> [retrieved on 19990201] *
See also references of WO2016124358A1 *

Also Published As

Publication number Publication date
US10468970B2 (en) 2019-11-05
CN107735931B (zh) 2020-06-12
DE102015103713A1 (de) 2016-08-04
WO2016124358A1 (de) 2016-08-11
US20180026522A1 (en) 2018-01-25
CN107735931A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
DE10245484B4 (de) Verfahren zur Ansteuerung eines Halbleiterschalters und Schaltungsanordnung mit einem Halbleiterschalter
EP3414778B1 (de) Schutzschaltung für ein photovoltaik (pv)-modul, verfahren zum betrieb der schutzschaltung und photovoltaik (pv)-anlage mit einer derartigen schutzschaltung
EP0176800B1 (de) Verfahren und Vorrichtung zur Bestimmung des Schaltzustands eines Abschaltthyristors
EP0763272B1 (de) Schaltungsanordnung zur strombegrenzung
DE102016100498A1 (de) Leistungsschaltvorrichtung
EP3711162B1 (de) Schutz eines in einem schaltbetrieb betriebenen feldeffekttransistors vor einem überlaststrom
DE112012007241T5 (de) Ansteuerschutzschaltung, Halbleitermodul und Kraftfahrzeug
DE102015104568A1 (de) Leistungsschaltervorrichtung
DE112017007493T5 (de) Halbleiterbauelement ansteuerungsverfahren und treibervorrichtung und leistungswandlergerät
DE102016206588A1 (de) Synchron-Tiefsetzsteller mit Schutz vor Kurzschluss zu einer Spannungsquelle
WO2010051836A1 (de) Vor kurzschluss geschützte halbbrückenschaltung mit halbleiterschaltern
DE19702949A1 (de) Steuergerät
DE2644715C2 (de) Einrichtung zur Befreiung elektrischer oder elektronischer Einwegschalter von hoher Verlustleistungsbeanspruchung während des Einschaltens - bei welchem ein, zuvor in einem anderen Schaltungspfad fließender, von Null verschiedener Strom auf den betreffenden Einwegschalter überwechselt - und von überhöhter Sperrspannungsbeanspruchung zum Ende des Ausschaltens
DE102011055664A1 (de) Spannungsversorgungseinrichtung
DE102015207783A1 (de) Gegen Überspannung geschütztes elektronisches Steuergerät
DE102022106935B3 (de) Intelligenter halbleiterschalter
DE102014202617B4 (de) Verfahren und Vorrichtung zum Messen eines Batteriezellenstromes
EP2639949B1 (de) Stromversorgung mit Zwischenkreis
EP3491738B1 (de) Verfahren und vorrichtung zur ansteuerung eines halbleiterschalters
WO2023011768A1 (de) Trennschaltereinheit
EP3254364A1 (de) Einschaltstrombegrenzung
DE19701958C2 (de) Mit höherer Frequenz betriebene Leistungsstufe für eine Sitzheizungsschaltung
EP2720335B1 (de) Schaltung zur Steuerung der Energieversorgung eines elektrischen Geräts sowie elektrisches Gerät mit einer Schaltung
DE19842444A1 (de) Überspannungsabschaltung
DE102009053653A1 (de) Schaltungsanordnung für eine Spannungsbegrenzungsschaltung zum Schutz eines Steuergeräts vor Überspannungen

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20170810

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20190327

REG Reference to a national code

Ref country code: DE

Ref legal event code: R003

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20230721