EP3224869A1 - Transistor de puissance a structure verticale et a électrode d'alimentation en tranchee - Google Patents

Transistor de puissance a structure verticale et a électrode d'alimentation en tranchee

Info

Publication number
EP3224869A1
EP3224869A1 EP15817449.0A EP15817449A EP3224869A1 EP 3224869 A1 EP3224869 A1 EP 3224869A1 EP 15817449 A EP15817449 A EP 15817449A EP 3224869 A1 EP3224869 A1 EP 3224869A1
Authority
EP
European Patent Office
Prior art keywords
layer
source
trench
box
power transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP15817449.0A
Other languages
German (de)
English (en)
Inventor
Moustafa ZERARKA
Patrick Austin
Marise Bafleur
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Publication of EP3224869A1 publication Critical patent/EP3224869A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/035—Etching a recess in the emitter region 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Definitions

  • the present invention essentially relates to power transistors of the type VDMOS (acronym for Vertical Double Diffusion Metal Oxide Semiconductor that can be translated by semiconductor / metal / oxide vertical double diffusion) and type IGBT (acronym for the English Insulated Gate Bipolar Transistor that can be translated by bipolar transistor insulated gate).
  • VDMOS acronym for Vertical Double Diffusion Metal Oxide Semiconductor that can be translated by semiconductor / metal / oxide vertical double diffusion
  • type IGBT an acronym Insulated Gate Bipolar Transistor that can be translated by bipolar transistor insulated gate
  • VDMOS are attractive devices for space and aeronautical applications because of the simplicity of their gate control, low volume and weight of circuits obtained compared to those incorporating bipolar transistors. In addition, they are more efficient in high frequency ranges and for switching power supplies.
  • VDMOSs are field effect transistors, that is, unipolar components using only one type of charge carrier. They are therefore distinguished by very short switching times (of the order of 100 ns) because unlike bipolar components, there is no delay associated with the recombination of minority carriers in the blocking phase.
  • This type of transistor is used in many applications from 10 to 500 kHz for voltage ranges from 10 to 1200 V and for a current rating of a few hundred milliamperes to a few amperes.
  • the DMOS transistor Double diffusion Metal Oxide Semiconductor
  • VDMOS vertical
  • LDMOS lateral
  • a VDMOS can be obtained as follows. Starting from an N + -type substrate on which an epitaxial layer N " is grown, PP-type islands, called caissons, are successively diffused and then, in these caissons, source zones of the N + type. drain connection P7P islands are short-circuited by metallization from the source. On the oxide layer is deposited an insulating layer of polysilicate coating a grid connection. The component illustrated in FIG. 1 is thus obtained.
  • a VDMOS therefore comprises: a semiconductor material 101 on either side of which there is a source 102 and a drain 103; an insulated gate 104 on the same side as the source 102; three NPN layers in the semiconductor material, ie two opposing PN junctions that prohibit the conduction of the current, these three NPN layers being a first layer N formed by the substrate 105 N + and the epitaxial layer 106 N " , a second layer P formed by a box 107, and a third layer N formed by a source area 108 N + .
  • V G s The application of a positive voltage V G s to the gate creates an electric field which drives the majority carriers of the P / P + islands creating an inversion of the type of the zone.
  • a current can then flow in a channel, vertically in the substrate and in the epitaxial layer and then horizontally in the inverted doped zone of each P / P + island.
  • the structure of an IGBT is based on that of a VDMOS: the thickness of the support 201 is used to separate the collector (drain) 203 from the emitter (source) 202.
  • An epitaxial zone 206, doped N " allows the appearance of a channel when electrons are injected by the gate 204, that is to say when V G > 0 (on state)
  • An IGBT can be observed in FIG. used to create P / P + 207 doped wells near the source 202, the P + doped region having the function (see below) of reducing the risks of destructive singular events.
  • the main difference between a vertical MOSFET and an IGBT is the existence of a heavily doped 205 P + substrate layer on the collector side, whereas the substrate is N + doped in a VDMOS.
  • This layer injects holes in the epitaxial layer 206 N " , which has the effect of reducing the voltage drop in the on state and transforming it into a bipolar transistor, the IGBT therefore having four main layers (of the emitter 202 to the manifold 203) NPNP.
  • An IGBT is a hybrid transistor, consisting of a solid-state transistor input field and a bipolar transistor output. It is thus controlled by the gate voltage (voltage V G between gate and transmitter) applied to it, but its conduction characteristics (between collector and emitter) are those of a bipolar.
  • This hybrid structure gives it the low energy cost of controlling a MOSFET, with the lower conduction losses (with a given chip surface) of a bipolar.
  • IGBTs can handle a much higher voltage than that managed by MOSFETs.
  • the epitaxial layer N " 106 or 206 which supports the voltage (both in an IGBT and in a VDMOS) .
  • This maximum voltage will be all the more important that the epitaxial layer N " will be little doped and / or thick.
  • a transistor To be efficient, a transistor must be able to withstand as much voltage as possible to its drain or collector.
  • VDMOS and IGBTs are often used in spacecraft and aeronautics.
  • the natural radiative environment presents many dangers for these electronic components.
  • S space radiative environment including cosmic rays (protons from 100 to 10 6 MeV, high energy particles, heavy ions from 1 to 10 14 MeV), solar flares (protons from 10 MeV to 1 GeV, particles a from 10MeV to a few hundred MeV, heavy ions), solar winds (protons up to 100KeV, electrons up to a few keV, particles a), radiation belts (protons up to a few hundred MeV, electrons a few MeV);
  • the atmospheric radiative environment including cosmic showers or air showers, in which highly energetic particles from cosmic radiation can ionize elements of the atmosphere and trigger nuclear chain reactions, forming a chain of secondary particles such as protons, neutrons or pions that may interact with embedded systems and more particularly with semiconductors.
  • Cumulative phenomena such as the effects of ionizing doses are at the origin of functional errors and contribute to a deterioration of a device over time.
  • the VDMOS have an undesirable characteristic: under certain conditions, a parasitic NPN 1 10 bipolar transistor is formed as illustrated in FIG.
  • the source zone N + 108 constitutes the emitter of this parasitic transistor; the casing P 107 is the base, and the epitaxial layer N " 106 serves as a collector.
  • This parasitic bipolar transistor normally inactive, can be turned on during a fast switching (high dV / dt) or by the passage of ionizing radiation. Its conduction coupled to the avalanche mechanisms can then cause an irreversible runaway current that leads to burnout.
  • the operating principle requires to be in reverse bias in the off state with a sufficiently large space charge area to generate avalanche carriers. The phenomenon is initiated by the capture of holes diffusing laterally under the source in the box until direct polarizing the emitter / base junction of the parasitic bipolar transistor. Once the latter is active the electrons are injected from the transmitter to the epitaxial region by bipolar effect.
  • this arrival of electrons has the effect of precipitating the phenomenon of avalanche. Indeed, the electrons crossing the space charge zone acquire sufficient kinetic energy to tear an electron from an atom of the crystal lattice, creating an electron-hole pair in collisions.
  • the phenomenon is self-sustaining: the avalanche provides more and more holes to the parasitic bipolar, causing an injection of electrons from the larger bipolar which feeds the avalanche and so on.
  • the very strong current flowing through a single cell leads to the destruction of the component by thermal runaway. In the case of an incident ionizing particle, the holes initially come from the ionization trace created by the passage of the latter.
  • the parasitic bipolar transistor must therefore be desensitized.
  • IGBTs have an undesirable characteristic responsible for the latch-up phenomenon (sometimes called locking phenomenon in French). Indeed, under certain conditions, the four NPNP layers of the IGBT can become vertically passable in the manner of a thyristor 210 (see FIG. 2), due to the presence of a parasitic transistor between the emitter and the base of the bipolar transistor. main. When such a lock occurs, the transistor remains on, with destructive effects, until the power is turned off. Unlike MOSFETs, the impact ionization mechanism is not necessary to trigger this parasitic operation. This means that the main cause that leads to the destruction of the IGBT when it is affected by incident radiation is the conduction and locking of the NPNP parasitic thyristor.
  • the probability of achieving latch-up transistor destruction is greatest when the incident ionizing particle enters the intercellular zone and traverses the entire space charge zone.
  • destructive events can be seen as soon as the bias voltage exceeds 90V.
  • overdoping zone P + designates a zone having undergone at least two doping operations (by implantation , dissemination, etc.).
  • a latch-up hardening technique for IGBTs has thus been proposed by varying the width of the overdopage zone P + of the emitter in order to reduce the injection efficiency of the parasitic NPNP thyristor.
  • this zone of overdoping P + also has the effect of increasing the switching threshold voltage (voltage applied to the gate / base, either V G or V B E, beyond which the transistor becomes on and below from which it is blocked), which is undesirable;
  • the aim of the invention is to overcome these drawbacks by proposing an insensitive power transistor or one that is very insensitive to radiative phenomena, and in particular to irradiations with heavy ions, that is to say a transistor that is unlikely to undergo a destructive event of the type latch-up or burn-out in case of irradiation, in the on state as in the off state, and without degradation of the voltage with respect to the known power transistors.
  • Another object of the invention is to achieve this insensitivity result thanks to the very structure of the transistor (structural approach) that is to say independently of the circuit external to the transistor, as opposed to previous solutions proposing circuits of protection whose role is to temporarily cancel the voltage across the transistor to defuse unwanted tripping parasitic structures thereof.
  • Another object of the invention is to provide an optimal preferred structure which confers both a high immunity against parasitic tripping while maintaining the static characteristics, including the threshold voltage, and dynamic known standard structures.
  • the invention thus aims to provide power transistors that can be used safely in the aerospace field. Another object of the invention is to achieve this end without significantly increasing the manufacturing cost of the power transistor.
  • the invention proposes a vertical structure power transistor having a cell having a plane of symmetry and comprising a semiconductor medium, as well as:
  • a first supply electrode connecting the two symmetrical source layers and the box layer this first supply electrode being referenced cathode throughout the application, but it can also be called source in the case of a transistor to field effect (VDMOS) or transmitter in the case of a bipolar transistor (IGBT),
  • VDMOS transistor to field effect
  • IGBT bipolar transistor
  • control electrode gate or base isolated and flat (so that one obtains a VDMOS or a "planar” IGBT as opposed to the "Trench” IGBT whose base is in trench);
  • a second supply electrode referenced anode throughout the application, but which can also be called drain in a field effect transistor (VDMOS) or collector in a bipolar transistor (IGBT),
  • the transistor is observed in a position in which its plane of symmetry is vertical, its front face is the upper face of the semiconductor support, its rear face is the face. bottom of the semiconductor support, the vertical direction (direction of gravity) is orthogonal to the back face.
  • the transistor according to the invention is characterized in that: • the cathode has a trench portion formed in an etch formed in the front face of the semiconductor medium between the two source layers, which trench cathode portion comprises a bottom located in the box layer at a distance, in depth (that is to say in the vertical direction), from the NP source / box junction so as to move away from the source layer any side current which, in operation, crosses the box layer below the source layer to the cathode,
  • L T on Ls L T / Ls
  • L T / Ls standardized trench length, greater than or equal to 15/20
  • L T denotes half of a maximum dimension of the etching in an orthogonal transverse direction to the plane of symmetry of the cell
  • Ls denotes the distance between the plane of symmetry and the control electrode in the transverse direction.
  • Ls represents the internal half-length of the cathode (the latter ending where the insulated control electrode begins) in the transverse direction.
  • L T is strictly less than Ls, that is to say that L T / Ls is less than 1.
  • the ratio L T / Ls is, according to the invention, between 0.75 (inclusive) and 1 (excluded).
  • transverse direction means the (horizontal) direction orthogonal to the plane (vertical) of symmetry of the cell.
  • the transistor cell furthermore comprises, in the semiconductor support:
  • a box PN junction / epitaxy between the box layer and the epitaxial layer is a box PN junction / epitaxy between the box layer and the epitaxial layer.
  • epitaxy in the expression “epitaxial layer” is not intended to limit this layer to its manufacturing process. The invention is also applicable if the layer here called “epitaxial layer” is not obtained by epitaxy.
  • the bottom of the trenched cathode portion extends at a distance in depth from the box PN junction / epitaxy.
  • the invention extends to a method of manufacturing a transistor according to the invention.
  • the invention extends to a method of manufacturing a transistor comprising
  • the formation of a cathode on the front face of the semiconductor support bypassing the two source layers and the box layer.
  • an etching is provided on the front face of the semiconductor support prior to the formation of the source and caisson layers, at least two doping operations of the second conductivity type (preferably P + ) are performed so as to obtain an overdoping zone around the engraving and at least partially under the two source layers.
  • the second conductivity type preferably P +
  • the trenched cathode portion forms an edge in the box layer, and more precisely in the overdoping zone, away from the NP junction source / caisson. This edge allows a concentration of the electric field lines that participates in channeling the current and away from it from the source layer.
  • a form of trench without stop, with softened outlines, is also possible.
  • the trench cathode portion has sidewalls that are vertical.
  • the NP source / box junction obtained is substantially horizontal.
  • the overdopage zone according to the invention can extend, from each vertical side wall, under the adjacent source layer to a vertical plane delimiting the control electrode, so as to effectively protect the source layer.
  • the trench cathode portion has a vertical section of rectangular shape. It has in this case vertical side walls and a horizontal flat bottom, and an edge at the intersection of the bottom and each side wall.
  • This embodiment has proved to be the most effective in view of the technical problem that the invention intends to solve. It is also easy to achieve.
  • the ratio W T on X N + is greater than or equal to 2, where W T , called trench depth, denotes the maximum dimension of the etching according to the invention.
  • the vertical direction ie a distance between the plane containing the front face of the semiconductor support before etching (front face taken at the control electrode or the source layer for example) and the plane containing the front face of the semiconductor support taken at the etching at the etch
  • X N + referred to as the depth of the source layer
  • the maximum dimension of the source layer in the vertical direction ie a maximum distance between the source NP / box junction and the plane containing the face before etching (front face taken at the source layer for example)
  • this maximum dimension in the vertical direction of the source layer can be observed at the side wall of the trench cathode portion adjacent to said layer of source; source.
  • a ratio W T on X N + greater than 1 is sufficient to obtain a robust IGBT latch-up under normal conditions of use.
  • NGBT becomes more robust to radiation and in particular to heavy ions.
  • the ratio W T on X N + is equal to 4. From 4, the VDMOS according to the invention is totally insensitive to irradiations with heavy ions, whereas NGBT is totally insensitive to irradiation by heavy ions, whereas NGBT is the order of 80% of its breakdown voltage.
  • the difference between W T and XN + is at least equal to 1 ⁇ .
  • X P + is greater than or equal to 9 ⁇ , where X P + , called trench overdoping depth, denotes the maximum distance in the vertical direction between the bottom of the cathode portion. in trench and the bottom of the overdoping zone, which preferably corresponds to the bottom of the box, that is to say with the box PN junction / epitaxy.
  • the structure of the power transistor has the following dimensions:
  • the invention extends to a transistor characterized in combination by all or some of the characteristics mentioned above and below.
  • the invention further extends to a power component, characterized in that it comprises a plurality of power transistors according to the invention.
  • Figure 1 is a schematic vertical sectional view of a half cell of a prior standard VDMOS.
  • S 2 is a schematic vertical section of a half of a previous standard IGBT cell.
  • • s 3 is a schematic view in vertical section of one half of a power transistor cell according to the invention.
  • FIG. 4 is a graph showing static characteristics, ie the current at the anode (ordinate) as a function of the bias voltage (abscissa), for a prior standard IGBT and for various embodiments of an IGBT according to the invention having different values of trench depth W T.
  • S Figure 5 is a graph showing static characteristics, ie the current at the anode (ordinate) as a function of the bias voltage (abscissa), for a prior standard IGBT and for various embodiments of an IGBT according to the invention having different values of trench length L T.
  • FIG. 6 is a graph showing static characteristics, ie the current at the anode (ordinate) as a function of the bias voltage (abscissa), for a prior standard IGBT and for various embodiments of an IGBT according to the invention having different values of overdoping depth trench Xp + .
  • Figure 7 illustrates the linear energy transfer LET required to cause burnout for different polarizations and penetration depths ("ranges") for heavy ions from the front of a standard VDMOS (left graph ( a)) and a VDMOS according to the invention (right graph (b)).
  • a power transistor according to the invention comprises a semiconductor support 301 as well as, from the bottom to the top of the figure:
  • the complete cell therefore comprises a second source layer, symmetrical with the layer 308 illustrated with respect to the plane of symmetry P1;
  • control electrode 304 also called grid
  • S a cathode 302 formed by a metal conductive layer deposited on a front face 312 of the semiconductor medium 301 and on the insulating layer 316.
  • the front face 312 is flat outside an etching described below.
  • the source layer 308 here extends transversely under the cathode 302 to the edge of the control electrode 304, that is to say up to the vertical plane P2 which delimits said control electrode 304.
  • the cathode 304 has a trench portion 309 which sinks into the box layer 307, and more precisely in the overdoping zone P + 307b of the box layer. It will be noted that the trench portion 309 of the cathode is in contact with this overdoping zone P + 307b over its entire length L T and over part of its height W T. On the remainder of its height W T , the trench portion 309 of the cathode is in contact with the N + source layer 308.
  • the cathode portion in trench 309 has a vertical section of rectangular shape, with side walls 1 14 flat and vertical and a bottom 313 plan and horizontal. At the intersection of the bottom 313 and each side wall 314, a straight edge 315 can be seen.
  • the horizontal section of the trench portion 309 of the cathode is also rectangular, preferably square.
  • the normalized trench length L T / Ls is greater than or equal to 15/20 (0.75) and less than 1 by definition.
  • the standardized trench length L T / Ls is 16/20.
  • L N + designates the maximum length of each source layer 308, that is to say the maximum dimension of the source layer 308 in the transverse direction.
  • the inventors have shown that the value of the half-trench length L T does not affect the value of the threshold voltage of the transistor.
  • the trench depth W T is equal to 4 ⁇ .
  • the inventors have shown that the latch-up phenomena do not occur regardless of the value of the depth Trench W T , as shown in Figure 4 in the case of an IGBT. Similar results have been obtained for the VDMOS according to the invention which, subjected to irradiation heavy ions, no longer suffer from burn-out regardless of trench depth.
  • the depth of overdoping (or box) trench X P + which corresponds to the maximum vertical dimension of the overdoping zone P + 307b at the trench, is equal to 9 ⁇ .
  • the inventors have shown that the latch-up and burn-out phenomena do not occur when the P / P + doping diffusion has a depth of 9 ⁇ or more in the configuration corresponding to the preferred version of the invention (that is to say with the other dimensional values given in the preceding paragraphs) as evidenced by the results presented in FIG.
  • the proposed trench cathode portion has no influence on the dynamic behavior of the transistors (VDMOS and IGBT) relative to the corresponding standard structures. Only a slight decrease of the peak current at the anode is observed because of the reduction of the conductive area (area between the junction J2 and the junction J1) following the etching of the trench. Indeed, the vertical distance between the junctions J1 and J2 decreases with respect to the corresponding previous transistor (trenchless transistor having identical dimensions), since the junction J2 is shifted down by a distance equal to W T , Xp + equal overdop depth. If it is desired to keep the same peak current, it is sufficient to "lower" the junction J1 so as to maintain the distance J1-J2 of the anterior transistor or, more generally, to compensate for the loss of conductive surface.
  • junction J2 in order to obtain the desired junction depth at the P + diffusion (junction J2) at the bottom of the trench, a rather long annealing (greater than 5 hours) may be necessary. Furthermore, usually, a nitride deposition step (Si 3 N 4 ) is performed before that of opening the contacts. To open the contacts, a dry engraving is necessary. However, since the nitride is deposited isotropically, including on the flanks of the trench after the etching, which is anisotropic, it could remain insulating on the vertical walls of the trench, greatly degrading the quality of the contact. cathode. It is therefore preferable to replace this nitride deposit with an oxide which can itself be removed by isotropic wet etching. The oxide can thus be removed from the sides of the trench.
  • VDMOS in a VDMOS according to the invention placed in extreme conditions and in particular bombarded with heavy ions, there is no triggering of the parasitic transistor and therefore no burnout whatever the path of these ions in the substrate and the bias voltage in the off state.
  • an earlier standard VDMOS is sensitive to all these ions from 15% of its breakdown voltage.
  • no destructive phenomenon occurs, in the off state, for a bias voltage of up to more than 80% of the breakdown voltage.
  • no destructive phenomenon has been observed up to a bias voltage of 500 V (see FIG. 7, where "SEB” means “Single Event Burn-out”, ie singular burn-out event or singular event destructive, and where the parameter "R” designates the "range” ie the depth of penetration of the heavy ion in the transistor from the front face), while this same voltage is limited to 90 V in an earlier standard IGBT, for the same breakdown voltage of 600 V in both structures.
  • the invention can be the subject of numerous variants with respect to the preferred embodiment previously described, since these variants remain within the scope delimited by the appended claims.
  • the shape of the trench cathode portion may be different from that illustrated (rectangular section) and its dimensions different from those proposed for the preferred version.

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

L'invention concerne un transistor de puissance à structure verticale, tel qu'un VDMOS ou un IGBT, ayant une cellule comprenant : deux couches de source (308) symétriques, de préférence dopée N+, partant d'une face avant (312) du support semi-conducteur; une couche de caisson (307), de préférence dopée P, comprenant une zone de surdopage (307b) qui s'étend d'une couche de source à l'autre; une jonction NP source/caisson (J3) entre la couche de source et la couche de caisson. Selon l'invention, une cathode formée sur la face avant (312) du support semi-conducteur possède une portion en tranchée (309), qui présente un fond (313) s'étendant dans la zone de surdopage (307b) de la couche de caisson (307) à distance en profondeur de la jonction NP source/caisson (J3).

Description

TRANSISTOR DE PUISSANCE A STRUCTURE VERTICALE ET A
ÉLECTRODE D'ALIMENTATION EN TRANCHEE
La présente invention concerne essentiellement des transistors de puissance de type VDMOS (acronyme de l'anglais Vertical Double diffusion Métal Oxyde Semiconductor que l'on peut traduire par semiconducteur/métal/oxyde à double diffusion verticale) et de type IGBT (acronyme de l'anglais Insulated Gâte Bipolar Transistor que l'on peut traduire par transistor bipolaire à grille isolée).
Les VDMOS sont des dispositifs attractifs pour les applications spatiales et aéronautiques en raison de la simplicité de leur commande de grille, des faibles volume et poids des circuits obtenus par rapport à ceux intégrant des transistors bipolaires. En outre, ils sont plus efficaces dans des gammes de fréquences élevées et pour des alimentations à découpage.
Les VDMOS sont des transistors à effet de champ c'est-à-dire des composants unipolaires faisant appel à un seul type de porteur de charge. Ils se distinguent donc par des temps de commutation très courts (de l'ordre de 100 ns) car contrairement aux composants bipolaires, il n'existe pas de retard associé à la recombinaison de porteurs minoritaires dans la phase de blocage. Ce type de transistor est utilisé dans de nombreuses applications de 10 à 500 kHz pour des gammes de tension allant de 10 à 1200 V et pour un calibre en courant allant de quelques centaines de milliampères à quelques ampères. Il est à noter que le transistor DMOS {Double diffusion Métal Oxyde Semiconductor) existe en configuration verticale (VDMOS) ou latérale (LDMOS). La configuration verticale présente une tenue en tension supérieure et est moins limitée en courant que la configuration latérale.
Un VDMOS peut être obtenu comme suit. Partant d'un substrat de type N+ sur lequel on fait croître une couche épitaxiée N", on diffuse successivement des îlots de type P P appelés caissons puis, dans ces caissons, des zones de source de type N+. La métallisation du substrat donne une connexion de drain. Les îlots P7P sont court-circuités par la métallisation de la source. Sur la couche d'oxyde, on dépose une couche isolante de polysilicate enrobant une connexion de grille. On obtient ainsi le composant illustré à la figure 1 .
Un VDMOS comprend donc : un matériau semi-conducteur 101 de part et d'autre duquel on trouve une source 102 et un drain 103 ; une grille isolée 104 du même côté que la source 102 ; trois couches NPN dans le matériau semi-conducteur, soit deux jonctions PN en opposition qui interdisent la conduction du courant, ces trois couches NPN étant une première couche N formée par le substrat 105 N+ et la couche épitaxiée 106 N", une deuxième couche P formée par un caisson 107, et une troisième couche N formée par une zone de source 108 N+.
L'application d'une tension VGs positive à la grille crée un champ électrique qui chasse les porteurs majoritaires des îlots P/P+ créant une inversion du type de la zone. Un courant peut alors circuler dans un canal, verticalement dans le substrat et dans la couche épitaxiée puis horizontalement dans la zone à dopage inversé de chaque îlot P/P+.
La structure d'un IGBT est basée sur celle d'un VDMOS : l'épaisseur du support 201 est utilisée pour séparer le collecteur (drain) 203 de l'émetteur (source) 202. Une zone épitaxiée 206, dopée N", permet l'apparition d'un canal lorsque des électrons sont injectés par la grille 204, c'est-à-dire lorsque VG>0 (état passant). Un IGBT peut être observé à la figure 2. La technique de double diffusion est utilisée pour créer des puits dopés P/P+ 207 à proximité de la source 202, la région dopée P+ ayant pour fonction (voir plus loin) de réduire les risques d'événements singuliers destructifs.
La différence principale entre un MOSFET vertical et un IGBT est l'existence d'une couche de substrat 205 P+ fortement dopée côté collecteur, alors que le substrat est dopé N+ dans un VDMOS. Cette couche injecte des trous dans la couche épitaxiée 206 N", ce qui a pour effet de diminuer la chute de tension à l'état passant et de le transformer en transistor bipolaire. L'IGBT présente donc quatre couches principales (de l'émetteur 202 vers le collecteur 203) N-P-N-P.
Un IGBT est un transistor hybride, regroupant un transistor à effet de champ en entrée et un transistor bipolaire en sortie. Il est ainsi commandé par la tension de grille (tension VG entre grille et émetteur) qui lui est appliquée, mais ses caractéristiques de conduction (entre collecteur et émetteur) sont celles d'un bipolaire. Cette structure hybride lui donne le faible coût énergétique de commande d'un MOSFET, avec les pertes de conduction plus faibles (à surface de puce donnée) d'un bipolaire. De plus, les IGBT peuvent gérer une tension bien plus élevée que celle gérée par les MOSFET.
À l'état bloqué, c'est la couche épitaxiée N" 106 ou 206 qui supporte la tension (tant dans un IGBT que dans un VDMOS). Cette tension maximale sera d'autant plus importante que la couche épitaxiée N" sera peu dopée et/ou épaisse. Pour être performant, un transistor doit pouvoir supporter une tension la plus importante possible à son drain ou collecteur.
Comme indiqué plus haut, les VDMOS et les IGBT sont souvent utilisés dans les engins spatiaux et aéronautiques. Cependant, l'environnement radiatif naturel présente de nombreux dangers pour ces composants électroniques. On distingue deux types d'environnement radiatif :
•S l'environnement radiatif spatial, comprenant des rayonnements cosmiques (protons de 100 à 106MeV, particules a de fortes énergies, ions lourds de 1 à 1014MeV), des éruptions solaires (protons de 10MeV à 1 GeV, particules a de 10MeV à quelques centaines de MeV, ions lourds), des vents solaires (protons jusqu'à 100KeV, électrons jusqu'à quelques keV, particules a), des ceintures de radiation (protons jusqu'à quelques centaines de MeV, électrons de quelques MeV) ;
•S l'environnement radiatif atmosphérique, dont les douches cosmiques ou gerbes atmosphériques, dans lesquelles des particules hautement énergétiques issues de rayonnements cosmiques peuvent ioniser des éléments de l'atmosphère et déclencher des réactions nucléaires en chaîne, formant une chaîne de particules secondaires comme des protons, des neutrons ou des pions susceptibles d'interagir avec les systèmes embarqués et plus particulièrement avec les semi-conducteurs.
Bien que l'environnement radiatif atmosphérique soit moins agressif, des défaillances ont déjà été observées dans des équipements ferroviaires et divers travaux ont montré que des défaillances radiatives se produisaient dans les composants de puissance au niveau du sol.
Des phénomènes cumulatifs tels les effets de doses ionisantes sont à l'origine d'erreurs fonctionnelles et contribuent à une détérioration d'un dispositif au fil du temps.
Des phénomènes induits par une unique particule, appelés effets d'événements singuliers, surviennent de façon imprévisible et peuvent avoir des conséquences irréversibles sur le bon fonctionnement des systèmes. Certains de ses effets d'événements singuliers entraînent une défaillance légère qui ne cause pas de dommages permanents et les dispositifs peuvent être remis à zéro par des signaux de correction. D'autres effets peuvent aboutir à une dégradation permanente et même à la destruction du dispositif. Ces événements destructifs sont les événements singuliers de burn-out qui touchent les VDMOS et les IGBT et les événements singuliers de latch-up qui ne touchent que les IGBT.
Les VDMOS présentent une caractéristique indésirable : sous certaines conditions, un transistor bipolaire parasite NPN 1 10 se forme tel qu'illustré à la figure 1 . La zone de source N+ 108 constitue l'émetteur de ce transistor parasite ; le caisson P 107 en constitue la base, et la couche épitaxiée N" 106 fait office de collecteur.
Ce transistor bipolaire parasite, normalement inactif, peut être mis en conduction lors d'une commutation rapide (fort dV/dt) ou bien par le passage de radiations ionisantes. Sa mise en conduction couplée aux mécanismes d'avalanche peut alors provoquer un emballement irréversible du courant qui conduit au burn-out. Le principe de fonctionnement nécessite d'être en polarisation inverse à l'état bloqué avec une zone de charges d'espace suffisamment étendue permettant de générer des porteurs par avalanche. Le phénomène est initié par la captation de trous diffusant latéralement sous la source dans le caisson jusqu'à polariser en direct la jonction émetteur/base du transistor bipolaire parasite. Une fois ce dernier actif les électrons sont injectés de l'émetteur vers la région épitaxiée par effet bipolaire.
Si la condition de champ électrique est suffisante dans la région épitaxiée, cette arrivée d'électrons a pour conséquence de précipiter le phénomène d'avalanche. En effet, les électrons traversant la zone de charges d'espace acquièrent une énergie cinétique suffisante pour arracher un électron à un atome du réseau cristallin créant ainsi une paire électron-trou lors des collisions. Le phénomène s'auto-entretient : l'avalanche fournit de plus en plus de trous au bipolaire parasite, provoquant une injection d'électrons du bipolaire plus importante qui alimente l'avalanche et ainsi de suite. Le très fort courant résultant qui passe dans une seule cellule conduit à la destruction du composant par emballement thermique. Dans le cas d'une particule ionisante incidente, les trous proviennent dans un premier temps de la trace d'ionisation créée par le passage de cette dernière.
Si le courant provenant du filament d'ionisation est très faible et/ou si le champ électrique dans la zone de charges d'espace est insuffisant, le bipolaire parasite s'éteint et le phénomène se traduit simplement par un courant transitoire suivi du retour à l'état initial bloqué.
Le transistor bipolaire parasite doit donc être désensibilisé.
La probabilité la plus forte d'aboutir à un burn-out en cas d'irradiation d'un VDMOS est obtenue pour un ion qui pénètre dans la zone intercellulaire et traverse toute la zone de charge d'espace, car dans ce cas le burn-out survient y compris pour un transfert d'énergie linéique relativement faible. Des événements destructifs sont constatés dès que la tension de polarisation dépasse 15% de la tension de claquage (soit dès 90V pour un transistor ayant une tension de claquage de 600V). En dessous de 15% de sa tension de claquage, le VDMOS est considéré comme insensible aux radiations car le courant induit par une particule ionisante ne se maintient pas.
De façon un peu similaire, les IGBT présentent une caractéristique indésirable responsable du phénomène de latch-up (parfois appelé phénomène de verrouillage en français). En effet, sous certaines conditions, les quatre couches N-P-N-P de l'IGBT peuvent devenir passantes verticalement à la manière d'un thyristor 210 (voir figure 2), du fait de la présence d'un transistor parasite entre émetteur et base du transistor bipolaire principal. Lorsqu'un tel verrouillage se produit, le transistor reste passant, avec effets destructifs, jusqu'à ce que l'alimentation soit coupée. Contrairement aux MOSFET, le mécanisme d'ionisation par impact n'est pas nécessaire au déclenchement de ce fonctionnement parasite. Cela signifie que la cause principale qui mène à la destruction de l'IGBT lorsque celui-ci est touché par un rayonnement incident est la mise en conduction et le verrouillage du thyristor parasite NPNP.
Là encore, la probabilité de parvenir à la destruction du transistor par latch-up est maximale lorsque la particule ionisante incidente pénètre dans la zone intercellulaire et traverse toute la zone de charge d'espace. Dans un IGBT planar, des événements destructifs peuvent être constatés dès que la tension de polarisation dépasse 90V.
Pour diminuer le problème majeur de latch-up dans les IGBT et de burn-out dans les VDMOS et les IGBT, deux axes principaux ont été explorés à ce jour concernant la structure des transistors :
la réduction de la résistance latérale Rp du caisson. Cette réduction est obtenue grâce à la présence d'une zone de surdopage P+ dans chaque caisson P. Dans toute la description, l'expression « zone de surdopage P+ » désigne une zone ayant subi au moins deux opérations de dopage (par implantation, diffusion, etc.). Une technique de durcissement contre le latch-up pour les IGBT a ainsi été proposée en jouant sur la largeur de la zone de surdopage P+ de l'émetteur afin de réduire l'efficacité d'injection du thyristor NPNP parasite. Mais cette zone de surdopage P+ a aussi pour effet d'augmenter la tension de seuil de commutation (tension appliquée à la grille/base, soit VG ou VBE, au-delà de laquelle le transistor devient passant et en-deçà de laquelle il est bloqué), ce qui n'est pas souhaitable ;
l'utilisation d'une grille en tranchée ( Trench) pour laquelle de nouvelles technologies de gravure ont été développées. Ces technologies sont toutefois relativement difficiles à mettre en œuvre et le résultat en matière d'immunité au latch-up ou au burn-out n'est pas suffisant, notamment dans des conditions d'utilisation extrêmes du transistor.
Outre ces deux approches structurelles, Il a également été proposé d'améliorer les processus de commande de grille, c'est-à-dire de protéger un transistor en ajoutant au circuit extérieur au transistor des éléments de protection pour le contrôle de certaines zones du transistor et pour le maintien d'une polarisation de la jonction base/émetteur d'un transistor parasite, comme enseigné par exemple par FR2627325.
L'inconvénient de ces éléments de protection est qu'ils ne protègent qu'une seule cellule et doivent donc être multipliés par le nombre de cellules présentes dans un composant classique, ce qui peut devenir complexe voire impossible avec un grand nombre de cellules.
Toutes ces évolutions font que les phénomènes de latch-up et de burn-out sont actuellement assez bien maîtrisés dans des conditions normales d'utilisation des transistors. Mais ces phénomènes restent un problème majeur dans des conditions extrêmes d'utilisation des transistors, telles des environnements corrosifs, une très haute ou une très basse température, des vibrations, ou encore des environnements radiatifs.
L'invention vise à pallier ces inconvénients en proposant un transistor de puissance insensible ou très peu sensible aux phénomènes radiatifs, et notamment aux irradiations par des ions lourds, c'est-à-dire un transistor peu susceptible de subir un événement destructif de type latch-up ou burn-out en cas d'irradiation, à l'état passant comme à l'état bloqué, et ce, sans dégradation de la tenue en tension par rapport aux transistors de puissance connus.
Un autre objectif de l'invention est de parvenir à ce résultat d'insensibilité grâce à la structure même du transistor (approche structurelle) c'est-à-dire indépendamment du circuit extérieur au transistor, par opposition aux solutions antérieures proposant des circuits de protection dont le rôle est d'annuler temporairement la tension aux bornes du transistor pour désamorcer un déclenchement intempestif des structures parasites de celui-ci.
Un autre objectif de l'invention est de fournir une structure préférée optimale qui confère à la fois une grande immunité contre les déclenchements parasites tout en maintenant les caractéristiques statiques, dont la tension de seuil, et dynamiques des structures connues standards.
L'invention vise ainsi à fournir des transistors de puissance pouvant être utilisés en toute sécurité dans le domaine aérospatial. Un autre objectif de l'invention est de parvenir à cette fin sans augmentation significative du coût de fabrication du transistor de puissance.
Pour ce faire, l'invention propose un transistor de puissance à structure verticale ayant une cellule présentant un plan de symétrie et comprenant un support semi-conducteur, ainsi que :
•S à l'intérieur du support semi-conducteur :
♦ deux couches de source symétriques, d'un premier type de conductivité (de préférence N+), partant d'une face avant du support semi-conducteur,
♦ une couche de caisson d'un second type de conductivité (de préférence P) opposé au premier type, sous les couches de source laquelle couche de caisson comprend une zone de surdopage (P+) qui s'étend d'une couche de source à l'autre,
♦ une jonction NP source/caisson entre chaque couche de source et la couche de caisson.
•S sur la face avant du support semi-conducteur :
♦ une première électrode d'alimentation reliant les deux couches de source symétriques et la couche de caisson, cette première électrode d'alimentation étant référencée cathode dans toute la demande, mais on peut aussi l'appeler source dans le cas d'un transistor à effet de champ (VDMOS) ou émetteur dans le cas d'un transistor bipolaire (IGBT),
♦ une électrode de commande (grille ou base) isolée et plane (de sorte que l'on obtient un VDMOS ou un IGBT « planar » par opposition aux IGBT « Trench » dont la base est en tranchée) ;
sur une face arrière du support semi-conducteur, opposée à la face avant : une seconde électrode d'alimentation, référencée anode dans toute la demande, mais que l'on peut aussi appeler drain dans un transistor à effet de champ (VDMOS) ou collecteur dans un transistor bipolaire (IGBT),
De façon usuelle, dans toute la demande, le transistor est observé dans une position dans laquelle son plan de symétrie est vertical, sa face avant est la face supérieure du support semi-conducteur, sa face arrière est la face inférieure du support semi-conducteur, la direction verticale (direction de la gravité) est orthogonale à la face arrière.
Le transistor selon l'invention est caractérisé en ce que : •s la cathode possède une portion en tranchée formée dans une gravure ménagée dans la face avant du support semi-conducteur entre les deux couches de source, laquelle portion de cathode en tranchée comprend un fond situé dans la couche de caisson à distance, en profondeur (c'est-à-dire selon la direction verticale), de la jonction NP source/caisson de façon à éloigner de la couche de source tout courant latéral qui, en fonctionnement, traverse la couche de caisson en dessous de la couche de source jusqu'à la cathode,
•s la zone de surdopage s'étend sous le fond de la portion de cathode en tranchée et au moins partiellement sous chaque couche de source,
•S la gravure présente un rapport LT sur Ls (LT / Ls) appelé longueur de tranchée normalisée, supérieur ou égal à 15/20, où LT désigne la moitié d'une dimension maximale de la gravure selon une direction transversale orthogonale au plan de symétrie de la cellule et Ls désigne la distance entre le plan de symétrie et l'électrode de commande selon la direction transversale. En d'autres termes, Ls représente la demi-longueur interne de la cathode (cette dernière se terminant là où commence l'électrode de commande isolée) selon la direction transversale. On notera que, par définition, LT est strictement inférieure à Ls, c'est-à-dire que LT / Ls est inférieur à 1 . Le rapport LT / Ls est donc, selon l'invention, compris entre 0,75 (inclus) et 1 (exclus).
De façon usuelle, dans toute la description, on entend par « direction transversale », la direction (horizontale) orthogonale au plan (vertical) de symétrie de la cellule.
Grâce à la présence de la tranchée, il est possible de former une zone de surdosage qui s'étend sous la totalité ou la quasi-totalité de chaque couche de source et vient ainsi protéger cette dernière.
De façon classique, la cellule du transistor comprend de plus, dans le support semi-conducteur :
♦ une couche épitaxiée, du premier type de conductivité (de préférence N"), sous la couche de caisson,
♦ une jonction PN caisson/épitaxie entre la couche de caisson et la couche épitaxiée.
A noter que, dans la définition ci-dessus, le terme « épitaxiée » dans l'expression « couche épitaxiée » ne vise pas à limiter cette couche à son procédé de fabrication. L'invention s'applique également si la couche ici appelée « couche épitaxiée » n'est pas obtenue par épitaxie.
Avantageusement et selon l'invention, le fond de la portion de cathode en tranchée s'étend à distance en profondeur de la jonction PN caisson/épitaxie.
L'invention s'étend à un procédé de fabrication d'un transistor selon l'invention.
En particulier, l'invention s'étend à procédé de fabrication d'un transistor comprenant
la formation, à partir d'une face avant d'un support semiconducteur, de deux couches de source symétriques, d'un premier type de conductivité (de préférence N+), et d'une couche de caisson, d'un second type de conductivité (de préférence P/P+) opposé au premier type,
postérieurement à la formation des couches de source et de caisson, la formation d'une cathode sur la face avant du support semiconducteur court-circuitant les deux couches de source et la couche de caisson.
Le procédé selon l'invention est caractérisé en ce que :
une gravure est ménagée sur la face avant du support semiconducteur préalablement à la formation des couches de source et de caisson, on effectue au moins deux opérations de dopage du second type de conductivité (de préférence P+) de façon à obtenir une zone de surdopage autour de la gravure et au moins partiellement sous les deux couches de source.
Dans une forme possible du transistor de puissance selon l'invention, la portion de cathode en tranchée forme une arête dans la couche de caisson, et plus précisément dans la zone de surdopage, à distance de la jonction NP source/caisson. Cette arête permet une concentration des lignes de champ électrique qui participe à la canalisation du courant et à l'éloignement de celui-ci de la couche de source. Une forme de tranchée sans arrête, aux contours adoucis, est également possible.
Dans une forme possible du transistor de puissance selon l'invention, la portion de cathode en tranchée présente des parois latérales qui sont verticales. Il en résulte que la jonction NP source/caisson obtenue est sensiblement horizontale. Comme le dopage diffuse orthogonalement à la paroi d'où il est implanté, il en résulte également que la zone de surdopage selon invention peut s'étendre, depuis chaque paroi latérale verticale, sous la couche de source adjacente jusqu'à un plan vertical délimitant l'électrode de commande, de façon à protéger efficacement la couche de source.
Avec des parois latérales opposées inclinées de façon à former un V dans le support semi-conducteur, il serait difficile d'obtenir une zone de surdopage s'étendant sur toute la longueur de la couche de source non seulement au niveau de la jonction NP source/caisson mais aussi à distance, en profondeur, de celle-ci. À l'inverse, avec des parois latérales opposées inclinées de sorte que la gravure présente une longueur croissante avec la profondeur, la zone de surdopage obtenue risquerait de s'étendre au-delà du plan vertical délimitant l'électrode de commande et donc de perturber la commande.
Dans une forme possible du transistor de puissance selon l'invention, la portion de cathode en tranchée présente une section verticale de forme rectangulaire. Elle présente dans ce cas des parois latérales verticales et un fond plat horizontal, ainsi qu'une arête à l'intersection du fond et de chaque paroi latérale. Cette forme de réalisation s'est avérée être la plus efficace eu égard au problème technique qu'entend résoudre l'invention. Elle est en outre facile à réaliser.
Dans une forme possible du transistor de puissance selon l'invention, pour chaque couche de source, le rapport WT sur XN+ est supérieur ou égal à 2, où WT, appelée profondeur de tranchée, désigne la dimension maximale de la gravure selon la direction verticale, autrement dit une distance entre le plan contenant la face avant du support semi-conducteur avant gravure (face avant prise au niveau de l'électrode de commande ou de la couche de source par exemple) et le plan contenant la face avant du support semi-conducteur prise au niveau de la gravure, en fond de gravure, et XN+, appelée profondeur de la couche de source, désigne la dimension maximale de la couche de source selon la direction verticale, autrement dit une distance maximale entre la jonction NP source/caisson et le plan contenant la face avant gravure (face avant prise au niveau de la couche de source par exemple), cette dimension maximale selon la direction verticale de la couche de source pouvant être observée au niveau de la paroi latérale de la portion de cathode en tranchée adjacente à ladite couche de source.
Un rapport WT sur XN+ supérieur à 1 suffit pour obtenir un IGBT robuste au latch-up dans des conditions normales d'utilisation. Lorsqu'il est supérieur ou égal à 2, NGBT devient plus robuste aux rayonnements et notamment aux ions lourds. De préférence, le rapport WT sur XN+ est égal à 4. A partir de 4, le VDMOS selon l'invention est totalement insensible aux irradiations par des ions lourds, tandis que NGBT l'est jusqu'à une tension de polarisation de l'ordre de 80% de sa tension de claquage.
Dans une forme possible du transistor de puissance selon l'invention, la différence entre WT et XN+ est au moins égale à 1 μιτι.
Dans une forme possible du transistor de puissance selon l'invention, XP+ est supérieure ou égale à 9 μιτι, où XP+, appelée profondeur de surdopage sous tranchée, désigne la distance maximale selon la direction verticale entre le fond de la portion de cathode en tranchée et le fond de la zone de surdopage, qui correspond de préférence avec le fond du caisson c'est-à-dire avec la jonction PN caisson/épitaxie.
Dans une version préférée de l'invention, la structure du transistor de puissance présente les dimensions suivantes :
WT = 4 μιτι, Ι_τ = 16 μιτι, XP+ = 10 μιτι.
L'invention s'étend à un transistor caractérisé en combinaison par tout ou partie des caractéristiques mentionnées ci-avant et ci-après.
L'invention s'étend de plus à un composant de puissance, caractérisé en ce qu'il comprend une multitude de transistors de puissance selon l'invention.
D'autres détails et avantages de la présente invention apparaîtront à la lecture de la description suivante, qui se réfère aux dessins schématiques annexés et porte sur un mode de réalisation préférentiel, fourni à titre d'exemple non limitatif. Sur ces dessins :
•s La figure 1 est une vue schématique en coupe verticale d'une demi- cellule d'un VDMOS standard antérieur.
•S La figure 2 est une vue schématique en coupe verticale d'une demi- cellule d'un IGBT standard antérieur.
•s la figure 3 est une vue schématique en coupe verticale d'une demi- cellule d'un transistor de puissance selon l'invention.
•S la figure 4 est un graphique représentant des caractéristiques statiques, à savoir le courant à l'anode (en ordonnées) en fonction de la tension de polarisation (en abscisses), pour un IGBT standard antérieur et pour divers modes de réalisation d'un IGBT selon l'invention ayant des valeurs différentes de profondeur de tranchée WT.
•S la figure 5 est un graphique représentant des caractéristiques statiques, à savoir le courant à l'anode (en ordonnées) en fonction de la tension de polarisation (en abscisses), pour un IGBT standard antérieur et pour divers modes de réalisation d'un IGBT selon l'invention ayant des valeurs différentes de longueur de tranchée LT.
•S la figure 6 est un graphique représentant des caractéristiques statiques, à savoir le courant à l'anode (en ordonnées) en fonction de la tension de polarisation (en abscisses), pour un IGBT standard antérieur et pour divers modes de réalisation d'un IGBT selon l'invention ayant des valeurs différentes de profondeur de surdopage sous tranchée Xp+.
La figure 7 illustre le transfert d'énergie linéique LET nécessaire pour provoquer un burn-out pour différentes polarisations et différentes profondeurs de pénétration (« ranges ») pour des ions lourds provenant de la face avant d'un VDMOS standard (graphique de gauche (a)) et d'un VDMOS selon l'invention (graphique de droite (b)). Comme on peut l'observer à la figure 3, un transistor de puissance selon l'invention comprend un support semi-conducteur 301 ainsi que, du bas vers le haut de la figure :
•S une anode 303 formée par une couche conductrice (métallique) ménagée sur une face arrière 31 1 du support semi-conducteur 301 ,
•S un substrat 305, qui est de préférence dopée P+ dans le cas d'un IGBT selon l'invention, et qui est de préférence dopée N+ dans le cas d'un VDMOS selon l'invention,
•s une couche épitaxiée 306 de préférence faiblement dopée N",
•S une couche de caisson 307, de préférence dopée P et comprenant une zone de surdopage P+ référencée 307b,
•S une couche de source 308, de préférence fortement dopée N+, la cellule complète comprend donc une seconde couche de source, symétrique de la couche 308 illustrée par rapport au plan de symétrie P1 ;
•s une électrode de commande 304 (aussi appelée grille),
•S une couche d'isolant 316 à base de dioxyde de silicium (SiO2) pour l'isolation de l'électrode de commande 304,
•S une cathode 302 formée par une couche conductrice métallique déposée sur une face avant 312 du support semi-conducteur 301 et sur la couche d'isolant 316. La face avant 312 est plane en dehors d'une gravure décrite ci-après.
A noter que la couche de source 308 s'étend ici transversalement sous la cathode 302 jusqu'en bordure de l'électrode de commande 304, c'est-à- dire jusqu'au plan vertical P2 qui délimite ladite électrode de commande 304.
Selon l'invention, la cathode 304 présente une portion en tranchée 309 qui s'enfonce dans la couche de caisson 307, et plus précisément dans la zone de surdopage P+ 307b de la couche de caisson. On remarquera que la portion en tranchée 309 de la cathode est en contact avec cette zone de surdopage P+ 307b sur toute sa longueur LT et sur une partie de sa hauteur WT. Sur le reste de sa hauteur WT, la portion en tranchée 309 de la cathode est en contact avec la couche de source N+ 308.
Dans l'exemple non limitatif illustré, la portion de cathode en tranchée 309 présente une section verticale de forme rectangulaire, avec des parois latérales 1 14 planes et verticales et un fond 313 plan et horizontal. À l'intersection du fond 313 et de chaque paroi latérale 314, on peut donc observer une arrête 315 rectiligne. La section horizontale de la portion en tranchée 309 de la cathode est aussi rectangulaire, de préférence carrée.
Selon l'invention, la longueur de tranchée normalisée LT / Ls est supérieure ou égale à 15 /20 (0,75) et inférieure à 1 par définition. Dans une version préférée, la longueur de tranchée normalisée LT / Ls est égale à 16 /20. A noter par ailleurs que, sur la figure 3, LN+ désigne la longueur maximale de chaque couche de source 308, c'est-à-dire la dimension maximale de la couche de source 308 selon la direction transversale.
Les effets de la demi-longueur de tranchée LT peuvent être observés à la figure 5, laquelle a été établie avec des IGBT selon l'invention pour lesquels WT= 4μιη, XP+ = 9μιτι, Ls = 20μιτι et LT varie, et avec un IGBT standard comparable (IGBT sans tranchée ayant les mêmes dimensions hormis les dimensions résultant de la tranchée). Les inventeurs ont ainsi établi qu'avec une valeur de longueur de tranchée normalisée de 15/20, la tension de latch-up (tension à l'anode au-delà de laquelle se produit le latch-up) voit déjà sa valeur doublée par rapport à une structure standard et que, pour LT / LS= 16/20, le phénomène de latch-up ne se produit pas du tout. De plus, les inventeurs ont montré que la valeur de la demi-longueur de tranchée LT n'influe pas sur la valeur de la tension de seuil du transistor.
Dans la version préférée de l'invention, la profondeur de tranchée WT est égale à 4 μιη. A noter que WT est mesurée, comme illustrée, entre la face avant 312 (avant métallisation) du support semi-conducteur prise au niveau de la couche de source 308 ou de l'électrode de commande 304 (= face avant du support semi-conducteur avant gravure) et la face avant du support semiconducteur prise au niveau de la gravure 317 accueillant la portion de cathode en tranchée 309. Les inventeurs ont montré que les phénomènes de latch-up ne se produisent pas quelle que soit la valeur de la profondeur de tranchée WT, comme l'illustre la figure 4 dans le cas d'un IGBT. Des résultats similaires ont été obtenus pour les VDMOS selon l'invention qui, soumis à des irradiations aux ions lourds, ne souffrent plus de burn-out quelle que soit la profondeur de tranchée. En revanche, la valeur de cette profondeur WT change la valeur de la tension seuil du transistor sauf pour WT = 4 μιη dans la version préférée de l'invention (c'est-à-dire avec LT / Ls= 16/20), c'est pourquoi cette valeur sera préférée si l'on souhaite fournir un transistor ayant des caractéristiques de fonctionnement statique identiques au transistor antérieur standard correspondant (transistor sans tranchée ayant les mêmes dimensions hormis les dimensions résultant de la tranchée, c'est-à-dire ayant les mêmes dimensions Ls, Xn+, LG, WN-, WA, L, etc., où LG désigne la longueur du contact de grille selon la direction transversale, c'est-à-dire la longueur de l'électrode de commande isolée mesurée à l'extrémité de sa couche d'oxyde 316).
Dans cette version préférée, la profondeur de surdopage (ou de caisson) sous tranchée XP+, qui correspond à la dimension verticale maximale de la zone de surdopage P+ 307b au niveau de la tranchée, est égale à 9 μιτι. Les inventeurs ont montré que les phénomènes de latch-up et de burn-out ne se produisent pas quand la diffusion de dopage P/P+ a une profondeur de 9 μιτι ou plus dans la configuration correspondant à la version préférée de l'invention (c'est-à-dire avec les autres valeurs dimensionnelles énoncées aux paragraphes précédents) comme en témoignent les résultats présentés à la figure 6 établie avec des IGBT selon l'invention pour lesquels Ι_τ = 16μιτι, Ls = 20μιτι, WT = 4μιη et XP+ varie, et avec un IGBT standard comparable (IGBT sans tranchée ayant les mêmes dimensions hormis les dimensions résultant de la tranchée). Or cette valeur de 9 μιτι pour XP+ garantit aussi le maintien de la tension de seuil par rapport à une structure standard.
Les inventeurs ont également montré que la portion de cathode en tranchée proposée n'a pas d'influence sur le comportement dynamique des transistors (VDMOS et IGBT) par rapport aux structures standards correspondantes. Seule une légère diminution du courant de crête à l'anode est constatée à cause de la réduction de la zone conductrice (zone entre la jonction J2 et la jonction J1 ) suite à la gravure de la tranchée. En effet, la distance verticale entre les jonctions J1 et J2 diminue par rapport au transistor antérieur correspondant (transistor sans tranchée ayant des dimensions identiques), puisque la jonction J2 est décalée vers le bas d'un distance égale à WT, à profondeur de surdopage Xp+ égale. Si l'on souhaite conserver le même courant de crête, il suffit « d'abaisser » la jonction J1 de façon à conserver la distance J1 -J2 du transistor antérieur ou, plus généralement, à compenser la perte de surface conductrice.
Pour obtenir le transistor illustré à la figure 3, il est proposé de réaliser en premier lieu la gravure 31 7 par un procédé classique de gravure sèche RI E (acronyme de l'anglais Reactive-lon-Etching) sur un substrat de silicium vierge ; toutes les étapes technologiques d'un IGBT conventionnels sont ensuite réalisés : réalisation du caisson 307, incluant une étape d'implantation P depuis la face avant 312 avec une dose de bore qui peut être de 1 016/cm2 par exemple ; réalisation de la zone de surdosage 307b autour de la gravure, incluant une étape d'implantation P+ depuis la face avant avec une dose de bore qui peut être de 1019/cm2 par exemple ; réalisation de chaque couche de source 308 par implantation N+ depuis la face avant ; métallisation et ouverture des contacts 302, 303.
A noter que, afin d'obtenir la profondeur de jonction souhaitée au niveau de la diffusion P+ (jonction J2) en fond de tranchée, un recuit assez long (supérieur à 5 heures) peut être nécessaire. Par ailleurs, habituellement, une étape de dépôt de nitrure (Si3N4) est effectuée avant celle d'ouverture des contacts. Pour ouvrir les contacts, une gravure sèche est nécessaire. Cependant, comme le nitrure est déposé de façon isotrope, y compris sur les flancs de la tranchée après la gravure qui, elle, est anisotrope, il pourrait rester de l'isolant sur les parois verticales de la tranchée, dégradant fortement la qualité du contact de cathode. Il est donc préférable de remplacer ce dépôt de nitrure par un oxyde qui, lui, peut être retiré par une gravure humide isotrope. L'oxyde pourra ainsi être retiré des flancs de la tranchée.
Les inventeurs ont pu constater que, dans un VDMOS selon l'invention placé dans des conditions extrêmes et en particulier bombardé d'ions lourds, il n'y a pas de déclenchement du transistor parasite et donc pas de burn-out quels que soient le parcours de ces ions dans le substrat et la tension de polarisation à l'état bloqué. En revanche, un VDMOS standard antérieur est sensible à tous ces ions à partir de 15% de sa tension de claquage.
Dans un IGBT selon l'invention, aucun phénomène destructif ne survient, à l'état bloqué, pour une tension de polarisation pouvant aller jusqu'à plus de 80 % de la tension de claquage. Ainsi par exemple, aucun phénomène destructif n'a été constaté jusqu'à une tension de polarisation de 500 V (voir figure 7, où « SEB » signifie « Single Event Burn-out », soit événement singulier de burn-out ou événement singulier destructif, et où le paramètre « R » désigne le « range » c'est-à-dire la profondeur de pénétration de l'ion lourd dans le transistor depuis la face avant), tandis que cette même tension est limitée à 90 V dans un IGBT standard antérieur, pour une même tension de claquage de 600 V dans les deux structures.
L'invention peut faire l'objet de nombreuses variantes vis-à-vis du mode de réalisation préférentiel précédemment décrit, dès lors que ces variantes restent dans le cadre délimité par les revendications annexées. Ainsi par exemple, la forme de la portion de cathode en tranchée peut être différente de celle illustrée (section rectangulaire) et ses dimensions différentes de celles proposées pour la version préférée.

Claims

REVENDICATIONS
1. Transistor de puissance à structure verticale ayant une cellule présentant un plan de symétrie (P1 ) et comprenant un support semi-conducteur (301 ), ainsi que :
•S à l'intérieur du support semi-conducteur (301 ) :
♦ deux couches de source (308), d'un premier type (N+) de conductivité, partant d'une face avant (312) du support semi-conducteur, lesquelles couches de source (308) sont symétriques par rapport au plan de symétrie (P1 )
♦ une couche de caisson (307) d'un second type de conductivité (P) opposé au premier type, laquelle couche de caisson comprend une zone de surdopage (307b) qui s'étend d'une couche de source (308) à l'autre,
♦ une jonction NP source/caisson (J3) entre chaque couche de source (308) et la couche de caisson (307/307b).
•S sur la face avant (312) du support semi-conducteur, une première électrode d'alimentation (302), appelée cathode, court-circuitant les deux couches de source (308) et la couche de caisson (307/307b), ainsi qu'une électrode de commande isolée (304), laquelle électrode de commande isolée (304) est plane,
•s une seconde électrode d'alimentation (303), appelée anode, sur une face arrière (31 1 ) du support semi-conducteur, la face arrière étant opposée à la face avant (312),
caractérisé en ce que :
•S la cathode possède une portion en tranchée (309) formée dans une gravure (317) ménagée dans la face avant (312) du support semi-conducteur entre les deux couches de source (308), laquelle portion de cathode en tranchée (309) comprend un fond (313) s'étendant dans la couche de caisson (307) à distance en profondeur de la jonction NP source/caisson (J3),
•S la zone de surdopage (307b) s'étend sous le fond (313) de la portion de cathode en tranchée (309) et au moins partiellement sous chaque couche de source (308) ; la gravure (317) présente un rapport LT sur Ls appelé longueur de tranchée normalisée, supérieur ou égal à 15/20, où LT désigne la moitié d'une dimension maximale de la gravure (317) selon une direction transversale orthogonale au plan de symétrie (P1 ) de la cellule et Ls désigne la distance entre le plan de symétrie (P1 ) et l'électrode de commande isolée (304) selon la direction transversale.
2. Transistor de puissance selon la revendication 1 , caractérisé en ce que la cellule comprend de plus, dans le support semi-conducteur (301 ) :
♦ une couche épitaxiée (306), du premier type de conductivité, sous la couche de caisson (307),
♦ et une jonction PN caisson/épitaxie (J2) entre la couche de caisson (307) et la couche épitaxiée (306),
et en ce que le fond (313) de la portion de cathode en tranchée (309) s'étend à distance en profondeur de la jonction PN caisson/épitaxie (J2).
3. Transistor de puissance selon l'une des revendications précédentes, caractérisé en ce que la portion de cathode en tranchée (309) forme une arête (315) dans la zone de surdopage (307b) à distance de la jonction NP source/caisson (J3).
4. Transistor de puissance selon l'une des revendications précédentes, caractérisé en ce que la portion de cathode en tranchée (309) présente des parois latérales (314) qui sont verticales.
5. Transistor de puissance selon l'une des revendications précédentes, caractérisé en ce que, pour chaque couche de source, le rapport WT sur XN+ est supérieur ou égal à 2,
où WT, appelée profondeur de tranchée, désigne une dimension maximale de la gravure (317) selon une direction verticale, et XN+, appelée profondeur de la couche de source, désigne une dimension maximale de la couche de source (308) selon la direction verticale.
6. Transistor de puissance selon la revendication 5, caractérisée en ce que le rapport WT sur XN+ est égal à 4.
7. Transistor de puissance selon l'une des revendications précédentes, caractérisée en ce que, pour chaque couche de source (308), la différence entre WT et XN+ est au moins égale à 1 μιτι,
où WT, appelée profondeur de tranchée, désigne une dimension maximale de la gravure (317) selon une direction verticale, et XN+, appelée profondeur de la couche de source, désigne une dimension maximale de la couche de source (308) selon la direction verticale.
8. Transistor de puissance selon l'une des revendications précédentes, caractérisé en ce que WT = 4 μιη, LT = 16 μιτι, XP+ = 10 μιτι,
où WT désigne une dimension maximale de la gravure (317) selon une direction verticale,
LT désigne la moitié d'une longueur maximale de la gravure (317) selon la direction transversale,
et Xp+ désigne une dimension maximale, selon la direction verticale, de la zone de surdopage (307b) au niveau de la gravure (317).
9. Composant de puissance, caractérisé en ce qu'il comprend une multitude de transistors de puissance selon l'une des revendications précédentes formés sur un même support semi-conducteur (301 ).
EP15817449.0A 2014-11-24 2015-11-24 Transistor de puissance a structure verticale et a électrode d'alimentation en tranchee Withdrawn EP3224869A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1461381A FR3029014A1 (fr) 2014-11-24 2014-11-24 Transistor de puissance a structure verticale et a cathode en tranchee
PCT/FR2015/053189 WO2016083725A1 (fr) 2014-11-24 2015-11-24 Transistor de puissance a structure verticale et a électrode d'alimentation en tranchee

Publications (1)

Publication Number Publication Date
EP3224869A1 true EP3224869A1 (fr) 2017-10-04

Family

ID=52779749

Family Applications (1)

Application Number Title Priority Date Filing Date
EP15817449.0A Withdrawn EP3224869A1 (fr) 2014-11-24 2015-11-24 Transistor de puissance a structure verticale et a électrode d'alimentation en tranchee

Country Status (4)

Country Link
US (1) US20170309738A1 (fr)
EP (1) EP3224869A1 (fr)
FR (1) FR3029014A1 (fr)
WO (1) WO2016083725A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497171A (zh) * 2020-10-27 2022-05-13 开泰半导体(深圳)有限公司 双闸极沟槽式绝缘闸双极性晶体管器件
CN112951915B (zh) * 2021-01-27 2022-06-03 杭州电子科技大学 一种功率器件抗单粒子烧毁加固结构以及制备方法
CN113871482B (zh) * 2021-09-29 2024-04-12 杭州电子科技大学 一种用于提高抗单粒子烧毁效应的ldmos器件
CN120321987B (zh) * 2025-06-16 2025-09-05 杭州谱析光晶半导体科技有限公司 一种用于极端环境下的耐高温vdmos功率晶体管及制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159204A (en) 1987-11-18 1992-10-27 Bernacchi Jerald R Structure and method for preventing latch-up in integrated circuits
US5795793A (en) * 1994-09-01 1998-08-18 International Rectifier Corporation Process for manufacture of MOS gated device with reduced mask count
JP2010238738A (ja) * 2009-03-30 2010-10-21 Toshiba Corp 半導体装置および半導体装置の製造方法
US8253164B2 (en) * 2010-12-23 2012-08-28 Force Mos Technology Co., Ltd. Fast switching lateral insulated gate bipolar transistor (LIGBT) with trenched contacts

Also Published As

Publication number Publication date
WO2016083725A1 (fr) 2016-06-02
US20170309738A1 (en) 2017-10-26
FR3029014A1 (fr) 2016-05-27

Similar Documents

Publication Publication Date Title
US10522666B2 (en) Methods for fabricating anode shorted field stop insulated gate bipolar transistor
JP5519226B2 (ja) ロバスト半導体デバイス
US8766164B2 (en) Geiger-mode photodiode with integrated and adjustable quenching resistor and surrounding biasing conductor
US10707369B2 (en) Avalanche photodiode
US20200185560A1 (en) Spad-type photodiode
US10998402B2 (en) Semiconductor devices with steep junctions and methods of manufacturing thereof
FR2559958A1 (fr) Dispositif semi-conducteur metal-oxyde a effet de champ et son procede de fabrication
KR101875287B1 (ko) 반도체 디바이스를 형성하는 방법
EP3224869A1 (fr) Transistor de puissance a structure verticale et a électrode d'alimentation en tranchee
CN103918078A (zh) 半导体装置及其制造方法
JP2011101021A (ja) ファストリカバリーダイオード
EP2835825A1 (fr) Circuit integre sur soi muni d'un dispositif de protection contre les decharges electrostatiques
FR3001085A1 (fr) Dispositif semiconducteur bidirectionnel de protection contre les decharges electrostatiques, utilisable sans circuit de declenchement
JP2009252769A (ja) 半導体受光素子
US9647100B2 (en) Semiconductor device with auxiliary structure including deep level dopants
CN112086363B (zh) 离子注入方法、碲镉汞芯片的制备方法及碲镉汞芯片
US9620673B2 (en) Optoelectronic component and method of producing an optoelectronic component
FR2953062A1 (fr) Diode de protection bidirectionnelle basse tension
CN114695513B (zh) 半导体装置及其制造方法
FR3155365A1 (fr) Photodétecteur DE TYPE SPAD
Gulinatti et al. Planar silicon SPADs with improved photon detection efficiency
EP2685497A1 (fr) Circuit integre sur soi comprenant une diode laterale de protection contres des decharges electrostatiques
JP2007019518A (ja) フィールドストップを有する半導体部品
JP5201303B2 (ja) 逆阻止型半導体装置の製造方法
KR20160116422A (ko) 태양 전지 제조 방법

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20170622

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20180116