EP3172684A1 - Verfahren zum ermitteln einer systemzuverlässigkeit einer logischen schaltung - Google Patents

Verfahren zum ermitteln einer systemzuverlässigkeit einer logischen schaltung

Info

Publication number
EP3172684A1
EP3172684A1 EP15744526.3A EP15744526A EP3172684A1 EP 3172684 A1 EP3172684 A1 EP 3172684A1 EP 15744526 A EP15744526 A EP 15744526A EP 3172684 A1 EP3172684 A1 EP 3172684A1
Authority
EP
European Patent Office
Prior art keywords
model
component
logic circuit
temperature
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP15744526.3A
Other languages
English (en)
French (fr)
Inventor
Christian CECH
Bernhard Fischer
Thomas Hinterstoisser
Martin Matschnig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG Oesterreich
Original Assignee
Siemens AG Oesterreich
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG Oesterreich filed Critical Siemens AG Oesterreich
Publication of EP3172684A1 publication Critical patent/EP3172684A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/04—Ageing analysis or optimisation against ageing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation

Definitions

  • the present invention relates generally to the field of electronic and logic circuits, in particular integrated circuits, e.g. the so-called application-specific, integrated circuits or ASICs, the so-called field programmable gate arrays or FPGAs and the so-called system-on-chip systems. More particularly, the present invention relates to a method of determining a system reliability of a logic circuit that is constructed on individual components, and wherein a functional component model for a design and a simulation of a circuit model of the logic circuit is created for each component.
  • integrated circuits e.g. the so-called application-specific, integrated circuits or ASICs, the so-called field programmable gate arrays or FPGAs and the so-called system-on-chip systems.
  • the present invention relates to a method of determining a system reliability of a logic circuit that is constructed on individual components, and wherein a functional component model for a design and a simulation of a circuit model of the logic circuit is created for each component.
  • logic circuits e.g., ASICs, FPGAs, etc.
  • ASICs application-specific integrated circuits
  • FPGAs field-programmable gate arrays
  • Semiconductor substrate housed and wired together components or component blocks, which are also referred to as system components or components.
  • An integrated circuit consists, for example, of a number of different components, which are accommodated on or in a monocrystalline substrate. Integrated circuits in which all or a large part of the functions are accommodated on a chip are also referred to as system-on-chip. This integration provides extensive functionality and applications in a small space. Rapid progress in technological development has made it possible to accommodate large complex logic circuits with a large number of components on a semiconductor chip.
  • logic circuits are designed in a development or design with computer-aided tools.
  • logic circuits are used e.g. represented as circuit models, by which the logic circuit is described by means of functions, behavior, algorithms, etc.
  • the components of the logic circuit e.g., hardware components, system components consisting of hardware and software portions, etc.
  • the components of the logic circuit are also represented by functional component models from which a circuit model of a logical circuit can then be constructed.
  • a functionality of the corresponding circuit can be checked or verified, for example by means of simulation.
  • Such circuit models or functional component models are also referred to as a high-level model.
  • a so-called high-level programming language such as C ++, systems, system
  • the functional component models and circuit models of logic circuits can be written, displayed and simulated a functional behavior of the logic circuit and the individual components of the logical circuit see.
  • worst case assumptions and scenarios are chosen with respect to the particular components used (e.g., high FiT value, etc.).
  • the system reliability is often assumed to be based on a static system topology, although the system reliability is also dependent on (usually dynamic physical effects such as power consumption of the components, temperature of the components, etc.
  • dynamic effects for example, in determining the system reliability Often ignored, it can therefore lead to over-dimensioning of individual components or the entire logic circuit, since, for example, predetermined error rates, reliability specifications, etc. are met, resulting in oversized circuits or systems and higher product costs.
  • the invention is therefore based on the object of specifying a method with which a system reliability of a logic circuit with any system and / or hardware components and a dynamic course of error rates can be analyzed in a simple manner.
  • the object is achieved by a method of the type mentioned in which for a respective component of a logic circuit an associated, respective functional component model to an associated performance model, based on the performance model temperature model and based on the temperature model reliability model is extended. Then, a circuit model for the logic circuit is built using the advanced component models. Based on a simulation of the logic circuit for a given application (eg specific use of the logic circuit in certain environmental conditions, etc.) is then for the components or component models used a functional, a performance-dependent and a temperature-dependent behavior and a temperature-dependent failure rate derived.
  • the main aspect of the proposed solution according to the invention is that at the system level in a modeling of the components for a logical circuit, a functional component model with other models based on each other - ie with an associated performance model, based on a temperature model and a corresponding reliability model for the respective Component - is added. Based on these advanced component models or with A circuit model constructed therefrom is then used to simulate applications of the logic circuit and from this a functional, performance-dependent and temperature-dependent behavior of the respective component is derived. Furthermore, a temperature-dependent failure rate of the respective component-and thus a reliability and service life of the respective component for the respective application-can be determined dynamically. These dynamically determined, component-specific failure rates can then ideally for an optimal interpretation of the logical
  • Circuit can be used. This prevents components - especially hardware components and / or individual electronic components - from being oversized. Thus, a logic circuit can be made cheaper.
  • a model for a total failure rate of the logical circuit as a function of the temperature can be determined.
  • a total reliability or a total reliability function of the logic circuit for the given application can be determined in a simple manner.
  • the model for the total failure rate of the logic circuit the temperature-dependent failure behavior of the logic circuit can be estimated and then optimally dimensioned for example in terms of reliability specifications.
  • a current failure rate of the respective components and of the entire logic circuit is available at any time during the simulation of the respective application, which is given as a failure-in-time or FiT rate, and thus provides information about the system reliability and a lifetime of the logic circuit for a particular application.
  • the method according to the invention can also be used for certification measures. in which, for example, a specific FiT rate is required for a particular application or operating case.
  • a performance and / or temperature behavior of the logic circuit can be determined on the basis of the power and / or temperature-dependent behavior of the respective components advantageously for the given application. In this way, it is very simple to examine and analyze, for example, power consumption, etc.
  • the component-specific failure rates as well as the total failure rate of the logic circuit can be considered as a function of time as well as of temperature.
  • aging processes can be simulated in a very simple way. It is thus still for each simulation time a current failure rate - component and circuit specific - available (eg as FiT rate).
  • FiT rate a current failure rate - component and circuit specific - available
  • the circuit model of the logic circuit is implemented as a high-level model, in particular as a so-called electronic system-level model.
  • a so-called high-level model or, in particular, a so-called electronic system level or ESL model the logical circuit.
  • ESL model electronic system level
  • the logical circuit is designed.
  • functionalities, algorithms, etc. of the individual components as well as the logical circuit can be modeled in a simple way or functional models of components and circuit can be created.
  • the functionalities, etc. of the components and the logic circuit constructed therefrom can be simulated and tested quickly and easily.
  • the corresponding extensions for tion, temperature and reliability can be easily supplemented with the individual functional component models.
  • an integrated circuit in particular a so-called application-specific integrated circuit or a so-called system-on-chip, is provided as the logic circuit.
  • An integrated circuit is an electronic / logic circuit applied to a semiconductor substrate.
  • An integrated circuit may consist of a combination of several electrically connected electronic components - mostly semiconductor devices (e.g., diodes, transistors, etc.) and / or other active and passive devices (e.g., resistors, etc.).
  • Applications find integrated circuits, for example, in the construction of processors, controllers, data storage, etc.
  • ASICs application specific integrated circuits
  • a functionality of the logic circuit is already clearly defined during development and production and can not be changed afterwards. That is, an ASIC has a strict dependency on the data being processed, and the logic implemented in an ASIC is closely related to the one or more functions to be performed. Therefore, it is particularly important for ASICs that in a simple and cost-effective manner already during the design or development phase, a system reliability is determined and checked whether, for example, required or desired reliability requirements are met.
  • system-on-chip Another form of integrated circuit is the so-called system-on-chip or single-chip system.
  • This includes an integration of all or a large part of the functions of a system (eg embedded computer, etc.).
  • the system is a combination of different components such as eg logic circuits, timing, microtechnical sensors, memory units, processors, interfaces, bus system, etc.), from which together a certain functionality is provided.
  • a certain functionality is provided.
  • the system-on-chip can be tested for its system reliability as a function of temperature and time and, if appropriate, optimized and / or adapted accordingly to specifications already during development.
  • FPGA Field Programmable Gate Array
  • FIG. 1 shows schematically an exemplary sequence of the method according to the invention for determining a system reliability of a logical circuit.
  • FIG. 1 schematically shows an exemplary sequence of the method according to the invention for determining a system reliability of a logic circuit S.
  • a logic circuit S such as e.g. a system-on-chip or ASIC, or circuit model of this logic circuit, for example, in a design or development phase as a high-level model (e.g., ESL model) at the system level with a high-level programming language such as e.g. Systems is described.
  • a high-level model e.g., ESL model
  • the exemplary logic circuit S has two exemplary components Kl, K2.
  • These components Kl, K2 can e.g. Hardware components (e.g., electronic components, etc.) or system components (e.g., logic circuits, hardware and software components, etc.).
  • a functional component model also as a high-order for each component K1, K2 is used.
  • Level model in a programming language such as systems). With the aid of the functional component models, a functional behavior FV of the respective component K1, K2 of the logic circuit can be simulated.
  • a first method step 1 the respective component models of the components K1, K2 are then expanded.
  • the component model of a first component K1 is first supplemented by an associated first performance model PM1.
  • first performance model PM1 for example, empirical and / or analytical performance data of the first components K1, such as, for example, power consumption, performance use, etc. in different states (eg operation, waiting status, etc.) used for a performance analysis of the first component Kl.
  • the component model of the first component K1 is supplemented by a first temperature model TM1.
  • Data from the first power model PM1 are used as input by the first temperature model TM1 and additionally supplemented by, for example, component-specific properties and data of the first component K1 (eg physical properties, etc.), by which a temperature behavior TV of the first component K1 is influenced. Furthermore, environmental conditions such as an interaction with a second component K2 of the logic circuit S or an ambient temperature of an application range of the logic circuit S can also be taken into account by the first temperature model TM1. Then, the component model of the first component Kl is extended by a first reliability model RM1 based on the first temperature model TM1. From the first reliability model RM1, information of the first temperature model TM1 as well as component-specific parameters (eg data from
  • the component model of the exemplary second components K2 is an associated second power model PM2, a second temperature model TM2 based on the second power model PM2, and a second reliability model based on the second temperature model TM2 RM2 extended.
  • the second temperature model TM2 in addition to data of the second power model PM2 and physical properties of the second component K2 environmental conditions (eg interactions with other components Kl, ambient temperature during operation of the logic circuit S, etc.) are taken into account.
  • environmental conditions eg interactions with other components Kl, ambient temperature during operation of the logic circuit S, etc.
  • the second reliability model RM2 besides information of the second temperature TM2 component-specific properties and data of the second component K2 are used.
  • a second method step 2 from the extended component models of the components K1, K2, the circuit model of the logic circuit S at the system level, e.g. described or constructed with the help of systems.
  • the circuit model then provides a basis for a simulation of the logic circuit S or its behavior and a behavior of the individual components K1, K2 for predetermined applications AF.
  • a functional behavior FV, a power-dependent behavior PV and a temperature-dependent behavior TV are then derived for the respective given application AF for the respective component K1, K2 component-specific.
  • FIG. 1 this is shown for the sake of simplicity only for the second component K2, but a functional, performance-dependent and temperature-dependent behavior is likewise derived as the time profile of function, power or power consumption and temperature for the first component K1.
  • the temperature-dependent failure rate RV or the time profile of the failure rate RV can be specified, for example, as a failure-in-time or FiT rate - ie there is a value for the failure rate or a reliability value for each component K1, K2 for each simulation instant. From the derived temperature-dependent failure rate RV of the respective Component Kl, K2, dynamic factors such as changes in power consumption, temperature, etc. of the respective component Kl, K2 be considered.
  • K2 can also interactions eg by a data exchange DF of current information based on the simulation between the respective performance, temperature and reliability models PM1 , PM2, TM1, TM2, RM1, RM2 of the components K1, K2 of the logic circuit S are taken into account.
  • a model for a total failure rate SRM for the logic circuit S can then be determined for the respective application AF on the basis of the component-specific reliability models RM1, RM1 and the component-specific, temperature-dependent failure rates RV.
  • the failure rates RV or the time profiles of the failure rates RV of the components K1, K2 of the logic circuit S can be combined and an overall reliability SRV or a time profile of an overall reliability SRV for the logic circuit S can be estimated or derived. This is e.g. for each simulation time a current system reliability for the logic circuit S for one or more specific applications AF determined and available.
  • a total FiT rate for the logical circuit S can be derived. This total FiT rate is e.g. from a time-standardized integral of the overall reliability SRV.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren einer Systemzuverlässigkeit einer logischen Schaltung (S). Die logische Schaltung (S) ist dabei aus einzelnen Komponenten (K1, K2) aufgebaut, wobei für jede Komponente (K1, K2) ein funktionales Komponentenmodell für ein Design und eine Simulation eines Schaltungsmodells der logischen Schaltung (S) erstellt wird. Das jeweilige funktionale Komponentenmodell wird dann um ein zugehöriges Leistungsmodell (PM1, PM2), um ein auf dem Leistungsmodell (PM1, PM2) basierendes Temperaturmodell (TM1, TM2) und um ein auf dem Temperaturmodell (TM1, TM2) basierendes Zuverlässigkeitsmodell (RM1, RM2) für die jeweilige Komponente (K1, K2) erweitert (1). Mit Hilfe der erweiterten Komponentenmodelle wird dann das Schaltungsmodell der logischen Schaltung (S) aufgebaut (2) und anhand einer Simulation der logischen Schaltung (S) mit Hilfe des aufgebauten Schaltungsmodells für einen vorgegebenen Anwendungsfall (AF) komponentenspezifisch ein funktionales, ein leistungsabhängiges und ein temperaturabhängiges Verhalten (FV, PV, TV) sowie eine temperaturabhängige Ausfallsrate (RV) für die jeweiligen Komponente (K1, K2) abgeleitet (3). Auf Basis dieser abgeleiteten Daten können dann für den vorgegebenen Anwendungsfall (AF) zusätzlich zum funktionalen Verhalten, auch ein Leistungs- und Temperaturverhalten (STM) sowie eine Gesamtausfallsrate (SRM) in Abhängigkeit von Temperatur und Simulationszeit für die logische Schaltung (S) sehr einfach und dynamisch ermittelt werden (4).

Description

Besehreibung
VERFAHREN ZUM ERMITTELN EINER SYSTEMZUVERLÄSSIGKEIT EINER LOGISCHEN SCHALTUNG Technisches Gebiet
Die vorliegende Erfindung betrifft allgemein das Gebiet der elektronischen und logischen Schaltungen, insbesondere der integrierten Schaltungen wie z.B. der so genannten anwen- dungsspezifischen, integrierten Schaltungen oder ASICs, der so genannten Field Programmable Gate Arrays oder FPGAs und der so genannten System-on-Chip-Systeme . Im Speziellen bezieht sich die vorliegende Erfindung auf ein Verfahren zum Ermitteln einer Systemzuverlässigkeit einer logischen Schal- tung, welche auf einzelnen Komponenten aufgebaut ist, und wobei für jede Komponente ein funktionales Komponentenmodell für ein Design und eine Simulation eines Schaltungsmodells der logischen Schaltung erstellt wird. Stand der Technik
Heutzutage werden logische Schaltungen (z.B. ASICs, FPGAs, etc.) in vielen elektrischen und/oder elektronischen Geräten bzw. Systemen eingesetzt. Üblicherweise bestehen logische Schaltungen aus auf einem einzelnen Substrat (z.B. einem
Halbleitersubstrat) untergebrachten und miteinander verdrahteten Bauelementen oder Bauelementblöcken, welche auch als Systemkomponenten oder Komponenten bezeichnet werden. Eine integrierte Schaltung besteht beispielsweise aus einer Anzahl an verschiedenen Komponenten, welche auf oder in einem einkristallinen Substrat untergebracht sind. Integrierte Schaltungen, bei welchen alle oder ein großer Teil der Funktionen auf einem Chip untergebracht sind, werden auch als System-on-Chip bezeichnet. Durch diese Integration werden um- fangreiche Funktionalitäten und Anwendungen auf einem kleinen Raum zur Verfügung gestellt. Durch den raschen Fortschritt in der technologischen Entwicklung ist es mittlerweile möglich, große komplexe logische Schaltungen mit einer großen Anzahl an Komponenten auf einem Halbleiter-Chip unterzubringen.
Häufig werden logische Schaltungen bei einer Entwicklung bzw. bei einem Design mit rechnergestützten Hilfsmitteln entwor- fen. Dabei werden logische Schaltungen z.B. als Schaltungsmodelle dargestellt, durch welches die logische Schaltung anhand von Funktionen, Verhalten, Algorithmen, etc. beschrieben wird. Die Komponenten der logischen Schaltung (z.B. Hardwarekomponenten, Systemkomponenten, welche aus Hardware- und Softwareanteilen bestehen, etc.) werden ebenfalls durch funktionale Komponentenmodelle dargestellt, aus welchen dann ein Schaltungsmodell einer logischen Schaltung bzw. eines logischen Systems erstellt werden kann. Anhand eines Schaltungsmodells, insbesondere anhand eines Schaltungsmodells mit ho- hem Abstraktionsgrad, kann beispielsweise mittels Simulation eine Funktionalität der entsprechenden Schaltung überprüft oder verifiziert werden. Derartige Schaltungsmodelle bzw. funktionale Komponentenmodelle werden auch als High-Level- Modell bezeichnet. Unter Verwendung einer so genannten high- level Programmiersprache wie z.B. C++, Systeme, System-
Verilog, etc. können dann beispielsweise die funktionalen Komponentenmodelle und Schaltungsmodelle logischer Schaltungen abgefasst, dargestellt und ein funktionales Verhalten der logischen Schaltung sowie der einzelnen Komponenten der logi- sehen Schaltung simuliert werden.
Weiterhin ist es wichtig, bei der Entwicklung und dem Design in einer logischen Schaltung bzw. eines logischen Systems eine Systemzuverlässigkeit und eine Systemverfügbarkeit zu be- rücksichtigen, da häufig Vorgaben für die Systemzuverlässigkeit und -Verfügbarkeit eine Auswahl und/oder Dimensionierung von Komponenten der logischen Schaltung beeinflussen. Als Systemzuverlässigkeit und -Verfügbarkeit werden dabei eine Funktionssicherheit bzw. Verfügbarkeit - in Abhängigkeit von einer Ausfallshäufigkeit und Wartungsfähigkeit - einer in Wechselwirkung stehenden Gesamtheit (= logische Schaltung) technischer Elemente (= Komponenten der logischen Schaltung) gesehen. Die Zuverlässigkeit und Lebensdauer des Gesamtsys- tems bzw. der gesamten logischen Schaltung wird dabei durch die jeweiligen Ausfalls- oder Fehlerraten der einzelnen Komponenten stark beeinflusst und kann durch eine Kombination dieser bewertet werden. Die Ausfallsrate einer elektronischen Komponente wird oft mit Failure-in-Time (FiT) angegeben, wobei die Failure-in-Time als Einheit eine Anzahl an in 109 Stunden auftretenden Ausfällen angibt. D.h. beispielsweise, dass Komponenten mit einem hohen FiT-Wert statistisch gesehen häufiger ausfallen, als Komponenten mit einem niedrigen FiT- Wert .
Üblicherweise werden für eine Ermittlung der Systemzuverlässigkeit einer logischen Schaltung Annahmen und Szenarien für den schlechtesten bzw. ungünstigsten Fall in Bezug auf die jeweils eingesetzten Komponenten (z.B. hoher FiT-Wert, etc.) gewählt. Dabei wird für die Ermittlung der Systemzuverlässig keit häufig von einer statischen Systemtopologie ausgegangen obwohl die Systemzuverlässigkeit auch von (meist dynamischen physikalischen Effekten wie z.B. Leistungsaufnahme der Kompo nenten, Temperatur der Komponenten, etc. abhängig ist. Da derartige dynamische Effekte beispielsweise bei der Ermittlung der Systemzuverlässigkeit häufig unberücksichtigt bleiben, kann es daher zu einer Überdimensionierung einzelner Komponenten bzw. der gesamten logischen Schaltung kommen, da mit z.B. vorgegebene Fehlerraten, Zuverlässigkeitsvorgaben etc. erfüllt werden. Das führt zu überdimensionierten Schaltungen bzw. Systemen und zu höheren Produktkosten.
Bisher gibt es z.B. Ansätze für die Ermittlung der Zuverlässigkeit von Prozessoren, bei welchen z.B. Temperatur und Zuverlässigkeit bzw. Fehlerrate eines Prozessors in Abhängigkeit einer unterschiedlichen Prozessorauslastung ermittelt wird. So ist beispielsweise aus der Schrift: Lin Huang et al . , „AgeSim: A Simulation Framework für Evaluating the Lifetime Reliability of Processor-Based SoCs", 2010. oder aus der Schrift: Ayse K. Coskun et al., „A Simulation Methodology for Reliability Analysis in Multi-Core SoCs", 2006. Verfahren zur Simulation eines Zuverlässigkeitsverlaufs von Prozessor- basiertes System-on-Chip-Systemen bekannt. Dabei wird die jeweilige Auslastung des Prozessors aufgezeichnet und für die Zuverlässigkeitsanalyse genutzt, wobei auch ein Energieverbrauch und eine davon abhängige Temperatur des Prozessors berücksichtigt werden. Mit den in diesen Schriften offenbarten Verfahren kann eine Lebensdauer bzw. eine Alterung eines Prozessors in einem System-on-Chip oder eine temperaturabhängige Fehlerrate eines Prozessors simuliert werden, die weiteren Komponenten des Systems bzw. der logischen Schaltung, welche ebenfalls einen Einfluss auf die Zuverlässigkeit der Schaltung aufweisen, werden allerdings nicht berücksichtigt.
Weiterhin ist aus der Schrift: Ivan Ukhov et al., „Steady- State Dynamic Temperature Analysis and Reliability
Optimization for Embedded Multiprocessor Systems", 2012. eine Analysemethode für stationäre und dynamische Temperaturanalyse eines Multiprozessorsystems, in welchem periodische Anwendungen ausgeführt werden. Auch bei diesem Verfahren werden nur verarbeitende Elemente bzw. Prozessoren und deren temperaturabhängiges Verhalten während des Ablaufs von Anwendungen bzw. während einer Laufzeit betrachtet. Weitere Komponenten und deren temperaturabhängiges Verhalten sowie weitere dynamische, physikalische Effekte bleiben bei der Analyse weitgehend unberücksichtigt.
In der Schrift: Sander, Björn et al . , „Design and Run-time Reliability at the Electronic System Level" ist ebenfalls eine Analyse- und Simulationsmethode für eingebettete Multico- re-Prozessoren beschrieben. Bei dieser Methode kann für anwendungsspezifische Temperatur- und Zuverlässigkeitsbetrachtungen herangezogen werden, wobei ein Leistungsmodell und eine Leistungsverteilung von einem Modell des zu analysierenden Multicore-Prozessorsystems berücksichtigt wird. Allerdings werden auch in dieser Schrift nur Prozessoreinheiten betrachtet und es bleibt eine gegenseitige Beeinflussung der Prozessoreinheiten aufgrund von Temperatur, etc. unberücksichtigt. Darstellung der Erfindung
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren anzugeben, mit welchen auf einfache Weise eine Systemzuver- lässigkeit einer logischen Schaltung mit beliebigen System- und/oder Hardwarekomponenten und einem dynamischen Verlauf von Fehlerraten analysiert werden kann.
Diese Aufgabe wird durch ein Verfahren der eingangs genannten Art mit den Merkmalen gemäß dem unabhängigen Patentanspruch gelöst. Vorteilhafte Ausführungsformen der vorliegenden Erfindung sind in den abhängigen Ansprüchen beschrieben.
Erfindungsgemäß erfolgt die Lösung der Aufgabe mit einem Ver- fahren der eingangs erwähnten Art, bei welchem für eine jeweilige Komponente einer logischen Schaltung ein zugehöriges, jeweiliges funktionales Komponentenmodell um ein zugehöriges Leistungsmodell, ein auf dem Leistungsmodell basierendes Temperaturmodell und um ein auf dem Temperaturmodell basierendes Zuverlässigkeitsmodell erweitert wird. Dann wird mit Hilfe der erweiterten Komponentenmodelle ein Schaltungsmodell für die logische Schaltung aufgebaut. Anhand einer Simulation der logischen Schaltung für einen vorgegebenen Anwendungsfall (z.B. bestimmten Einsatz der logischen Schaltung bei z.B. be- stimmten Umgebungsbedingungen, etc.) wird dann für die jeweils verwendeten Komponenten bzw. Komponentenmodelle ein funktionales, ein leistungsabhängiges und ein temperaturabhängiges Verhalten sowie eine temperaturabhängige Ausfallsrate abgeleitet.
Der Hauptaspekt der erfindungsgemäß vorgeschlagenen Lösung besteht darin, dass auf Systemebene bei einer Modellierung der Komponenten für eine logische Schaltung ein funktionales Komponentenmodell mit weiteren, aufeinander basierenden Mo- dellen - d.h. mit einem zugehörigen Leistungsmodell, einem darauf aufbauenden Temperaturmodell und einem entsprechenden Zuverlässigkeitsmodell für die jeweilige Komponente - ergänzt wird. Anhand dieser erweiterten Komponentenmodelle bzw. mit einem daraus aufgebauten Schaltungsmodell werden dann Anwendungsfälle der logischen Schaltung simuliert und daraus ein funktionales, leistungsabhängiges und temperaturabhängiges Verhalten der jeweiligen Komponente abgeleitet. Weiterhin kann eine von der Temperatur abhängige Ausfallsrate der jeweiligen Komponente - und somit eine Zuverlässigkeit und Lebensdauer der jeweiligen Komponente für den jeweiligen Anwendungsfalls - dynamisch ermittelt werden. Diese dynamisch ermittelten, komponentenspezifischen Ausfallsraten können dann idealer Weise für eine optimale Auslegung der logischen
Schaltung herangezogen werden. Es wird damit verhindert, dass Komponenten - insbesondere Hardwarekomponenten und/oder einzelnen elektronische Bauteile - überdimensioniert werden. Damit kann eine logische Schaltung kostengünstiger gestaltet werden.
Idealer Weise kann anhand der komponentenspezifischen, temperaturabhängigen Ausfallsraten für den vorgegebenen Anwendungsfall ein Modell für eine Gesamtausfallsrate der logi- sehen Schaltung in Abhängigkeit von der Temperatur ermittelt werden. Durch eine Kombination der komponentenspezifisch ermittelten, temperaturabhängigen Ausfallsraten (z.B. als Summe der Ausfallsraten, etc.) kann auf einfache Weise eine Gesamtzuverlässigkeit bzw. eine GesamtZuverlässigkeitsfunktion der logischen Schaltung für den vorgegebenen Anwendungsfall bestimmt werden. Mit dem Modell für die Gesamtausfallsrate der logischen Schaltung kann das temperaturabhängige Ausfallsverhalten der logischen Schaltung abgeschätzt werden und diese dann optimal z.B. in Bezug auf Zuverlässigkeitsvorgaben di- mensioniert werden. Durch das erfindungsgemäße Verfahren ist beispielsweise zu jedem Zeitpunkt der Simulation des jeweiligen Anwendungsfalls eine aktuelle Ausfallsrate der jeweiligen Komponenten und der gesamten logischen Schaltung verfügbar, welche z.B. als Failure-in-Time- bzw. FiT-Rate angegeben wird, und damit Aufschluss über die Systemzuverlässigkeit und eine Lebensdauer der logischen Schaltung für einen bestimmten Anwendungsfall gibt. Damit können durch das erfindungsgemäße Verfahren beispielsweise auch Zertifizierungsmaßnahmen unter- stützt werden, bei welchen z.B. für eine bestimmten Anwen- dungs- bzw. Betriebsfall eine bestimmte FiT-Rate gefordert wird . Weiterhin können in vorteilhafter Weise für den vorgegebenen Anwendungsfall ein Leistungs- und/oder Temperaturverhalten der logischen Schaltung auf Basis des leistungs- und/oder temperaturabhängigen Verhaltens der jeweiligen Komponenten ermittelt werden. Auf diese Weise können sehr einfach z.B. eine Leistungsaufnahme, etc. und/oder eine Temperaturentwicklung aufgrund der Leistungsaufnahme, eine Funktionsweise aufgrund der Temperaturentwicklung, etc. von einzelnen Komponenten untersucht und analysiert werden. Es besteht allerdings auch die Möglichkeit, anhand der Simulation für den jeweili- gen Anwendungsfall ein Leistungs- und/oder Temperaturverhalten der gesamten logischen Schaltung aus den komponentenspezifischen Verhalten abzuleiten. Diese Analyseergebnisse können ebenfalls für eine Optimierung der logischen Schaltung genutzt werden.
Es ist vorteilhaft, wenn für die Ableitung der komponentenspezifischen, temperaturabhängigen Ausfallsrate der jeweiligen Komponente neben dem komponentenspezifischen Temperaturverhalten auch Umgebungsbedingungen berücksichtigt werden. Damit können idealerweise z.B. eine für einen Einsatz der logischen Schaltung typische Temperatur mitberücksichtigt werden. Weiterhin wird dabei auch eine temperaturabhängige Wechselwirkung zwischen den Komponenten der Schaltung (z.B. aufgrund des Designs, etc.) berücksichtigt. Auch eine Wirkung eines für die logische Schaltung eingesetzten Kühlungsmechanismus kann dabei berücksichtigt werden. Es besteht damit die Möglichkeit, z.B. eine Kühlung der logischen Schaltung und/oder das Design (z.B. Vermeiden von starker gegenseitiger, temperaturabhängiger Wechselwirkung einzelner Komponen- ten, etc.) der logischen Schaltung bereits in einer frühen Phase der Entwicklung für den jeweiligen Anwendungsfall zu optimieren und damit gegebenenfalls die Lebensdauer der logischen Schaltung zu erhöhen. Weiterhin ist es günstig, wenn bei der Ableitung der komponentenspezifischen, temperaturabhängigen Ausfallsraten sowie bei der Ermittlung der Gesamtausfallsrate für die logische Schaltung eine Simulationszeit für den jeweiligen Anwendungs- fall berücksichtigt wird. Damit können die komponentenspezifischen Ausfallsraten sowie die Gesamtausfallsrate der logischen Schaltung als Funktion in Abhängigkeit von der Zeit und auch von der Temperatur betrachtet werden. Es können damit z.B. auf sehr einfache Weise Alterungsprozesse simuliert wer- den. Es ist damit weiterhin für jeden Simulationszeitpunkt eine aktuelle Ausfallsrate - komponenten- und schaltungsspezifisch - verfügbar (z.B. als FiT-Rate) . Damit kann eine Zuverlässigkeit der Komponenten sowie eine Systemzuverlässigkeit der logischen Schaltung sehr gut für den jeweiligen An- wendungsfall dynamisch abgeschätzt werden und die Schaltung sehr einfach an die entsprechenden Anforderungen an Zuverlässigkeit und Lebensdauer angepasst werden.
Vorteilhafter Weise wird das Schaltungsmodell der logischen Schaltung als High-Level-Modell , insbesondere als so genanntes Electronic-System-Level-Modell , ausgeführt. Während verschiedener Schritte eines Design-Prozesses für eine logische Schaltung, insbesondere für ASICs, werden unterschiedliche Schaltungsmodelle mit unterschiedlichem Abstraktionsgrad kre- iert . Mit diesen Schaltungsmodellen können auch unterschiedliche Funktionalitäten der logischen Schaltung getestet werden. Am Beginn eines Design-Prozesses wird ein so genanntes High-Level-Modell oder insbesondere ein so genanntes Electro- nic-System-Level- oder ESL-Modell, der logischen Schaltung entworfen. Mit diesem Modell können auf einfache Weise Funktionalitäten, Algorithmen, etc. der einzelnen Komponenten sowie der logischen Schaltung modelliert bzw. funktionale Modelle von Komponenten und Schaltung kreiert werden. Weiterhin können mit dem High-Level-Modell bzw. dem ESL-Modell die Funktionalitäten, etc. der Komponenten und der daraus aufgebauten logischen Schaltung einfach und rasch simuliert und getestet werden. Die entsprechenden Erweiterungen für Leis- tung, Temperatur und Zuverlässigkeit sind bei den einzelnen funktionalen Komponentenmodellen sehr einfach ergänzbar.
Bei einer Fortbildung der Erfindung wird als logische Schaltung eine integrierte Schaltung, insbesondere eine so genannte anwendungsspezifische, integrierte Schaltung oder ein so genanntes System-on-Chip, vorgesehen. Eine integrierte Schaltung ist eine auf einem Halbleitersubstrat aufgebrachte elektronische/logische Schaltung. Eine integrierte Schaltung kann aus einer Kombination von mehreren elektrisch verbundenen elektronischen Komponenten - meist Halbleiterbauelementen (z.B. Dioden, Transistoren, etc.) und/oder weiteren aktiven wie passiven Bauelementen (z.B. Widerständen, etc.) bestehen. Anwendungen finden integrierte Schaltungen beispielsweise beim Aufbau von Prozessoren, Controllern, Datenspeichern, etc .
Eine spezielle Form integrierter Schaltungen sind die so genannten anwendungsspezifischen, integrierten Schaltungen (ASICs) , welche heutzutage in vielen verschiedenen elektronischen Geräten zum Einsatz kommen. Bei einem ASIC wird eine Funktionalität der logischen Schaltung bereits bei der Entwicklung und Herstellung eindeutig festgelegt und ist danach nicht mehr veränderbar. Das bedeutet, ein ASIC weist eine strikte Abhängigkeit von den zu verarbeiteten Daten auf und die in einem ASIC implementierte Logik steht in engem Zusammenhang mit der oder den auszuführenden Funktionen. Daher ist es bei ASICs besonders wichtig, das auf einfache und kostengünstige Weise bereits in der Design- oder Entwicklungsphase eine Systemzuverlässigkeit ermittelt und geprüft wird, ob beispielsweise geforderte oder gewünschte Zuverlässigkeitsvorgaben eingehalten werden.
Eine weitere Form einer integrierten Schaltung ist das so genannte System-on-Chip oder Ein-Chip-System . Darunter wird eine Integration aller oder eines großen Teils der Funktionen eines Systems (z.B. embedded Computer, etc.) . Als System wird dabei eine Kombination von unterschiedlichen Komponenten wie z.B. logischen Schaltungen, Taktgebung, mikrotechnische Sensoren, Speichereinheiten, Prozessoren, Schnittstellen, Bussystem, etc.) aufgefasst, von welchen zusammen eine bestimmte Funktionalität bereitgestellt wird. Auch bei derartigen Sys- temen ist es wichtig, bereits in einer Design- oder Entwicklungsphase auf einfache und kostengünstige Weise prüfen zu können, ob geforderte oder gewünschte Zuverlässigkeitsvorgaben eingehalten werden können. Durch das erfindungsgemäße Verfahren kann das System-on-Chip in Abhängigkeit Temperatur und Zeit auf seine Systemzuverlässigkeit geprüft werden und gegebenenfalls optimiert und/oder bereits bei der Entwicklung an Vorgaben entsprechend angepasst werden.
Es ist aber auch günstig, wenn als logische Schaltung ein so genanntes Field Programmable Gate Array bzw. kurz FPGA vorgesehen wird. Mittels derartiger Feld-programmierbaren Logikgatter-Anordnungen oder FPGAs können durch eine spezifische Konfiguration interner Strukturen (z.B. Gatter, logischer Blöcke, etc.) verschiedene Schaltungen - von einfachen Schal- tungen wie z.B. einer Zählerschaltung bis zu hochkomplexen Schaltungen wie z.B. einem Mikroprozessor - realisiert werden. FPGAs werden in allen Bereichen der Digitaltechnik eingesetzt, insbesondere in Bereichen, wo es auf schnelle Signalverarbeitung und eine flexible Änderbarkeit der Schaltung ankommt. Im Vergleich mit anderen logischen Schaltungen, insbesondere ASICs, weisen FPGAs den Vorteil von geringeren Entwicklungskosten und sehr kurzen Implementierungszeiten auf. Ein besondere Vorteil von FPGAs ist, dass sie
umkonfigurierbar sind und damit eine mit einem FPGA reali- sierte logische Schaltung einfach korrigierbar und - falls notwendig - erweiterbar ist.
Kurzbeschreibung der Zeichnung Die Erfindung wird nachfolgend in beispielhafter Weise anhand der beigefügten Figur erläutert. Es zeigt Figur 1 schematisch einen beispielhaften Ablauf des erfindungsgemäßen Verfahrens zum Ermitteln einer Systemzuverlässigkeit einer logischen Schaltung .
Ausführung der Erfindung
Figur 1 zeigt in schematischer Weise einen beispielhaften Ablauf des erfindungsgemäßen Verfahrens zum Ermitteln einer Systemzuverlässigkeit einer logischen Schaltung S. In Figur 1 ist dabei eine logische Schaltung S wie z.B. ein System-on- Chip oder ASIC dargestellt, bzw. ein Schaltungsmodell dieser logischen Schaltung, welches beispielsweise in einer Designoder Entwicklungsphase als High-Level-Modell (z.B. ESL- Modell) auf System-Level mit einer high-level Programmiersprache wie z.B. Systeme beschrieben wird.
Die beispielhafte logische Schaltung S weist dabei zwei beispielhafte Komponenten Kl, K2 auf. Diese Komponenten Kl, K2 können z.B. Hardwarekomponenten (z.B. elektronische Bauelemente, etc.) oder Systemkomponenten (z.B. logische Schaltun- gen, Komponenten mit Hardware- und Softwareanteilen, etc.) sein. Für das Design bzw. die Entwicklung sowie für eine Simulation des Schaltungsmodell der logischen Schaltung S - beispielsweise zum Überprüfen der Funktionalität, etc. der logischen Schaltung S bei einem vorgegebenen Anwendungsfall - wird für jede Komponente Kl, K2 ein funktionales Komponentenmodell (ebenfalls als High-Level-Modell in einer Programmiersprache wie z.B. Systeme) erstellt. Mit Hilfe der funktionalen Komponentenmodelle kann ein funktionales Verhalten FV der jeweiligen Komponente Kl, K2 der logischen Schaltung simu- liert werden.
In einem ersten Verfahrensschritt 1 werden dann die jeweiligen Komponentenmodelle der Komponenten Kl, K2 erweitert. Dabei wird das Komponentenmodell einer ersten Komponente Kl zu- erst um ein zugehöriges erstes Leistungsmodell PMl ergänzt. Von diesem ersten Leistungsmodell PMl werden beispielsweise empirische und/oder analytische Leistungsdaten der ersten Komponenten Kl wie z.B. Leistungsaufnahme, Leistungsver- brauch, etc. bei unterschiedlichen Zuständen (z.B. Betrieb, Wartestatus, etc.) für eine Leistungsanalyse der ersten Komponente Kl herangezogen. Aufbauend auf das erste Leistungsmodell PMl der ersten Komponente Kl wird das Komponentenmodell der ersten Komponente Kl um ein erstes Temperaturmodell TMl ergänzt. Vom ersten Temperaturmodell TMl werden Daten des ersten Leistungsmodells PMl als Input genutzt und zusätzlich durch z.B. komponentenspezifische Eigenschaften und Daten der ersten Komponente Kl (z.B. physikalische Eigenschaften, etc.) ergänzt, von welchen ein Temperaturverhalten TV der ersten Komponente Kl beeinflusst wird. Weiterhin können vom ersten Temperaturmodell TMl auch Umgebungsbedingungen wie z.B. eine Wechselwirkung mit einer zweiten Komponente K2 der logischen Schaltung S oder ein Umgebungstemperatur eines Einsatzbe- reichs der logischen Schaltung S berücksichtigt werden. Dann wird das Komponentenmodell der ersten Komponente Kl um ein auf dem ersten Temperaturmodell TMl basierendes erstes Zuverlässigkeitsmodell RM1 erweitert. Vom ersten Zuverlässigkeitsmodell RM1 werden Informationen des ersten Temperaturmodells TMl sowie komponentenspezifische Parameter (z.B. Daten aus
Herstellerblätter, bekannte Zusammenhänge von Temperatur und Fehlerrate, etc.) der ersten Komponente Kl verwendet.
Analog zum Komponentenmodell der ersten Komponente Kl wird im ersten Verfahrensschritt 1 auch das Komponentenmodell der beispielhaften zweiten Komponenten K2 um ein zugehöriges zweites Leistungsmodell PM2, ein auf dem zweiten Leistungsmodell PM2 basierendes zweites Temperaturmodell TM2 und um ein auf dem zweiten Temperaturmodell TM2 basierendes zweites Zu- verlässigkeitsmodell RM2 erweitert. Dabei können beispielsweise beim zweiten Temperaturmodell TM2 ebenfalls neben Daten des zweiten Leistungsmodell PM2 und physikalischen Eigenschaften der zweiten Komponente K2 Umgebungsbedingungen (z.B. Wechselwirkungen mit weiteren Komponenten Kl, Umgebungstempe- ratur beim Betrieb der logischen Schaltung S, etc.) berücksichtigt werden. Für das zweite Zuverlässigkeitsmodell RM2 können ebenfalls neben Informationen des zweiten Temperatur- modells TM2 komponentenspezifische Eigenschaften und Daten der zweiten Komponente K2 herangezogen werden.
In einem zweiten Verfahrensschritt 2 wird dann aus den erwei- terten Komponentenmodellen der Komponenten Kl, K2 das Schaltungsmodell der logischen Schaltung S auf System-Ebene z.B. mit Hilfe von Systeme beschrieben bzw. aufgebaut. Das Schaltungsmodell stellt dann eine Basis für eine Simulation der logischen Schaltung S bzw. ihres Verhaltens sowie eines Ver- haltens der einzelnen Komponenten Kl, K2 für vorgegebenen Anwendungsfälle AF dar.
In einem dritten Verfahrensschritt 3 werden dann beispielsweise für die Simulation bestimmte Anwendungsfälle AF vorge- geben und mit dem Schaltungsmodell der logischen Schaltung S durchlaufen. Dabei werden dann für den jeweiligen vorgegebenen Anwendungsfall AF für die jeweilige Komponente Kl, K2 komponentenspezifisch ein funktionales Verhalten FV, ein leistungsabhängiges Verhalten PV und ein temperaturabhängiges Verhalten TV abgeleitet. In Figur 1 ist dies der Einfachheit halber nur für die zweite Komponente K2 dargestellt, aber es wird genauso ein funktionales, leistungsabhängiges und temperaturabhängiges Verhalten als zeitlicher Verlauf von Funktion, Leistung bzw. Leistungsaufnahme und Temperatur für die erste Komponente Kl abgeleitet.
Weiterhin wird für den vorgegebenen Anwendungsfall AF in Abhängigkeit vom temperaturabhängigen Verhalten der jeweiligen Komponente Kl, K2 eine Ausfallsrate RV bzw. ein zeitlicher Verlauf der Ausfallsrate RV für die jeweilige Komponente Kl, K2 abgeleitet - in Figur 1 der Einfachheit halber wieder nur für die zweite Komponente K2 dargestellt. Die temperaturabhängige Ausfallsrate RV bzw. der zeitliche Verlauf der Ausfallsrate RV kann beispielsweise als Failure-in-Time bzw. FiT-Rate angegebenen werden - d.h. es gibt für jede Komponente Kl, K2 für jeden Simulationszeitpunkt einen Wert für die Ausfallsrate bzw. einen Zuverlässigkeitswert. Von der abgeleiteten temperaturabhängigen Ausfallsrate RV der jeweiligen Komponente Kl, K2 werden dynamische Faktoren wie z.B. Veränderungen von Leistungsaufnahme, Temperatur, etc. der jeweiligen Komponente Kl, K2 berücksichtigt werden. Bei der Ableitung vom leistungsabhängigen und temperaturabhängigen Verlauf PV, TV und bei Verlauf der Ausfallsrate RV für eine Komponente Kl, K2 können weiterhin auch Wechselwirkungen z.B. durch einen Datenaustausch DF von aktuellen Informationen auf Basis der Simulation zwischen den jeweiligen Leistungs-, Temperatur- und Zuverlässigkeitsmodellen PM1, PM2, TM1, TM2, RM1, RM2 der Komponenten Kl, K2 der logischen Schaltung S berücksichtigt werden.
In einem vierten Verfahrensschritt 4 kann dann für den jeweiligen Anwendungsfall AF auf Basis der komponentenspezifischen Zuverlässigkeitsmodelle RM1, RM1 und der komponentenspezifischen, temperaturabhängigen Ausfallsraten RV ein Modell für eine Gesamtausfallsrate SRM für die logische Schaltung S ermittelt werden. Dazu können beispielsweise die Ausfallsraten RV bzw. die zeitlichen Verläufe der Ausfallsraten RV der Kom- ponenten Kl, K2 der logischen Schaltung S kombiniert werden und ein Gesamtzuverlässigkeit SRV bzw. ein zeitlicher Verlauf einer Gesamtzuverlässigkeit SRV für die logische Schaltung S abgeschätzt bzw. abgeleitet werden. Damit ist z.B. für jeden Simulationszeitpunkt eine aktuelle Systemzuverlässigkeit für die logische Schaltung S für eine oder mehrere spezielle Anwendungsfälle AF ermittelbar und verfügbar. Aus der Gesamtzuverlässigkeit SRV kann beispielsweise eine Gesamt-FiT-Rate für die logische Schaltung S abgeleitet werden. Diese Gesamt- FiT-Rate ergibt sich z.B. aus einem zeitlich normierten In- tegral der Gesamtzuverlässigkeit SRV.
Mit dem erfindungsgemäßen Verfahren kann damit auf einfache Weise eine Systemzuverlässigkeit einer logischen Schaltung S sowie eine Zuverlässigkeit der in der logischen Schaltung S eingesetzten Komponenten Kl, K2 für vorgebbare Anwendungsfälle AF ermittelt werden und damit die logische Schaltung S entsprechend der jeweiligen Nutzung und den jeweiligen Zuverlässigkeitsvorgaben dimensioniert und designt werden.

Claims

Patentansprüche
1. Verfahren zum Ermitteln einer Systemzuverlässigkeit einer logischen Schaltung (S) , welche aus einzelnen Komponenten aufgebaut ist, wobei für jede Komponente (Kl, K2) ein funktionales Komponentenmodell für ein Design und eine Simulation eines Schaltungsmodells der logischen Schaltung (S) erstellt wird, dadurch gekennzeichnet, da ss das jeweilige funktionale Komponentenmodell um ein zugehöriges Leistungsmodell (PM1, PM2), um ein auf dem
Leistungsmodell (PM1, PM2) basierendes Temperaturmodell (TM1, TM2) und um ein auf dem Temperaturmodell (TM1, TM2) basierendes Zuverlässigkeitsmodell (RM1, RM2) für die jeweilige Komponente (Kl, K2 ) erweitert wird (1), dass dann mit Hilfe der erweiterten Komponentenmodelle das Schaltungsmodell der logischen Schaltung (S) aufgebaut wird (2), und dass dann anhand einer Simulation der logischen Schaltung (S) mit Hilfe des Schaltungsmodells für einen vorgegebenen Anwendungsfall (AF) komponentenspezifisch ein funktionales, leistungsabhängiges und temperaturabhängiges Verhalten (FV, PV, TV) sowie eine temperaturabhängige Ausfallsrate (RV) für die jeweiligen Komponente (Kl, K2 ) abgeleitet wird (3) .
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass für den vorgegebenen Anwendungsfall (AF) anhand der komponentenspezifischen, temperaturabhängigen Ausfallsraten (RV) ein Modell für eine Gesamtausfallsrate (SRM) für die logische Schaltung (S) ermittelt wird (4) .
3. Verfahren nach einem der Ansprüche 1 bis 2, dadurch
gekennzeichnet, dass für den vorgegebenen Anwendungsfall (AF) weiterhin ein Leistungs- und/oder Temperaturverhalten (STM) der logischen Schaltung (S) aus dem leistungs- und/oder temperaturabhängigen Verhalten (PV,
TV) der jeweiligen Komponenten (Kl, K2) ermittelt wird (4) . Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass für die Ableitung der komponentenspezifischen, temperaturabhängigen Ausfallsrate (RV) der jeweiligen Komponente (Kl, K2) neben dem komponentenspezifische Temperaturverhalten (TV) auch Umgebungsbedingungen berücksichtigt werden (3) .
Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass bei der Ableitung der komponentenspezifischen, temperaturabhängigen Ausfallsraten (RV) sowie bei der Ermittlung der Gesamtausfallsrate (SRM) für die logische Schaltung (S) eine Simulationszeit für den jeweiligen vorgegebenen Anwendungsfall (AF) berücksichtigt wird (3, 4) .
Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Schaltungsmodell der logi sehen Schaltung (S) als High-Level-Modell , insbesondere als so genanntes Electronic System-Level-Modell, ausgeführt wird (2) .
Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass als logische Schaltung (S) ei ne integrierte Schaltung, insbesondere eine so genannte anwendungsspezifische, integrierte Schaltung oder ein so genanntes System-on-Chip, vorgesehen wird.
Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass als logische Schaltung (S) ei ne so genannte Feld-programmierbare Logikgatter-Anordnung oder ein so genanntes Field Programmable Gate Array vorgesehen wird.
EP15744526.3A 2014-07-23 2015-07-22 Verfahren zum ermitteln einer systemzuverlässigkeit einer logischen schaltung Ceased EP3172684A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014214324.1A DE102014214324A1 (de) 2014-07-23 2014-07-23 Verfahren zum Ermitteln einer Systemzuverlässigkeit
PCT/EP2015/066749 WO2016012496A1 (de) 2014-07-23 2015-07-22 Verfahren zum ermitteln einer systemzuverlässigkeit einer logischen schaltung

Publications (1)

Publication Number Publication Date
EP3172684A1 true EP3172684A1 (de) 2017-05-31

Family

ID=53762161

Family Applications (1)

Application Number Title Priority Date Filing Date
EP15744526.3A Ceased EP3172684A1 (de) 2014-07-23 2015-07-22 Verfahren zum ermitteln einer systemzuverlässigkeit einer logischen schaltung

Country Status (4)

Country Link
US (1) US10346570B2 (de)
EP (1) EP3172684A1 (de)
DE (1) DE102014214324A1 (de)
WO (1) WO2016012496A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113484363B (zh) * 2021-06-29 2023-05-23 重庆长安新能源汽车科技有限公司 模拟控制器内部发热的试验装置及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1960921A1 (de) * 2005-12-17 2008-08-27 Gradient Design Automation, Inc. Simulation von ic-temperaturverteilungen über ein adaptives 3d-gitter
US9323870B2 (en) * 2012-05-01 2016-04-26 Advanced Micro Devices, Inc. Method and apparatus for improved integrated circuit temperature evaluation and IC design
US9910947B1 (en) * 2016-06-30 2018-03-06 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing an electronic design with solid-fluid analysis driven techniques

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO2016012496A1 *

Also Published As

Publication number Publication date
WO2016012496A1 (de) 2016-01-28
US10346570B2 (en) 2019-07-09
US20170206295A1 (en) 2017-07-20
DE102014214324A1 (de) 2016-01-28

Similar Documents

Publication Publication Date Title
EP2122428B1 (de) Verfahren und system zur ermittlung von zuverlässigkeitsparametern einer technischen anlage
DE102011015444A1 (de) Nethod and apperatus for operational-level functional and degradation fault analysis
DE102007042752B4 (de) Verfahren zur Analyse der Zuverlässigkeit technischer Anlagen mit Hilfe von physikalischen Modellen
DE102018113625A1 (de) Fehlerinjektionstestvorrichtung und -verfahren
EP2542904A1 (de) Verbesserungen der rückwärts-analyse zur bestimmung von fehlermaskierungsfaktoren
DE3702408C2 (de)
EP2685382A1 (de) Verfahren und Vorrichtung zum Erstellen und Testen eines Steuergeräteprogramms
AT514854A2 (de) Verfahren und Vorrichtung zur Co-Simulation von zwei Teilsystemen
DE112015002183T5 (de) Computerimplementiertes System und Verfahren zum Übersetzen von Verifizierungs-Befehlen eines elektronischen Designs
DE112014003045T5 (de) Verfahren und System zur Change-Evaluierung eines elektronischen Designs zur Verifizierungsbestätigung
US11892819B2 (en) Control device, control system, control method, and computer-readable storage medium
DE102017117496A1 (de) Zell-Bewusste Fehlstellen-Charakterisierung und Wellenformanalyse mithilfe mehrerer Strobe-Punkte
EP3136268B1 (de) Verfahren zur sicherheitsanalyse einer logischen schaltung
EP3610276B1 (de) Verfahren und system zur prädiktiven wartung von integrierten schaltungen
DE102014002302A1 (de) System und Verfahren zum Bestimmen der operativen Robustheit eines Systems auf einem Chip
DE102008046397A1 (de) Verifizierung auf Basis von Transaktionen eines Systems auf einem Chip auf Systemebene durch Übersetzen von Transaktionen in Maschinencodierung
EP3172684A1 (de) Verfahren zum ermitteln einer systemzuverlässigkeit einer logischen schaltung
EP3349082A1 (de) System und simulator zur abschaltbaren simulation von anlagen oder maschinen innerhalb von speicherprogrammierbaren steuerungen
DE19742448C1 (de) Diagnosemodul zum Erstellen einer Diagnose für elektrisch ansteuerbare Systeme und Diagnoseeinrichtung zum Erstellen einer Gesamtsystemdiagnose
CN107742046A (zh) 一种考虑继电器类单机贮存退化的潜通路分析方法
DE102021126108A1 (de) Verfahren zum Erweitern und Verwenden eines Modells zum Simulieren einer elektronischen Schaltung
RU2717630C1 (ru) Способ определения достаточности контроля электронной аппаратуры в режиме внесения неисправностей
Streitwieser Real-time adaptive test algorithm including test escape estimation method
EP2824597A1 (de) Verfahren zum Überprüfen von unterschiedlichen Modellen einer logischen Schaltung
EP1590751A2 (de) Eigenschaftsnachweis (formale verifikation) für ein mischsystem mit analogen und digitalen teilsystemen

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20161115

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20171109

REG Reference to a national code

Ref country code: DE

Ref legal event code: R003

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20200418