DE102021126108A1

DE102021126108A1 - Verfahren zum Erweitern und Verwenden eines Modells zum Simulieren einer elektronischen Schaltung

Info

Publication number: DE102021126108A1
Application number: DE102021126108.2A
Authority: DE
Inventors: Georg Gläser; Martin Grabmann
Original assignee: Imms Inst fur Mikroelektronik und Mechatronik Systeme Gemeinnuetzige Imms GmbH GmbH; Imms Institut fur Mikroelektronik- und Mechatronik-Systeme Gemeinnuetzige (imms Gmbh) GmbH
Current assignee: Imms Inst fur Mikroelektronik und Mechatronik Systeme Gemeinnuetzige Imms GmbH GmbH; Imms Institut fur Mikroelektronik- und Mechatronik-Systeme Gemeinnuetzige (imms Gmbh) GmbH
Priority date: 2021-10-08
Filing date: 2021-10-08
Publication date: 2023-04-13

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zum Erweitern und Verwenden eines Modells (01) zum Simulieren einer elektronischen Schaltung, die in Form einer physischen elektronischen Schaltung oder in Form eines Schaltungsmodells vorliegt. Das Modell (01) ist aus Elementen gebildet, welche zumindest Gruppen von Halbleiter-Bauelementen der zu simulierenden Schaltung repräsentieren. Es erfolgt ein Verwenden des Modells (01) in einem Anlernmodus zum Anlernen eines durch ein maschinell lernendes System gebildeten Fehlerschätzers (08) durch Einspeisen von ersten Testsignalen an Eingänge der zu simulierenden Schaltung und an korrespondierende Eingänge des Modells (01) und durch Vergleichen von mindestens einem resultierenden Ausgangssignal des Modells (01) mit mindestens einem resultierenden korrespondierenden Ausgangssignal der zu simulierenden Schaltung. Das Modell (01) wird um den angelernten Fehlerschätzer (08) erweitert. Das um den angelernten Fehlerschätzer (08) erweiterte Modell (01) wird in einem Simulationsmodus zum Simulieren und Verifizieren der elektronischen Schaltung verwendet.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Erweitern und Verwenden eines Modells zum Simulieren einer elektronischen Schaltung. Das Simulieren der elektronischen Schaltung dient zum Verifizieren der elektronischen Schaltung. Bei dem Modell handelt es sich insbesondere um ein Verhaltensmodell der elektronischen Schaltung.
Für die Simulation von analogen, digitalen oder analog-digitalen Schaltungen werden Verhaltensmodelle verwendet, um die Simulationsgeschwindigkeit zu erhöhen und damit eine bessere und effizientere Abdeckung aller relevanten Szenarien zu ermöglichen. Essenziell ist die Frage, wie genau die Verhaltensmodelle das Verhalten der Schaltung beschreiben. Ein Modellfehler kann dazu führen, dass ein Chip als korrekt klassifiziert wird, obwohl Probleme in den dazugehörigen Schaltungen vorliegen und daher unentdeckt bleiben. Daher ist es für den Anwender des Verhaltensmodells wichtig, den Modellfehler zu kennen und die Modellgenauigkeit anpassen zu können.
In dem Artikel von Grabmann, Martin; Feldhoff, Frank und Gläser, Georg: „Power to the Model: Generating Energy-Aware Mixed-Signal Models using Machine Learning“ in CadenceLIVE 2020 Europe, 13. bis 14. Oktober 2020, ist ein Verfahren zur Abbildung eines transienten Stromverbrauches in einem Verhaltensmodell auf der Basis von Methoden des maschinellen Lernens erläutert. Durch das Hinzufügen dieser Modelleigenschaft soll ein Modellfehler verkleinert werden.
In dem Artikel von Gläser, Georg; Grabmann, Martin; Kropp, Gerrit und Fürtig, Andreas: „There is a Limit to Everything: Automating AMS Operating Condition Check Generation on System-Level“ in Integration, Band 63, 2018, Seiten 383 bis 391, ist die Erzeugung eines Modell-Plug-Ins für ein Verhaltensmodell durch ein systematisches Abtasten eines Parameterraumes dargestellt. Das Modell-Plug-In soll detektieren können, ob ein Modell außerhalb eines erlaubten Betriebsbereiches einer Schaltung eingesetzt wird. Es erfolgt eine einfache „Ja/Nein“-Entscheidung. Eine weitergehende quantitative Bewertung des Fehlers auf Basis einer Fehlermetrik ist hier nicht möglich.
Der Artikel von Tarraf, Ahmad; Hedrich, Lars; Kochdumper, Niklas; Rechmal-Lesse, Malgorzata und Olbrich, Markus: „Equivalence Checking Methods for Analog Circuits Using Continuous Reachable Sets“ in 2020 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2020, Seiten 7 bis 12, zeigt Methoden zum Vergleichen von analogen Schaltungen und Modellen. Diese Methoden sind jedoch nur anwendbar, wenn die Schaltung und das Modell in einer gleichen Modellierungsdomäne vorliegen. Eine Bewertung des Fehlers während der Simulation eines Gesamtsystems, welches die betrachtete Schaltung enthält, ist nicht möglich.
Der Artikel von Afacan, Engin; Lourenco, Nuno; Martins, Ricardo und Dündar, Günhan: „Review: Machine learning techniques in analog/RF integrated circuit design, synthesis, layout, and test“, in Integration, Band 77, 2021, Seiten 113 bis 130, stellt Methoden zur Integration komplexer nichtlinearer Modelleigenschaften in Verhaltensmodelle durch Methoden des maschinellen Lernens vor.
Die CN 111274752 A zeigt ein Verfahren zur Modellierung des Verhaltens eines Leistungsverstärkers auf der Grundlage einer zweistufigen Open-Loop-Struktur und einer binären Funktionseinheit.
Aus der US 2020/0302314 A1 ist ein Modellerzeugungssystem bekannt, durch welches der Entwurf einer Senderschaltung mit einem Leistungsverstärker unterstützt werden soll. Eine Modellerzeugungseinheit erzeugt ein Modell auf der Grundlage von Eingangsdaten und Ausgangsdaten durch Anwendung von Methoden des maschinellen Lernens. Die Verstärkungsleistungsdaten bilden die Eingangsdaten und ein charakteristischer Wert der Senderschaltung bildet die Ausgangsdaten.
Die CN 106126804 A lehrt ein Verfahren zur Modellierung des Verhaltens einer Leistungsverstärkerschaltung. Zur Verifikation des Modells erfolgt ein Vergleich zwischen einem Schaltungsmodell des Leistungsverstärkers und einem Verhaltensmodell des Leistungsverstärkers. Das Verhaltensmodell wird angepasst, wenn ein normalisierter mittlerer quadratischer Fehler bestimmte Genauigkeitsanforderungen nicht erfüllt.
Die US 8,903,698 B2 zeigt ein System zum Erzeugen von Verhaltensmodellen für analoge Schaltungen. Das System umfasst einen Modellkonstruktor, welcher dazu konfiguriert ist, ein verhaltensbasiertes Hardwarebeschreibungssprachmodell der analogen Schaltung basierend auf einem parametrisierten Hardwarebeschreibungssprachmodell der analogen Schaltung zu erzeugen.
Die Aufgabe der vorliegenden Erfindung besteht ausgehend vom Stand der Technik darin, eine elektronische Schaltung durch Nutzung eines abstrahierten Modells der elektronischen Schaltung aufwandsarm simulieren und dadurch verifizieren zu können, und während oder nach dem Simulieren automatisiert ermitteln zu können, ob das abstrahierte Modell das Verhalten der elektronischen Schaltung ausreichend genau wiedergibt.
Die genannte Aufgabe wird gelöst durch ein Verfahren gemäß dem beigefügten Anspruch 1.
Das erfindungsgemäße Verfahren dient zum Erweitern und Verwenden eines Modells einer elektronischen Schaltung. Durch das Verwenden des Modells dient das Verfahren zum Simulieren der elektronischen Schaltung, was wiederum zum Verifizieren der elektronischen Schaltung dient. Bei der elektronischen Schaltung handelt es sich um eine analoge Schaltung, um eine digitale Schaltung oder um eine gemischt analog-digitale Schaltung. Das Verfahren ist insbesondere für komplexe Schaltungen geeignet, welche als integrierte Schaltungen ausgeführt werden.
Das Verfahren umfasst zunächst einen Schritt, bei welchem das zu erweiternde Modell der zu simulierenden und zu verifizierenden elektronischen Schaltung bereitgestellt wird. Das Modell ist aus Elementen gebildet, welche zumindest Gruppen von Halbleiter-Bauelementen der elektronischen Schaltung repräsentieren. Das Modell beschreibt nicht die Einzelheiten der Schaltungstopologie. Vielmehr handelt es sich bei dem Modell um ein abstrahiertes Modell bzw. um ein Modell auf einer Abstraktionsebene. Die Abstraktionsebene ist durch eine Gatter-Ebene oder durch eine höhere Ebene gebildet. Bei dem Modell handelt es sich bevorzugt um ein Verhaltensmodell, welches in einer Hardwarebeschreibungssprache wie Verilog (IEEE 1364) oder VHDL (Very High Speed Integrated Circuit Hardware Description Language) formuliert ist.
Die zu simulierende und zu verifizierende elektronische Schaltung ist in Form einer physischen elektronischen Schaltung aus elektronischen Bauelementen oder in Form eines Schaltungsmodells bereitzustellen. Im Gegensatz zu dem zu erweiternden Modell ist das Schaltungsmodell aus Elementen gebildet, welche einzelne Halbleiter-Bauelemente der elektronischen Schaltung repräsentieren. Das Schaltungsmodell beschreibt die Schaltungstopologie der zu simulierenden elektronischen Schaltung. Das Schaltungsmodell beschreibt die zu simulierende elektronische Schaltung bevorzugt auf einer Ebene einzelner Transistoren, d. h. auf einem Transistorniveau. Somit wird die zu simulierende elektronische Schaltung als ein Schaltungsmodell bereitgestellt, welches aus Elementen gebildet ist, welche einzelne Transistoren repräsentieren. Das Schaltungsmodell ist bevorzugt vollständig aus Elementen gebildet, welche einzelne elektronische Bauelemente der zu simulierenden elektronischen Schaltung repräsentieren.
Das Verfahren umfasst zwei Modi, nämlich einen Anlernmodus und einen Simulationsmodus. In dem Anlernmodus wird die zu simulierende elektronische Schaltung als Referenz für das zu erweiternde Modell angesehen; unabhängig davon, ob die zu simulierende elektronische Schaltung als physische elektronische Schaltung oder in Form des Schaltungsmodells bereitgestellt wird.
In einem Schritt des Verfahrens erfolgt im Anlernmodus ein Verwenden des Modells zum Anlernen eines durch ein maschinell lernendes System gebildeten Fehlerschätzers durch Einspeisen von ersten Testsignalen an Eingänge der zu simulierenden elektronischen Schaltung und an korrespondierende Eingänge des Modells und durch Vergleichen von mindestens einem resultierenden Ausgangssignal des Modells mit mindestens einem resultierenden korrespondierenden Ausgangssignal der zu simulierenden elektronischen Schaltung, um bevorzugt mindestens ein Fehlersignal zu erhalten, welches bevorzugt durch ein Differenzsignal gebildet ist. Der Fehlerschätzer soll nach dem Anlernen dazu dienen, Fehler in dem mindestens einen Ausgangssignal des die Schaltung simulierenden Modells erkennen zu können, ohne die Schaltung zu verwenden. Hierzu muss der durch das maschinell lernende System gebildete Fehlerschätzer zunächst angelernt werden, wofür ein maschinelles Lernen erfolgt. Die während des Anlernens eingespeisten ersten Testsignale stellen eine Auswahl von Testsignalen dar, welche zum Verifizieren sämtlicher Funktionen der zu simulierenden elektronischen Schaltung benötigt werden. Da im Anlernmodus die zu simulierende elektronische Schaltung die Referenz für das Modell darstellt, weisen die zu simulierende elektronische Schaltung und das Modell bevorzugt die gleichen Eingänge und die gleichen Ausgänge auf. Entsprechend werden die ersten Testsignale an den korrespondierenden Eingängen der zu simulierenden elektronischen Schaltung und des Modells eingespeist, was bevorzugt gleichzeitig erfolgt. Gleichzeitig werden die resultierenden Ausgangssignale an den korrespondierenden Ausgängen der zu simulierenden elektronischen Schaltung und des Modells ausgelesen und verglichen, um bevorzugt das Differenzsignal zu erhalten. Der durch das maschinell lernende System gebildete Fehlerschätzer lernt anhand der ersten Testsignale und der Ausgangssignale bzw. des Fehlersignals, welches Fehlverhalten das Modell in Bezug auf die zu simulierende Schaltung in Reaktion auf die ersten Eingangssignale zeigt. Nach dem Anlernen ist der Fehlerschätzer angelernt.
Im nächsten Schritt wird das Modell um den angelernten Fehlerschätzer erweitert, wodurch ein erweitertes Modell der zu simulierenden elektronischen Schaltung erhalten wird. In diesem Sinne werden der angelernte Fehlerschätzer und das Modell zusammengefasst und bilden dann eine Einheit, wobei das Modell und der Fehlerschätzer ihre individuellen Funktionen behalten.
In einem weiteren Schritt erfolgt ein Verwenden des um den angelernten Fehlerschätzer erweiterten Modells im Simulationsmodus zum Simulieren der zu simulierenden elektronischen Schaltung durch Einspeisen weiterer Testsignale an den Eingängen des Modells. Dabei wird das resultierende mindestens eine Ausgangssignal des Modells durch den angelernten Fehlerschätzer analysiert, um ein mögliches Fehlverhalten des Modells zu erkennen, was während oder nach dem Simulieren erfolgt bzw. als Teilschritt des Simulierens aufgefasst werden kann. Der angelernte Fehlerschätzer kann anhand des Verlaufes des resultierenden mindestens einen Ausgangssignals ausgehend von den weiteren Testsignalen an den Eingängen erkennen, ob ein Fehler des Ausgangssignals und somit ein Fehler des Modells vorliegt. Der angelernte Fehlerschätzer muss hierfür nicht das Ausgangssignal kennen, welches die elektronische Schaltung tatsächlich ausgeben würde. Der angelernte Fehlerschätzer ist insoweit in der Lage, Abweichungen des Ausgangssignals des Modells zu dem zu erwartenden Ausgangssignal der elektronischen Schaltung zu prognostizieren. Ein Fehler des Ausgangssignals liegt insbesondere dann vor, wenn das analysierte Ausgangssignal zu dem zu erwartenden Ausgangssignal eine Abweichung aufweist, welche größer als ein vorbestimmter Grenzwert ist und daher auf eine Fehlfunktion bzw. auf ein abweichendes Verhalten des Modells schließen lässt. Die weiteren Testsignale unterscheiden sich bevorzugt von den ersten Testsignalen.
Ein besonderer Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass die Verwendung des angelerntes Fehlerschätzers zu einer deutlichen Senkung des Aufwandes zum Simulieren und Verifizieren der zu simulierenden elektronischen Schaltung führt, da nach dem Anlernen des Fehlerschätzers nur noch das Modell mit den weiteren Testsignalen zu speisen ist und nur noch dessen Ausgangssignal zu bewerten ist und gleichzeitig eine Fehlerbetrachtung erfolgt. Dies führt zu einer erheblichen Zeitersparnis, sodass in einem Beispiel, bei welchem das Durchlaufen der für ein vollständiges Verifizieren notwendigen Testsignale für das Modell und die zu simulierende Schaltung eine Woche dauern würde, nur ein halber Tag für das erfindungsgemäße Anlernen und Verwenden des um den angelernten Fehlerschätzer erweiterten Modells benötigt wird. Das Verfahren erlaubt eine automatisierte Fehlerbestimmung für Verhaltensmodelle von analogen, digitalen oder gemischt analog-digitalen integrierten Schaltungen, wobei das Verhaltensmodell und die Schaltung nicht zwingend in einer gleichen Modellierungsdomäne vorliegen müssen. Durch das erfindungsgemäße Verfahren wird das abstrahierte Modell in die Lage versetzt, seinen eigenen Gültigkeitsbereich automatisiert rechnerisch zu überprüfen und damit falsch-positive Verifikations-Ergebnisse auszuschließen.
Wie bereits erläutert wurde, stellen die im Anlernmodus eingespeisten ersten Testsignale eine Auswahl von Testsignalen dar, welche zum Verifizieren sämtlicher Funktionen der zu simulierenden Schaltung benötigt werden. Diese Auswahl stellt einen Anteil der zum vollständigen Verifizieren der zu simulierenden Schaltung erforderlichen Testsignale dar, welcher bevorzugt klein gewählt wird, um für das Anlernen eine nur geringe Zeitdauer zu benötigen. Dieser Anteil beträgt bevorzugt höchstens ein Zehntel und weiter bevorzugt höchstens ein Hundertstel.
Die im Anlernmodus eingespeisten ersten Testsignale stellen bevorzugt eine Auswahl von Testsignalen dar, welche benötigt werden, um die für die elektronische Schaltung spezifizierten Funktionen zu verifizieren. Die im Anlernmodus eingespeisten ersten Testsignale stellen alternativ bevorzugt eine Auswahl von Testsignalen dar, welche benötigt werden, um die in einer späteren Verwendung der elektronischen Schaltung erforderlichen Funktionen der elektronischen Schaltung zu verifizieren.
Die während des Anlernens eingespeisten ersten Testsignale und auch die weiteren Testsignale umfassen bevorzugt auch solche Signale, welche als Eingangssignale außerhalb eines Spezifikationsbereiches der zu simulierenden Schaltung liegen.
Das maschinell lernende System des Fehlerschätzers ist bevorzugt durch ein künstliches neuronales Netz oder durch eine Support Vector Machine (SVM) gebildet. Bei bevorzugten Ausführungsformen wird für das künstliche neuronale Netz ein mehrlagiges Perzeptron verwendet. Grundsätzlich sind aber auch andere Formen von künstlichen neuronalen Netzen verwendbar.
Bei bevorzugten Ausführungsformen wird aus den ersten Testsignalen, aus dem mindestens einen resultierenden Ausgangssignal des Modells und aus dem mindestens einen resultierenden korrespondierenden Ausgangssignal der zu simulierenden elektronischen Schaltung ein Fehlersignal bestimmt. Die ersten Testsignale und die Ausgangssignale werden als zeitabhängige Größen berücksichtigt, sodass beispielsweise auch Ereignisse aus der Vergangenheit einbezogen werden können, wie zum Beispiel bei einer Flip-Flop-Schaltung oder bei einem Komparator mit Hysterese. Bevorzugt werden auch zeitliche Ableitungen und/oder Kombinationen der ersten Testsignale berücksichtigt. Bevorzugt wird auch mindestens eine Zustandsgröße berücksichtigt, welche ebenfalls von der Zeit abhängig ist. Die mindestens eine Zustandsgröße beschreibt einen Zustand der zu simulierenden elektronischen Schaltung. Das Fehlersignal ist bevorzugt durch das oben bereits erwähnte Differenzsignal gebildet, welches eine Differenz zwischen dem resultierenden Ausgangssignal des Modells und dem resultierenden korrespondierenden Ausgangssignal der zu simulierenden Schaltung darstellt. Bevorzugt wird eine Metrik auf die genannten Größen angewendet, wobei die Metrik bevorzugt durch einen mittleren quadratischen Fehler und/oder Verzögerungen der Ausgangssignale definiert ist.
Beim Anlernen des durch das maschinell lernende System gebildeten Fehlerschätzers bilden die ersten Testsignale, welche an den Eingängen des Modells und an den Eingängen der zu simulierenden elektronischen Schaltung eingespeist werden, unabhängige Variablen zum Anlernen des Fehlerschätzers. Ebenso bildet das mindestens eine Ausgangssignal der zu simulierenden elektronischen Schaltung eine unabhängige Variable zum Anlernen des Fehlerschätzers. Somit stellen die ersten Testsignale und das mindestens eine Ausgangssignal der zu simulierenden elektronischen Schaltung Trainingsdaten zum Anlernen des Fehlerschätzers dar. Das Fehlersignal bildet eine abhängige Variable zum Anlernen des Fehlerschätzers. Somit stellt das Fehlersignal eine Zielgröße zum Anlernen des Fehlerschätzers dar.
Die Methoden des maschinellen Lernens zum Anlernen des Fehlerschätzers umfassen bevorzugt eine Regression mit einem mehrlagigen Perzeptron und/oder eine Klassifizierung durch eine Support Vector Machine.
Bei bevorzugten Ausführungsformen werden im Anlernmodus die ersten Testsignale zum Anlernen des Fehlerschätzers in Form von Parameter-Sweeps und/oder gemäß einer Monte-Carlo-Simulation an den Eingängen des Modells und der zu simulierenden Schaltung eingespeist.
Bei bevorzugten Ausführungsformen wird im Simulationsmodus das Verwenden des um den angelernten Fehlerschätzer erweiterten Modells zum weiteren Simulieren der zu simulierenden Schaltung abgebrochen, wenn der Fehlerschätzer einen einen vordefinierten Grenzwert überschreitenden Fehler des Ausgangssignals des Modells erkannt hat. Der erkannte Fehler lässt darauf schließen, dass das Modell in seiner vorliegenden Konfiguration nicht die geforderte Funktionalität aufweist. Insoweit erübrigt sich ein Fortsetzen des Simulierens und der hierfür notwendige Aufwand wird gespart.
Bei bevorzugten Ausführungsformen wird zum Erweitern des Modells um den angelernten Fehlerschätzer der angelernte Fehlerschätzer in der für das Modell verwendeten Hardwarebeschreibungssprache beschrieben, sodass er mit dem Modell zusammengefügt werden kann, um eine gemeinsame Einheit zu bilden.
Bei bevorzugten Ausführungsformen erfolgen das Anlernen des durch ein maschinell lernendes System gebildeten Fehlerschätzers, das Beschreiben des angelernten Fehlerschätzers in der für das Modell verwendeten Hardwarebeschreibungssprache und das Zusammenfügen des in der Hardwarebeschreibungssprache beschriebenen Fehlerschätzers mit dem Modell automatisiert. Es ist ein besonderer Vorteil des Verfahrens, dass die genannten Schritte automatisiert erfolgen können, ohne dass es hierfür einer zusätzlichen Tätigkeit eines Bedieners bedarf. Der automatisierte Ablauf ermöglicht eine sehr schnelle Durchführung des Verfahrens. Ein weiterer Vorteil besteht darin, dass das Verhaltensmodell wie üblich verwendet werden kann, trotz des zusätzlichen Merkmals der Fehlererkennung.
Das Beschreiben des angelernten Fehlerschätzers in der für das Modell verwendeten Hardwarebeschreibungssprache erfolgt bevorzugt mit einem Code-Generator, welcher bevorzugt Template-basiert ist.
Bei bevorzugten Ausführungsformen ist die elektronische Schaltung durch eine von mehreren elektronischen Schaltungen eines Chips gebildet. Bevorzugt werden für eine oder mehrere der elektronischen Schaltungen des Chips die Schritte des Bereitstellens des Modells, des Bereitstellens der zu simulierenden elektronischen Schaltung in Form einer physischen elektronischen Schaltung oder eines Schaltungsmodells, des Verwendens des Modells in einem Anlernmodus zum Anlernen eines durch ein maschinell lernendes System gebildeten Fehlerschätzers und des Erweiterns des Modells um den angelernten Fehlerschätzer durchgeführt. Die für die eine oder mehreren elektronischen Schaltungen resultierenden um den jeweiligen angelernten Fehlerschätzer erweiterten Modelle und die gegebenenfalls verbleibenden elektronischen Schaltungen des Chips werden in gleicher Weise verknüpft, wie die elektronischen Schaltungen auf dem Chip verknüpft sind. Der Schritt des Verwendens des um den angelernten Fehlerschätzer erweiterten Modells im Simulationsmodus erfolgt für die Gesamtheit der verknüpften Modelle und ggf. verbleibenden elektronischen Schaltungen. Hierdurch wird der Chip in seiner Gesamtheit simuliert. Der Fehlerschätzer bzw. die Fehlerschätzer erkennen ein mögliches Fehlverhalten bzw. abweichendes Verhalten des jeweiligen Modells, welches zu einer Fehlfunktion des Chips führen kann.
Weitere Einzelheiten und Weiterbildungen der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsformen der Erfindung, unter Bezugnahme auf die Zeichnung. Es zeigen:

1: ein Ablaufdiagramm von Schritten zur vergleichenden Messung bei einer bevorzugten Ausführungsform eines erfindungsgemäßen Verfahrens;
2: ein Ablaufdiagramm von Schritten zum Anlernen eines Fehlerschätzers auf der Grundlage der in 1 gezeigten Messung;
3: ein Ablaufdiagramm von Schritten zum Verwenden des in 2 gezeigten angelernten Fehlerschätzers;
4: ein Blockschaltbild einer in einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens verwendeten Komparatorschaltung;
5: ein Diagramm eines zeitlichen Reset-Verlaufes während der Durchführung eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens;
6: ein in Bezug auf 5 dargestelltes Diagramm einer VDDA-Spannung während der Durchführung des genannten Ausführungsbeispiels des erfindungsgemäßen Verfahrens;
7: ein in Bezug auf 5 und 6 dargestelltes Diagramm zur Veranschaulichung von Eingangssignalen während der Durchführung des genannten Ausführungsbeispiels des erfindungsgemäßen Verfahrens;
8: ein in Bezug auf 5 bis 7 dargestelltes Diagramm zur Veranschaulichung eines Ausgangssignals eines Verhaltensmodells während der Durchführung des genannten Ausführungsbeispiels des erfindungsgemäßen Verfahrens;
9: ein in Bezug auf 5 bis 8 dargestelltes Diagramm zur Veranschaulichung eines Ausgangssignals eines Transistormodells während der Durchführung des genannten Ausführungsbeispiels des erfindungsgemäßen Verfahrens; und
10: ein in Bezug auf 5 bis 9 dargestelltes Diagramm zur Veranschaulichung eines prädizierten Fehlersignals während der Durchführung des genannten Ausführungsbeispiels des erfindungsgemäßen Verfahrens.

1 zeigt ein Ablaufdiagramm von Schritten zur vergleichenden Messung bei einer bevorzugten Ausführungsform eines erfindungsgemäßen Verfahrens. Das Verfahren dient zunächst zum Erweitern eines Modells 01 einer durch das Modell 01 zu simulierenden elektronischen Schaltung 02, welches bei dieser Ausführungsform als ein Verhaltensmodell vorliegt, welches beispielsweise in der Hardwarebeschreibungssprache Verilog formuliert ist. In einem Anlernmodus erfolgt eine vergleichende Messung zu der zu simulierenden elektronischen Schaltung 02, welche bei dieser Ausführungsform als ein Schaltungsmodell auf Transistorniveau vorliegt. Die zu simulierende elektronische Schaltung 02 könnte alternativ auch als eine physische Schaltung vorliegen. Zur vergleichenden Messung werden das Modell 01 und die zu simulierende elektronische Schaltung 02 an ihren Eingängen mit gleichen Testsignalen von einem Eingangssignalgenerator 03 gespeist. Im Ergebnis werden durch das Modell 01 und durch die zu simulierende elektronische Schaltung 02 Ausgangssignale erzeugt, welche durch ein Modellausgangssignaldiagramm 04 und durch ein Schaltungsausgangssignaldiagramm 06 symbolisiert sind. Es wird eine Differenz zwischen dem Ausgangssignal des Modells 01 und dem Ausgangssignal der zu simulierenden Schaltung 02 bestimmt, welche durch ein Differenzsignaldiagramm 07 symbolisiert ist. Diese Differenz dient zum Anlernen eines durch ein künstliches neuronales Netz gebildeten Fehlerschätzers 08 (gezeigt in 2).
2 zeigt ein Ablaufdiagramm von Schritten zum Anlernen des durch ein künstliches neuronales Netz gebildeten Fehlerschätzers 08 auf der Grundlage der in 1 gezeigten Messung. Zum maschinellen Anlernen des durch ein künstliches neuronales Netz gebildeten Fehlerschätzers 08 dienen die vom Eingangssignalgenerator 03 erzeugten Eingangssignale und das im Modellausgangssignaldiagramm 04 gezeigte Ausgangssignal des Modells 01 (gezeigt in 1) als Trainingsdaten. Das in dem Differenzsignaldiagramm 07 gezeigte Differenzsignal bildet beim maschinellen Anlernen des durch ein künstliches neuronales Netz gebildeten Fehlerschätzers 08 eine Zielgröße. Im Ergebnis ist der Fehlerschätzer 08 angelernt.
3 zeigt ein Ablaufdiagramm von Schritten zum Verwenden des in 2 gezeigten angelernten Fehlerschätzers 08 in einem Simulationsmodus, nachdem das Modell 01 um den angelernten Fehlerschätzer 08 erweitert wurde, wodurch ein erweitertes Modell 09 erhalten wurde. Das Verwenden des erweiterten Modells 09 dient zum Simulieren der elektronischen Schaltung 02 (gezeigt in 1), wodurch der Aufwand deutlich reduziert ist. Das Modell 01 wird an seinen Eingängen mit weiteren Testsignalen vom Eingangssignalgenerator 03 gespeist. Diese weiteren Testsignale und auch das im Modellausgangssignaldiagramm 04 gezeigte Ausgangssignal des Modells 01 werden dem durch ein künstliches neuronales Netz gebildeten angelernten Fehlerschätzer 08 zugeführt. Der angelernte Fehlerschätzer 08 ist in der Lage, das in dem Differenzsignaldiagramm 07 gezeigte Differenzsignal auch ohne die Schaltung 02 (gezeigt in 1) zu bestimmen. Der Eingangssignalgenerator 03 erzeugt weitere Testsignale zum vollständigen Verifizieren der zu verifizierenden simulierten Schaltung 02 (gezeigt in 1). Zum Erweitern des Modells 01 um den Fehlerschätzer 08 wird dieser bevorzugt mit einem Code-Generator in einen Code des Modells 01 überführt, was beispielsweise durch eine Template-basierte Verilog-Erzeugung erfolgt.
4 zeigt ein Blockschaltbild einer in einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens verwendeten einfachen Komparatorschaltung, welche die zu verifizierende simulierte elektronische Schaltung 02 (gezeigt in 1) bildet, um das Prinzip des erfindungsgemäßen Verfahrens zu veranschaulichen. Das erfindungsgemäße Verfahren ist jedoch für deutlich komplexere Schaltungen prädestiniert. Die Komparatorschaltung vergleicht zwei analoge Eingangssignale in1 und in2. Über ein digitales Ausgangssignal out wird angezeigt, welches der Eingangssignale höher ist. Weitere Eingänge sind eine Versorgungsspannung VDDA und eine Bias-Spannung sowie ein digitales Reset-Signal, durch welches die Eingangssignale in1 und in2 kurzschließbar sind. Die Komparatorschaltung lag bei diesem Ausführungsbeispiel als ein Transistormodell vor. Das Modell 01 (gezeigt in 1) lag bei diesem Ausführungsbeispiel als ein in Verilog formuliertes Verhaltensmodell vor.
5 bis 10 zeigen in zeitlicher Gegenüberstellung mehrere Diagramme von zeitlichen Verläufen verschiedener Signale an der in 4 gezeigten Komparatorschaltung während der Durchführung des genannten Ausführungsbeispiels. Auf den x-Achsen der in 5 bis 10 gezeigten Diagramme ist die Zeit in Sekunden aufgetragen. Auf den y-Achsen der in 5 bis 10 gezeigten Diagramme ist die Spannung in Volt aufgetragen.
5 zeigt ein Diagramm eines Verlaufes des in Bezug auf 4 erläuterten Reset-Signals während der Durchführung des genannten Ausführungsbeispiels. Das Reset-Signal stellt eines der oben in Bezug auf 1 erläuterten Testsignale dar.
6 zeigt ein Diagramm eines zeitlichen Verlaufes der in Bezug auf 4 erläuterten Versorgungsspannung VDDA während der Durchführung des genannten Ausführungsbeispiels. Die Versorgungsspannung VDDA sinkt bis auf Null, um das Verhalten des Modells 01 (gezeigt in 3) der Komparatorschaltung (gezeigt in 4) bei einem solchen Fehler erkennen zu können. Die Versorgungsspannung VDDA stellt eines der oben in Bezug auf 1 erläuterten Testsignale dar.
7 zeigt ein Diagramm zur Darstellung von zeitlichen Verläufen der beiden in Bezug auf 4 erläuterten Eingangssignale in1 und in2 während der Durchführung des genannten Ausführungsbeispiels. Derjenige Signalverlauf mit der geringeren Anzahl an Perioden stellt das erste Eingangssignal in1 dar, wohingegen derjenige Signalverlauf mit der höheren Anzahl an Perioden das zweite Eingangssignal in2 darstellt. Die beiden Eingangssignale in1 und in2 stellen zwei der oben in Bezug auf 1 erläuterten Testsignale dar.
8 zeigt ein Diagramm zur Darstellung eines zeitlichen Verlaufes des in Bezug auf 4 erläuterten Ausgangssignals out des durch ein Verhaltensmodell gebildeten Modells 01 (gezeigt in 3) während der Durchführung des genannten Ausführungsbeispiels.
9 zeigt ein Diagramm zur Darstellung eines zeitlichen Verlaufes des in Bezug auf 4 erläuterten Ausgangssignals out der durch ein Transistormodell gebildeten elektronischen Schaltung 02 (gezeigt in 1) während der Durchführung des genannten Ausführungsbeispiels.
10 zeigt ein Diagramm zur Darstellung eines prädizierten Fehlersignals während der Durchführung des genannten Ausführungsbeispiels. Das Fehlersignal wurde von dem angelernten Fehlerschätzer 08 (gezeigt in 3) prädiziert. Wie mit einem vergleichenden Blick auf die in 8 und 9 gezeigten Diagramme der beiden Ausgangssignale deutlich wird, kann der angelernte Fehlerschätzer 08 (gezeigt in 3) die Differenz dieser beiden Ausgangssignale näherungsweise prädizieren und somit ein fehlerhaftes Verhalten des durch ein Verhaltensmodell gebildeten Modells 01 (gezeigt in 3) erkennen. Ein solches fehlerhaftes Verhalten wird insbesondere jeweils nach dem Zurücksetzen durch das Reset-Signal (gezeigt in 5) deutlich. Wird ein fehlerhaftes Verhalten festgestellt, wird bevorzugt eine Warnung automatisiert ausgegeben und das Simulieren wird bevorzugt abgebrochen.
Bei diesem Ausführungsbeispiel betrug die Zeitdauer für das Bestimmen des Ausgangssignals (gezeigt in 8) des durch ein Verhaltensmodell gebildeten Modells 01 (gezeigt in 1) 1,2 Sekunden. Das Prädizieren des Fehlersignals durch den angelernten Fehlerschätzer 08 (gezeigt in 3) dauerte weitere 0,9 Sekunden, sodass insgesamt eine Zeitdauer von nur 2,1 Sekunden notwendig war. Hingegen hätte das Bestimmen des Fehlersignals mit der durch ein Transistormodell gebildeten elektronischen Schaltung 02 (gezeigt in 1) 5,5 Sekunden gedauert, sodass deutlich wird, dass durch das erfindungsgemäße Verfahren eine deutliche Zeitersparnis möglich ist, die bei komplexeren Schaltungen noch größer ist.
Bezugszeichenliste

01: Modell
02: elektronische Schaltung
03: Eingangssignalgenerator
04: Modellausgangssignaldiagramm
05: -
06: Schaltungsausgangssignaldiagramm
07: Differenzsignaldiagramm
08: durch ein künstliches neuronales Netz gebildeter Fehlerschätzer
09: erweitertes Modell

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

CN 111274752 A [0007]
US 20200302314 A1 [0008]
CN 106126804 A [0009]
US 8903698 B2 [0010]

Claims

Verfahren zum Erweitern und Verwenden eines Modells (01) zum Simulieren einer elektronischen Schaltung (02), folgende Schritte umfassend: - Bereitstellen des Modells (01) der zu simulierenden elektronischen Schaltung (02), wobei das Modell (01) aus Elementen gebildet ist, welche zumindest Gruppen von Halbleiter-Bauelementen der zu simulierenden Schaltung (02) repräsentieren; - Bereitstellen der zu simulierenden elektronischen Schaltung (02) in Form einer physischen elektronischen Schaltung oder in Form eines Schaltungsmodells (02), wobei das Schaltungsmodell (02) aus Elementen gebildet ist, welche einzelne Halbleiter-Bauelemente der elektronischen Schaltung (02) repräsentieren; - Verwenden des Modells (01) in einem Anlernmodus zum Anlernen eines durch ein maschinell lernendes System gebildeten Fehlerschätzers (08) durch Einspeisen von ersten Testsignalen an Eingänge der zu simulierenden elektronischen Schaltung (02) und an korrespondierende Eingänge des Modells (01) und durch Vergleichen von mindestens einem resultierenden Ausgangssignal des Modells (01) mit mindestens einem resultierenden korrespondierenden Ausgangssignal der zu simulierenden elektronischen Schaltung (02), sodass nach dem Anlernen der Fehlerschätzer (08) angelernt ist; - Erweitern des Modells (01) um den angelernten Fehlerschätzer (08); und - Verwenden des um den angelernten Fehlerschätzer (08) erweiterten Modells (01) in einem Simulationsmodus zum Simulieren der zu simulierenden elektronischen Schaltung (02) durch Einspeisen weiterer Testsignale an den Eingängen des Modells (01), wobei ein Analysieren des resultierenden mindestens einen Ausgangssignals des Modells (01) durch den angelernten Fehlerschätzer (08) erfolgt, um ein mögliches Fehlverhalten des Modells (01) zu erkennen.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die zu simulierende elektronische Schaltung (02) in Form des Schaltungsmodells (02) bereitgestellt wird, gebildet aus Elementen, welche einzelne Transistoren repräsentieren.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass im Anlernmodus die zum Anlernen des Fehlerschätzers (08) an den Eingängen der zu simulierenden elektronischen Schaltung (02) und an den Eingängen des Modells (01) eingespeisten ersten Testsignale einen Anteil der für ein vollständiges Verifizieren der zu simulierenden elektronischen Schaltung (02) erforderlichen Testsignale bilden, welcher höchstens ein Zehntel, insbesondere höchstens ein Hundertstel beträgt.
Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das maschinell lernende System des Fehlerschätzers (08) durch ein künstliches neuronales Netz gebildet ist.
Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass im Anlernmodus aus den ersten Testsignalen, aus dem mindestens einen resultierenden Ausgangssignal des Modells (01) und aus dem mindestens einen resultierenden korrespondierenden Ausgangssignal der zu simulierenden elektronischen Schaltung (02) ein das Modell (01) charakterisierendes Fehlersignal bestimmt wird.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass im Anlernmodus beim Anlernen des Fehlerschätzers (08) die an den Eingängen des Modells (01) und der zu simulierenden elektronischen Schaltung (02) eingespeisten ersten Testsignale sowie das Ausgangssignal der zu simulierenden elektronischen Schaltung (02) unabhängige Variablen zum Anlernen des Fehlerschätzers (08) bilden, und dass das Fehlersignal eine abhängige Variable zum Anlernen des Fehlerschätzers (08) bildet.
Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass im Simulationsmodus das Verwenden des durch den angelernten Fehlerschätzer (08) erweiterten Modells (01) zum Simulieren der zu simulierenden elektronischen Schaltung (02) abgebrochen wird, wenn der Fehlerschätzer (08) einen einen vordefinierten Grenzwert überschreitenden Fehler des Ausgangssignals des Modells (01) erkannt hat.
Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Modell (01) der zu simulierenden elektronischen Schaltung (02) in Form eines Verhaltensmodells bereitgestellt wird, welches in einer Hardwarebeschreibungssprache beschrieben ist.
Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass zum Erweitern des Modells (01) um den angelernten Fehlerschätzer (08) der angelernte Fehlerschätzer (08) in der für das Modell (01) verwendeten Hardwarebeschreibungssprache beschrieben wird, sodass er mit dem Modell (01) zusammengefügt werden kann.
Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Anlernen des durch ein maschinell lernendes System gebildeten Fehlerschätzers (08), das Beschreiben des angelernten Fehlerschätzers (08) in der für das Modell (01) verwendeten Hardwarebeschreibungssprache und das Zusammenfügen des in der Hardwarebeschreibungssprache beschriebenen Fehlerschätzers (08) mit dem Modell (01) automatisiert erfolgen.