RU2717630C1 - Способ определения достаточности контроля электронной аппаратуры в режиме внесения неисправностей - Google Patents
Способ определения достаточности контроля электронной аппаратуры в режиме внесения неисправностей Download PDFInfo
- Publication number
- RU2717630C1 RU2717630C1 RU2019109881A RU2019109881A RU2717630C1 RU 2717630 C1 RU2717630 C1 RU 2717630C1 RU 2019109881 A RU2019109881 A RU 2019109881A RU 2019109881 A RU2019109881 A RU 2019109881A RU 2717630 C1 RU2717630 C1 RU 2717630C1
- Authority
- RU
- Russia
- Prior art keywords
- faults
- test
- model
- detected
- malfunctions
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
- G06F11/2635—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относится к области вычислительной техники. Техническим результатом является сокращение сроков испытаний при приемлемом уровне полноты контроля объектов испытаний. Раскрыт способ определения достаточности контроля электронной аппаратуры в режиме внесения неисправностей, заключающийся в том, что в проекты программируемых логических интегральных схем (ПЛИС), реализованные на языках описания аппаратуры, намеренно вносят модели неисправностей. Затем проводят испытания с целью оценки вероятности обнаружения внесенных моделей неисправностей испытываемой аппаратурой или программным обеспечением. Испытательные прогоны повторяют многократно, при различных комбинациях активированных неисправностей, при этом объект испытаний (ОИ) функционирует в различных состояниях, определяемых потребностями конечного потребителя. Испытания прекращают, когда соотношение количества испытательных прогонов к количеству обнаруженных неисправностей ОИ становится выше заданного коэффициента или не обнаруживают неисправностей ОИ в течение заданного периода времени.
Description
Изобретение относится к компьютерным системам, основанным на специфических вычислительных моделях с использованием электронных средств.
Наиболее близким (прототипом) является способ испытаний электронной аппаратуры (патент РФ №2661535).
Для заявляемого способа выявлены основные общие с прототипом существенные признаки: на языке описания аппаратуры создают два проекта модели электронного устройства - с неисправностями и исправный; затем проводят испытания с использованием обоих проектов; сравнивают результаты испытаний от исправной и неисправной моделей на каждой неисправности из заданного массива, если в процессе испытаний исправной модели неисправностей не обнаруживают, а при испытаниях неисправной обнаруживают весь массив внесенных неисправностей, то испытываемую электронную аппаратуру или ее управляющее программное обеспечение считают прошедшими испытания; при этом в состав испытательного комплекса входят программируемые логические интегральные схемы (ПЛИС) для вышеописанного моделирования электронных устройств.
Недостатком данного способа является отсутствие описания алгоритмов определения достаточности контроля аппаратуры в режиме внесения аппаратно-программных неисправностей на основе ПЛИС.
Задачей, на решение которой направлено заявляемое изобретение, является сокращение сроков испытаний при приемлемом уменьшении полноты контроля или без нее, путем применения алгоритмов определения достаточности контроля электронной аппаратуры в режиме внесения неисправностей.
Поставленная задача изобретения решается тем, что в проекты ПЛИС, реализованные на языках описания аппаратуры, намеренно вносят модели неисправностей; затем проводят испытания с целью оценки вероятности обнаружения внесенных моделей неисправностей испытываемой аппаратурой или ПО; на языке описания аппаратуры создают проект исправной модели электронного устройства, имитирующей поведение каналов ввода-вывода объекта испытаний (электронного устройства, разрабатываемого для конечного потребителя); записывают получившийся проект модели в ПЛИС устройства имитации неисправностей, встроенного в устройство управления процессом испытаний и содержащего интерфейсные каналы ввода-вывода; проводят испытания на этой модели; результаты испытаний заносят в протокол при помощи устройства управления процессом испытаний; разрабатывают номенклатуру неисправностей необходимых для проведения испытаний и описывают каждую из неисправностей входящих в номенклатуру на языках описания аппаратуры; создают проект модели объекта испытаний с неисправностями, причем предусматривают возможность их включения/выключения в процессе испытаний без перекомпиляции проекта, при помощи управляющего ПО высокого уровня; записывают получившийся проект модели в ПЛИС устройства имитации неисправностей, встроенного в устройство управления процессом испытаний; далее, при помощи устройства управления процессом испытаний, формируют массив управляющих воздействий поочередно включающих неисправности, реализованные в модели и указанные в массиве; проводят испытания на этой модели; результаты испытаний заносят в протокол при помощи устройства управления процессом испытаний; при помощи устройства управления процессом испытаний, сравнивают результаты испытаний от исправной и неисправной моделей на каждой неисправности из заданного массива, если в процессе испытаний исправной модели неисправностей не обнаруживают, а при испытаниях неисправной, обнаруживают весь массив внесенных неисправностей, то испытываемую аппаратуру или ПО считают прошедшими испытания; если в процессе испытаний исправной модели обнаруживают неисправности, то определяют коэффициент первого этапа 
где о - количество обнаруженных неисправностей; если в процессе испытаний неисправной модели обнаруживают не все неисправности, то определяют коэффициент второго этапа 
где oν - количество внесенных в модель неисправностей, оо - количество обнаруженных неисправностей; далее меняют комбинацию активированных неисправностей и проводят повторный испытательный прогон объекта испытаний; прогоны повторяют многократно, при различных комбинациях активированных неисправностей, при этом объект испытаний функционирует в различных состояниях определяемых потребностями конечного потребителя; испытания прекращают, когда соотношение количества испытательных прогонов к количеству обнаруженных неисправностей объекта испытаний становится выше заданного коэффициента или не обнаруживают неисправностей объекта испытаний в течение заданного периода времени.
Применение заявляемого способа позволяет определить момент, когда испытания теряют свою эффективность и прекратить их досрочно, что сокращает сроки испытаний при приемлемом уменьшении полноты контроля или без него.
В рамках заявляемого способа, под термином номенклатура неисправностей следует понимать совокупность программных модулей на языках описания аппаратуры, каждый из которых реализует функционирование испытательной аппаратуры в режиме наличия одной неисправности. Данные модули могут содержаться в составе программной библиотеки, либо в отдельных файлах, не входящих в библиотеку.
Способ осуществляют следующим образом.
На языке описания аппаратуры создают проект исправной модели электронного устройства, имитирующей поведение каналов ввода-вывода объекта испытаний (электронного устройства или его составных частей), связывающих устройство имитации неисправностей с устройством управления процессом испытаний, содержащим устройства контроля. Записывают получившийся проект в ПЛИС устройства имитации неисправностей, встроенного в устройство управления процессом испытаний и содержащего интерфейсные каналы ввода-вывода. Реализация модели на ПЛИС позволяет исключить моделирование временных промежутков, так как современные ПЛИС поддерживают такой же уровень скоростей, как и аппаратура, создаваемая для конечного потребителя, имеющая исключительно аппаратную реализацию. В то же время на ПЛИС можно реализовывать любые устройства, требуемые для испытаний, путем перепрограммирования, что занимает гораздо меньше времени, чем аппаратное макетирование, которое требует приобретения натуральной компонентной базы электроники и сложного процесса ее монтажа на печатные платы. Далее проводят испытания на этой модели. Результаты испытаний автоматически заносят в протокол устройством управления процессом испытаний. На языке описания аппаратуры создают проект модели электронной аппаратуры с неисправностями, причем предусматривают возможность их включения/выключения в процессе испытаний, при помощи управляющего ПО высокого уровня, что сильно сокращает количество перекомпиляций проектов ПЛИС. В предлагаемом способе в проекте ПЛИС модели предусматривают возможность включения/выключения каждой отдельной неисправности путем введения программируемой логической структуры «ЕСЛИ», которая управляется ПО высокого уровня формированием массива управляющих воздействии включения/выключения. Далее записывают получившийся проект в ПЛИС того же самого устройства имитации неисправностей, встроенного в устройство управления процессом испытаний. При помощи устройства управления процессом испытаний формируют массив управляющих воздействий автоматически поочередно включающих неисправности, реализованные в модели и указанные в массиве. Проводят испытания на этой модели. Результаты испытаний автоматически заносят в протокол устройством управления процессом испытаний. При помощи устройства управления процессом испытаний, сравнивают результаты испытаний от исправной и неисправной моделей на каждой неисправности из заданного массива. Если в процессе испытаний исправной модели неисправностей не обнаружено, а также обнаружен весь массив внесенных неисправностей в неисправную модель, то аппаратура или ее управляющее ПО считаются прошедшими испытания. Если в процессе испытаний исправной модели обнаруживают неисправности, то определяют коэффициент первого этапа 
где о - количество обнаруженных неисправностей; если в процессе испытаний неисправной модели обнаруживают не все неисправности, то определяют коэффициент второго этапа 
где oν - количество внесенных в модель неисправностей, oo - количество обнаруженных неисправностей. Прогоны повторяют многократно, при различных комбинациях активированных неисправностей, при этом объект испытаний функционирует в различных состояниях определяемых потребностями конечного потребителя, например, в один момент времени на объекте испытаний включился один канал и при этом передаваемые им данные имеют одну совокупность значений, в следующий момент времени на объекте испытаний включился другой канал и при этом передаваемые им данные имеют другую совокупность значений и так далее. Комбинации состояний объекта испытаний и неисправностей, активированных устройством управления процессом испытаний (испытательным комплексом) могут стремиться к бесконечности, следовательно, и время испытаний будет стремиться к бесконечности и его необходимо ограничить в соответствие со следующими правилами:
1. Испытания прекращают, когда соотношение количества испытательных прогонов к количеству обнаруженных неисправностей объекта испытаний становится выше заданного коэффициента.
2. Испытания прекращают, когда не обнаруживают неисправностей объекта испытаний в течение заданного периода времени.
Например, в техническом задании на испытания коэффициент прекращения испытаний Кпи задан равным 30000, тогда если при проведенных 500000 прогонов обнаружено 20 неисправностей объекта испытаний, то 
что менее 30000, следовательно, испытания продолжают. Если при проведенных 1000000 прогонов обнаружено 30 неисправностей объекта испытаний, то 
что более 30000, следовательно, испытания прекращают.
Либо, например, в техническом задании на испытания вводят требование, что если в течение одного часа не будет обнаружено ни одной неисправности объекта испытаний, то испытания прекращают.
Без применения вышеописанных правил ограничения проведения испытаний невозможно определить момент, когда испытания теряют эффективность, поэтому испытания могут продолжаться неоправданно долго.
Устройство управления процессом испытаний реализовано в крейт-шасси, управляемом крейт-контроллером, к которому подключаются манипуляторы (мышь и клавиатура). Данные о процессе испытаний выводятся на монитор. Управление крейт-контроллером обеспечивает операционная система и пакет прикладных программ. Также при помощи пакета прикладных программ задается массив неисправностей для неисправной модели. Данные, полученные в процессе испытаний, протоколируются, и результаты сравниваются. Вычисляются коэффициенты покрытия неисправностей проведенных испытаний (R1 и R2). Устройство имитации неисправностей в модульном исполнении, содержащее ПЛИС и каналы ввода-вывода для соединения с устройством управления процессом испытаний, встраивают в крейт-шасси устройства управления процессом испытаний. Проводят автоматический перебор всех возможных комбинаций неисправностей. Для каждой комбинации неисправностей автоматически поочередно проводится испытательный прогон. Результаты автоматически анализируются и заносятся в протокол, содержащийся в памяти крейт-контроллера устройства управления процессом испытаний.
Таким образом, применение предложенного способа определения достаточности контроля электронной аппаратуры в режиме внесения неисправностей позволяет определить момент, когда испытания теряют свою эффективность и прекратить их досрочно, что сокращает сроки испытаний при приемлемом уменьшении полноты контроля или, в некоторых случаях, без уменьшения полноты контроля, что является техническим результатом изобретения.
Claims (1)
- Способ определения достаточности контроля электронной аппаратуры в режиме внесения неисправностей, заключающийся в том, что в проекты программируемых логических интегральных схем (ПЛИС), реализованные на языках описания аппаратуры, намеренно вносят модели неисправностей; затем проводят испытания с целью оценки вероятности обнаружения внесенных моделей неисправностей испытываемой аппаратурой или программным обеспечением (ПО); на языке описания аппаратуры создают проект исправной модели электронного устройства, имитирующей поведение каналов ввода-вывода объекта испытаний (ОИ); записывают получившийся проект модели в ПЛИС устройства имитации неисправностей, встроенного в устройство управления процессом испытаний (УУПИ) и содержащего интерфейсные каналы ввода-вывода; проводят испытания на этой модели; результаты испытаний заносят в протокол при помощи УУПИ; разрабатывают номенклатуру неисправностей, необходимых для проведения испытаний, и описывают каждую из неисправностей, входящих в номенклатуру на языках описания аппаратуры; создают проект модели ОИ с неисправностями, причем предусматривают возможность их включения/выключения в процессе испытаний без перекомпиляции проекта, при помощи управляющего ПО высокого уровня; записывают получившийся проект модели в ПЛИС устройства имитации неисправностей, встроенного в УУПИ; далее, при помощи УУПИ, формируют массив управляющих воздействий, поочередно включающих неисправности, реализованные в модели и указанные в массиве; проводят испытания на этой модели; результаты испытаний заносят в протокол при помощи УУПИ; при помощи УУПИ сравнивают результаты испытаний от исправной и неисправной моделей на каждой неисправности из заданного массива, если в процессе испытаний исправной модели неисправностей не обнаруживают, а при испытаниях неисправной обнаруживают весь массив внесенных неисправностей, то испытываемую аппаратуру или ПО считают прошедшими испытания; если в процессе испытаний исправной модели обнаруживают неисправности, то определяют коэффициент первого этапагде о - количество обнаруженных неисправностей; если в процессе испытаний неисправной модели обнаруживают не все неисправности, то определяют коэффициент второго этапа
где oν - количество внесенных в модель неисправностей, оо - количество обнаруженных неисправностей; далее меняют комбинацию активированных неисправностей и проводят повторный испытательный прогон ОИ; прогоны повторяют многократно, при различных комбинациях активированных неисправностей, при этом ОИ функционирует в различных состояниях, определяемых потребностями конечного потребителя, отличающийся тем, что испытания прекращают, когда соотношение количества испытательных прогонов к количеству обнаруженных неисправностей ОИ становится выше заданного коэффициента или не обнаруживают неисправностей ОИ в течение заданного периода времени.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2019109881A RU2717630C1 (ru) | 2019-04-03 | 2019-04-03 | Способ определения достаточности контроля электронной аппаратуры в режиме внесения неисправностей |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2019109881A RU2717630C1 (ru) | 2019-04-03 | 2019-04-03 | Способ определения достаточности контроля электронной аппаратуры в режиме внесения неисправностей |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2717630C1 true RU2717630C1 (ru) | 2020-03-24 |
Family
ID=69943191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2019109881A RU2717630C1 (ru) | 2019-04-03 | 2019-04-03 | Способ определения достаточности контроля электронной аппаратуры в режиме внесения неисправностей |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2717630C1 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2764837C1 (ru) * | 2021-01-25 | 2022-01-21 | Акционерное общество «Информационные спутниковые системы» имени академика М.Ф.Решетнёва» | Способ испытаний вычислительных устройств систем управления космических аппаратов |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020062461A1 (en) * | 2000-02-29 | 2002-05-23 | Patrick Nee | Method and system for testing microprocessor based boards in a manufacturing environment |
| US20020073375A1 (en) * | 1997-06-03 | 2002-06-13 | Yoav Hollander | Method and apparatus for test generation during circuit design |
| RU2447488C1 (ru) * | 2010-10-26 | 2012-04-10 | Открытое Акционерное Общество "Программные, Технические Средства И Системы" (Оао "Программпром") | Способ и система построения модели нарушенного функционирования технического объекта и машиночитаемый носитель |
| RU2661535C1 (ru) * | 2017-06-14 | 2018-07-17 | Российская Федерация, от имени которой выступает Государственная корпорация по космической деятельности "РОСКОСМОС" | Способ мутационного тестирования электронной аппаратуры и ее управляющего программного обеспечения с определением локализации мутаций |
-
2019
- 2019-04-03 RU RU2019109881A patent/RU2717630C1/ru active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020073375A1 (en) * | 1997-06-03 | 2002-06-13 | Yoav Hollander | Method and apparatus for test generation during circuit design |
| US20020062461A1 (en) * | 2000-02-29 | 2002-05-23 | Patrick Nee | Method and system for testing microprocessor based boards in a manufacturing environment |
| RU2447488C1 (ru) * | 2010-10-26 | 2012-04-10 | Открытое Акционерное Общество "Программные, Технические Средства И Системы" (Оао "Программпром") | Способ и система построения модели нарушенного функционирования технического объекта и машиночитаемый носитель |
| RU2661535C1 (ru) * | 2017-06-14 | 2018-07-17 | Российская Федерация, от имени которой выступает Государственная корпорация по космической деятельности "РОСКОСМОС" | Способ мутационного тестирования электронной аппаратуры и ее управляющего программного обеспечения с определением локализации мутаций |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2764837C1 (ru) * | 2021-01-25 | 2022-01-21 | Акционерное общество «Информационные спутниковые системы» имени академика М.Ф.Решетнёва» | Способ испытаний вычислительных устройств систем управления космических аппаратов |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7983893B2 (en) | Fault support in an emulation environment | |
| US7612582B2 (en) | Programmable logic controller and related electronic devices | |
| US8543953B2 (en) | Automated stimulus steering during simulation of an integrated circuit design | |
| CA3035176A1 (en) | System and method for safety-critical software automated requirements-based test case generation | |
| US9606902B2 (en) | Malfunction influence evaluation system and evaluation method using a propagation flag | |
| US20090248390A1 (en) | Trace debugging in a hardware emulation environment | |
| RU2661535C1 (ru) | Способ мутационного тестирования электронной аппаратуры и ее управляющего программного обеспечения с определением локализации мутаций | |
| RU2549523C1 (ru) | Способ мутационного тестирования радиоэлектронной аппаратуры и ее управляющего программного обеспечения | |
| RU2717630C1 (ru) | Способ определения достаточности контроля электронной аппаратуры в режиме внесения неисправностей | |
| Lojda et al. | FT-EST Framework: Reliability Estimation for the Purposes of Fault-Tolerant System Design Automation | |
| RU2725783C1 (ru) | Способ испытаний электронной аппаратуры на основе аппаратно-программного внесения неисправностей с маршрутизацией | |
| US20120203533A1 (en) | Improper Voltage Level Detection in Emulation Systems | |
| US20070220338A1 (en) | Method and system for generating checkpoints of hardware description language simulations that include a specific model state together with a software testcase state | |
| Pill et al. | Model-Based Diagnosis Meets Combinatorial Testing For Generating an Abductive Diagnosis Model. | |
| EP3642637B1 (en) | System and method for formal fault propagation analysis | |
| Yu et al. | A state of research review on fault injection techniques and a case study | |
| Kutscher et al. | Concept for Interaction of Hardware Simulation and Embedded Software in a Digital Twin Based Test Environment | |
| RU2764837C1 (ru) | Способ испытаний вычислительных устройств систем управления космических аппаратов | |
| CN111044826A (zh) | 检测方法及检测系统 | |
| US10948549B2 (en) | Apparatus and method for a reusable functional failure test for a specific technical system | |
| Kirkland et al. | Sorting out Integration Snags by Using Actual Automatic Test Equipment for Simulations | |
| Kirkland et al. | Chip Behavior Realities Detected by Using Actual Automatic Test Equipment for Simulations | |
| US8392860B1 (en) | Identifying speed binning test vectors during simulation of an integrated circuit design | |
| Singh et al. | Symbolic quick error detection for pre-silicon and post-silicon validation: Frequently asked questions | |
| Karlsson et al. | Emerging verification methods for complex hardware in avionics |