EP3120391A1 - Photoaktives halbleiterbauelement sowie verfahren zum herstellen eines photoaktiven halbleiterbauelementes - Google Patents

Photoaktives halbleiterbauelement sowie verfahren zum herstellen eines photoaktiven halbleiterbauelementes

Info

Publication number
EP3120391A1
EP3120391A1 EP15708220.7A EP15708220A EP3120391A1 EP 3120391 A1 EP3120391 A1 EP 3120391A1 EP 15708220 A EP15708220 A EP 15708220A EP 3120391 A1 EP3120391 A1 EP 3120391A1
Authority
EP
European Patent Office
Prior art keywords
layer
sic layer
sic
semiconductor component
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP15708220.7A
Other languages
English (en)
French (fr)
Inventor
Frank Feldmann
Martin Hermle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of EP3120391A1 publication Critical patent/EP3120391A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0312—Inorganic materials including, apart from doping materials or other impurities, only AIVBIV compounds, e.g. SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic Table
    • H01L31/03765—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic Table including AIVBIV compounds or alloys, e.g. SiGe, SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only AIVBIV alloys, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H01L31/204—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table including AIVBIV alloys, e.g. SiGe, SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/208—Particular post-treatment of the devices, e.g. annealing, short-circuit elimination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the invention relates to a photoactive semiconductor component according to the preamble of claim 1 and to a method for producing a selective contact of a photoactive semiconductor component according to the preamble of claim 10.
  • Photoactive semiconductor components are subdivided into photon-absorbing semiconductor components, so-called photovoltaic solar cells and photon-emitting semiconductor components, so-called light-emitting diodes (LED).
  • Such photoactive semiconductor components typically have a metal-semiconductor contact for electrically contacting a semiconductor substrate of the semiconductor component.
  • a metal-semiconductor contact for electrically contacting a semiconductor substrate of the semiconductor component.
  • the open-circuit voltage increases under standard test conditions.
  • HIT solar cell heterojunction with thin intrinsic layer
  • Their passivation is based, on the one hand, on the saturation of defect states on the silicon surface by a thin intrinsic amorphous silicon layer and a crystalline silicon-induced band bending, which is generated by the doped amorphous silicon layer with a band gap greater than that of crystalline silicon.
  • the hydrogen in the hydrogenated amorphous silicon (a-Si: H) plays here a crucial role: It reduces the defect density at the interface to the silicon as well as in the intrinsic and doped layers.
  • US 2012/005547 A1 discloses the use of polycrystalline silicon containing carbon (pc-SiC) instead of amorphous silicon.
  • pc-SiC polycrystalline silicon containing carbon
  • the passivation of the interface is generated by a thin passivating oxide. Since polycrystalline silicon has only a slightly larger band gap than the crystalline semiconductor substrate, the band gap plays no role in the passivation.
  • the pc-SiC layers are usually doped strongly to degenerate so as to effectively reduce the re-injection of minorities.
  • the invention has for its object to provide a photoactive semiconductor device with a selective contact and a method for producing a photoactive semiconductor device with a selective contact available, which allow improved properties over the prior art semiconductor devices and / or cheaper manufacturing processes.
  • the semiconductor component according to the invention is preferably produced by means of the method according to the invention and / or a preferred embodiment thereof.
  • the method according to the invention is preferably designed to form a semiconductor component according to the invention and / or a preferred embodiment thereof.
  • the photoactive semiconductor component according to the invention has a semiconductor substrate and a carbon-containing SiC layer arranged indirectly on a surface of the semiconductor substrate.
  • Silicon layers containing carbon typically referred to as SiC layers are known per se and described for example in US 2012/005547 A1.
  • such layers may have dopants, ie be p-doped or n-doped.
  • a passivating intermediate layer is arranged directly or indirectly.
  • the semiconductor component has a metallic contacting structure, which is arranged directly or indirectly on a side of the SiC layer facing away from the passivating intermediate layer.
  • the metallic contacting is connected in a manner known per se to be electrically conductive with the SiC layer.
  • the SiC layer of the photoactive semiconductor device of the present invention is a doped layer, i. H. , it has a p-type or n-type doping.
  • the SiC layer has partly an amorphous structure and partly a crystalline structure.
  • Amorphous silicon effectively passivated the crystalline silicon surface only in the hydrogenated state (a-Si: H).
  • a-Si: H amorphous silicon layer
  • a severe effusion of hydrogen occurs, which significantly worsens the passivation properties of the layer.
  • temperatures below 250 ° C are allowed after the deposition.
  • the doping efficiency is limited due to the defects in the amorphous layer. Since a certain doping is necessary to achieve high open-circuit voltage and high filling factors, must the layers are therefore sufficiently doped. Excessive incorporation of dopants, however, leads to a deterioration of the passivation, so that the precise adjustment of the doping is very important and places high demands on the accuracy of the manufacturing process.
  • the hydro- genated a-Si: H layers are typically very rich in hydrogen.
  • the hydrogen is weakly bound in a-Si: H and thus very mobile. If now a certain temperature of the layer is supplied - during the deposition process or in the subsequent high-temperature step, it comes to the effusion of hydrogen, which can cause a so-called. Blisters of the a-Si layer. This is due in particular to the different segregation quotients of the hydrogen in the silicon or silicon oxide. Such blistering can significantly damage the amorphous silicon layer and, correspondingly, significantly degrade the electrical properties of the semiconductor device.
  • amorphous silicon tends to oxidize upon heating. This results in the disadvantage that the amorphous silicon layer is oxidized, for example, when entering a furnace in a normal atmosphere, and the layer is partially or completely converted to Si0 2 , and thus acts as an electrical barrier and no metallic contacting is possible.
  • An SiC layer has the advantage that a hydrogenated SiC layer also has significantly less hydrogen than a hydrogenated amorphous silicon layer, and moreover, the hydrogen in the SiC layer undergoes a C-H bond which is much more stable than the S H bonding of the hydrogen of the amorphous silicon layer, By these effects mentioned thus the risk of blistering is significantly reduced.
  • the incorporation of carbon protects the layer from undesirable oxidation during a thermal action.
  • a SiC layer is resistant to some acids commonly used in the manufacture of semiconductor devices, as opposed to an amorphous silicon layer. As a result, the range of possible processing steps expands and costs can be saved.
  • SiC is deposited amorphously by PECVD and subsequently crystallized in a high temperature step. If the SiC layer, as in US 2012/005547 A1, is completely crystallized after deposition at a high-temperature step, this can lead to a significant reduction in the band gap and thus ensure passivation exclusively by the tunnel oxide, which places greater demands on the oxide and its oxide Production process.
  • a further disadvantage here is that complete crystallization of the SiC layer requires high temperatures (greater than 1000 ° C.), which thus represent a cost-intensive process step and, moreover, can damage other layers, in particular further oxide layers used for better passivation.
  • complete crystallization of the SiC layer leads to the formation of considerable layer voltages between the SiC layer and the passivating intermediate layer or the semiconductor substrate. This has a negative effect on the passivation properties.
  • the present invention avoids these disadvantages by first depositing an amorphous, hydrogenated SiC layer (a-SiC: H) and then partially transforming the SiC layer by partial crystallization becomes, so that the SiC layer partially an amorphous structure and partly has a crystalline structure.
  • a-SiC amorphous, hydrogenated SiC layer
  • amorphous and crystalline silicon refer here to the known definitions: Amorphous silicon has a Nahowski but no distant order. In contrast, crystalline silicon has a long-range order.
  • the semiconductor device according to the invention can thus be carried out using a cost-effective deposition method, for example a PECVD deposition for the production of the SiC layer.
  • a cost-effective deposition method for example a PECVD deposition for the production of the SiC layer.
  • the a-Si: H / c-Si heterocontact benefits from the larger bandgap of a-Si: H and thus is highly selective with sufficient doping of the a-Si: H layer.
  • the disadvantage is the strong parasitic absorption in the a-Si: H (quasi-direct semiconductor) and the low thermal stability. The latter is clearly improved by polycrystalline silicon (pc-Si) contacts, since their passivation is not based on hydrogen. Theoretically, these should also have a lower parasitic absorption.
  • the pc-Si layer thickness (> 50 nm) was significantly larger than comparable a-Si layer thicknesses (10-20 nm). Furthermore, the selectivity of this contact is lower because no heterostructure is formed due to the bandgap of the same size as c-Si. Replacing the pc-Si layer with a partially crystallized a-SiC layer results in a heterostructure and thus a significantly improved selectivity of the contact.
  • the diffusion length of the minority charge carrier is reduced compared to pc-Si, which allows the use of small layer thicknesses as in a-Si: H up to 10 nm.
  • this contact is distinguished from a-Si: H / c-Si heterojunctions: 1.
  • the partial crystallization of the amorphous layer allows for increased doping efficiency, which counteracts the selectivity and conductivity of the contact. 2.
  • the bandgap may be less than that of a-Si: H, the parasitic absorption in the layer is significantly reduced since the crystalline Si components in the layer have a much lower absorption coefficient.
  • thermal stability of this layer is comparable to pc-Si or pc-SiC contacts.
  • LPCVD a further process step
  • the thickness of the aforementioned pc-Si layer is low (preferably less than 10 nm, in particular in the range 2 nm to 10 nm, preferably 3 nm to 7 nm, in particular about 5 nm) that only a slight increase in costs is required.
  • the method according to the invention for producing a selective contact of a photoactive semiconductor component comprises the following method steps:
  • a provision of a semiconductor substrate takes place.
  • a passivating intermediate layer is arranged directly or indirectly on a surface of the semiconductor substrate.
  • a doped SiC layer containing carbon is arranged directly and indirectly on the passivating intermediate layer, and in a method step D, the metallic contact structure is arranged directly or indirectly on the side of the SiC layer facing away from the passivating intermediate layer.
  • the SiC layer be partially formed as an amorphous structure and partly as an amorphous structure. This results in the aforementioned advantages.
  • the proportion of the amorphous SiC bonds is preferably in the range of 20% to 80% of the total volume of the SiC layer, preferably in the range of 30% to 50%.
  • the remaining VoiumenanteU has crystalline Si and SiC.
  • a crystallinity of about 20% i.e., about 20% of the total volume is crystalline
  • This aforementioned embodiment of the SiC layer allows an optimization in order to reduce the above-mentioned disadvantages of an amorphous silicon layer on the one hand and a polycrystalline SiC layer on the other hand altogether.
  • the SiC layer is present as Si-rich SiC layer, ie, the SiC layer has an excess of Si-Si bonds in contrast to Si-C bonds. Since the crystallization temperature of Si is lower than that of SiC, temperatures in the range of 900 ° C are sufficient to achieve partial crystallization of the SiC layer.
  • the layer has subregions in which no carbon is bound to silicon atoms.
  • the SiC layer preferably has both amorphous and crystalline structures, at least in the subregions in which no carbon is bonded to silicon atoms. It is within the scope of the invention that in the subregions in which is bound to silicon, is completely present an amorphous structure. This is due to the fact that such portions only crystallize at higher temperatures.
  • the SiC layer preferably has a carbon content of less than 25 atomic percent. In addition, this ensures a good electrical contactability (with a low electrical contact resistance) of the SiC layer through the metallic contacting.
  • the carbon content of the SiC layer is preferably in the range of 5 atomic% to 20 atomic%, more preferably in the range of 7 atomic% to 15 atomic%.
  • the semiconductor substrate is preferably formed as a silicon substrate. In this way it is possible to apply to structures of photovoltaic solar cells and LEDs known per se, and it is also within the scope of the invention to form the semiconductor substrate from another semiconductor, for example as a GaAs substrate.
  • the semiconductor substrate is formed as a base with a base doping and the SiC layer is formed as an emitter with an opposite to the base doping emitter doping type.
  • This has the advantage that a pn junction for charge carrier separation is formed in a simple manner, which also has a high electrical quality.
  • Doping types are the n-type and the opposite p-type.
  • the semiconductor substrate is formed as a base with a base doping and the SiC layer as a so-called BSF (Back Surface Field) layer in that the SiC layer has a doping of the basic doping type.
  • the SiC layer thus serves on the one hand to form the selective contact and on the other hand to passivate the surface of the semiconductor substrate, so that a low surface recombination speed and thus a high electrical quality of the semiconductor component is achieved.
  • the semiconductor substrate preferably has a doping with the same dopant of the SiC layer on the side facing the passivating intermediate layer. This allows the effective surface recombination be further reduced for minority carriers of the semiconductor substrate. In addition, such doping can be achieved in a simple manner by diffusion of the dopant from the SiC layer into the semiconductor substrate.
  • a second SiC layer is arranged directly on the side of the semiconductor substrate facing away from the SiC layer. Between the semiconductor substrate and the second SiC layer, a second passivating intermediate layer is furthermore arranged indirectly or preferably directly.
  • the second SiC layer preferably has a different division between amorphous and crystalline portions than the first SiC layer. In particular, it is advantageous to form the second SiC layer having a higher amorphous volume fraction than the first SiC layer, in particular to form the second SiC layer essentially as an amorphous SiC layer (a-SiC layer).
  • the first SiC layer can be optimized, in particular with regard to a low optical absorption, to allow photons to penetrate into the semiconductor component (photovoltaic solar cell) or to let it emerge from the semiconductor component (LED).
  • the second Si-C layer can be optimized with regard to the selective properties (larger band gap) and can therefore have a higher amorphous volume fraction.
  • the second SiC layer may be formed analogously to the first SiC layer, in particular with respect to the thickness, doping and Abscheideart.
  • the SiC layer preferably has a thickness ⁇ 30 nm, preferably ⁇ 20 nm, in particular ⁇ 15 nm. In particular, it is advantageous to form the SiC layer with a thickness in the range of 5 nm to 15 nm. This achieves an optimization between low absorption losses and advantageous electrical properties, in particular with regard to surface passivation.
  • the oxide layer is broken up locally. This is achieved by using temperatures> 900 ° C.
  • a further pc-Si layer between oxide and SiC layer is arranged. This has the advantage that a thicker passivating interlayer can be used and yet the desired electrical properties are ensured by the broken areas.
  • the thickness of the passivating intermediate layer is preferably in the range 1 nm to 4 nm, in particular in the range 2 nm to 3 nm.
  • the photoactive semiconductor component can be designed as a photon-absorbing or photon-emitting component.
  • the formation of the semiconductor device according to the invention as a photovoltaic solar cell is particularly advantageous. Investigations by the applicant have shown that a photovoltaic solar cell with high efficiencies can be inexpensively formed here.
  • the SiC layer is preferably applied as an amorphous layer and subsequently only partially crystallized. This results in the advantage that it is possible to fall back on cost-effective production methods, in particular preferably PECVD, and nevertheless substantially avoid the disadvantages of amorphous silicon layers.
  • the SiC layer is partially crystallized by heat, d. H. partially transformed the amorphous structure of the SiC layer into a crystalline structure. This is preferably done by heating the SiC layer to a temperature above 800 ° C, preferably above 850 ° C, more preferably above 900 ° C. Here, as stated above, preferably temperatures above 950 ° C. are avoided.
  • a polycrystalline silicon layer is arranged directly or indirectly between the passivating intermediate layer and the SiC layer. This has the advantage that the oxide layer is protected.
  • the aforementioned polycrystalline silicon layer can be made considerably thinner with respect to the SiC layer, so that only one low cost increase takes place.
  • the thickness of this polycrystalline silicon layer is preferably in the range 5 nm.
  • the polycrystalline silicon layer is deposited by means of a method known per se, in particular by means of the LPCVD.
  • the polycrystalline silicon layer can be deposited by means of APCVD (atmospheric pressure chemical vapor deposition).
  • the polycrystalline silicon layer is preferably also formed as an SiC layer.
  • the passivating intermediate layer is preferably formed as an oxide layer, in particular as a silicon oxide layer (SiO x layer).
  • the passivating intermediate layer may be formed as a layer system comprising a plurality of partial layers, in particular at least one oxide layer and a polycrystalline silicon layer.
  • the passivating intermediate layer is preferably formed as a thermally stable passivating intermediate layer, in particular at temperatures above 800 ° C., preferably above 900 ° C. This has the advantage that known high-temperature steps can also be used after application of the passivating intermediate layer.
  • the passivating intermediate layer comprises one or more layers of Al 2 O 3 layer, HfAISiOx layer.
  • the passivating intermediate layer may be formed as a multilayered layer.
  • Figure 1 a to c a first embodiment of a method according to the invention
  • a passivating intermediate layer 2 designed as a tunnel layer is applied to a semiconductor substrate 1 designed as a silicon substrate.
  • the semiconductor substrate 1 is formed as a monocrystalline silicon wafer.
  • the tunnel layer has a thickness in the range 5 angstroms to 50 angstroms, in this case 10 angstroms. It is designed as a silicon dioxide layer. Likewise, the tunnel layer may be formed as a different oxide.
  • the silicon substrate is formed as a monocrystalline silicon wafer and in this case has a boron-based doping (p-type) in the range 10 14 cm “3 to 10 17 cm “ 3 , in this case 1, 5x10 16 cm “3 .
  • the tunnel layer is applied by wet chemical growth.
  • the tunnel layer can be deposited by means of RTO (Rapid Thermal Oxidation), ALD (Atomic Layer Deposition), PECVD (Plasma Enhanced Chemical Vapor Deposition), LPCVD (Low Pressure Chemical Vapor Deposition) or APCVD (Atmospheric Pressure Chemical Vapor Deposition).
  • FIG. 1 shows the state after carrying out exemplary embodiments of the aforementioned method steps A and B, in which the tunneling layer has been applied directly to the rear side of the semiconductor substrate 1 (shown in FIGS. 1 to 3 in each case below).
  • a doped amorphous SiC layer 3 (here boron-doped) is applied.
  • the carbon content is in the range of about 5% to 25%, in the present case about 20%
  • the thickness of the layer 3 is between 5 nm and 30 nm, in the present case about 15 nm.
  • the layer 3 is applied by means of PECVD.
  • the application of layers 3 and 4 by means of LPCVD or APCVD or sputtering is within the scope of the invention.
  • the doping of the boron-doped layer is here in the range 1 0 18 cm “3 to 10 21 cm “ 3rd
  • FIG. 1 b thus shows the state after carrying out an exemplary embodiment of the aforementioned method step C, in which the doped SiC layer 3 has been applied directly to the tunnel layer 2.
  • heating of the solar cell activates the doping and partial crystallization of the amorphous SiC layer 3.
  • the heating thus comprises a known high-temperature step, preferably with temperatures in the range 600 ° C.-950 ° C., in the present case 800 ° C.-900 ° C.
  • the high-temperature step is carried out by means of oven annealing.
  • the high-temperature step can be carried out by means of RTP (Rapid Thermal Processing) or by means of a laser.
  • the degree of crystallinity of the layers can be controlled here by the selected temperature budget and the carbon content in the SiC layer 3.
  • the amorphous fraction of the total volume of the layer after heating should preferably be at least 20%, preferably> 30%, in the present case about 40%, in order to ensure improved selectivity due to the increased band gap of a-Si compared to c-Si.
  • the dopant of layer 3 can diffuse into a region 4 during this high-temperature step into the substrate, so that a shift of the pn junction or the high-Iow junction (which enables a BSF) into the Ab - sorber can come (see Figure 1 c). In the embodiment shown here is the displacement of the high-Iow junction.
  • Figure 1 c thus represents an embodiment of a semiconductor device according to the invention, wherein the aforementioned metallic contacts are not shown.
  • the semiconductor component as a photovoltaic solar cell or LED, further elements can be added, in particular an emitter diffusion (in the present case n-type, for example by means of phosphorus as dopant) on the front side of the semiconductor substrate.
  • an emitter diffusion in the present case n-type, for example by means of phosphorus as dopant
  • a passivating intermediate layer 2, 2 'designed as a tunnel layer is applied on both sides to a semiconductor substrate 1 designed as a silicon substrate.
  • the semiconductor substrate 1 is formed as a monocrystalline silicon wafer.
  • the tunnel layer has a thickness in the range 5 angstroms to 50 angstroms, in this case 10 angstroms. It is designed as a silicon dioxide layer. Likewise, the tunnel layer may be formed as a different oxide.
  • the tunnel layer is applied by means of wet-chemical growth.
  • the tunnel layer can be deposited by means of RTO (Rapid Thermal Oxidation), ALD (Atomic Layer Deposition), PECVD (Plasma Enhanced Chemical Vapor Deposits), LPCVD (Low Pressure Chemical Vapor Deposition) or APCVD (Atmospheric Pressure Chemical Vapor Deposition).
  • RTO Rapid Thermal Oxidation
  • ALD Atomic Layer Deposition
  • PECVD Pasma Enhanced Chemical Vapor Deposits
  • LPCVD Low Pressure Chemical Vapor Deposition
  • APCVD Admospheric Pressure Chemical Vapor Deposition
  • a boron-doped amorphous first SiC layer 3 and a phosphorus-doped amorphous second SiC layer 3 '(on the front side shown above) are applied.
  • the carbon content of both layers is in the range of about 5% to 25%, in the present case about 15%.
  • the thickness of the layers 3 and 3 ' is between 5 nm and 30 nm, in the present case about 15 nm.
  • the layers are applied by means of PECVD.
  • the application of the layers 3 and 3 'by means of LPCVD or APCVD or sputtering is within the scope of the invention.
  • the doping of the n-doped layer 3 ' is here in the range 10 18 cm “3 to 10 21 cm “ 3rd The same applies to the p-doped layer 3.
  • FIG. 1 b thus shows the state in which the two doped SiC layers 3 and 3 'were applied directly to the respective tunnel layer 2.
  • the heating thus represents a high-temperature step known per se, preferably with temperatures in the range 600-950 ° C., preferably 800-900 ° C.
  • the high-temperature step is carried out by means of furnace annealing.
  • the high-temperature step can be carried out by means of RTP (Rapid Thermal Processing) or by means of a laser.
  • the degree of crystallinity of the layers can be controlled here by the selected temperature budget and the carbon content in the respective layers 3 and 4.
  • the layer on the light-facing side has a higher crystalline silicon content than the layer on the light-remote side. This is due to the lower absorption coefficient of c-Si compared to a-Si.
  • the respective amorphous fraction of the total volume of both layers should preferably be at least 20%, preferably> 30%, in the present case about 50%, in order to ensure improved selectivity due to the increased band gap of a-Si compared to c-Si.
  • the dopant can diffuse within the layers 3 and 3 'and into the semiconductor substrate (absorber), such that a shift of the pn junction into the absorber can occur, analogous to that described in FIG. 1 c.
  • a TCO layer 5 is applied.
  • This TCO layer is used to produce the transverse conductivity and for better coupling of the incident light.
  • This layer 5 may be formed as ITO, AZO, IO: H and is about 70 nm thick.
  • a metal layer 6 in the form of a contacting grid is applied on the front side.
  • FIG. 2c thus represents a second exemplary embodiment of a semiconductor component according to the invention
  • a tunnel layer 2 is applied on both sides to a semiconductor substrate 1 designed as a silicon substrate according to FIG.
  • the semiconductor substrate 1 is formed as a monocrystalline silicon wafer.
  • the tunnel layer 2 in each case has a thickness in the range from 5 angstroms to 50 angstroms, in the present case 10 angstroms. It is designed as a silicon dioxide layer. Likewise, the tunnel layer may be formed as a different oxide.
  • the tunnel layer is applied by means of wet-chemical growth.
  • the tunnel layer can be deposited by means of RTO (Rapid Thermal Oxidation), ALD (Atomic Layer Deposition), PECVD (Plasma Enhanced Chemical Vapor Deposits), LPCVD (Low Pressure Chemical Vapor Deposition) or APCVD (Atmospheric Pressure Chemical Vapor Deposition).
  • RTO Rapid Thermal Oxidation
  • ALD Atomic Layer Deposition
  • PECVD Pasma Enhanced Chemical Vapor Deposits
  • LPCVD Low Pressure Chemical Vapor Deposition
  • APCVD Admospheric Pressure Chemical Vapor Deposition
  • an undoped polycrystalline Si layer (9 and 9 ') is applied on both sides.
  • the thickness of this layer is in each case between 5 nm and 20 nm, in the present case about 5 nm.
  • the layers 9, 9 ' are preferably applied by means of LPCVD. Deposition by APCVD is also within
  • a boron-doped amorphous SiC layer 3 and a phosphorus-doped amorphous SiC layer 3 ' are applied.
  • the carbon content is in each case in the range of about 5% to 25%, in this case about 15%.
  • the thickness of the layers 3 and 3 ' is between 5 nm and 30 nm, in the present case about 15 nm.
  • the application is carried out by means of PECVD.
  • the application of the layers 3 and 3 'by means of LPCVD or APCVD or sputtering is within the scope of the invention.
  • the doping of the n-doped layer is here in the range 10 8 cm “3 to 10 21 cm " 3rd The same applies to the p-doped layer.
  • heating of the solar cell As a result, an activation of the doping and partial crystallization of the amorphous SiC layers 3 and 3 'is achieved.
  • the heating thus represents a known high temperature step, preferably with temperatures in the range 600-950 ° C, in this case 800-900 ° C.
  • the high-temperature step is carried out by oven annealing.
  • the high-temperature step can be carried out by means of RTP (Rapid Thermal Processing) or by means of a laser.
  • the degree of crystallinity of the layers can be controlled here by the selected temperature budget and the carbon content in the respective layers 3 and 3 '.
  • the layer on the light-facing side has a higher crystalline silicon content than the layer on the light-remote side. This is due to the lower absorption coefficient of c-Si compared to a-Si.
  • the respective amorphous fraction in the total volume of both layers should preferably be at least 20%, preferably> 30% and in the present case is about 50% in order to ensure improved selectivity due to the increased band gap of a-Si compared to c-Si.
  • the dopant of the layers 3 and 3 ' may diffuse into the polycrystalline Si layer 9 and 9' during this high-temperature step.
  • the advantage of introducing a poly-Si intermediate layer is due to the different thermal expansion coefficients of Si and SiC.
  • the poly-Si layer avoids excessive build-up of layer stresses, which can adversely affect interfacial passivation.
  • a TCO layer 6 is applied.
  • This TCO layer is used to produce the transverse conductivity and for better coupling of the incident light.
  • This layer 6 may be formed as ITO, AZO, IO: H and is about 70 nm thick.
  • a metallic contact 6 in the form of a contacting grid, for example.
  • a metal layer 7, preferably Ag, is applied over the entire surface.
  • FIG. 3d thus represents a third exemplary embodiment of a semiconductor component according to the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

Die Erfindung betrifft ein photoaktives Halbleiterbauelement, insbesondere photovoltaische Solarzelle, mit einem Halbleitersubstrat (1), einer mittelbar auf einer Oberfläche des Halbleitersubstrats angeordneten, Kohlenstoff enthaltenden SiC-Schicht (3) und einer mittelbar oder unmittelbar zwischen SiC-Schicht und Halbleitersubstrat angeordneten passivierenden Zwischenschicht (2) und einer metallischen Kontaktierung, welche mittelbar oder unmittelbar auf einer der passivierenden Zwischenschicht abgewandten Seite der SiC-Schicht angeordnet und elektrisch leitend mit der SiC-Schicht verbunden ist, wobei die SiC-Schicht eine p-Typ oder n-Typ Dotierung aufweist, welches dadurch gekennzeichnet ist, dass die SiC-Schicht teilweise eine teilweise amorphe Struktur und teilweise eine kristalline Struktur aufweist.

Description

Photoaktives Halbleiterbauelement sowie Verfahren zum Herstellen eines photoaktiven Halbleiterbaueiementes
Beschreibung
Die Erfindung betrifft ein photoaktives Halbleiterbauelement gemäß Oberbegriff des Anspruches 1 sowie ein Verfahren zum Herstellen eines selektiven Kontakts eines photoaktiven Halbleiterbauelements gemäß Oberbegriff des Anspruchs 10.
Photoaktive Halbleiterbauelemente unterteilen sich in Photonen absorbierende Halbleiterbauelemente, so genannte photovoltaische Solarzellen und Photonen emittierende Halbleiterbauelemente, so genannte Licht emittierende Dioden (LED). Solche photoaktiven Halbleiterbauelemente weisen typischerweise einen Metall-Halbleiter-Kontakt zur elektrischen Kontaktierung eines Halbleitersubstrats des Halbleiterbauelements auf. Zur Verbesserung der elektrischen Eigenschaften und insbesondere des Wirkungsgrades des Halbleiterbauelements besteht ein Bedarf, die Rekombination am Metall-Halbleiter-Kontakt zu reduzieren. Hierdurch verbesserte sich die Effizienz des Halbleiterbauelementes. Insbesondere bei photovoltaischen Solarzellen erhöht sich die Offenklemmspannung unter Norm-Testbedingungen.
Bei photovoltaischen Solarzellen ist es bekannt, über so genannte selektive Kontakte einen Metall-Halbleiter-Kontakt zu realisieren, der einen geringen elektrischen Kontaktwiderstand und gleichzeitig eine geringe Oberflächenrekombinationsgeschwindigkeit für Minoritätsladungsträger aufweist. Aus M.
Tanaka, Japanese Journal of Applied Physics, Bd. 31, Nr. Part 1, No. 11, S. 3518-3522, 1992. ist die Struktur einer so genannten HIT-Solarzelle (Hete- rojunction with Thin Intrinsic Layer) bekannt. Deren Passivierung beruht zum einen auf der Absättigung von Defektzuständen an der Silicium-Oberfläche durch eine dünne intrinsische amorphe Siliciumschicht und einer im kristallinen Silicium induzierten Bandverbiegung, welche durch die dotierte amorphe Siliciumschicht mit einer Bandlücke größer als die von kristallinem Silicium erzeugt wird. Der Wasserstoff in dem hydrogenisierten amorphen Silizium (a-Si:H) spielt hier eine entscheidende Rolle: Er reduziert die Defektdichte an der Grenzfläche zum Silicium sowie in den intrinsischen und dotierten Schichten.
Als alternativer selektiver Kontakt ist aus US 2012/005547 A1 die Verwendung von polykristallinem Silizium, welches Kohlenstoff enthält (pc-SiC) anstelle von amorphem Silizium bekannt. Hierbei wird die Passivierung der Grenzfläche durch ein dünnes passivierendes Oxid erzeugt. Da polykristallines Silizium nur eine geringfügig größere Bandlücke als das kristalline Halbleitersubstrat hat, spielt die Bandlücke bei der Passivierung keine Rolle. Um eine hohe Selektivität zu erhalten, werden die pc-SiC-Schichten üblicherweise stark bis entartet dotiert, um so effektiv die Rückinjektion von Minoritäten zu reduzieren.
Der Erfindung liegt die Aufgabe zugrunde, ein photoaktives Halbleiterbauelement mit einem selektiven Kontakt sowie ein Verfahren zur Herstellung eines photoaktiven Halbleiterbauelementes mit einem selektiven Kontakt zur Verfügung zu stellen, welche verbesserte Eigenschaften gegenüber den vorbekannten Halbleiterbauelemente und/oder günstigere Herstellungsverfahren ermöglichen.
Gelöst ist diese Aufgabe durch ein photoaktives Halbleiterbauelement gemäß Anspruch 1 sowie durch ein Verfahren zum Herstellen eines selektiven Kontakts eines photoaktiven Halbleiterbauelementes gemäß Anspruch 10. Vorzugsweise Ausführungsformen finden sich in den abhängigen Ansprüchen. Hiermit wird der Wortlaut sämtlicher Ansprüche explizit per Referenz in die Beschreibung aufgenommen.
Das erfindungsgemäße Halbleiterbauelement ist vorzugsweise mittels dem erfindungsgemäßen Verfahren und/oder einer vorzugsweisen Ausführungsform davon hergestellt. Das erfindungsgemäße Verfahren ist vorzugsweise zur Ausbildung eines erfindungsgemäßen Halbleiterbauelementes und/oder einer vorzugsweisen Ausführungsform hiervon ausgebildet.
Das erfindungsgemäße photoaktive Halbleiterbauelement weist ein Halbleitersubstrat sowie eine mittelbar auf eine Oberfläche des Halbleitersubstrats angeordnete, Kohlenstoff enthaltende SiC-Schicht auf. Siliziumschichten, welche Kohlenstoff enthalten und typischerweise als SiC-Schichten bezeichnet werden, sind an sich bekannt und beispielsweise in US 2012/005547 A1 beschrieben. Insbesondere können solche Schichten Dotierungen aufweisen, d. h. p-dotiert sein oder n-dotiert sein.
Zwischen der SiC-Schicht und dem Halbleitersubstrat ist mittelbar oder unmittelbar eine passivierende Zwischenschicht angeordnet. Weiterhin weist das Halbleiterbauelement eine metallische Kontaktierungsstruktur auf, welche mittelbar oder unmittelbar auf einer der passivierenden Zwischenschicht abgewandten Seite der SiC-Schicht angeordnet ist. Die metallische Kontaktierung ist in an sich bekannter Weise elektrisch leitend mit der SiC-Schicht verbunden.
Die SiC-Schicht des erfindungsgemäßen photoaktiven Halbleiterbauelements ist eine dotierte Schicht, d. h. , sie weist eine p-Typ- oder n-Typ-Dotierung auf.
Es liegt hierbei im Rahmen der Erfindung, dass weitere Schichten oder Elemente zur Ausbildung des photoaktiven Halbleiterbauelements vorgesehen sind, insbesondere um in an sich bekannter Weise die optischen Eigenschaften des photoaktiven Halbleiterbauelementes zu verbessern, beispielsweise durch refle- xionsvermindernde Schichten und/oder Strukturen.
Wesentlich ist, dass die SiC-Schicht teilweise eine amorphe Struktur und teilweise eine kristalline Struktur aufweist.
Die Erfindung ist in der Erkenntnis der Anmeldung begründet, dass durch solch eine Struktur wesentlichen Nachteile einer amorphen Siliziumschicht einerseits und einer polykristallinen SiC-Schicht gemäß vorbekanntem Stand der Technik andererseits vermieden werden:
Amorphes Silicium passiviert nur im hydrogenisierten Zustand (a-Si: H) die kristalline Siliciumoberfläche effektiv. Bei Erwärmung einer hydrogenisierten, amorphen Siliziumschicht tritt eine strake Effusion von Wasserstoff ein, welches die Passivierungseigenschaften der Schicht deutlich verschlechtern. Damit sind nach der Abscheidung nur noch Temperaturen unter 250 °C erlaubt. Des Weiteren ist bei amorphen Siliciumschichten die Dotiereffizienz aufgrund der Defekte in der amorphen Schicht limitiert. Da zur Erreichung hoher Offenklemmspannung und hoher Füllfaktoren eine bestimmte Dotierung notwendig ist, müssen die Schichten daher ausreichend dotiert werden. Ein zu starker Einbau von Dotierstoffen führt jedoch zur Verschlechterung der Passivierung, sodass die genaue Einstellung der Dotierung sehr wichtig ist und hohe Anforderungen an die Genauigkeit des Herstellungsprozesses stellt.
Bei der Verwendung von dotiertem, amorphen Silicium in Kombination mit dünnen Tunneloxidschichten, können zusätzliche Probleme auftreten: Die hydroge- nisierten a-Si:H Schichten sind typischerweise sehr wasserstoffreich. Zudem ist der Wasserstoff schwach im a-Si:H gebunden und somit sehr mobil. Wird nun eine gewisse Temperatur der Schicht zugeführt - während des Abscheideprozesses bzw. im anschließenden Hochtemperaturschritt, kommt es zur Effusion des Wasserstoffs, welcher ein sog. Blistern der a-Si-Schicht hervorrufen kann. Dies ist insbesondere in den unterschiedlichen Segregationsquotienten des Wasserstoffs im Silizium bzw. Siliziumoxid begründet. Solch ein Blistern kann die amorphe Siliziumschicht erheblich beschädigen und entsprechend die elektrischen Eigenschaften des Halbleiterbauelementes erheblich verschlechtern.
Weiterhin neigt amorphes Silizium zur Oxidation bei Erwärmung. Hieraus ergibt sich der Nachteil, dass die amorphe Siliziumschicht beispielsweise beim Einfahren in einen Ofen bei normaler Atmosphäre durchoxidiert, und die Schicht teilweise oder vollständig in Si02 umgewandelt wird, und somit als elektrische Barriere wirkt und keine metallische Kontaktierung mehr möglich ist.
Ein weiterer, wesentlicher Nachteil einer amorphen Siliziumschicht ist, dass bei Temperaturen über 600 °C ein vollständiges Kristallisieren erfolgt. Dadurch ist der Vorteil der größeren Bandlücke und der damit einhergehenden größeren Selektivität zerstört.
Nach Aufbringen einer amorphen Siliziumschicht sind somit keine Hochtemperaturschritte mehr möglich.
Insbesondere das Aufbringen etwaiger Passivierungen oder Durchführen so genannter Temperschritte muss vor Aufbringen der amorphen Siliziumschicht erfolgen, wodurch manche Zellstrukturen nicht realisiert werden können, woraus sich kostenaufwändige Verfahren ergeben. Eine SiC-Schicht weist den Vorteil auf, dass auch eine hydrogenisierte SiC- Schicht erheblich weniger Wasserstoff gegenüber einer einer hydrogenisierten amorphen Siliziumschicht aufweist und darüber hinaus der Wasserstoff bei der SiC-Schicht eine C-H-Bindung eingeht, welche wesentlich stabiler ist, als die S H-Bindung des Wasserstoff der amorphen Siliziumschicht, Durch diese genannten Effekte wird somit die Gefahr des Blisterns erheblich verringert.
Weiterhin schützt der Einbau von Kohlenstoff die Schicht vor unerwünschter Oxidation während einer thermischen Handlung.
Weiterhin ist eine SiC-Schicht resistent gegenüber einigen bei der Herstellung von Halbleiterbauelemente häufig verwendeten Säuren, im Gegensatz zu einer amorphen Siliziumschicht. Hierdurch erweitert sich somit die Bandbreite möglicher Prozessierungsschritte und es können Kosten eingespart werden.
Ein weiter Vorteil von SiC ist, das es amorph mittels PECVD abgeschieden wer den kann, und nachfolgend in einem Hochtemperaturschritt kristallisiert werden kann. Wird die SiC Schicht wie bei US 2012/005547 Al nach Abscheidung bei einem Hochtemperaturschritt vollständig kristallisiert, kann dies dazu führen, dass die Bandlücke deutlich verkleinert wird und damit die Passivierung ausschließlich durch das Tunneloxid gewährleistet ist, was höhere Anforderungen an das Oxid stellt und dessen Herstellungsprozess stellt. Nachteilig ist hierbei weiterhin, dass die vollständige Kristallisation der SiC-Schicht hohe Temperatu ren (größer 1000°C) benötigt, welche somit einen kostenintensiven Prozessschritt darstellen und darüber hinaus andere Schichten schädigen können, insbesondere weitere, zur besseren Passivierung verwendete Oxidschichten. Darüber hinaus führt die vollständige Kristallisation der SiC-Schicht zum Aufbau erheblicher Schichtspannungen zwischen SiC-Schicht und passivierenden Zwischenschicht bzw. dem Halbleitersubstrat. Dies wirkt sich negativ auf die Passi Vierungseigenschaften aus.
Die vorliegende Erfindung vermeidet nun diese Nachteile, indem zunächst eine amorphe, hydrogenisierte SiC-Schicht (a-SiC:H) abgeschieden wird und anschließend mittels Teilkristallisation die SiC-Schicht nur teilweise umgewandelt wird, so dass die SiC-Schicht teilweise eine amorphe Struktur und teilweise eine kristalline Struktur aufweist.
Die Bezeichnung amorphes und kristallines Silizium beziehen sich hierbei auf die an sich bekannten Definitionen: Amorphes Silizium besitzt eine Nahordnung jedoch keine Fernordnung. Kristallines Silizium hingegen besitzt eine Fernordnung.
Das erfindungsgemäße Halbleiterbauelement kann somit unter Verwendung eines kostengünstigen Abscheideverfahrens, beispielsweise einer PECVD- Abscheidung zur Herstellung der SiC-Schicht durchgeführt werden.
Darüber hinaus ergeben sich durch die teilweise amorphe oder teilweise kristalline Struktur weitere Vorteile:
Wie bereits zuvor erwähnt, profitiert der a-Si:H/c-Si Heterokontakt von der größeren Bandlücke von a-Si:H und ist somit bei ausreichender Dotierung der a- Si:H-Schicht äußerst selektiv. Nachteilig ist, die starke parasitäre Absorption im a-Si:H (quasi-direkter Halbleiter) und die geringe thermische Stabilität. Letzteres wird deutlich durch polykristalline Silicium (pc-Si)-Kontakte verbessert, da deren Passivierung nicht auf Wasserstoff beruht. Theoretisch sollten diese auch eine geringere parasitäre Absorption aufweisen.
Dies konnte jedoch bisher nie gezeigt werden, da aufgrund der höheren Diffusionslänge von Minoritäten die pc-Si-Schichtdicke (>50 nm) deutlich größer war als vergleichbare a-Si-Schichtdicken (10-20 nm). Des Weiteren ist die Selektivität dieses Kontaktes geringer, da aufgrund der gleich großen Bandlücke wie c-Si keine Heterostruktur gebildet wird. Ersetzt man nun die pc-Si-Schicht durch eine teilweise kristallisierte a-SiC-Schicht erhält man eine Heterostruktur und somit eine deutlich verbesserte Selektivität des Kontakts.
Zudem ist die Diffusionslänge der Minoritätsladungsträger gegenüber pc-Si reduziert, welches die Verwendung von kleinen Schichtdicken wie bei a-Si:H bis zu 10 nm erlaubt. Darüber hinaus hebt sich dieser Kontakt aber von a-Si:H/c-Si- Heteroübergängen ab: 1. Die partielle Kristallisation der amorphen Schicht ermöglicht eine erhöhte Dotiereffizienz, welche der Selektivität und der Leitfähigkeit des Kontaktes entgegen kommt. 2. Die Bandlücke kann zwar geringer als die von a-Si:H sein, jedoch ist die parasitäre Absorption in der Schicht deutlich reduziert, da die kristallinen Si- Anteile in der Schicht einen viel geringeren Absorptionskoeffizienten aufweisen.
3. Die thermische Stabilität dieser Schicht ist vergleichbar mit pc-Si bzw. pc- SiC-Kontakten.
Der Vorteil dieses Ansatzes gegenüber vollständig kristallisierten SiC-Schichten ist vor allem das zur Teilkristallisation notwendige viel geringere thermische Budget. Zur vollständigen Kristallisation werden üblicherweise Temperaturen und Temperzeiten deutlich oberhalb von 1050 °C bzw. 60 min verwendet während eine partielle Kristallisation schon bei 800°C, bevorzugt 900 °C stattfindet, bei einer Zeitdauer der Temperaturbehandlung von im Bereich 2 Minuten bis 15 Minuten, beispielsweise 10 Minuten. Ebenso ist eine Behandlung mittels RTP (rapid thermal processing) möglich, beispielsweise bei 900°C für eine Zeitdauer im Bereich 10 Sekunden bis 60 Sekunden, insbesondere etwa 30 Sekunden. Solch ein hohes thermisches Budget (1050°C) wirkt sich zudem negativ auf die Homogenität des Tunneloxids aus. Letzteres wird während einer Temperung in einer sauerstoffarmen Atmosphäre bei Temperaturen oberhalb von 900 °C zersetzt.
Um in diesem Falle dennoch eine gute Passivierung erzielen zu können, werden üblicherweise thermisch gewachsene Oxide mit d>2 nm verwendet. Zudem kann durch zusätzliche Einbringung einer intrinsischen pc-Si-Schicht eine Reduzierung der Schichtspannungen erzielt werden. Dies kann durch einen weiteren Prozessschritt, beispielsweise LPCVD erfolgen. Zwar stellt LPCVD einen vergleichsweise kostenintensiven Prozessschritt dar, die Dicke der vorgenannten pc-Si-Schicht ist jedoch gering (vorzugsweise kleiner 10 nm, insbesondere im Bereich 2 nm bis 10 nm, bevorzugt 3 nm bis 7 nm, insbesondere etwa 5 nm), so dass nur eine geringfügige Kostensteigerung bedingt wird. Das erfindungsgemäße Verfahren zum Herstellen eines selektiven Kontakts eines photoaktiven Halbleiterbauelementes umfasst folgende Verfahrensschritte:
In einem Verfahrensschritt A erfolgt ein Bereitstellen eines Halbleitersubstrats. I n einem Verfahrensschritt B erfolgt ein Anordnen einer passivierenden Zwischenschicht mittelbar oder unmittelbar auf einer Oberfläche des Halbleitersubstrats. I n einem Verfahrensschritt C erfolgt ein Anordnen einer Kohlenstoff enthaltenden , dotierten SiC-Schicht mittelbar und unmittelbar auf der passivierenden Zwischenschicht und in einem Verfahrensschritt D erfolgt ein Anordnen der metallischen Kontaktstruktur mittelbar oder unmittelbar auf der der passivierenden Zwischenschicht abgewandten Seite des SiC-Schicht.
Wesentlich ist, dass die SiC-Schicht teilweise als eine amorphe Struktur und teilweise als eine amorphe Struktur ausgebildet wird. Hierdurch ergeben sich die zuvor genannten Vorteile.
Der Anteil der amorphen SiC-Bindungen liegt vorzugsweise im Bereich 20 % bis 80 % des Gesamtvolumens der SiC-Schicht, vorzugsweise im Bereich 30 % bis 50 %. Insbesondere ist es vorteilhaft, dass der restliche VoiumenanteU kristallines Si und SiC aufweist. Eine Kristallinität von ca. 20 % (d . h. ca. 20% des Gesamtvolumens sind kristallin) reicht hier schon aus, um eine deutliche Verbesserung der Absorption gegenüber a-Si: H zu erzielen .
Diese vorgenannte Ausgestaltung der SiC-Schicht ermöglicht eine Optimierung, um die eingangs genannten Nachteile einer amorphen Siliziumschicht einerseits und einer polykristallinen SiC-Schicht andererseits insgesamt zu verringern.
Vorzugsweise liegt die SiC-Schicht als Si-reiche SiC-Schicht vor, d. h. die SiC- Schicht weist einen Überschuss an Si-Si-Bindungen im Gegensatz zu Si-C- Bindungen auf. Da die Kristallisationstemperatur von Si geringer als die von SiC ist, genügen Temperaturen im Bereich von 900 °C um eine partielle Kristallisation der SiC-Schicht zu erreichen . Somit weist die Schicht Teilbereiche auf, in denen kein Kohlenstoff an Siliziumatome gebunden ist. Vorzugsweise weist die SiC-Schicht zumindest in den Teilbereichen, in denen kein Kohlenstoff an Siliziumatome gebunden ist, sowohl amorphe, als auch kristalline Strukturen auf. Es liegt hierbei im Rahmen der Erfindung , dass in den Teilbereichen , in denen Koh- lenstoff an Silizium gebunden ist, vollständig eine amorphe Struktur vorliegt. Dies ist darin begründet, dass solche Teilbereiche erst bei höheren Temperaturen kristallisieren.
Die SiC-Schicht weist vorzugsweise einen Kohlenstoffanteil kleiner 25 Atomprozent auf. Hierdurch wird zudem eine gute elektrische Kontaktierbarkeit (mit einem geringen elektrischen Kontaktwiderstand) der SiC-Schicht durch die metallische Kontaktierung gewährleistet. Insbesondere liegt der Kohlenstoffanteil der SiC-Schicht bevorzugt im Bereich 5 Atomprozent bis 20 Atomprozent, weiter bevorzugt im Bereich 7 Atomprozent bis 15 Atomprozent.
Das Halbleitersubstrat ist vorzugsweise als Siliziumsubstrat ausgebildet. Hierdurch kann auf an sich bekannte Strukturen von photovoltaischen Solarzellen und LEDs so gegeben werden, ebenso liegt es im Rahmen der Erfindung, das Halbleitersubstrat aus einem anderen Halbleiter auszubilden, beispielsweise als GaAs-Substrat.
Vorzugsweise ist das Halbleitersubstrat als Basis mit einer Basisdotierung ausgebildet und die SiC-Schicht als Emitter mit einem zu der Basisdotierung entgegengesetzten Emitter-Dotierungstyp ausgebildet. Hierdurch ergibt sich der Vorteil, dass in einfacher Weise ein pn-Übergang zur Ladungsträgertrennung ausgebildet wird, der darüber hinaus eine hohe elektrische Güte aufweist. Dotierungstypen sind der n-Typ und der hierzu entgegengesetzte p-Typ.
In einer alternativen vorzugsweisen Ausführungsform ist das Halbleitersubstrat als Basis mit einer Basisdotierung und die SiC-Schicht als so genannte BSF (Back Surface Field)-Schicht ausgebildet, indem die SiC-Schicht eine Dotierung des Basisdotierungstyps aufweist. Bei dieser vorzugsweisen Ausführungsform dient die SiC-Schicht somit einerseits zur Ausbildung des selektiven Kontakts und andererseits zur Passivierung der Oberfläche des Halbleitersubstrats, so dass eine geringe Oberflächenrekombinationsgeschwindigkeit und somit eine hohe elektrische Güte des Halbleiterbauelementes erzielt wird.
Vorzugsweise weist das Halbleitersubstrat an der der passivierenden Zwischenschicht zugewandten Seite eine Dotierung mit dem gleichen Dotierstoff der SiC- Schicht auf. Hierdurch kann die effektive Oberflächenrekombinationsgeschwin- digkeit für Minoritätsladungsträger des Halbleitersubstrats weiter verringert werden. Darüber hinaus kann eine solche Dotierung in einfacher Weise durch Diffusion des Dotierstoffs aus der SiC-Schicht in das Halbleitersubstrat erzielt werden.
In einer weiteren vorzugsweisen ist an der der SiC-Schicht abgewandten Seite des Halbleitersubstrats unmittelbar eine zweite SiC-Schicht angeordnet. Zwischen Halbleitersubtrat und zweiter SiC-Schicht ist weiterhin mittelbar oder bevorzugt unmittelbar eine zweite passivierende Zwischenschicht angeordnet. Die zweite SiC-Schicht weist bevorzugt eine unterschiedliche Aufteilung zwischen amorphen und kristallinen Anteilen gegenüber der ersten SiC-Schicht auf. Insbesondere ist es vorteilhaft, die zweite SiC-Schicht mit einem höheren amorphen Volumenanteil gegenüber der ersten SiC-Schicht auszubilden, insbesondere, die zweite SiC-Schicht im Wesentlichen als amorphe SiC-Schicht (a-SiC- Schicht) auszubilden. Hier kann die erste SiC-Schicht insbesondere hinsichtlich einer geringen optischen Absorption optimiert werden, um Photonen in das Halbleiterbauelement eindringen zu lassen (photovoltaische Solarzelle) oder aus dem Halbleiterbauelement austreten zu lassen (LED). Die zweite Si-C Schicht kann hingegen hinsichtlich der selektiven Eigenschaften optimiert werden (größere Bandlücke) und kann daher einen höheren amorphen Volumenanteil aufweisen.
Die zweite SiC-Schicht kann analog zu der ersten SiC-Schicht ausgebildet sein, insbesondere hinsichtlich der Dicke, Dotierung und Abscheideart.
Die SiC-Schicht weist vorzugsweise eine Dicke < 30 nm, vorzugsweise < 20 nm, insbesondere < 15 nm auf. Insbesondere ist es vorteilhaft, die SiC-Schicht mit einer Dicke im Bereich von 5 nm bis 15 nm auszubilden. Hierdurch wird eine Optimierung zwischen geringen Absorptionsverlusten und vorteilhaften elektrischen Eigenschaften insbesondere hinsichtlich der Oberflächenpassivierung erzielt.
In einer weiteren vorzugsweisen Ausführungsform ist die Oxidschicht lokal aufgebrochen. Dies wird erzielt, indem Temperaturen > 900 °C verwendet werden. Hierbei wird vorteilhafterweise eine weitere pc-Si-Schicht zwischen Oxid und SiC-Schicht angeordnet. Hierdurch ergibt sich der Vorteil, dass eine dickere passivierende Zwischenschicht verwendet werden kann und dennoch die gewünschten elektrischen Eigenschaften durch die aufgebrochenen Bereiche sichergestellt werden. In dieser vorzugsweisen Ausführungsform liegt die Dicke der passivierenden Zwischenschicht bevorzugt im Bereich 1 nm bis 4 nm, insbesondere im Bereich 2 nm bis 3 nm.
Wie bereits erwähnt, kann das photoaktive Halbleiterbauelement als photonenabsorbierendes oder photonenenemittierendes Bauelement ausgebildet sein. Besonders vorteilhaft ist die Ausbildung des erfindungsgemäßen Halbleiterbauelementes als photovoltaische Solarzelle. Untersuchungen der Anmelderin haben gezeigt, dass hier kostengünstig eine photovoltaische Solarzelle mit hohen Wirkungsgraden ausgebildet werden kann. Insbesondere ist es vorteilhaft, mehrere als photovoltaischen Solarzellen ausgebildete Halbleiterbauelemente in einem Solarzellenmodul in an sich bekannter Weise miteinander zu verschalten und somit ein Solarzellenmodul auszubilden.
Wie bereits ausgeführt, wird bei dem erfindungsgemäßen Verfahren vorzugsweise die SiC-Schicht als amorphe Schicht aufgebracht und anschließend lediglich teilweise kristallisiert. Hierdurch ergibt sich der Vorteil, dass auf kostengünstige Herstellungsverfahren, insbesondere vorzugsweise PECVD, zurückgegriffen werden kann und dennoch die Nachteile amorpher Siliziumschichten im Wesentlichen vermieden werden.
In einfacher und kostengünstiger weise wird die SiC-Schicht mittels Wärmeeinwirkung teilweise kristallisiert, d. h. teilweise die amorphe Struktur der SiC- Schicht in eine kristalline Struktur umgewandelt. Dies erfolgt bevorzugt, indem die SiC-Schicht auf eine Temperatur über 800 °C, bevorzugt über 850 °C, weiter bevorzugt über 900 °C erhitzt wird. Hierbei werden wie oben ausgeführt bevorzugt Temperaturen oberhalb von 950 °C vermieden.
In einer weiteren vorzugsweisen Ausführungsform wird zwischen passivierender Zwischenschicht und SiC-Schicht mittelbar oder unmittelbar eine polykristalline Silizium-Schicht angeordnet. Hierdurch ergibt sich der Vorteil, dass die Oxidschicht geschützt wird. Zwar wird zum Anordnen dieser polykristallinen Silizium-Schicht ein Herstellungsverfahren verwendet werden müssen, welches kostenintensiv gegenüber Herstellungsverfahren zum Aufbringen einer amorphen Siliziumschicht ist, je- doch kann die vorgenannte polykristalline Silizium-Schicht erheblich dünner gegenüber der SiC-Schicht ausgebildet werden, so dass nur ein geringer Kostenanstieg erfolgt. Die Dicke der dieser polykristallinen Silizium-Schicht liegt vorzugsweise im Bereich 5 nm. Vorzugsweise wird die polykristalline Silizium-Schicht mittels eines an sich bekannten Verfahrens, insbesondere mittels des LPCVD abgeschieden. Ebenso kann die polykristalline Silizium-Schicht mittels APCVD (atmospheric pressure chemical vapour deposition) abgeschieden werden. Die polykristalline Siliziumschicht ist vorzugsweise ebenfalls als SiC-Schicht ausgebildet.
Die passivierende Zwischenschicht ist bevorzugt als Oxidschicht, insbesondere als Siliciumoxidschicht (SiOx-Schicht) ausgebildet. Ebenso kann die passivie- rende Zwischenschicht als ein Schichtsystem umfassend mehrere Teilschichten, insbesondere zumindest eine Oxidschicht und eine polykristalline Siliziumschicht ausgebildet sein.
Die passivierende Zwischenschicht ist bevorzugt als thermisch stabile passivie- rende Zwischenschicht, insbesondere bei Temperaturen über 800 °C, bevorzugt über 900 °C ausgebildet. Hierdurch ergibt sich der Vorteil, dass an sich bekannte Hochtemperaturschritte auch nach Aufbringen der passivierenden Zwischenschicht verwendet werden können. Insbesondere ist es vorteilhaft, dass die passivierende Zwischenschicht eine oder mehrere Schichten von Al203-Schicht, HfAISiOx-Schicht umfasst. Ebenso kann die passivierende Zwischenschicht als mehrlagige Schicht ausgebildet sein.
Weiter vorzugsweisen Merkmale und Ausführungsformen werden nachfolgendend anhand von Ausführungsbeispielen und Figuren beschrieben. Dabei zeigt: Figur 1 a bis c ein erstes Ausführungsbeispiel eines erfindungsgemäßen Verfahrens;
Figur 2 a bis c ein zweites Ausführungsbeispiel eines erfindungsgemäßen
Verfahrens und
Figur 3 a bis d ein drittes Ausführungsbeispiel eines erfindungsgemäßen Verfahrens,
Sämtliche Figuren zeigen schematische, nicht maßstabsgetreue Schnittdarstellungen eines Halbleiterbauelements bzw. einer Vorstufe hiervon während der Herstellung. Gleiche Bezugszeichen bezeichnen gleiche oder gleichwirkende Elemente.
Erstes Ausführungsbeispiel:
In dem in den Figuren 1 a bis c dargestellten ersten Ausführungsbeispiel eines erfindungsgemäßen Verfahrens wird gemäß Figur 1 a auf ein als Siliziumsubstrat ausgebildetes Halbleitersubstrat 1 eine als Tunnelschicht ausgebildete passivierende Zwischenschicht 2 aufgebracht. Das Halbleitersubstrat 1 ist als monokristalliner Siliziumwafer ausgebildet. Die Tunnelschicht weist eine Dicke im Bereich 5 Angström bis 50 Angström, vorliegend 10 Angström auf. Sie ist als Siliziumdioxidschicht ausgebildet. Ebenso kann die Tunnelschicht als ein andersartiges Oxid ausgebildet sein. Das Siliziumsubstrat ist als monokristalliner Siliziumwafer ausgebildet und weist vorliegend eine Bor-Basisdotierung (p-Typ) im Bereich 1014 cm"3 bis 1017 cm"3 auf, vorliegend 1 ,5x1016 cm"3.
Die Tunnelschicht wird mittels nasschemischen Aufwachsen aufgebracht. Ebenso kann die Tunnelschicht mittels RTO (Rapid Thermal Oxidation), ALD (Atomic Layer Deposition), PECVD (Plasma Enhanced Chemical Vapor Deposition), LPCVD (Low Pressure Chemical Vapor Deposition) oder APCVD (Atmospheric Pressure Chemical Vapor Deposition) abgeschieden werden.
Figur 1 zeigt somit den Zustand nach Durchführen von Ausführungsbeispielen der vorgenannten Verfahrensschritte A und B, in welchem die Tunnelschicht unmittelbar auf die (in den Figuren 1 bis 3 jeweils unten liegend dargestellte) Rückseite des Halbleitersubstrates 1 aufgebracht wurde. In einem weiteren Verfahrensschritt gemäß Figur 1 b wird eine dotierte amorphe SiC-Schicht 3 (hier Bor-dotiert) aufgebracht. Der Kohlenstoffanteil liegt im Bereich von ca. 5 % bis 25 %, vorliegend etwa 20 %
Die Dicke der Schicht 3 liegt zwischen 5 nm und 30 nm, vorliegend bei etwa 15 nm. Die Schicht 3 wird mittels PECVD aufgebracht. Ebenso liegt das Aufbringen der Schichten 3 und 4 mittels LPCVD oder APCVD oder Sputtern im Rahmen der Erfindung.
Die Dotierung der Bor-dotierten Schicht liegt hier im Bereich 1 018cm"3 bis 1021 cm"3.
Figur 1 b zeigt somit den Zustand nach Durchführen eines Ausführungsbeispiels des vorgenannten Verfahrensschrittes C, im welchen die dotierte SiC-Schicht 3 unmittelbar auf die Tunnelschicht 2 aufgebracht wurde.
Anschließend erfolgt (nicht dargestellt) in einem weiteren Verfahrensschritt ein Erhitzen der Solarzelle. Hierdurch wird eine Aktivierung der Dotierung und teilweise Auskristallisation der amorphen SiC-Schicht 3 erz e\t. Das Erhitzen ste t somit einen an sich bekannten Hochtemperaturschritt, bevorzugt mit Temperaturen im Bereich 600°C-950°C, vorliegend 800°C-900 °C dar. Der Hochtemperaturschritt wird mittels Ofentemperung durchgeführt. Ebenso kann der Hochtemperaturschritt mittels RTP (Rapid Thermal Processing) oder mittels eines Lasers durchgeführt werden.
Der Kristallisationsgrad der Schichten kann hier durch das gewählte Temperaturbudget und den Kohlenstoffgehalt in der SiC-Schicht 3 kontrolliert werden. Der amorphe Anteil am Gesamtvolumen der Schicht sollte nach Erhitzen bevorzugt mindestens 20 %, bevorzugt > 30 %, vorliegend etwa 40 % betragen, um eine verbesserte Selektivität aufgrund der erhöhten Bandlücke von a-Si im Vergleich zu c-Si zu gewährleisten.
Zusätzlich kann in einer vorzugsweisen Weiterbildung des Ausführungsbeispiels der Dotierstoff von Schicht 3 während dieses Hochtemperaturschritts ins Substrat in einem Bereich 4 diffundieren, sodass es zu einer Verschiebung des p-n- Übergangs bzw. der High-Iow-Junction (welche ein BSF ermöglicht) in den Ab- sorber kommen kann (siehe Figur 1 c). In dem hier dargestellten Ausführungsbeispiel handelt es sich um die Verschiebung der High-Iow-Junction.
Anschließend werden (nicht dargestellt) metallische Kontaktstrukturen auf die SiC-Schicht 3 aufgebracht, welche elektrisch leitend mit der SiC-Schicht 3 verbunden sind.
Figur 1 c stellt somit ein Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes dar, wobei die vorgenannten metallischen Kontaktierungen nicht dargestellt sind. Zur Fertigstellung des Halbleiterbauelementes als photo- voltaische Solarzelle oder LED können weitere Elemente hinzugefügt werden, insbesondere eine Emmitterdiffusion (vorliegend n-Typ, beispielsweise mittels Phosphor als Dotierstoff) an der Vorderseite des Halbleitersubstrats.
Zur Vermeidung von Wiederholungen werden bei den nachfolgenden Ausführungsbeispielen im Wesentlichen die Unterschiede beschrieben.
Zweites Ausführungsbeispiel:
In dem in den Figuren 2 a bis c dargestellten zweiten Ausführungsbeispiel eines erfindungsgemäßen Verfahrens wird gemäß Figur 2a auf ein als Siliziumsubstrat ausgebildetes Halbleitersubstrat 1 beidseitig eine als Tunnelschicht ausgebildete passivierende Zwischenschicht 2, 2' aufgebracht. Das Halbleitersubstrat 1 ist als monokristalliner Siliziumwafer ausgebildet. Die Tunnelschicht weist eine Dicke im Bereich 5 Angström bis 50 Angström, vorliegend 10 Angström auf. Sie ist als Siliziumdioxidschicht ausgebildet. Ebenso kann die Tunnelschicht als ein andersartiges Oxid ausgebildet sein.
Die Tunnelschicht wird mittels mittels nasschemischen Aufwachsen aufgebracht. Ebenso kann die Tunnelschicht mittels RTO (Rapid Thermal Oxidation), ALD (Atomic Layer Deposition), PECVD (Plasma Enhanced Chemical Vapor Depositen), LPCVD (Low Pressure Chemical Vapor Deposition) oder APCVD (Atmo- spheric Pressure Chemical Vapor Deposition) abgeschieden werden. In einem weiteren Verfahrensschritt gemäß Figur 2b wird eine Bor-dotierte amorphe erste SiC-Schicht 3 und eine Phosphor-dotierte amorphe zweite SiC- Schicht 3' (an der obenliegend dargestellten Vorderseite) aufgebracht. Der Kohlenstoffanteil beider Schichten liegt im Bereich von ca. 5 % bis 25 %, vorliegend ca. 15%. Die Dicke der Schichten 3 und 3' liegt zwischen 5 nm und 30 nm, vorliegend bei etwa 15 nm. Die Schichten werden mittels PECVD aufgebracht. Ebenso liegt das Aufbringen der Schichten 3 und 3' mittels LPCVD oder APCVD oder Sputtern im Rahmen der Erfindung.
Die Dotierung der n-dotierten Schicht 3' liegt hier im Bereich 1018cm"3 bis 1021 cm"3. Dasselbe trifft auch auf die p-dotierte Schicht 3 zu.
Figur 1 b zeigt somit den Zustand, im welchen die beiden dotierten SiC- Schichten 3 und 3' unmittelbar auf die jeweilige Tunnelschicht 2 aufgebracht wurden.
Anschließend erfolgt (nicht dargestellt) in einem weiteren Verfahrensschritt ein Erhitzen der Solarzelle. Hierdurch wird eine Aktivierung der Dotierung und teilweise Auskristallisation der amorphen SiC-Schichten 3 und 3' erzielt. Das Erhitzen stellt somit einen an sich bekannten Hochtemperaturschritt, bevorzugt mit Temperaturen im Bereich 600-950°C, bevorzugt 800-900 °C dar. Der Hochtem- peraturschritt wird mittels Ofentemperung durchgeführt. Ebenso kann der Hoch- temperaturschritt mittels RTP (Rapid Thermal Processing) oder mittels eines Lasers durchgeführt werden. Der Kristallisationsgrad der Schichten kann hier durch das gewählte Temperaturbudget und den Kohlenstoffgehalt in den jeweiligen Schichten 3 und 4 kontrolliert werden. Vorzugsweise weist die Schicht auf der lichtzugewandten Seite einen höheren kristallinen Siliciumanteil aus als die Schicht auf der lichtabgewandten Seite. Dies ist in dem geringeren Absorptionskoeffizienten von c-Si im Vergleich zu a-Si begründet.
Der jeweilige amorphe Anteil am Gesamtvolumen beider Schichten sollte bevorzugt mindestens 20 %, bevorzugt > 30 %, vorliegend etwa 50 % sein, um eine verbesserte Selektivität aufgrund der erhöhten Bandlücke von a-Si im Vergleich zu c-Si zu gewährleisten. Zusätzlich kann der Dotierstoff während dieses Hochtemperaturschritts innerhalb der Schichten 3 und 3' und in das Halbleitersubstrat (Absorber) diffundieren, sodass es zu einer Verschiebung des p-n-Übergangs in den Absorber kommen kann, analog wie bei Figur 1 c beschrieben.
In einem weiteren Verfahrensschritt gemäß Figur 2c wird eine TCO-Schicht 5 aufgebracht. Diese TCO-Schicht dient zur Herstellung der Querleitfähigkeit sowie zur besseren Einkopplung des einfallenden Lichts. Diese Schicht 5 kann als ITO, AZO, IO:H ausgebildet sein und ist ca. 70 nm dick.
Anschließend wird vorderseitig eine etallschicht 6 in Form eines Kontaktie- rungsgitters (metallische Kontaktierungsstruktur), bspw. per Siebdruck, aufgebracht. Rückseitig wird eine Metallschicht 7, vorzugsweise Ag, ganzflächig aufgebracht.
Figur 2c stellt somit ein zweites Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes dar
Drittes Ausführungsbeispiel:
In dem in den Figuren 3 a bis d dargestellten Ausführungsbeispiel eines erfindungsgemäßen Verfahrens wird gemäß Figur 3a auf ein als Siliziumsubstrat ausgebildetes Halbleitersubstrat 1 beidseitig eine Tunnelschicht 2 aufgebracht. Das Halbleitersubstrat 1 ist als monokristalliner Siliziumwafer ausgebildet. Die Tunnelschicht 2 weist jeweils eine Dicke im Bereich 5 Angström bis 50 Angström, vorliegend 10 Angström auf. Sie ist als Siliziumdioxidschicht ausgebildet. Ebenso kann die Tunnelschicht als ein andersartiges Oxid ausgebildet sein.
Die Tunnelschicht wird mittels mittels nasschemischen Aufwachsen aufgebracht. Ebenso kann die Tunnelschicht mittels RTO (Rapid Thermal Oxidation), ALD (Atomic Layer Deposition), PECVD (Plasma Enhanced Chemical Vapor Depositen), LPCVD (Low Pressure Chemical Vapor Deposition) oder APCVD (Atmo- spheric Pressure Chemical Vapor Deposition) abgeschieden werden. In einem weiteren Verfahrensschritt gemäß Figur 3b wird beidseitig eine undotierte polykristalline Si-Schicht (9 und 9') aufgebracht. Die Dicke dieser Schicht liegt jeweils zwischen 5 nm und 20 nm, vorliegend bei etwa 5 nm. Die Schichten 9,9' werden bevorzugt mittels LPCVD aufgebracht. Eine Abscheidung mittels APCVD liegt ebenfalls im Rahmen der Erfindung.
In einem weiteren Verfahrensschritt gemäß Figur 3c wird eine Bor-dotierte amorphe SiC-Schicht 3 und eine Phosphor-dotierte amorphe SiC-Schicht 3' aufgebracht. Der Kohlenstoffanteil liegt jeweils im Bereich von ca. 5 % bis 25 %, vorliegend bei ca. 15 %.
Die Dicke der Schichten 3 und 3' liegt zwischen 5 nm und 30 nm, vorliegend bei etwa 15 nm. Die Aufbringung erfolgt mittels PECVD aufgebracht. Ebenso liegt das Aufbringen der Schichten 3 und 3' mittels LPCVD oder APCVD oder Sput- tern im Rahmen der Erfindung. Die Dotierung der n-dotierten Schicht liegt hier im Bereich 10 8cm"3 bis 1021 cm"3. Dasselbe trifft auch auf die p-dotierte Schicht zu.
Anschließend erfolgt (nicht dargestellt) in einem weiteren Verfahrensschritt ein Erhitzen der Solarzelle. Hierdurch wird eine Aktivierung der Dotierung und teilweise Auskristallisation der amorphen SiC-Schichten 3 und 3' erzielt. Das Erhitzen stellt somit einen an sich bekannten Hochtemperaturschritt, bevorzugt mit Temperaturen im Bereich 600-950°C, vorliegend 800-900 °C dar. Der Hochtemperaturschritt wird mittels Ofentemperung durchgeführt. Ebenso kann der Hochtemperaturschritt mittels RTP (Rapid Thermal Processing) oder mittels eines Lasers durchgeführt werden. Der Kristallisationsgrad der Schichten kann hier durch das gewählte Temperaturbudget und den Kohlenstoffgehalt in den jeweiligen Schichten 3 und 3' kontrolliert werden. Vorzugsweise weist die Schicht auf der lichtzugewandten Seite einen höheren kristallinen Siliciumanteil aus als die Schicht auf der lichtabgewandten Seite. Dies ist in dem geringeren Absorptionskoeffizienten von c-Si im Vergleich zu a-Si begründet. Der jeweilige amorphe Anteil am Gesamtvolumen beider Schichten sollte bevorzugt mindestens 20 %, bevorzugt > 30 % sein und beträgt vorliegend ca. 50%, um eine verbesserte Selektivität aufgrund der erhöhten Bandlücke von a-Si im Vergleich zu c-Si zu gewährleisten. Zusätzlich kann der Dotierstoff der Schichten 3 und 3' während dieses Hochtemperaturschritts in die polykristalline Si-Schicht 9 und 9' diffundieren. Der Vorteil von der Einbringung einer poly-Si-Zwischenschicht liegt in den unterschiedlichen thermischen Ausdehnungskoeffizienten von Si und SiC begründet. So wird durch die Poly-Si-Schicht ein übermäßiger Aufbau von Schichtspannungen vermieden, welche sich negativ auf die Grenzflächenpassivierung auswirken können.
In einem weiteren Verfahrensschritt gemäß Figur 3d wird eine TCO-Schicht 6 aufgebracht. Diese TCO-Schicht dient zur Herstellung der Querleitfähigkeit sowie zur besseren Einkopplung des einfallenden Lichts. Diese Schicht 6 kann als ITO, AZO, IO:H ausgebildet sein und ist ca. 70 nm dick.
Anschließend wird vorderseitig eine metallische Kontaktierung 6 in Form eines Kontaktierungsgitters, bspw. per Siebdruck, aufgebracht. Rückseitig wird eine Metallschicht 7, vorzugsweise Ag, ganzflächig aufgebracht.
Figur 3d stellt somit ein drittes Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes dar.

Claims

Ansprüche
1. Photoaktives Halbleiterbauelement, insbesondere photovoltaische Solarzelle,
mit einem Halbleitersubstrat, einer mittelbar auf einer Oberfläche des Halbleitersubstrats angeordneten, Kohlenstoff enthaltenden SiC-Schicht und einer mittelbar oder unmittelbar zwischen SiC-Schicht und Halbleitersubstrat angeordneten passivierende Zwischenschicht und einer metallischen Kontaktierung, welche mittelbar oder unmittelbar auf einer der passivierenden Zwischenschicht abgewandten Seite der SiC-Schicht angeordnet und elektrisch leitend mit der SiC-Schicht verbunden ist, wobei die SiC-Schicht eine p-Typ oder n-Typ Dotierung aufweist,
dadurch gekennzeichnet,
dass die SiC-Schicht teilweise eine amorphe Struktur und teilweise eine kristalline Struktur aufweist.
2. Halbleiterbauelement nach Anspruch 1 ,
dadurch gekennzeichnet,
dass das amorphe Volumen der SiC-Schicht im Bereich 20% bis 80%, vorzugsweise 30 % bis 50 % des Gesamtvolumens der SiC-Schicht beträgt, insbesondere, dass das nicht amorphe Volumen der SiC-Schicht im Wesentlichen eine kristalline Struktur aufweist.
3. Halbleiterbauelement nach einem der vorangegangenen Ansprüche,
dadurch gekennzeichnet,
dass die SiC-Schicht einen Kohlenstoffanteil kleiner 25 Atomprozent aufweist, insbesondere, dass zumindest der Siliziumbereich der SiC-Schicht, in denen kein Kohlenstoff gebunden ist, sowohl amorphe, als auch kristalline Strukturen aufweist.
4. Halbleiterbauelement nach einem der vorangegangenen Ansprüche,
dadurch gekennzeichnet,
dass das Halbleitersubstrat als Basis mit einer Basisdotierung und die SiC-Schicht als Emitter mit einem zu der Basisdotierung entgegen ge- setzten Dotierungstyp ausgebildet ist, oder,
dass das Halbleitersubstrat als Basis mit einer Basisdotierung und die SiC-Schicht als BSF-Schicht ausgebildet ist, indem die SiC-Schicht eine Dotierung des Basisdotierungstyps aufweist.
5. Halbleiterbauelement nach einem der vorangegangenen Ansprüche,
dadurch gekennzeichnet,
dass das Halbleitersubstrat an der passivierenden Zwischenschicht zugewandten Seite eine Dotierung mit dem gleichen Dotierstoff der SiC- Schicht aufweist.
6. Halbleiterbauelement nach einem der vorangegangenen Ansprüche,
dadurch gekennzeichnet,
dass an der der SiC-Schicht abgewandten Seite des Halbleitersubstrats mittelbar eine zweite SiC-Schicht angeordnet ist und zwischen Halbleitersubstrat und zweiter SiC-Schicht mittelbar oder unmittelbar ein zweite passivierende Zwischenschicht angeordnet ist,
wobei die zweite SiC-Schicht bevorzugt einen höheren amorphen Volumenanteil gegenüber der ersten SiC-Schicht aufweist.
7. Halbleiterbauelement nach einem der vorangegangenen Ansprüche,
dadurch gekennzeichnet,
dass die SiC-Schicht eine Dicke kleiner 30 nm, vorzugsweise kleiner 20 nm, insbesondere kleiner 15 nm insbesondere im Bereich 5 nm bis 15 nm aufweist.
8. Halbleiterbauelement nach einem der vorangegangenen Ansprüche,
dadurch gekennzeichnet,
dass die passivierende Zwischenschicht eine Dicke im Bereich 1 nm bis 5 nm, insbesondere im Bereich 1 nm bis 2 nm aufweist.
9. Halbleiterbauelement nach einem der vorangegangenen Ansprüche,
dadurch gekennzeichnet,
dass das Halbleiterbauelement als photovoltaische Solarzelle ausgebildet ist, insbesondere, dass mittels mehrerer solcher Solarzellen ein Solarzel- lenmodul ausgebildet ist.
10. Verfahren zum Herstellen eines selektiven Kontakts eines photoaktiven Halbleiterbauelements, folgende Verfahrensschritte umfassend:
A Bereitstellen eines Halbleitersubstrats;
B Anordnen einer passivierenden Zwischenschicht mittelbar oder unmittelbar auf einer Oberfläche des Halbleitersubstrats;
C Anordnen einer Kohlenstoff enthaltenden, dotierten SiC-Schicht mittelbar oder unmittelbar auf der passivierenden Zwischenschicht und
D Anordnen einer metallischen Kontaktierungsstruktur mittelbar oder unmittelbar auf der der passivierenden Zwischenschicht abgewandten Seite des SiC-Schicht, dadurch gekennzeichnet,
dass die SiC-Schicht teilweise als eine amorphe Struktur und teilweise als eine kristalline Struktur ausgebildet wird.
1 1. Verfahren zum Herstellen eines selektiven Kontakts eines photoaktiven Halbleiterbauelements nach Anspruch 10,
dadurch gekennzeichnet,
dass die SiC Schicht als amorphe Schicht aufgebracht und anschließend lediglich teilweise kristallisiert wird.
12. Verfahren zum Herstellen eines selektiven Kontakts eines photoaktiven Halbleiterbauelements nach einem der Ansprüche 10 bis 1 1 ,
dadurch gekennzeichnet,
dass die SiC-Schicht mittels Wärmeeinwirkung kristallisiert wird, insbesondere, indem zumindest die SiC-Schicht auf eine Temperatur größer 800°C, erhitzt wird.
13. Verfahren zum Herstellen eines selektiven Kontakts eines photoaktiven Halbleiterbauelements nach einem der Ansprüche 10 bis 12,
dadurch gekennzeichnet,
dass zwischen passivierender Zwischenschicht und SiC-Schicht mittelbar oder bevorzugt unmittelbar eine polykristalline Silizium-Schicht angeord- net wird, bevorzugt mittels LPCVD.
14. Verfahren zum Herstellen eines selektiven Kontakts eines photoaktiven Halbleiterbauelements nach einem der Ansprüche 10 bis 13,
dadurch gekennzeichnet,
dass die passivierende Zwischenschicht eine oder mehre der Schichten, SiOx, Al203, HfAlOx, HfSiOx umfasst.
15. Verfahren zum Herstellen eines selektiven Kontakts eines photoaktiven Halbleiterbauelements nach einem der Ansprüche 10 bis 14,
dadurch gekennzeichnet,
dass die SiC-Schicht mittels PECVD abgeschieden wird.
EP15708220.7A 2014-03-21 2015-03-06 Photoaktives halbleiterbauelement sowie verfahren zum herstellen eines photoaktiven halbleiterbauelementes Withdrawn EP3120391A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014205350.1A DE102014205350B4 (de) 2014-03-21 2014-03-21 Photoaktives Halbleiterbauelement sowie Verfahren zum Herstellen eines photoaktiven Halbleiterbauelementes
PCT/EP2015/054773 WO2015139975A1 (de) 2014-03-21 2015-03-06 Photoaktives halbleiterbauelement sowie verfahren zum herstellen eines photoaktiven halbleiterbauelementes

Publications (1)

Publication Number Publication Date
EP3120391A1 true EP3120391A1 (de) 2017-01-25

Family

ID=52629585

Family Applications (1)

Application Number Title Priority Date Filing Date
EP15708220.7A Withdrawn EP3120391A1 (de) 2014-03-21 2015-03-06 Photoaktives halbleiterbauelement sowie verfahren zum herstellen eines photoaktiven halbleiterbauelementes

Country Status (4)

Country Link
US (1) US20170018662A1 (de)
EP (1) EP3120391A1 (de)
DE (1) DE102014205350B4 (de)
WO (1) WO2015139975A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019203696B4 (de) * 2019-03-19 2022-02-24 Albert-Ludwigs-Universität Freiburg Transparente Mehrschichtanordnung und Herstellungsverfahren
CN112259614B (zh) * 2019-07-03 2022-09-23 中国科学院宁波材料技术与工程研究所 一种叠层薄膜钝化接触结构的制备方法及其应用
CN112259630B (zh) * 2020-10-26 2022-06-10 隆基绿能科技股份有限公司 碳化硅电池
CN114759098B (zh) * 2020-12-29 2023-12-01 隆基绿能科技股份有限公司 一种碳化硅光伏器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
EP2422373B1 (de) * 2009-04-21 2024-06-05 Tetrasun, Inc. Herstellungsverfahren von hochleistungssolarzellenstrukturen
US20120005547A1 (en) 2010-06-30 2012-01-05 Chang Chioumin M Scalable system debugger for prototype debugging
US9054256B2 (en) * 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C-K JUNG ET AL: "Hydrogenated amorphous and crystalline SiC thin films grown by RF-PECVD and thermal MOCVD; comparative study of structural and optical properties", SURFACE AND COATINGS TECHNOLOGY, ELSEVIER BV, AMSTERDAM, NL, vol. 171, no. 1-3, 1 July 2003 (2003-07-01), pages 46 - 50, XP001599005, ISSN: 0257-8972, DOI: 10.1016/S0257-8972(03)00234-2 *

Also Published As

Publication number Publication date
DE102014205350B4 (de) 2021-09-09
WO2015139975A1 (de) 2015-09-24
DE102014205350A1 (de) 2015-09-24
US20170018662A1 (en) 2017-01-19

Similar Documents

Publication Publication Date Title
EP3930013B1 (de) Verfahren zum herstellen einer photovoltaischen solarzelle mit zumindest einem heteroübergang
EP3378104B1 (de) Solarzelle mit mehreren durch ladungsträger-selektive kontakte miteinander verbundenen absorbern
DE112008002387B4 (de) Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
DE602005001401T2 (de) Struktur und verfahren für die herstellung eines cmos-kompatiblen hochgeschwindigkeits-ge-on-isolator-photodetektors
DE69636605T2 (de) Solarzelle und ihr Herstellungsverfahren
DE102006003283A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit unterschiedlich stark dotierten Bereichen
DE102009025977A1 (de) Solarzelle und Herstellungsverfahren einer Solarzelle
DE102010006315B4 (de) Verfahren zur lokalen Hochdotierung und Kontaktierung einer Halbleiterstruktur, welche eine Solarzelle oder eine Vorstufe einer Solarzelle ist
WO2015044122A1 (de) Verfahren zum herstellen einer photovoltaischen solarzelle, die einen heteroübergang und einen eindiffundierten dotierbereich auf zwei verschiedenen oberflächen umfasst
DE102011075352A1 (de) Verfahren zum Rückseitenkontaktieren einer Silizium-Solarzelle und Silizium-Solarzelle mit einer solchen Rückseitenkontaktierung
DE102018123397A1 (de) Verfahren zur Herstellung einer photovoltaischen Solarzelle mit einem Heteroübergang und einem eindiffundiertem Emitterbereich
DE102014205350B4 (de) Photoaktives Halbleiterbauelement sowie Verfahren zum Herstellen eines photoaktiven Halbleiterbauelementes
EP2823505B1 (de) Verfahren zum erzeugen eines dotierbereiches in einer halbleiterschicht
EP2583313A2 (de) Verfahren zur erzeugung einer selektiven dotierstruktur in einem halbleitersubstrat zur herstellung einer photovoltaischen solarzelle
EP2286469B1 (de) Halbleiterkörper und verfahren zur herstellung eines halbleiterkörpers
DE102013219565A1 (de) Photovoltaische Solarzelle und Verfahren zum Herstellen einer photovoltaischen Solarzelle
DE102015107842B3 (de) Verfahren zum Herstellen einer Solarzelle mit oxidierten Zwischenbereichen zwischen Poly-Silizium-Kontakten
WO2010142684A2 (de) Solarzelle mit kontaktstruktur mit geringen rekombinationsverlusten sowie herstellungsverfahren für solche solarzellen
DE102019122637A1 (de) Verfahren zur Herstellung einer metallischen Kontaktierungsstruktur einer photovoltaischen Solarzelle
DE102013103605A1 (de) Optoelektronisches Bauelement
DE102009040670A1 (de) Verfahren zur Herstellung einer einseitig kontaktierbaren Solarzelle
WO2019002097A1 (de) Halbleiterchip mit transparenter stromaufweitungsschicht
DE102010016992B4 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102020134733A1 (de) Mehrfachsolarzelle und Verfahren zur Herstellung einer Mehrfachsolarzelle
DE102011002280A1 (de) Solarzellen und Verfahren zum Herstellen einer Solarzelle

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20160627

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20180213

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20180824