EP2560066A1 - Procédé d'ajustement d'une tension de référence sur la base d'un circuit band-gap - Google Patents

Procédé d'ajustement d'une tension de référence sur la base d'un circuit band-gap Download PDF

Info

Publication number
EP2560066A1
EP2560066A1 EP11177618A EP11177618A EP2560066A1 EP 2560066 A1 EP2560066 A1 EP 2560066A1 EP 11177618 A EP11177618 A EP 11177618A EP 11177618 A EP11177618 A EP 11177618A EP 2560066 A1 EP2560066 A1 EP 2560066A1
Authority
EP
European Patent Office
Prior art keywords
band
voltage
gap
resistor
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP11177618A
Other languages
German (de)
English (en)
Other versions
EP2560066B1 (fr
Inventor
Yves Théoduloz
Richard Stary
Petr Drechsler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EM Microelectronic Marin SA
Original Assignee
EM Microelectronic Marin SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EM Microelectronic Marin SA filed Critical EM Microelectronic Marin SA
Priority to EP20110177618 priority Critical patent/EP2560066B1/fr
Priority to US13/584,125 priority patent/US8994356B2/en
Publication of EP2560066A1 publication Critical patent/EP2560066A1/fr
Application granted granted Critical
Publication of EP2560066B1 publication Critical patent/EP2560066B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Definitions

  • the invention relates to a method for adjusting a reference voltage of an electronic circuit provided with a band-gap stage.
  • the invention also relates to an electronic circuit for implementing the method of adjusting a reference voltage.
  • such a band-gap type electronic circuit 1 is composed of a diode, such as a bipolar transistor N1 mounted in the form of a diode, which is crossed by a direct current Ic generated by a current source Sc to define a voltage diode V BE .
  • a diode such as a bipolar transistor N1 mounted in the form of a diode, which is crossed by a direct current Ic generated by a current source Sc to define a voltage diode V BE .
  • V BE voltage diode voltage
  • the current source Sc and the diode-connected bipolar transistor N1 are connected in series between two terminals of a DC supply voltage.
  • a generator 2 of a voltage K ⁇ U T whose voltage K ⁇ U T varies inversely with the diode voltage V BE, is also provided .
  • This voltage K ⁇ UT is added in an adder 3 to the diode voltage to provide a reference voltage V REF , which is equal to V BE + K ⁇ UT ⁇
  • the factor K is thus adapted so as to obtain a reference voltage V REF independent of the temperature.
  • dV BE / dT be equal to -K ⁇ dU T / dT ⁇
  • the reference voltage V REF which may be a band-gap voltage, is of a value substantially equal to 1.22 V at 0 ° C.
  • the thermodynamic tension U T which is equal to k ⁇ T / q, is about 23.5mV at 0 ° C, where k is the Boltzmann constant, T is the temperature in Kelvin, and q is the load of an electron in absolute value.
  • a default value of the factor K to have a reference voltage V REF independent of the temperature is fixed during the design of the electronic circuit.
  • This factor K influences the absolute reference voltage, as well as the temperature dependence of the first order.
  • the variation of the factor K also influences the temperature stability. Since the method of manufacturing such an electronic circuit may vary for adjustment of the reference voltage, it may result in suboptimal temperature stability. This leads to a variation of one electronic circuit to another with a reference voltage, which is not entirely independent of the temperature, which is a drawback.
  • the patent application US 2006/0043957 A1 which describes such an electronic circuit provided with a band-gap type stage.
  • it is particularly described a way to adjust the temperature coefficient. To do this, it is performed measurements of the voltage at different temperatures to calculate the slope and thus adjust the reference voltage generated.
  • This band-gap stage therefore provides a precise reference voltage following various measurements of adjustment of the temperature coefficient.
  • the adjustment method requires several measurement steps in order to derive the precise adjustment parameters of the reference voltage, which is a drawback.
  • the adjustment of the reference voltage is highly dependent on variations in the manufacturing parameters of the electronic circuit, which constitutes another drawback.
  • the purpose of the invention is therefore to overcome the drawbacks of the state of the art by providing a method of adjusting a reference voltage on the basis of an electronic circuit provided with a band-gap stage, which is simple to implement.
  • the method makes it possible to easily adjust the reference voltage generated independently of the variations of the manufacturing parameters of said electronic circuit, and by suppressing the temperature dependence of the first order.
  • the invention relates to a method for adjusting a reference voltage of an electronic circuit provided with a band-gap type stage, which comprises the characteristics defined in the independent claim 1.
  • An advantage of the method of adjusting a reference voltage according to the invention lies in the fact that a band-gap voltage is measured at two different temperatures for two resistance values trimmed by two binary words.
  • the appropriate calibration binary word of one or two configurable band-gap resistors is determined based on the four band-gap voltage values to obtain a band-gap voltage independent of the temperature.
  • Another advantage of the method of adjusting a reference voltage is that the level of the reference voltage can thus be adjusted precisely in a second step on the basis of the adjusted band gap voltage.
  • the reference voltage adapted to the desired level is also independent of any temperature variation.
  • the invention also relates to an electronic circuit provided with a band-gap stage for implementing the method for adjusting a reference voltage, which comprises the characteristics defined in the independent claim 7.
  • the figure 2 represents an embodiment of an electronic circuit, which comprises at least a band-gap first stage 11 to provide a band-gap voltage V1, and a second adaptation stage 12 of the reference voltage V REF on the basis of band-gap voltage V1.
  • the band gap voltage V1 is adjusted to be independent of any variation in temperature.
  • the reference voltage V REF can be adapted to a desired level for the supply of other electronic components.
  • the tension Band gap V1 can also be used as a reference voltage for other electronic components. This reference voltage does not vary in temperature, if the band-gap voltage has been adjusted in the first stage according to the adjustment method of the present invention, as explained below.
  • the electronic circuit with the band-gap first stage it can be provided at least one current source P1, a resistor R1 a configurable by a binary word M1, and a diode-shaped element, such as a bipolar transistor mounted diode N1.
  • the current source, the resistor and the junction diode are connected in series between two terminals of a not shown power supply source.
  • the current source P1 is preferably connected to the high potential terminal of the supply voltage source, while the diode N1 is preferably connected to the low potential terminal of the supply voltage source.
  • the band-gap voltage V1 which can define, in this case, a reference voltage, is therefore supplied to the connection node between the current source P1 and the configurable resistor R1a.
  • this band-gap voltage can also be supplied to the connection node between the current source P1 and the diode N1, if the configurable resistor R1a is directly connected to the low voltage terminal of the supply voltage source.
  • This band gap voltage V1 is thus the addition of the diode voltage of the transistor N1 and the voltage generated by the current flowing through the resistor R1 a.
  • the electronic circuit is generally formed in a semiconductor substrate, such as silicon Si or gallium arsenide GaAs.
  • a semiconductor substrate such as silicon Si or gallium arsenide GaAs.
  • the process adjusting the reference voltage makes it possible to determine the appropriate binary word M1 for configuring the resistor R1a.
  • the method for adjusting the reference voltage or band gap voltage V1 makes it possible to suppress the first-order temperature dependence as briefly explained with reference to FIG. figure 1 by adapting the factor K.
  • band-gap voltage V1 must be measured at a first temperature T1 and at a second temperature T2 in a temperature range enabling operation of the electronic circuit.
  • This temperature range can be for example between -40 ° C to at least 85 ° C depending on the technology used to achieve the integration of the electronic circuit.
  • a first temperature T1 at 0 ° C. and a second temperature T2 at 60 ° C. can be selected, but other temperatures can also be chosen for the adjustment method according to the invention.
  • the two measurement temperatures T1 and T2 can be chosen on either side of a median temperature value in the operating temperature range of the electronic circuit. This also minimizes the effects of the second order (bell effect). In principle, they must also be sufficiently far apart from each other without approaching each limit of the temperature range so as to avoid amplifying measuring inaccuracies.
  • the band-gap voltage V1 is measured at both temperatures at a first resistance value R1a and a second resistance value. First two band-gap voltage values V1 are advantageously measured at the first temperature T1 for the two resistance values R1 a successively configured by the two binary words M1. Then two second band-gap voltage values V1 are measured at the second temperature T2 for the two resistance values R1 a successively configured by the two binary words M1.
  • the four values of the band-gap voltage can be stored in means storing a microprocessor unit, which can be integrated in the same integrated circuit as the electronic circuit or simply connected to the electronic circuit.
  • This file can be reused when testing the two band-gap voltage values at the second temperature T2 so as to allow the final calculation of the factor K.
  • the production test stores the measurement results of the two band-gap voltage values at the first temperature associated with each circuit. Under these conditions, it is not necessary to provide the electronic circuit with a non-volatile memory.
  • two values of the band gap voltage V1 can be measured with the first resistance value R1a configured by a first binary word M1, at the two measurement temperatures T1 and T2. Then, two other values of the band gap voltage V1 can also be measured with the second resistance value R1 a configured by a second binary word M1 at the two temperatures T1 and T2.
  • the four values of the band gap voltage V1 can be stored in the storage means of the microprocessor unit.
  • the band gap voltage V1 is independent of any variation in temperature. This makes it possible to adjust the temperature stability of the first order.
  • the binary word M1 configuring the configurable resistors can be a binary word of at least 4 bits, and preferably can be 7 bits or more.
  • the current I supplied by the current source can also be adapted as a function of the value of the band-gap voltage to have a band-gap voltage level V1 determined taking into account the value of the configured resistor R1 a.
  • the reference voltage V REF can be adapted in the second stage 12 of the electronic circuit.
  • This reference voltage V REF can be precisely adjusted to a higher value or a lower value for example to 0.8 V, or also to a value identical to that of the band gap voltage V1, as explained in more detail below.
  • the band-gap voltage adapted in the first stage 11 of the electronic circuit may be different from one circuit to the other of the same circuit board of integrated circuits or different integrated circuit boards, it is necessary to adapt the reference voltage desired in the second stage 12.
  • the first band-gap stage 11 is first composed of a current source P1, which is produced by means of a PMOS transistor P1.
  • the source of the PMOS transistor P1 is connected to a high potential terminal of a not shown power supply source, while the drain is connected to a first configurable resistor R1a and a second configurable resistor R1b.
  • the gate of this PMOS transistor P1 is controlled by an output voltage of a first operational amplifier A1 of a current control loop.
  • a controlled current I is supplied by this PMOS transistor P1 to the first and second configurable resistors R1a and R1b.
  • a first current I a passes through the first resistor R1 has while a second current I b passes through the second resistor R1 b.
  • the band-gap voltage V1 of the first stage output 11 is defined at the connection node between the PMOS transistor P1 and each configurable resistor R1a and R1b.
  • the first resistor R1 a is connected on one side to the drain of the PMOS transistor P1 and on the other hand to a first diode, which is preferably a first diode-connected bipolar transistor N1.
  • This first transistor mounted diode N1 is composed of n bipolar elementary transistors.
  • This first bipolar transistor may be a PNP transistor with the base and the collector connected to the low potential terminal of the supply voltage source.
  • the PMOS transistor P1, the first resistor R1a and the first diode-connected bipolar transistor N1 are connected in series between the terminals of the supply voltage source.
  • the second resistor R1b is connected on one side to the drain of the PMOS transistor P1 and on the other hand to a complementary resistor R2, which is then connected to a second diode.
  • This second diode is preferably a second bipolar transistor mounted diode N2.
  • This second diode-mounted transistor N2 is composed of m bipolar elementary transistors.
  • This second bipolar transistor may be a PNP transistor with the base and the collector connected to the low potential terminal of the supply voltage source.
  • the PMOS transistor P1, the second resistor R1b, the complementary resistor R2 and the second diode-connected bipolar transistor N2 are connected in series between the terminals of the supply voltage source.
  • the number m of bipolar elementary transistors of the second branch is greater than the number n of elementary bipolar transistors of the first branch.
  • the number n of elementary bipolar transistors for the diode N1 may be chosen equal to 1
  • the number m of elementary bipolar transistors of the diode N2 may be chosen equal to 24. This choice comes from a good pairing sought with central symmetry during the placement of the elementary transistors on the integrated circuit of the electronic circuit.
  • the bipolar elementary transistor of the diode N1 is disposed in the center of the 24 elementary bipolar transistors of the diode N2 to give a structure in the form of a square.
  • the two configurable resistors R1a and R1b may be similar and configured by the same binary word M1 provided through a configuration bus connected to the microprocessor unit.
  • Each configurable resistor can be composed in series of a base resistor and a resistor network.
  • the resistors of the network can be short-circuited each by means of a respective switch activated by a respective bit of the binary word M1.
  • the values of a part of the resistances of the network may be weighted by power of 2 or be each of the same value, for example chosen between 15 and 20 kOhm.
  • each configurable resistor can vary from 1.8 MOhm (base resistance) to 4.03 MOhm.
  • each configurable resistor which is adjusted for example to the design, can be set at 2.94 MOhm.
  • the complementary resistance R2 may be of a fixed value of the order of 420 kOhm. Naturally, other values of resistances can be provided so as to obtain a band gap voltage V1 of the order of 1.22 V at 0 ° C.
  • first and second bipolar transistors mounted in PNP-type diode N1 and N2 it may be envisaged to use first and second bipolar transistors mounted in NPN-type diode N1 and N2.
  • the emitter of each transistor is connected to the low voltage terminal of the supply voltage source, while the base and the collector are connected to the first resistor R1 a for the first transistor and to the resistor complementary R2 for the second transistor.
  • the current I which is supplied by the PMOS transistor P1 to the resistors R1a, R1b, R2 and to the diodes N1 and N2, is determined in the current control loop.
  • the positive input of the first operational amplifier A1 receives a first comparison voltage value Vp at the connection node between the first configurable resistor R1 a and the first PNP transistor mounted in diode N1.
  • the negative input of the first operational amplifier A1 receives a second comparison voltage value Vm at the connection node between the second configurable resistor R1b and the complementary resistor R2.
  • the output of this first operational amplifier A1 controls the gate of the PMOS transistor P1 so as to control the current passing through the first configurable resistor R1a and the current Ib passing through the second configurable resistor R1b.
  • the first stage 11 which provides band-gap voltage V1 thus makes it possible to adjust the temperature stability of the first order.
  • the second stage 12 makes it possible to adjust the value of the desired reference voltage V REF without modifying the temperature stability by means of a simple adjustment of the offset, as explained hereinafter in more detail.
  • the factor K for adjusting the first-order temperature stability is therefore R1a ⁇ In (m / n) / R2.
  • the variation of the band gap voltage V1 as a function of the temperature is represented by the lines pb and p m .
  • the slope of the line p m for a maximum value of the configurable resistors is a positive slope, which means that the band-gap voltage increases with an increase in temperature.
  • the configurable resistors For a minimum value of the configurable resistors, it is possible to measure a first band gap voltage value V 1LT1 at a first temperature T1, and a second band gap voltage value V 1LT2 at a second temperature T2.
  • the slope of the line p b for a minimum value of the configurable resistors is a negative slope, which means that the band-gap voltage decreases with an increase in temperature.
  • band-gap voltage V1 For the adjustment of the factor K, it is therefore sufficient to measure two band-gap voltage values V1 at two different temperatures. This makes it possible to be able to determine the appropriate binary word M1 for configuring the resistors R1a and R1b of the figure 2 , in order to obtain a value of band-gap voltage V1 independent of the temperature.
  • the band-gap voltage V1 independent of the temperature is shown by the line p n in broken lines at the figure 3 . This line p n is parallel to the axis x relative to the temperature.
  • the configurable resistors are configured between the minimum and maximum values. They are configured at a first resistive value by a first binary word and at a second resistive value by a second binary word.
  • the first resistive value may for example be greater than the second resistive value.
  • the first straight line p 1 relative to the first resistive value is represented with a positive slope, while the second right p 2 is represented with a negative slope.
  • a first band-gap voltage value V 11T1 can be measured at the first temperature T1 with the first resistive value of the configurable resistors.
  • a first band-gap voltage value V 12T1 can be measured at the first temperature T1 with the second resistive value of the configurable resistors.
  • a second band-gap voltage value V 11 T2 can be measured at the second temperature T2 with the first resistive value of the configurable resistors.
  • a second band-gap voltage value V 12T2 can be measured at the second temperature T2 with the second resistive value of the configurable resistors.
  • the four band-gap voltage values are stored in storage means of the microprocessor unit for the determination of the appropriate binary word.
  • Differential nonlinearity focuses on the adjustment steps.
  • This differential non-linearity is the ratio between each adjustment step and the theoretical pitch.
  • For a theoretical step (LSB 1) of the succession of 0, 1, 2 to 15, a succession of 0, 1.1, 1.9, 3.2 is measured up to 15 for example.
  • DNL differential non-linearity
  • the differential non-linearity (DNL) of this system is the maximum absolute value between all the DNL (i) steps that are defined by the formula (f (i) - f (i-1)) / LSB-1.
  • the integral nonlinearity (INL) of this system is the absolute maximum value between all INL (i).
  • the differential non-linearity of such a system is bad, it means that the steps have a distribution around the theoretical value with a wide standard deviation.
  • Bad integral non-linearity means that the adjustment curve gradually deviates from the theoretical curve.
  • the average value of the steps is not equal to the theoretical value of the steps. It also means that on this portion, the average value of the DNL (i) is not equal to 0.
  • each configurable resistor R1a and R1b can have a value of 1.8 MOhm.
  • each configurable resistor R1a and R1b can have a value of 4.03 MOhm.
  • an optimal K factor does not necessarily give an optimal result in absolute value. This is due in particular to variations in the manufacturing process of the electronic circuit.
  • the adjustment of the absolute value of the reference voltage V REF at the output of the electronic circuit is carried out by the second stage 12.
  • a second operational amplifier A2 is connected as a voltage follower to receive the band voltage as input. -gap V1 of the first stage 11.
  • This voltage follower makes it possible not to influence the adaptation of the band gap voltage V1 in the first stage 11.
  • a third configurable resistor R3 is provided to enable the voltage to be lowered before the amplification unit.
  • This third resistor R3 is connected between the output of the voltage follower A2 and the low potential terminal of the supply voltage source.
  • the third resistor R3 comprises a bottom part and a top part, which can be configured by means of a second matching bit word M2 supplied through an offset bus.
  • This binary word can also be a binary word of at least 4 bits, preferably 7 bits or higher.
  • the lower part of the third resistor R3 may be equal to 1.66 MOhm, while the upper part may be configured by the binary word to vary from 0 to 720 kOhm.
  • the amplification unit comprises a third operational amplifier A3, whose positive input is connected to an intermediate portion configured of the third resistor R3.
  • This amplification unit is gain-fixed by fourth and fifth resistors R4 and R5.
  • the fourth resistor R4 is connected between the negative input and the output of the third operational amplifier A3.
  • This fourth resistance can be chosen at a value of 862 kOhm.
  • the fifth resistor R5 is connected between the negative input of the third operational amplifier and the low potential terminal of the supply voltage source.
  • This fifth resistor R5 can be chosen at a value of 1.57 MOhm. According to this configuration of the electronic circuit, no voltage is defined negative.
  • the third amplifier A3 must be mounted with a positive gain.
  • the third operational amplifier A3 can be mounted as a voltage follower without the fourth and fifth resistors.
  • the upper part of the third resistor R3 can be adjusted for example to the design to a value of 363 kOhm.
  • the band-gap voltage V1 may be greater than the desired reference voltage V REF , it is necessary to have an overall gain of the second stage smaller than 1.
  • the band-gap voltage V1 may be of the order of 1.22 V, while the reference voltage V REF can be set to 0.8 V. To do this, the band gap voltage V1 is reduced by the resistive divider formed by the third configurable resistor R3 before entering the unit. of final amplification with the third amplifier A3 of the second stage.
  • the method of adjusting the reference voltage in the second stage 12 can be done in several ways depending on the chosen design of the second stage. If the differential and integral linearities of the second stage adjustment set are good ( ⁇ 1 LSB), this adjustment of the reference voltage can be done simply. It can be measured a minimum value and a maximum value. Then it can be calculated the binary adjustment word M2, so that it is proportional to the difference between the two measures min and max, and the target value sought. If there is only differential linearity that is good, the adjustment of the reference voltage can be done with the use of a dichotomy method. On the other hand, if the linearity is not guaranteed, it is necessary to carry out a refined search following the execution of the process by dichotomy.
  • the adjustment bit word M2 must be determined to configure the third resistor R3 to obtain the desired target value.
  • This binary adjustment word M2 may of course be different from an electronic circuit to another electronic circuit, since the stabilized band-gap voltage V1 at the output of the first stage may be different from one circuit to the other.
  • the current source can be connected to the low potential terminal of the supply voltage source, while the series arrangement of the junction diode with the configurable first-stage band-gap resistor can be connected to the potential high terminal of the supply voltage source.
  • the first and second configurable resistors of the first band gap stage of the electronic circuit can each be separately configured to a different resistive value.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

Le procédé permet d'ajuster une tension de référence (V REF ) d'un circuit électronique sur la base d'une tension band-gap (V1) fournie par un premier étage (11) du type band-gap. L'étage du type band-gap (11) comprend dans un montage en série entre deux bornes d'une source de tension d'alimentation, une source de courant (P1) reliée à une première branche, qui comprend une première résistance configurable (R1 a) en série avec une première diode (N1), et à une seconde branche, qui comprend une seconde résistance configurable (R1b) reliée à une résistance complémentaire (R2) en série avec une seconde diode (N2). La tension band-gap est fournie à un noeud de connexion entre la source de courant et chaque branche. La source de courant est un transistor PMOS (P1) commandé par une tension de sortie d'un premier amplificateur opérationnel (A1) d'une boucle de commande de courant. Le mot binaire adéquat (M1) de configuration des résistances configurables (R1 a, R1 b) est déterminé sur la base de quatre valeurs de tension band-gap mesurées à deux températures différentes (T1, T2) et deux valeurs résistives des résistances configurées par un même premier mot binaire et par un même second mot binaire différent du premier mot binaire.

Description

  • L'invention concerne un procédé d'ajustement d'une tension de référence d'un circuit électronique muni d'un étage du type band-gap.
  • L'invention concerne également un circuit électronique pour la mise en oeuvre du procédé d'ajustement d'une tension de référence.
  • La réalisation de circuits électroniques comprenant un étage du type band-gap pour fournir une tension de référence, est généralement bien connue. Cette tension de référence doit en principe être réglée pour être indépendante de la température.
  • Comme représenté à la figure 1, un tel circuit électronique du type band-gap 1 est composé d'une diode, telle qu'un transistor bipolaire N1 monté sous forme de diode, qui est traversé par un courant continu Ic généré par une source de courant Sc pour définir une tension de diode VBE. Généralement cette tension de diode VBE diminue avec une augmentation de la température, et inversement augmente avec une diminution de la température. La source de courant Sc et le transistor bipolaire monté en diode N1 sont connectés en série entre deux bornes d'une tension d'alimentation continue.
  • Comme la tension de diode VBE varie inversement à la variation de la température, il est encore prévu un générateur 2 d'une tension K·UT, dont la tension K·UT varie inversement à la tension de diode VBE. Cette tension K·UT est additionnée dans un additionneur 3 à la tension de diode pour fournir une tension de référence VREF, qui est égale à VBE+K·UT· Le facteur K est ainsi adapté de manière à obtenir une tension de référence VREF indépendante de la température. Pour cela, il est nécessaire que dVBE/dT soit égale à -K·dUT/dT· La tension de référence VREF, qui peut être une tension band-gap, est d'une valeur sensiblement égale à 1.22 V à 0° C. La tension thermodynamique UT, qui est égale à k·T/q, vaut environ 23.5mV à 0° C, où k est la constante de Boltzmann, T est la température en Kelvin, et q est la charge d'un électron en valeur absolue.
  • Généralement pour un circuit électronique du type band-gap comme représenté en figure 1, une valeur par défaut du facteur K pour avoir une tension de référence VREF indépendante de la température est fixée lors du design du circuit électronique. Ce facteur K influence la tension de référence absolue, ainsi que la dépendance en température du premier ordre. Durant l'ajustement de la valeur absolue de la tension de référence, la variation du facteur K influence aussi la stabilité en température. Comme le procédé de fabrication d'un tel circuit électronique peut varier pour l'ajustement de la tension de référence, il peut résulter une stabilité en température non optimale. Cela conduit à une variation d'un circuit électronique à l'autre avec une tension de référence, qui n'est pas entièrement indépendante de la température, ce qui est un inconvénient.
  • On peut citer à ce titre, la demande de brevet US 2006/0043957 A1 , qui décrit un tel circuit électronique muni d'un étage du type band-gap. Dans cette demande de brevet, il est notamment décrit une manière d'ajuster le coefficient de température. Pour ce faire, il est effectué des mesures de la tension à différentes températures afin de calculer la pente et ainsi ajuster la tension de référence générée. Cet étage band-gap fournit donc une tension de référence précise suite à différentes mesures d'ajustement du coefficient de température. Cependant, le procédé d'ajustement nécessite plusieurs étapes de mesure afin d'en tirer les paramètres d'ajustement précis de la tension de référence, ce qui constitue un inconvénient. De plus, l'ajustement de la tension de référence est fortement dépendant des variations des paramètres de fabrication du circuit électronique, ce qui constitue un autre inconvénient.
  • L'invention a donc pour but de pallier aux inconvénients de l'état de la technique en fournissant un procédé d'ajustement d'une tension de référence sur la base d'un circuit électronique muni d'un étage du type band-gap, qui soit simple à mettre en oeuvre. Le procédé permet d'ajuster facilement la tension de référence générée indépendamment des variations des paramètres de fabrication dudit circuit électronique, et en supprimant la dépendance en température du premier ordre.
  • A cet effet, l'invention concerne un procédé d'ajustement d'une tension de référence d'un circuit électronique muni d'un étage du type band-gap, qui comprend les caractéristiques définies dans la revendication indépendante 1.
  • Des étapes particulières du procédé d'ajustement d'une tension de référence sont définies dans les revendications dépendantes 2 à 6.
  • Un avantage du procédé d'ajustement d'une tension de référence selon l'invention réside dans le fait qu'il est mesuré à deux températures différentes une tension band-gap pour deux valeurs de résistance trimées par deux mots binaires. Le mot binaire de calibrage adéquat d'une ou deux résistances configurables de l'étage band-gap est déterminé sur la base des quatre valeurs de tension band-gap pour obtenir une tension band-gap indépendante de la température.
  • Un autre avantage du procédé d'ajustement d'une tension de référence est que le niveau de la tension de référence peut ainsi être ajusté précisément dans une seconde étape sur la base de la tension band-gap ajustée. La tension de référence adaptée au niveau désiré est également indépendante de toute variation de température.
  • A cet effet, l'invention concerne également un circuit électronique muni d'un étage du type band-gap pour la mise en oeuvre du procédé d'ajustement d'une tension de référence, qui comprend les caractéristiques définies dans la revendication indépendante 7.
  • Des formes d'exécution particulières du circuit électronique sont définies dans les revendications dépendantes 8 à 16.
  • Les buts, avantages et caractéristiques du procédé d'ajustement d'une tension de référence, et du circuit électronique pour sa mise en oeuvre apparaîtront mieux dans la description suivante sur la base d'au moins une forme d'exécution non limitative illustrée par les dessins sur lesquels :
    • la figure 1 citée ci-devant représente de manière simplifiée un circuit électronique du type band-gap de l'état de la technique,
    • la figure 2 représente une forme d'exécution d'un circuit électronique muni d'un étage du type band-gap permettant le mise en oeuvre du procédé d'ajustement d'une tension de référence indépendante de la température selon l'invention, et
    • la figure 3 représente un graphique représentant la variation de la tension fournie de l'étage band-gap du circuit électronique en fonction de la température relative à la mise en oeuvre du procédé d'ajustement d'une tension de référence selon l'invention.
  • Dans la description suivante, tous les éléments du circuit électronique pour la mise en oeuvre du procédé d'ajustement d'une tension de référence, qui sont bien connus de l'homme du métier dans ce domaine technique ne seront relatés que de manière simplifiée.
  • La figure 2 représente une forme d'exécution d'un circuit électronique, qui comprend au moins un premier étage du type band-gap 11 pour fournir une tension band-gap V1, et un second étage d'adaptation 12 de la tension de référence VREF sur la base de la tension band-gap V1. Dans une première étape du procédé d'ajustement, la tension band-gap V1 est ajustée pour être indépendante de toute variation en température. Dans une seconde étape du procédé d'ajustement, la tension de référence VREF peut être adaptée à un niveau souhaité pour l'alimentation d'autres composants électroniques. Cependant la tension band-gap V1 peut également être utilisée comme tension de référence pour d'autres composants électroniques. Cette tension de référence ne varie pas en température, si la tension band-gap a bien été ajustée dans le premier étage selon le procédé d'ajustement de la présente invention, comme expliqué ci-après.
  • Dans une configuration simple du circuit électronique avec le premier étage du type band-gap, il peut être prévu au moins une source de courant P1, une résistance R1 a configurable par un mot binaire M1, et un élément sous forme de diode, tel qu'un transistor bipolaire monté en diode N1. La source de courant, la résistance et la diode à jonction sont connectés en série entre deux bornes d'une source de tension d'alimentation non représentée. La source de courant P1 est de préférence reliée à la borne de potentiel haut de la source de tension d'alimentation, alors que la diode N1 est de préférence reliée à la borne de potentiel bas de la source de tension d'alimentation. La tension band-gap V1, qui peut définir, dans ce cas, une tension de référence, est donc fournie au noeud de connexion entre la source de courant P1 et la résistance configurable R1 a. Cependant cette tension band-gap peut aussi être fournie au noeud de connexion entre la source de courant P1 et la diode N1, si la résistance configurable R1a est directement connectée à la borne de potentiel bas de la source de tension d'alimentation. Cette tension band-gap V1 est ainsi l'addition de la tension de diode du transistor N1 et de la tension générée par le courant traversant la résistance R1 a.
  • Le circuit électronique est réalisé généralement dans un substrat semi-conducteur, tel que du silicium Si ou de l'arséniure de gallium GaAs. Avec une augmentation de la température, la valeur de la résistance R1a augmente, alors que la tension de diode N1 diminue, et inversement avec une diminution de la température. Il doit donc être déterminé le mot binaire M1 de telle manière que la tension band-gap V1 fournie en sortie du premier étage 11 soit indépendante de la variation de la température. Comme expliqué ci-après notamment en référence à la figure 3, le procédé d'ajustement de la tension de référence permet de déterminer le mot binaire adéquat M1 de configuration de la résistance R1a. Le procédé d'ajustement de la tension de référence ou de la tension band-gap V1 permet de supprimer la dépendance en température du premier ordre comme brièvement expliqué en référence à la figure 1 par l'adaptation du facteur K.
  • Selon le procédé d'ajustement de la présente invention, il doit être mesuré la tension band-gap V1 à une première température T1 et à une seconde température T2 dans une gamme de température permettant le fonctionnement du circuit électronique. Cette gamme de température peut se situer par exemple entre -40°C à au moins 85°C en fonction de la technologie utilisée pour réaliser l'intégration du circuit électronique. Il peut être sélectionné par exemple une première température T1 à 0°C et une seconde température T2 à 60°C, mais d'autres températures peuvent aussi être choisies pour le procédé d'ajustement selon l'invention.
  • De préférence, les deux températures de mesure T1 et T2 peuvent être choisies de part et d'autre d'une valeur médiane de température dans la gamme de température de fonctionnement du circuit électronique. Cela permet également de minimiser les effets du second ordre (effet cloche). Elles doivent en principe également être suffisamment éloignées l'une de l'autre sans s'approcher de chaque limite de la gamme de température de manière à éviter d'amplifier des imprécisions de mesure.
  • La mesure de la tension band-gap V1 est effectuée aux deux températures à une première valeur de résistance R1 a et à une seconde valeur de résistance. Deux premières valeurs de tension band-gap V1 sont avantageusement mesurées à la première température T1 pour les deux valeurs de résistance R1 a configurée successivement par les deux mots binaires M1. Ensuite deux secondes valeurs de tension band-gap V1 sont mesurées à la seconde température T2 pour les deux valeurs de résistance R1 a configurée successivement par les deux mots binaires M1. Les quatre valeurs de la tension band-gap peuvent être mémorisées dans des moyens de mémorisation d'une unité à microprocesseur, qui peut être intégrée dans un même circuit intégré que le circuit électronique ou être simplement connectée au circuit électronique.
  • Il peut également être prévu de mémoriser dans un fichier de test durant la production, les deux valeurs de tension band-gap V1 des deux valeurs de résistances à la première température T1. Ce fichier peut être réutilisé lors du test des deux valeurs de tension band-gap à la seconde température T2 de manière à permettre le calcul final du facteur K. Le test en production mémorise les résultats de mesure des deux valeurs de tension band-gap à la première température associée à chaque circuit. Dans ces conditions, il n'est pas nécessaire de munir le circuit électronique d'une mémoire non volatile.
  • Dans une variante du procédé, deux valeurs de la tension band-gap V1 peuvent être mesurées avec la première valeur de résistance R1 a configurée par un premier mot binaire M1, aux deux températures T1 et T2 de mesure. Ensuite, deux autres valeurs de la tension band-gap V1 peuvent aussi être mesurées avec la seconde valeur de résistance R1 a configurée par un second mot binaire M1 aux deux températures T1 et T2. Les quatre valeurs de la tension band-gap V1 peuvent être mémorisées dans les moyens de mémorisation de l'unité à microprocesseur.
  • Sur la base des quatre valeurs de tension band-gap V1 mémorisées, il est directement possible de calculer le mot binaire adéquat pour configurer ladite résistance R1a. Une fois que la résistance R1a est configurée par le mot binaire adéquat M1, la tension band-gap V1 est indépendante de toute variation en température. Cela permet d'ajuster la stabilité en température du premier ordre. Le mot binaire M1 de configuration des résistances configurables peut être un mot binaire d'au moins 4 bits, et de préférence pouvant être à 7 bits ou plus. Le courant I fourni par la source de courant peut aussi être adapté en fonction de la valeur de la tension band-gap pour avoir un niveau de tension band-gap V1 déterminé en tenant compte de la valeur de la résistance configurée R1 a.
  • Il est à noter également, qu'il peut être déterminé les pentes de variation de la tension band-gap pour les deux valeurs de résistance R1a configurée par les deux mots binaires M1 différents, pour déterminer le mot binaire M1 adéquat. Cependant dans ce cas, il doit être tenu compte dans les équations des valeurs de la température de mesure, ce qui complique le procédé d'ajustement de la tension de référence. De plus, pour des pentes identiques de tout circuit électronique mesuré, on obtient toujours le même mot binaire, ce qui ne permet pas de bénéficier d'une bonne adaptation en température.
  • Par la suite dans une seconde étape, la tension de référence VREF peut être adaptée dans le second étage 12 du circuit électronique. Cette tension de référence VREF peut être ajustée précisément à une valeur supérieure ou à une valeur inférieure par exemple vers 0.8 V, ou également à une valeur identique à celle de la tension band-gap V1, comme expliqué ci-après plus en détail. Comme la tension band-gap adaptée dans le premier étage 11 du circuit électronique, peut être différente d'un circuit à l'autre d'une même plaquette de circuits intégrés ou de différentes plaquettes de circuits intégrés, il est nécessaire d'adapter la tension de référence désirée dans le second étage 12.
  • Dans une configuration plus complète illustrée par la figure 2, le premier étage du type band-gap 11 est tout d'abord composé d'une source de courant P1, qui est réalisée au moyen d'un transistor PMOS P1. La source du transistor PMOS P1 est reliée à une borne de potentiel haut d'une source de tension d'alimentation non représentée, alors que le drain est relié à une première résistance configurable R1 a et à une seconde résistance configurable R1 b. Pour rendre conducteur le transistor PMOS P1, la grille de ce transistor PMOS P1 est commandée par une tension de sortie d'un premier amplificateur opérationnel A1 d'une boucle de commande du courant. Ainsi un courant contrôlé I est fourni par ce transistor PMOS P1 aux première et seconde résistances configurables R1 a et R1 b. Un premier courant Ia passe par la première résistance R1 a, alors qu'un second courant Ib passe par la seconde résistance R1 b. La tension band-gap V1 de sortie du premier étage 11 est définie au noeud de connexion entre le transistor PMOS P1 et chaque résistance configurable R1a et R1b.
  • Dans une première branche, la première résistance R1 a est reliée d'un côté au drain du transistor PMOS P1 et d'un autre côté à une première diode, qui est de préférence un premier transistor bipolaire monté en diode N1. Ce premier transistor monté en diode N1 est composé de n transistors bipolaires élémentaires. Ce premier transistor bipolaire peut être un transistor PNP avec la base et le collecteur reliés à la borne de potentiel bas de la source de tension d'alimentation. Ainsi le transistor PMOS P1, la première résistance R1 a et le premier transistor bipolaire monté en diode N1 sont reliés en série entre les bornes de la source de tension d'alimentation.
  • Dans une seconde branche, la seconde résistance R1b est reliée d'un côté au drain du transistor PMOS P1 et d'un autre côté à une résistance complémentaire R2, qui est ensuite reliée à une seconde diode. Cette seconde diode est de préférence un second transistor bipolaire monté en diode N2. Ce second transistor monté en diode N2 est composé de m transistors bipolaires élémentaires. Ce second transistor bipolaire peut être un transistor PNP avec la base et le collecteur reliés à la borne de potentiel bas de la source de tension d'alimentation. Ainsi le transistor PMOS P1, la seconde résistance R1 b, la résistance complémentaire R2 et le second transistor bipolaire monté en diode N2 sont reliés en série entre les bornes de la source de tension d'alimentation.
  • Le nombre m de transistors bipolaires élémentaires de la seconde branche est supérieur au nombre n de transistors bipolaires élémentaires de la première branche. Dans une réalisation avantageuse du circuit électronique, le nombre n de transistors bipolaires élémentaires pour la diode N1 peut être choisi égal à 1, alors que le nombre m de transistors bipolaires élémentaires de la diode N2 peut être choisi égal à 24. Ce choix provient d'un bon appariement recherché avec symétrie centrale lors du placement des transistors élémentaires sur le circuit intégré du circuit électronique. Le transistor bipolaire élémentaire de la diode N1 est disposé au centre des 24 transistors bipolaires élémentaires de la diode N2 pour donner une structure sous forme de carré.
  • Les deux résistances configurables R1a et R1b peuvent être similaires et configurées par un même mot binaire M1 fourni à travers un bus de configuration relié à l'unité à microprocesseur. Chaque résistance configurable peut être composée en série d'une résistance de base et d'un réseau de résistances. Les résistances du réseau peuvent être court-circuitées chacune au moyen d'un commutateur respectif activé par un bit respectif du mot binaire M1. Les valeurs d'une partie des résistances du réseau peuvent être pondérées par puissance de 2 ou être chacune d'une même valeur par exemple choisie entre 15 et 20 kOhm. De préférence, chaque résistance configurable peut varier de 1.8 MOhm (résistance de base) à 4.03 MOhm. La valeur par défaut de chaque résistance configurable, qui est ajustée par exemple au design, peut être fixée à 2.94 MOhm. La résistance complémentaire R2 peut être d'une valeur fixée de l'ordre de 420 kOhm. Bien entendu d'autres valeurs de résistances peuvent être prévues de manière à obtenir une tension band-gap V1 de l'ordre de 1.22 V à 0 °C.
  • Il est à noter qu'en lieu et place des premier et second transistors bipolaires montés en diode N1 et N2 du type PNP, il peut être envisagé d'utiliser des premier et second transistors bipolaires montés en diode N1 et N2 du type NPN. Dans ce cas, l'émetteur de chaque transistor est relié à la borne de potentiel bas de la source de tension d'alimentation, alors que la base et le collecteur sont reliés à la première résistance R1 a pour le premier transistor et à la résistance complémentaire R2 pour le second transistor.
  • Comme mentionné ci-devant, le courant I, qui est fourni par le transistor PMOS P1 aux résistances R1 a, R1 b, R2 et aux diodes N1 et N2, est déterminé dans la boucle de commande du courant. Pour ce faire, l'entrée positive du premier amplificateur opérationnel A1 reçoit une première valeur de tension de comparaison Vp au noeud de connexion entre la première résistance configurable R1 a et le premier transistor PNP monté en diode N1. L'entrée négative du premier amplificateur opérationnel A1 reçoit une seconde valeur de tension de comparaison Vm au noeud de connexion entre la seconde résistance configurable R1b et la résistance complémentaire R2. La sortie de ce premier amplificateur opérationnel A1 commande la grille du transistor PMOS P1 de manière à contrôler le courant la passant par la première résistance configurable R1 a et le courant Ib passant par la seconde résistance configurable R1 b.
  • Le premier étage 11, qui fournit la tension band-gap V1, permet ainsi d'ajuster la stabilité en température du premier ordre. Par contre, le second étage 12 permet d'ajuster la valeur de la tension de référence désirée VREF sans modifier la stabilité en température au moyen d'un simple ajustement de l'offset, comme expliqué ci-après de manière plus détaillée.
  • La valeur de la tension band-gap V1, qui est fournie en sortie du premier étage 11, est définie par l'équation suivante : V ⁢ 1 = Vp + R ⁢ 1 ⁢ a ⋅ ln m / n ⋅ U T / R ⁢ 2
    Figure imgb0001
    où Vp correspond à la tension de diode VBE du premier transistor PNP monté en diode N1, qui est formé de n transistors bipolaires élémentaires. Le facteur K pour l'ajustement de la stabilité en température du premier ordre est donc R1a·In(m/n)/R2.
  • Il est donc facile de calculer le facteur K pour pouvoir obtenir une tension band-gap V1, qui soit stable en température en appliquant l'équation K = (V1―Vp)/UT. Il est clair que ce résultat peut varier d'un circuit électronique à l'autre en fonction des variations du procédé de fabrication. La résistance configurable R1 a et également la résistance configurable R1 b permettent donc un ajustement du facteur K.
  • Comme montré à la figure 3, si la valeur de ces résistances configurables varie d'une valeur minimale à une valeur maximale par le mot binaire de configuration M1 à i bits, la variation de la tension band-gap V1 en fonction de la température est représentée par les droites pb et pm. Pour une valeur maximale des résistances configurables, il peut être mesuré une première valeur de tension band-gap V1HT1 à une première température T1, et une seconde valeur de tension band-gap V1HT2 à une seconde température T2. La pente de la droite pm pour une valeur maximale des résistances configurables est une pente positive, ce qui signifie que la tension band-gap augmente avec une augmentation de la température. Pour une valeur minimale des résistances configurables, il peut être mesuré une première valeur de tension band-gap V1LT1 à une première température T1, et une seconde valeur de tension band-gap V1LT2 à une seconde température T2. La pente de la droite pb pour une valeur minimale des résistances configurables est une pente négative, ce qui signifie que la tension band-gap diminue avec une augmentation de la température.
  • Pour l'ajustement du facteur K, il suffit donc de mesurer deux valeurs de tension band-gap V1 à deux températures différentes. Ceci permet de pouvoir déterminer le mot binaire adéquat M1 pour configurer les résistances R1 a et R1 b de la figure 2, afin d'obtenir une valeur de tension band-gap V1 indépendante de la température. La tension band-gap V1 indépendante de la température est montrée par la droite pn en traits interrompus à la figure 3. Cette droite pn est parallèle à l'axe x relatif à la température.
  • Dans un cas pratique de détermination du mot binaire adéquat, les résistances configurables sont configurées entre les valeurs minimale et maximale. Elles sont configurées à une première valeur résistive par un premier mot binaire et à une seconde valeur résistive par un second mot binaire. La première valeur résistive peut être par exemple plus grande que la seconde valeur résistive. La première droite p1 relative à la première valeur résistive est représentée avec une pente positive, alors que la seconde droite p2 est représentée avec une pente négative. Cependant, il est également tout à fait possible d'avoir les deux pentes positives ou les deux pentes négatives pour la détermination du mot binaire adéquat. Il est par contre impératif que le circuit électronique soit conçu pour avoir une pente positive avec une valeur de résistance configurable maximale et une pente négative avec une valeur de résistance configurable minimale. Ceci est nécessaire pour déterminer le mot binaire adéquat de variation nulle en température de la tension band-gap.
  • Une première valeur de tension band-gap V11T1 peut être mesurée à la première température T1 avec la première valeur résistive des résistances configurables. Une première valeur de tension band-gap V12T1 peut être mesurée à la première température T1 avec la seconde valeur résistive des résistances configurables. Une seconde valeur de tension band-gap V11T2 peut être mesurée à la seconde température T2 avec la première valeur résistive des résistances configurables. Finalement, une seconde valeur de tension band-gap V12T2 peut être mesurée à la seconde température T2 avec la seconde valeur résistive des résistances configurables. Les quatre valeurs de tension band-gap sont mémorisées dans des moyens de mémorisation de l'unité à microprocesseur pour la détermination du mot binaire adéquat.
  • Le mot binaire M1 adéquat à i bits pour la configuration des résistances R1 a et R1 b est donc donné par l'équation suivante : M ⁢ 1 ⁢ i - 1 : 0 = 2 i - 1 ⋅ V 12 ⁢ T ⁢ 1 - V 12 ⁢ T ⁢ 2 / V 11 ⁢ T ⁢ 2 - V 12 ⁢ T ⁢ 2 - V 11 ⁢ T ⁢ 1 + V 12 ⁢ T ⁢ 1
    Figure imgb0002
  • Il est à noter que la formule susmentionnée repose sur une très bonne non-linéarité différentielle (DNL) et une très bonne non-linéarité intégrale (INL). Entre les valeurs de V1HT1 et V1LT1, de même entre les valeurs de V1HT2 et V1LT2, tous les pas d'ajustement (LSB) doivent être si possible égaux l'un par rapport à l'autre. Si la fonction V1 = f(M1) n'est pas linéaire, la formule ci-dessus doit en principe être adaptée à cette non-linéarité.
  • La non-linéarité différentielle se focalise sur les pas d'ajustement. Cette non-linéarité différentielle est le rapport entre chaque pas d'ajustement et le pas théorique. Pour un ajustement allant de 0 à 15 (16 pas), ce qui est codé sur 4 bits, il y a un pas théorique de 1. Pour caractériser un tel moyen, il peut être mesuré la valeur de chaque pas et effectué une comparaison par rapport au résultat théorique. Pour un pas théorique (LSB = 1) de la succession de 0, 1, 2 jusqu'à 15, il est mesuré une succession de 0, 1.1, 1.9, 3.2 jusqu'à 15 par exemple. Pour chaque pas, la non-linéarité différentielle est calculée et donne DNL(0) = 0, DNL(1) = (1.1 - 0)/LSB - 1 = 0.1, DNL(2) = (1.9 - 1.1)/LSB - 1 = - 0.2, DNL(3) = (3.2 - 1.9)/LSB - 1 = 0.3 et ainsi de suite. Ainsi la non-linéarité différentielle (DNL) de ce système est la valeur absolue maximum entre tous les pas DNL(i) qui sont définis par la formule (f(i) ― f(i―1))/LSB - 1.
  • La non-linéarité intégrale (INL) représente le cumul de la non-linéarité différentielle (DNL). Cette non-linéarité intégrale fait ressortir la dérive de la fonction d'ajustement par rapport à la courbe théorique. Pour chaque pas, cela donne INL(0) = DNL(0) = 0, INL(1) = DNL(0) + DNL(1) = 0.1, INL(2) = DNL(0) + DNL(1) + DNL(2) = -0.1, INL(3) = DNL(0) + DNL(1) + DNL(2) + DNL(3) = 0.2 et ainsi de suite. La non-linéarité intégrale (INL) de ce système est la valeur absolue maximum entre tous les INL(i).
  • Si la non-linéarité différentielle d'un tel système est mauvaise, cela signifie que les pas ont une distribution autour de la valeur théorique avec un large écart type. Une mauvaise non-linéarité intégrale signifie que la courbe d'ajustement s'écarte peu à peu de la courbe théorique. Sur des portions de la courbe, la valeur moyenne des pas n'est pas égale à la valeur théorique des pas. Cela signifie également que sur cette portion, la valeur moyenne des DNL(i) n'est pas égale à 0.
  • Pour un DNL plus petit que 0.5, cela signifie que le système est monotone et de bonne qualité. Pour un DNL plus grand que 0.5, il est nécessaire d'analyser chaque pas. Pour un INL plus petit que 0.5, cela signifie que la fonction d'ajustement ne s'éloigne jamais de la courbe théorique de plus de 0.5 LSB. Cela définit un très bon résultat.
  • Pour la détermination de la tension de référence du circuit électronique, la plage d'ajustement du facteur K doit toujours être assez large pour obtenir une pente de variation de la tension band-gap V1 toujours positive pour Kmax et toujours négative pour Kmin. Le mot binaire M1 de configuration est donc minimal pour Kmin et maximal pour Kmax. Avec une valeur Kmin minimale, chaque résistance configurable R1a et R1 b peut avoir une valeur de 1.8 MOhm. Par contre avec une valeur Kmax maximale, chaque résistance configurable R1 a et R1 b peut avoir une valeur de 4.03 MOhm.
  • Il est à noter qu'un facteur K optimal ne donne pas forcément un résultat optimal en valeur absolue. Ceci est dû notamment aux variations dans le procédé de fabrication du circuit électronique.
  • Avec le procédé d'ajustement de la tension de référence et notamment de la tension band-gap selon l'invention, il est possible d'effectuer un calcul direct avec deux paires de valeurs de tension band-gap à mesurer. Deux premières valeurs de tension band-gap sont mesurées avec les résistances configurées avec deux mots binaires différents à une première température T1. Les deux mesures sont effectuées dans des périodes temporelles très rapprochées et avec une première température T1 stable. La température de jonction des diodes N1, N2 n'a ainsi pas le temps de changer. Ensuite deux secondes valeurs de tension band-gap sont mesurées avec les résistances configurées par les deux mots binaires à une seconde température T2. De nouveau, les deux mesures sont effectuées dans des périodes temporelles très rapprochées et avec une seconde température T2 stable. En opérant de cette manière pour déterminer les quatre valeurs de tensions band-gap, chaque valeur de température absolue n'a pas besoin d'être sélectionnée de manière très précise.
  • Comme indiqué précédemment, il peut être aussi envisagé de calculer les pentes de variation en température de la tension band-gap V1. Ce procédé de mesure nécessite par contre une précision de la température absolue pour les première et seconde températures de mesure. Ce procédé de mesure est difficile à mettre en pratique en production des circuits électroniques. Ainsi ce procédé n'offre pas un très grand avantage pour la détermination du mot binaire adéquat afin de fournir une tension band-gap indépendante de la température.
  • Il peut encore être prévu de calculer les pentes fixes. Cela n'a un sens que s'il n'est pas possible de mémoriser les résultats des mesures dans un fichier ou une mémoire non volatile. Le calcul de la pente se fait durant la phase de caractérisation du design et ensuite est fixé pour tous les circuits intégrés en fonction de la caractérisation.
  • L'ajustement de la valeur absolue de la tension de référence VREF en sortie du circuit électronique est réalisé par le second étage 12. Dans ce second étage, un second amplificateur opérationnel A2 est connecté en suiveur en tension pour recevoir en entrée la tension band-gap V1 du premier étage 11. Ce suiveur en tension permet de ne pas influencer l'adaptation de la tension band-gap V1 dans le premier étage 11. Une troisième résistance configurable R3 est prévue pour permettre d'abaisser la tension avant l'unité d'amplification. Cette troisième résistance R3 est reliée entre la sortie du suiveur en tension A2 et la borne de potentiel bas de la source de tension d'alimentation. La troisième résistance R3 comprend une partie basse et une partie haute, qui peut être configurée au moyen d'un second mot binaire d'adaptation M2 fourni à travers un bus d'offset. Ce mot binaire peut aussi être un mot binaire d'au moins 4 bits, de préférence 7 bits ou supérieur. La partie basse de la troisième résistance R3 peut être d'une valeur égale à 1.66 MOhm, alors que la partie haute peut être configurée par le mot binaire pour varier de 0 à 720 kOhm.
  • L'unité d'amplification comprend un troisième amplificateur opérationnel A3, dont l'entrée positive est reliée à une partie intermédiaire configurée de la troisième résistance R3. Cette unité d'amplification est à gain fixé par des quatrième et cinquième résistances R4 et R5. La quatrième résistance R4 est reliée entre l'entrée négative et la sortie du troisième amplificateur opérationnel A3. Cette quatrième résistance peut être choisie à une valeur de 862 kOhm. La cinquième résistance R5 est reliée entre l'entrée négative du troisième amplificateur opérationnel et la borne de potentiel bas de la source de tension d'alimentation. Cette cinquième résistance R5 peut être choisie à une valeur de 1.57 MOhm. Selon cette configuration du circuit électronique, aucune tension n'est définie négative. Ainsi le troisième amplificateur A3 doit donc être monté avec un gain positif.
  • Dans une variante de réalisation du second étage 12 du circuit électronique, le troisième amplificateur opérationnel A3 peut être monté en suiveur de tension sans les quatrième et cinquième résistances. La partie haute de la troisième résistance R3 peut être ajustée par exemple au design à une valeur de 363 kOhm.
  • Comme la tension band-gap V1 peut être de valeur supérieure à la tension de référence désirée VREF, il est nécessaire d'avoir un gain global du second étage plus petit que 1. La tension band-gap V1 peut être de l'ordre de 1.22 V, alors que la tension de référence VREF peut être définie à 0.8 V. Pour se faire, la tension band-gap V1 est diminuée par le diviseur résistif formé par la troisième résistance configurable R3 avant d'entrer dans l'unité d'amplification finale avec le troisième amplificateur A3 du second étage.
  • Le procédé d'ajustement de la tension de référence dans le second étage 12, peut se faire de plusieurs manières en fonction de la conception choisie du second étage. Si les linéarités différentielles et intégrales de l'ensemble d'ajustement du second étage sont bonnes (<1 LSB), cet ajustement de la tension de référence peut se faire simplement. Il peut être mesuré une valeur minimum et une valeur maximum. Ensuite, il peut être calculé le mot binaire d'ajustement M2, pour qu'il soit proportionnel à la différence entre les deux mesures min et max, et la valeur cible recherchée. S'il n'y a que la linéarité différentielle qui est bonne, l'ajustement de la tension de référence peut se faire avec l'utilisation d'un procédé par dichotomie. Par contre si la linéarité n'est pas garantie, il est nécessaire d'effectuer une recherche affinée suite à l'exécution du procédé par dichotomie. Pour toutes les possibilités choisies d'ajustement de la tension de référence VREF dans le second étage 12, le mot binaire d'ajustement M2 doit être déterminé pour configurer la troisième résistance R3 pour obtenir la valeur cible souhaitée. Ce mot binaire d'ajustement M2 peut bien entendu être différent d'un circuit électronique à un autre circuit électronique, étant donné que la tension band-gap stabilisée V1 en sortie du premier étage peut être différente d'un circuit à l'autre.
  • A partir de la description qui vient d'être faite, plusieurs variantes du procédé d'ajustement d'une tension de référence d'un circuit électronique peuvent être conçues par l'homme du métier sans sortir du cadre de l'invention définie par les revendications. La source de courant peut être reliée à la borne de potentiel bas de la source de tension d'alimentation, alors que l'agencement en série de la diode à jonction avec la résistance configurable du premier étage du type band-gap peut être relié à la borne de potentiel haut de la source de tension d'alimentation. Les première et seconde résistances configurables du premier étage band-gap du circuit électronique peuvent être configurées chacune séparément à une valeur résistive différente.

Claims (16)

  1. Procédé d'ajustement d'une tension de référence (VREF) d'un circuit électronique, qui est muni d'un étage du type band-gap (11), l'étage du type band-gap (11) comprenant dans un montage en série entre deux bornes d'une source de tension d'alimentation, au moins une source de courant (P1), une première résistance configurable (R1a) et une première diode (N1), l'étage du type band-gap fournissant une tension band-gap (V1), qui est définie par la tension générée par le courant traversant la résistance configurable et la diode, la tension de référence étant obtenue sur la base de la tension band-gap fournie par l'étage du type band-gap, le procédé comprenant les étapes consistant à :
    mesurer une première tension band-gap (V11T1) avec une première valeur de résistance configurée par un premier mot binaire (M1) à une première température (T1) choisie dans une gamme de température de fonctionnement du circuit électronique,
    mesurer une seconde tension band-gap (V12T1) avec une seconde valeur de résistance configurée par un second mot binaire (M1) à la première température (T1),
    mesurer une troisième tension band-gap (V11T2) avec la première valeur de résistance configurée par le premier mot binaire (M1) à une seconde température (T2) différente de la première température et dans la gamme de température de fonctionnement du circuit électronique,
    mesurer une quatrième tension band-gap (V12T2) avec la seconde valeur de résistance configurée par le second mot binaire (M1) à la seconde température (T2), et
    déterminer un mot binaire adéquat (M1) pour configurer la résistance configurable sur la base des quatre valeurs de tension band-gap mesurées, afin d'obtenir une tension band-gap indépendante de la variation en température.
  2. Procédé d'ajustement d'une tension de référence (VREF) d'un circuit électronique, qui est muni d'un étage du type band-gap (11), l'étage du type band-gap (11) comprenant dans un montage en série entre deux bornes d'une source de tension d'alimentation, au moins une source de courant (P1), une première résistance configurable (R1a) et une première diode (N1), l'étage du type band-gap fournissant une tension band-gap (V1), qui est définie par la tension générée par le courant traversant la résistance configurable et la diode, la tension de référence étant obtenue sur la base de la tension band-gap fournie par l'étage du type band-gap, le procédé comprenant les étapes consistant à :
    mesurer une première tension band-gap (V11T1) avec une première valeur de résistance configurée par un premier mot binaire (M1) à une première température (T1) choisie dans une gamme de température de fonctionnement du circuit électronique,
    mesurer une seconde tension band-gap (V11T2) avec la première valeur de résistance configurée par le premier mot binaire (M1) à une seconde température (T2) différente de la première température et dans la gamme de température de fonctionnement du circuit électronique,
    mesurer une troisième tension band-gap (V12T1) avec une seconde valeur de résistance configurée par un second mot binaire (M1) à la première température (T1),
    mesurer une quatrième tension band-gap (V12T2) avec la seconde valeur de résistance configurée par le second mot binaire (M1) à la seconde température (T2), et
    déterminer un mot binaire adéquat (M1) pour configurer la résistance configurable sur la base des quatre valeurs de tension band-gap mesurées, afin d'obtenir une tension band-gap indépendante de la variation en température.
  3. Procédé selon l'une des revendications 1 et 2, caractérisé en ce que les première, seconde, troisième et quatrième tensions band-gap mesurées sont successivement mémorisées dans des moyens de mémorisation d'une unité à microprocesseur.
  4. Procédé selon l'une des revendications 1 et 2, caractérisé en ce que la première température (T1) de mesure et la seconde température (T2) de mesure sont sélectionnées de part et d'autre d'une température médiane de la gamme de température de fonctionnement du circuit électronique.
  5. Procédé selon l'une des revendications précédentes, caractérisé en ce que le mot binaire adéquat (M1) pour configurer la résistance configurable (R1a) est déterminé sur la base de la formule du mot binaire à i bits : M ⁢ 1 ⁢ i - 1 : 0 = 2 i - 1 ⋅ V 12 ⁢ T ⁢ 1 - V 12 ⁢ T ⁢ 2 / V 11 ⁢ T ⁢ 2 - V 12 ⁢ T ⁢ 2 - V 11 ⁢ T ⁢ 1 + V 12 ⁢ T ⁢ 1
    Figure imgb0003
    où V11T1 est la tension band-gap mesurée à la première valeur résistive de la résistance configurable et à la première température (T1), V11T2 est la tension band-gap mesurée à la première valeur résistive de la résistance configurable et à la seconde température (T2), V12T1 est la tension band-gap mesurée à la seconde valeur résistive de la résistance configurable et à la première température (T1), et V12T2 est la tension band-gap mesurée à la seconde valeur résistive de la résistance configurable et à la seconde température (T2).
  6. Procédé selon l'une des revendications précédentes, pour lequel le circuit électronique comprend un second étage (12) pour adapter le niveau de la tension de référence (VREF) sur la base de la tension band-gap (V1), ce second étage comprenant un second amplificateur opérationnel (A2) connecté en suiveur en tension pour recevoir en entrée la tension band-gap du premier étage du type band-gap (11), une troisième résistance configurable (R3), qui peut être configurée par un second mot binaire (M2), étant reliée entre une sortie du second amplificateur opérationnel (A2) et une borne de potentiel bas d'une source de tension d'alimentation, et une unité d'amplification reliée à une partie intermédiaire configurée de la troisième résistance pour fournir en sortie la tension de référence adaptée (VREF), caractérisé en ce que la tension de référence est adaptée après que la tension band-gap (V1) a été adaptée dans le premier étage du type band-gap (11), en configurant la troisième résistance (R3) par un second mot binaire au moyen d'un procédé par dichotomie de manière à déterminer le second mot binaire adéquat (M2) pour configurer la troisième résistance.
  7. Circuit électronique pour la mise en oeuvre du procédé d'ajustement d'une tension de référence (VREF) selon l'une des revendications précédentes, la tension de référence étant obtenue sur la base d'une tension band-gap (V1) fournie par un premier étage (11) du type band-gap, caractérisé en ce que le premier étage du type band-gap comprend dans un montage en série entre deux bornes d'une source de tension d'alimentation, une source de courant (P1) reliée à une première branche, qui comprend une première résistance configurable (R1 a) en série avec une première diode (N1), et à une seconde branche, qui comprend une seconde résistance configurable (R1b) reliée à une résistance complémentaire (R2) en série avec une seconde diode (N2), la tension band-gap étant fournie à un noeud de connexion entre la source de courant et chaque branche.
  8. Circuit électronique selon la revendication 7, caractérisé en ce que la source de courant est composée d'un transistor MOS (P1), dont la grille est commandée par une tension de sortie d'un premier amplificateur opérationnel (A1) d'une boucle de commande du courant dans le transistor MOS, en ce qu'une entrée positive du premier amplificateur opérationnel (A1) est reliée à un noeud de connexion entre la première résistance configurable (R1a) et la première diode (N1) pour recevoir une première tension de comparaison (Vp), et en ce qu'une entrée négative du premier amplificateur opérationnel (A1) est reliée à un noeud de connexion entre la seconde résistance configurable (R1b) et la résistance complémentaire (R2) pour recevoir une seconde tension de comparaison (Vm).
  9. Circuit électronique selon l'une des revendications 7 et 8, caractérisé en ce que chaque résistance configurable (R1a, R1b) est configurée par un mot binaire respectif.
  10. Circuit électronique selon la revendication 9, caractérisé en ce que les deux résistances configurables (R1 a, R1 b) sont configurées par un même premier mot binaire.
  11. Circuit électronique selon la revendication 7, caractérisé en ce que la première diode (N1) est un premier transistor bipolaire monté en diode, et en ce que la seconde diode (N2) est un second transistor bipolaire monté en diode.
  12. Circuit électronique selon la revendication 11, caractérisé en ce que chaque transistor bipolaire monté en diode est un transistor du type PNP.
  13. Circuit électronique selon la revendication 11, caractérisé en ce que le premier transistor bipolaire monté en diode (N1) est composé de n transistors bipolaires élémentaires, et en ce que le second transistor bipolaire monté en diode (N2) est composé de m transistors bipolaires élémentaires, le nombre entier m étant plus grand que le nombre entier n, qui vaut au moins 1.
  14. Circuit électronique selon la revendication 13, caractérisé en ce que le circuit électronique est un circuit intégré, en ce que le premier transistor bipolaire monté en diode (N1) comprend un transistor bipolaire élémentaire, et en ce que le second transistor bipolaire monté en diode (N2) comprend 24 transistors bipolaires élémentaires, qui sont réalisés autour du transistor bipolaire élémentaire de la première diode de manière à constituer une structure sous forme de carré.
  15. Circuit électronique selon la revendication 7, caractérisé en ce qu'il comprend un second étage (12) pour adapter le niveau de la tension de référence (VREF) sur la base de la tension band-gap (V1), ce second étage comprenant un second amplificateur opérationnel (A2) connecté en suiveur en tension pour recevoir en entrée la tension band-gap du premier étage (11), une troisième résistance configurable (R3), qui peut être configurée par un second mot binaire (M2), étant reliée entre une sortie du second amplificateur opérationnel (A2) et une borne de potentiel bas de la source de tension d'alimentation, et une unité d'amplification reliée à une partie intermédiaire configurée de la troisième résistance pour fournir en sortie la tension de référence adaptée.
  16. Circuit électronique selon la revendication 15, caractérisé en ce que l'unité d'amplification comprend un troisième amplificateur opérationnel (A3), dont une entrée positive est reliée à une partie intermédiaire configurée de la troisième résistance (R3), une quatrième résistance (R4) reliée entre une entrée négative et une sortie du troisième amplificateur opérationnel (A3), et une cinquième résistance (R5) reliée entre l'entrée négative du troisième amplificateur opérationnel et une borne de potentiel bas de la source de tension d'alimentation, les quatrième et cinquième résistances permettant de fixer le gain d'amplification du troisième amplificateur opérationnel (A3).
EP20110177618 2011-08-16 2011-08-16 Procédé d'ajustement d'une tension de référence sur la base d'un circuit band-gap Active EP2560066B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP20110177618 EP2560066B1 (fr) 2011-08-16 2011-08-16 Procédé d'ajustement d'une tension de référence sur la base d'un circuit band-gap
US13/584,125 US8994356B2 (en) 2011-08-16 2012-08-13 Method for adjusting a reference voltage based on a band-gap circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP20110177618 EP2560066B1 (fr) 2011-08-16 2011-08-16 Procédé d'ajustement d'une tension de référence sur la base d'un circuit band-gap

Publications (2)

Publication Number Publication Date
EP2560066A1 true EP2560066A1 (fr) 2013-02-20
EP2560066B1 EP2560066B1 (fr) 2014-12-31

Family

ID=44735820

Family Applications (1)

Application Number Title Priority Date Filing Date
EP20110177618 Active EP2560066B1 (fr) 2011-08-16 2011-08-16 Procédé d'ajustement d'une tension de référence sur la base d'un circuit band-gap

Country Status (2)

Country Link
US (1) US8994356B2 (fr)
EP (1) EP2560066B1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI514106B (zh) * 2014-03-11 2015-12-21 Midastek Microelectronic Inc 參考電源產生電路及應用其之電子電路
US9411355B2 (en) * 2014-07-17 2016-08-09 Infineon Technologies Austria Ag Configurable slope temperature sensor
KR101713840B1 (ko) * 2015-10-15 2017-03-22 한양대학교 에리카산학협력단 저전력을 소비하는 고-psrr cmos 밴드갭 기준 회로
US11815927B1 (en) * 2022-05-19 2023-11-14 Changxin Memory Technologies, Inc. Bandgap reference circuit and chip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002042856A1 (fr) * 2000-11-22 2002-05-30 Infineon Technologies Ag Procede pour regler un circuit bgr et circuit bgr
US6590372B1 (en) * 2002-02-19 2003-07-08 Texas Advanced Optoelectronic Solutions, Inc. Method and integrated circuit for bandgap trimming
US20060043957A1 (en) 2004-08-30 2006-03-02 Carvalho Carlos M Resistance trimming in bandgap reference voltage sources
US7164259B1 (en) * 2004-03-16 2007-01-16 National Semiconductor Corporation Apparatus and method for calibrating a bandgap reference voltage
US20080116875A1 (en) * 2006-11-16 2008-05-22 Fan Yung Ma Systems, apparatus and methods relating to bandgap circuits

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004917B2 (en) * 2008-09-22 2011-08-23 Sandisk Technologies Inc. Bandgap voltage and temperature coefficient trimming algorithm

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002042856A1 (fr) * 2000-11-22 2002-05-30 Infineon Technologies Ag Procede pour regler un circuit bgr et circuit bgr
US6590372B1 (en) * 2002-02-19 2003-07-08 Texas Advanced Optoelectronic Solutions, Inc. Method and integrated circuit for bandgap trimming
US7164259B1 (en) * 2004-03-16 2007-01-16 National Semiconductor Corporation Apparatus and method for calibrating a bandgap reference voltage
US20060043957A1 (en) 2004-08-30 2006-03-02 Carvalho Carlos M Resistance trimming in bandgap reference voltage sources
US20080116875A1 (en) * 2006-11-16 2008-05-22 Fan Yung Ma Systems, apparatus and methods relating to bandgap circuits

Also Published As

Publication number Publication date
EP2560066B1 (fr) 2014-12-31
US8994356B2 (en) 2015-03-31
US20130043859A1 (en) 2013-02-21

Similar Documents

Publication Publication Date Title
FR2623307A1 (fr) Source de courant a deux bornes avec compensation de temperature
EP2560066B1 (fr) Procédé d&#39;ajustement d&#39;une tension de référence sur la base d&#39;un circuit band-gap
FR3002631A1 (fr) Detecteur bolometrique a polarisation adaptative en temperature
FR2532083A1 (fr) Circuit de reference de precision a tension d&#39;intervalle de bande
FR2912013A1 (fr) Dispositif de generation de courant de polarisation ayant un coefficient de temperature ajustable.
FR2918746A1 (fr) Capteur electronique a regulation thermique integree
WO2015110307A1 (fr) Procede et dispositif de determination de l&#39;impedance d&#39;un element de stockage d&#39;energie d&#39;une batterie
EP0680140A1 (fr) Amplificateur différentiel à réglage de mode commun
FR3029292A1 (fr) Dispositif de correction du decalage de tension d&#39;un pont de wheatstone
FR2887650A1 (fr) Circuit fournissant une tension de reference
EP1321752A1 (fr) Capteur de température à seuil comprenant des moyens de test à température ambiante
FR3072841A1 (fr) Circuit electronique avec dispositif de surveillance de l&#39;alimentation utilisant un seuil de declenchement choisi dans une plage de tensions autour d&#39;une tension de bande interdite
FR2801145A1 (fr) Circuit d&#39;alimentation a courant constant
FR2825806A1 (fr) Circuit de polarisation a point de fonctionnement stable en tension et en temperature
EP0829796B1 (fr) Contrôleur de tension à sensibilité aux variations de température atténuée
EP1566717A1 (fr) Dispositif de génération d&#39;une tension électrique de référence de précision améliorée et circuit intégré électronique correspondant
FR3034873A1 (fr) Dispositif de mesure d&#39;un courant dans un circuit electrique
FR2581812A1 (fr) Convertisseur numerique-analogique a circuits de decalage de niveau d&#39;entree numerique
FR2986390A1 (fr) Amplificateur operationnel a suppression de tension de decalage
EP3495826B1 (fr) Dispositif électronique de mesure d&#39;un paramètre physique
BE699541A (fr)
FR2906903A1 (fr) Circuit electronique de reference de tension.
FR3004532A1 (fr) Circuit electrique pour faire fonctionner un capteur ratiometrique
EP2618375A1 (fr) Procédé et système de mesure pour la calibration thermique d&#39;un circuit électronique
FR2890239A1 (fr) Compensation des derives electriques de transistors mos

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

17P Request for examination filed

Effective date: 20130820

RBV Designated contracting states (corrected)

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20141008

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: FRENCH

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 704763

Country of ref document: AT

Kind code of ref document: T

Effective date: 20150215

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 602011012646

Country of ref document: DE

Effective date: 20150219

REG Reference to a national code

Ref country code: CH

Ref legal event code: NV

Representative=s name: ICB INGENIEURS CONSEILS EN BREVETS SA, CH

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20150331

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

REG Reference to a national code

Ref country code: NL

Ref legal event code: VDEP

Effective date: 20141231

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG4D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20150401

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

REG Reference to a national code

Ref country code: AT

Ref legal event code: MK05

Ref document number: 704763

Country of ref document: AT

Kind code of ref document: T

Effective date: 20141231

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

Ref country code: AT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20150430

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 602011012646

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20151001

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20150816

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20150816

REG Reference to a national code

Ref country code: IE

Ref legal event code: MM4A

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 6

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20150816

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20150816

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20110816

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 7

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20150831

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 8

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20141231

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230611

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20250724

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20250725

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 20250901

Year of fee payment: 15