EP2266147A2 - Verfahren zur herstellung monokristalliner solarzellen mit rückseitiger kontaktstruktur - Google Patents

Verfahren zur herstellung monokristalliner solarzellen mit rückseitiger kontaktstruktur

Info

Publication number
EP2266147A2
EP2266147A2 EP09720605A EP09720605A EP2266147A2 EP 2266147 A2 EP2266147 A2 EP 2266147A2 EP 09720605 A EP09720605 A EP 09720605A EP 09720605 A EP09720605 A EP 09720605A EP 2266147 A2 EP2266147 A2 EP 2266147A2
Authority
EP
European Patent Office
Prior art keywords
cell
emitter
wafer
strip
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP09720605A
Other languages
English (en)
French (fr)
Inventor
Hans-Joachim Krokoszinski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP2266147A2 publication Critical patent/EP2266147A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/02245—Electrode arrangements specially adapted for back-contact solar cells for metallisation wrap-through [MWT] type solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0516—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module specially adapted for interconnection of back-contact solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Definitions

  • the invention relates to a method for producing monocrystalline solar cells with back contact structure and a present in the wafer composite plurality of approximately planar same sub-cell diodes with local pn junctions, which are connected to obtain an increased output voltage in series, wherein between adjacent sub-cell diodes with a slit or strip-shaped material removal resulting insulation isolation is made and a connection of the sub-cell diodes for series connection, according to the preamble of claim 1.
  • IBC Interdigitated Back Contact Cell
  • FIG. 2 An IBC cell according to FIG. 2 with the active area Fo, which corresponds to the wafer area minus a narrow marginal strip, is shown in FIG first contact comb 1 with current collecting path 5 and with a second interdigitated contact comb 2 equipped with current collecting path 6.
  • the resulting surface is electrically a single diode having base contact pads 3 at one wafer edge and emitter contact pads 4 at the opposite wafer edge.
  • a z. Example, from JP 58-039071, JP 63-211773 or EP 0 985 233 Bl known rear-side contact solar cell has an emitter on the front, d. H. the light-facing side of the wafer and is contacted by a number of parallel tracks.
  • Such a known cell is shown in FIG. 3A in a basic front view and in FIG. 3B shown in principle rear view.
  • the parallel conductor tracks here have the reference numeral 11 and the Emittersammeibahnen the reference numeral 12.
  • Each trace is electrically connected via the aforementioned emitter-trace 12 to at least one via hole 13 provided with emitter doping and conductively lined with screen printing paste, which allows further connection to one of the solderable emitter busbars 14 on the back side.
  • each front panel is connected to the back by at least two holes. Also on the back are solderable base busbars 15 which connect the mostly non-solderable backside metallization to a solderable base contact, and further there is a soldered ribbon connecting to the emitter busbars of the neighboring cell.
  • the front-side emitter region is designated by the reference numeral 3, the rear-side base metallization by the reference numeral 4.
  • a solar cell which has a plurality of series-connected single cells and which explains a method for the isolation of the individual sub-cell diodes.
  • this method of isolation trenches are introduced in a surface side between the cells and then there is a targeted cracking from these trenches to the opposite surface side.
  • the trenches can be formed before the cell processing, but also after these process steps.
  • the problem with such trained trenches with targeted cracking is the preservation of permanent insulation, so that at least in the region of the trenches due to their larger spatial dimensions there is a need to apply or produce an oxidation layer.
  • the inventive method for isolation should be suitable both for back contact systems of IBC cells and for MWT cells with front emitter and backside base areas.
  • the basic idea of the invention is that the wafer is connected on one side, in a materially bonded manner, to an expansion plate, in particular a metal plate, by the cell processing carried out predominantly in a known manner.
  • insulation cracking is performed from the wafer side opposite to the expansion plate.
  • This Isolierriss Struktur can be done for example by the so-called TLS method.
  • the surface is locally heated with a laser beam and then cooled, which causes local stresses near the surface, which then lead to a targeted material crack.
  • the expansion plate is heated, which increases due to the expansion of the crack or gap.
  • a preferably liquid insulator material is then introduced to obtain a permanent electrical insulation.
  • a soldering process for connecting the sub-cell diodes can be carried out simultaneously during the heating of the expansion plate.
  • the expansion plate has integrated solder strips for the electrical connection of the sub-cell diodes.
  • the expansion plate may, as already mentioned, consist of a metallic material and comprise recesses for the insulating reception of solder strips or solder strips.
  • the solder strips or solder strips are preferably mounted flush with the surface in the recesses by an insulating adhesive.
  • the insulating material can be applied as a liquid from a nozzle along the crack or the gap and drawn into the respective crack or gap by capillary forces.
  • Doping material-free zones are formed in the regions between adjacent sub-cell diodes in order to form higher-resistance separation sections with respect to the environment.
  • the solar cell structuring according to the invention makes it possible in a simple and advantageous manner to produce subareas of the solar cell which lie next to one another and are separated by gaps or zones, and subsequently their secure electrical separation.
  • each cell may be applied to a metallic expansion or cooling plate by gluing.
  • the inventively proposed separation and isolation methodology for adjacent wafer regions has the following advantages.
  • the method is suitable both for IBC cells and for MWT cells and makes it possible to adjust the cell voltage by selecting the number of strips with which the output voltage of the solar cell can be predetermined.
  • the number of sub-cells and thus the increased output voltage is in principle not limited to the top.
  • a typical number of cells will range between 4 and 18 for 6-ZoI I wafers and 8 to 25 for 8-ZoII wafers, resulting in open clamping voltages of up to leads to 12V or 15V.
  • the high Stzellenanarra, z. For example,> 6 at 6-inch page length and> 8 at 8-inch page length, achieved by one or more cross-sections of the wafer, d. H. by means of a matrix arrangement of the sub-cells so as not to make the strip width itself too small.
  • the matrix arrangement can here z. 3x4 or 3x6 sub-cells or for larger wafers 3x8 or 5x5 sub-cells.
  • the presented solar cell realized in the method according to the invention is especially suitable for use in so-called concentrators. Because of the higher cell power generated in accordance with the concentration factor with the same power loss compared with a single sun, a higher efficiency is to be expected for concentrator cells in each case if a cell of the type according to the invention is used.
  • Fig. 1 to 3A and 3B cells or structures according to the prior art
  • 4c is a representation according to that of FIG. 4a and b, but with a segmentation in the form of a matrix arrangement of the sub-cells, which lead to a further increase in the output voltage in a meandering successive electrical interconnection;
  • FIG. 5 shows the structure according to the invention of a cell area on
  • Example of a rear contact cell schematically with two crests, which are connected to each other on a double Busbarline, so that the diode regions of both halves poled in series, but separated by a gap or zone;
  • FIG. 6 a shows an isolation of adjacent regions according to the invention by a crack induced in the crystal structure between the two busbars by thermal laser separation
  • FIG. 6b shows a cross section according to the illustration of FIG. 6a along the line A-B with recognizable induced crack
  • FIG. 7 shows a cell structure according to the invention of a complete
  • Fig. Fig. 8A illustrates the emitter regions with contact tracks on the front side and Fig. 8B the BSF regions and the busbars on the back side;
  • FIG. 8c shows a section along the line PQ according to FIG. 8a and 8b by front fingers and a via hole, these provided with emitter doping and screen-printed metallized vias, as known from the prior art, the front emitter with the Connect back emitter to the next solar cell, but according to the invention takes place a connection of the front emitter busbars on the back emitter busbars with the back BSF metallization of each directly in the figure right adjacent cell area instead, and
  • FIG. 9 is an illustration of the separation of the MWT cell strips by laser-induced (TLS) cracking after application to an expansion or cooling plate with integrated solder strips bridging the busbar breaks.
  • TLS laser-induced
  • This contact system may include either rear emitter and backside base regions (IBC cells) or front emitter and backside base regions (MWT cells).
  • These areas are advantageous strip-shaped, z. As shown in the figures, formed from top to bottom of a wafer edge to the opposite wafer edge.
  • the Fig. Figure 4a shows a square wafer with six strip-shaped areas. Of course, the shape may also be quasi-square or circular (FIG. 4b).
  • the open terminal voltage V ⁇ of the solar cell which is divided into series-connected diode regions D 1 to D n , as a value of n-times the open circuit voltage (V o c), ie n.Voc have.
  • V o c open circuit voltage
  • FIG. 4c shows a possibility of segmenting solar cells which, in addition to quasi-parallel strips, also has transverse gaps in the sense of a matrix arrangement of the sub-cells. These sub-cells can meander one behind the other electrically concatenated provide even higher output voltages.
  • FIG. 5 shows a possible embodiment of the cell structure of an IBC rear-side contact cell with a high output voltage in a schematic manner, ie. H. not to scale.
  • the base unit 30 consists of two interdigitated so-called interdigital contact combs 31 and 32, wherein one contact comb contacts the base regions of the solar cell and the other contact comb contacts the emitter regions of the cell, which can have different widths.
  • the fingers and the collecting tracks can be of different widths.
  • the finger shape may also assume a conical shape.
  • the base sheets 31 are deposited with collecting track 33 and the Emitterkammbahnen 32 with collecting track 35 on an insulating layer and only locally through small holes in the oxide layer with the doped base regions 42 and the emitter regions 43 are in contact.
  • the passivation layer is identified by reference numeral 44.
  • the isolation of adjacent diode regions on the wafer is based on the technique of local non-doping and the method of thermal laser separation.
  • the Fig. Fig. 6a illustrates, in the middle of the gap or zone 34 produced by local non-doping, that the laser separation line 36 is flanked by two parallel collection paths 33 and 35, the first 33 of which on the left side is flanked with the Base webs 31 and the second 35 are connected on their right side with the emitter paths 32.
  • 6b shows schematically in cross-section that the crack 36 extends through the entire wafer thickness from the light-remote processed surface 50 to the opposite light-facing surface 51 of the wafer.
  • wafer regions 40 and 41 are physically and thus electrically separated from each other so that the minority carriers can not migrate over the low-lying wafer regions into the adjacent regions.
  • the proposed structure and the described technique of the isolation of adjacent sub-cells by local non-doping and thermal laser separation can advantageously be applied both to IBC cells and to MWT structures.
  • FIG. 7 shows how, by quasi-stacking of area elements of the basic type 30 according to FIG. 5 long strip-shaped diode regions are produced by the series connection then a complete wafer surface is covered.
  • the Fig. Figure 8 shows the cell structure according to the invention for MWT cells.
  • the front emitter is subdivided by the structuring according to the invention into independent regions, in the configuration chosen here, in strips 90 from one wafer edge to the other with gaps or zones 34. Within these emitter strips are parallel tracks 91, z. B. of silver paste, applied to the emitter, which open into narrow, perpendicular thereto busbars 92, which also z. B. consist of silver paste.
  • busbars 92 run along the right edge of the emitter regions 90. They can either pass through from one wafer edge to the other and connect all interconnects leading from the left to a selectable number of via holes 93 or be interrupted several times and then only two, three, four at a time or five interconnects 91 with each other and at least one via-hole 93 connect.
  • the via holes 93 are made by laser bombardment, as known in the art, while the emitter diffusion is n + + emitter doped on its walls and around its back edge, and then doped with e.g. As silver paste metallized. Likewise, these holes are interconnected on the rear side by metallic busbars 95 either continuously or also piecemeal (FIG. 8b), wherein the conductive paste penetrates from below into the holes and establishes the connection to the paste coming from above.
  • the backside busbars 95 are in a suitable distance 96 from the BSF field lying to the left just below the front side busbars 92, see Fig. 8c.
  • the entire cell has on the left wafer edge shown in the figures a base contact 3 and on the opposite right wafer edge at least one emitter contact 4, by connecting to the running on the right wafer edge behind Emitterbusbar 97 and thus on the vias contained therein with the last front emitter area is connected.
  • These large contact pads are used together with the back emitter busbars 95 and 97 with solderable material, e.g. As silver paste coated.
  • the large-area BSF metallization 94 of the back can with a low-cost paste, for. B. made of aluminum.
  • An exemplary method of realizing a higher output voltage MWT cell comprises, for p-doped silicon and for more than one n + + striped emitter region, the following steps:
  • Untextured, saw damage etched p-type silicon wafers are used as starting material.
  • a two-sided thermal oxidation of the wafer takes place in a so-called batch process.
  • via holes 93 are formed in the regions of the later front and rear emitter busbars 92 and 95 and 97, respectively. Appropriate bombardment may be performed from the backside after a strip of oxide has previously been ablated along the later emitter-feeding path 95 connecting the holes.
  • the oxide is removed in the later emitter regions 90 of the front side by wet-chemical etching with etching paste or plasma etching.
  • the oxide remains in the later gaps or zones 34 by shading with a metal bar or by covering obtained with an organic lacquer layer.
  • a texturing of the emitter regions 90, z. By KOH + IPA or an acidic texture.
  • the surface damage is also etched away in the via holes.
  • phosphorus diffusion takes place in the emitter regions 90, in the via holes and in the backside stripes connecting the holes, by means of POCl 3 .
  • a phosphosilicate glass etch of the emitter surfaces 90 is made on the front side and in the via holes 93, while also removing the remaining thermal oxide from the front side gap regions 34 and the entire backside.
  • a passivation of the front side with SiNx is realized, for example, and preferably by PECVD.
  • the eighth process step is followed by screen-printing metallization of the solder contacts 3 and 4, the emitter bus bars 95 and 97 and filling of the via holes 93 with conductive paste.
  • the metal paste is sucked into the laser-drilled holes 93.
  • the backside metallization is dried and the wafers are rotated.
  • front-side fingers 91 and collecting paths 92 are formed by over-printing the through-holes 93 with silver paste by screen printing.
  • the silver paste is dried and the wafers are re-turned.
  • the sub-cells are connected to the desired series connection (see FIG. 9).
  • a metallic cooling plate 100 is first prepared, the z. B. made of copper or aluminum and the isolated embedded Lötbitzchen 103, which have been fixed flush with insulating adhesive 102 in a recess or recess of the cooling plate 100.
  • the wafer is adhesively bonded to the rear side of the expansion or cooling plate 100 via an adhesive layer 101, so that the two busbars 95 and 96 come to rest on the ribbon 103 coated with solder or with conductive adhesive 102.
  • a thermal laser separation is realized from the front side, ie. H.
  • the cracks 35 are produced in all gaps or zones 34.
  • the fourth sub-step is characterized by heating the cooling plate from below, preferably to a temperature above the melting temperature of the used solder 102, at least to 200 0 C.
  • the thermal expansion of the cooling plate 100 the sub-cells are removed at their cracks by a few microns apart. This is used to separate a liquid insulator along the cracks from a fine nozzle. The liquid is then distributed via the capillary forces in the widened gap and is drawn in there. Due to the still prevailing high temperatures, a solidification of the insulating liquid. When cooling the arrangement, the sub-cells remain isolated from each other and are simultaneously connected electrically in series via the surface soldered ribbon 103.

Landscapes

  • Engineering & Computer Science (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung monokristalliner Solarzellen mit rückseitiger Kontaktstruktur sowie einer im Waferverbund vorliegenden Vielzahl von annähernd flächengleichen Teilzellendioden mit lokalen pn-Übergängen, welche zum Erhalt einer erhöhten Ausgangsspannung in Serie geschaltet werden, wobei zwischen benachbarten Teilzellendioden in einem streifenförmigen Bereich, der ohne Dotierung verbleiben kann, ein Riss durch den Wafer hindurch erzeugt wird und durch dessen Überbrückung mit gelöteten oder geklebten Metallbändchen eine Verbindung der Teilzellendioden zur Serienschaltung erfolgt. Erfindungsgemäß wird der Wafer nach in an sich bekannter Weise realisierter Zellprozessierung einseitig stoffschlüssig mit einer Ausdehnungsplatte verbunden. Es erfolgt die Isolierrissausbildung dann von der der Ausdehnungsplatte gegenüberliegenden Waferseite. Weiterhin wird die Ausdehnungsplatte mit Wafer erhitzt. In den sich ausdehnungsbedingt vergrößernden Riss oder Spalt wird dann ein Isolierstoff zum Erhalt einer dauerhaften elektrischen Isolation eingebracht.

Description

Verfahren zur Herstellung monokristalliner Solarzellen mit rückseitiger
Kontaktstruktur
Beschreibung
Die Erfindung betrifft ein Verfahren zur Herstellung monokristalliner Solarzellen mit rückseitiger Kontaktstruktur sowie einer im Waferverbund vorliegenden Vielzahl von annähernd flächengleichen Teilzellendioden mit lokalen pn-Übergängen, welche zum Erhalt einer erhöhten Ausgangsspannung in Serie geschaltet werden, wobei zwischen benachbarten Teilzellendioden ein schlitz- oder streifenförmiger Materialabtrag mit sich ergebender Isolierausbildung vorgenommen wird und eine Verbindung der Teilzellendioden zur Serienschaltung erfolgt, gemäß Oberbegriff des Patentanspruchs 1.
Es ist bekannt, Silizium-Solarzellen mit metallischen vorderseitigen Kontaktfingern auf der Emitterschicht und ganzflächigen Rückseiten-Metallkontakten des Basisbereichs (Back Surface Field BSF) herzustellen. Dabei ist es Aufgabe der Entwicklung, neben einer Reduktion der Herstellungskosten eine Maxi- mierung des Wirkungsgrads zu erreichen. Die Entwicklung von Hocheffizienzzellen mit einem Wirkungsgrad mit mehr als 20% geht zunehmend in Richtung der Verlagerung des Emitters und der Emitterkontaktierung von der Vorderseite auf die Rückseite. Die sich hieraus ergebenden Rückseiten- Kontaktstrukturen der sogenannten Interdigitated Back Contact Cell (IBC), die aus zwei ineinander greifenden Gabelstrukturen besteht, ist allerdings seit längerem bekannt. Eine derartige bekannte IBC-Kontaktstruktur ist in der Fig. 1 in perspektivischer Ansicht gezeigt. Zum Stand der Technik sei hier auf nachstehende Publikationen verwiesen.
RJ. Schwartz, Review of Silicon Solar CeIIs for High Concentrations, Solar CeIIs, 6, (1982), S. 17-38;
Martin A. Green, Silicon Solar CeIIs - Advanced Principles and Practice, Centre for Photovoltaic Devices and Systems, University of New South Wales, Sidney, Australia, 1995, S. 255 ff..
Eine IBC-ZeIIe gemäß Fig. 2 mit der aktiven Fläche Fo, welche der Waferfläche abzüglich eines schmalen Randstreifens entspricht, ist mit einem ersten Kontaktkamm 1 mit Stromsammeibahn 5 und mit einem zweiten interdigital angeordneten Kontaktkamm 2 mit Stromsammeibahn 6 ausgestattet. Die sich ergebende Fläche ist elektrisch gesehen eine einzige Diode, die an der einen Waferkante Basiskontaktflächen 3 und an der gegenüber liegenden Waferkante Emitterkontaktflächen 4 besitzt.
Eine z. B. aus der JP 58-039071, JP 63-211773 oder der EP 0 985 233 Bl bekannte Rückseitenkontakt-Solarzelle besitzt einen Emitter auf der Vorderseite, d . h. der dem Licht zugewandten Seite des Wafers und wird von einer Anzahl paralleler Leiterbahnen kontaktiert. Eine derartige bekannte Zelle ist in der Fig . 3A in prinzipieller Vorderseitenansicht und in Fig . 3B in prinzipieller Rückseitenansicht dargestellt. Die parallelen Leiterbahnen weisen hier das Bezugszeichen 11 und die Emittersammeibahnen das Bezugszeichen 12 auf. Jede Leiterbahn ist elektrisch über die vorerwähnte Emittersammeibahn 12 an mindestens ein durch Laserbeschuss erzeugtes, mit Emitterdotierung versehenes und mit Siebdruckpaste leitfähig ausgekleidetes Durchkontaktierungsloch 13 angebunden, das eine weitere Anbindung an eine der lötbaren Emitter-Busbars 14 auf der Rückseite ermöglicht. Hierdurch erfolgt eine Verbindung mit dem Emitter 4 und weiter über aufgelötete Bändchen mit den Basis-Busbars 15 der Nachbarzellen. Bei großen Wafern wird jede vorderseitige Bahn durch mindestens zwei Löcher mit der Rückseite verbunden. Ebenfalls auf der Rückseite sind lötbare Basis- Busbars 15, die die meistens nicht lötbare Rückseitenmetallisierung mit einem lötbaren Basiskontakt verbinden, vorhanden und weiterhin besteht über aufgelötete Bändchen eine Verbindung mit den Emitter-Busbars der Nachbarzelle. Der vorderseitige Emitterbereich ist mit dem Bezugszeichen 3, die rückseitige Basismetallisierung mit dem Bezugszeichen 4 versehen.
Aus der US 4, 173,496 Bl ist es bekannt, mehrere Bereiche auf einem Wafer monolithisch, d. h. als eigenständige, voneinander getrennte Dioden auszubilden und erst durch elektrische Verbindungen in Serie zu schalten. Dabei ist es für die Funktion wesentlich, dass durch eine geeignete Isolation der einzelnen Zellbereiche der Ausgleich des Potentials über Diffusion oder Drift von Minoritätsladungsträgern verhindert wird . Die in der US 4, 173,496 Bl gezeigte Ausbildung zur Isolation benachbarter Diodenbereiche in einem monolithischen Wafer in Form von stark dotierten p+ + -Bereichen als Trennwände zwischen schachbrettartig angeordneten Diodenzellen in einem n-Wafer, die von einer Hauptfläche des Wafers bis hinunter zur gegenüberliegenden Oberfläche reichen, ist herstellungsseitig aufwendig und zeitintensiv.
Aus dem US-Patent 4,933,021 Bl ist es bekannt, einen kurzgeschlossenen pn-Übergang an der Grenzlinie zwischen zwei Diodenbereichen auszubilden, was voraussetzt, dass sowohl die n- als auch die p-Gebiete auf der Rückseite nebeneinander liegen, so dass der erwähnte Grenzübergang durch einen Metallstreifen kurzgeschlossen werden kann. Eine MWT (Metal Wrap Through)-Zelle kann auf diese Weise nicht in seriengeschaltete Teilbereiche zerlegt werden.
Aus der gattungsbildenden US 5, 164,019 ist eine Solarzelle vorbekannt, die mehrere in Serie geschaltete Einzelzellen aufweist und die ein Verfahren zur Isolation der einzelnen Teilzellendioden erläutert. Bei diesem Verfahren zur Isolation werden Gräben in einer Oberflächenseite zwischen den Zellen eingebracht und anschließend erfolgt eine gezielte Rissbildung ausgehend von diesen Gräben zur gegenüberliegenden Oberflächenseite. Die Gräben können vor der Zellprozessierung, aber auch im Anschluss an diese Verfahrensschritte ausgebildet werden. Problematisch ist bei derartig ausgebildeten Gräben mit gezielter Rissbildung der Erhalt einer dauerhaften Isolation, so dass zumindest im Bereich der Gräben aufgrund deren größerer räumlichen Abmessungen die Notwendigkeit besteht, eine Oxidationsschicht aufzubringen bzw. zu erzeugen.
Aus dem Vorgenannten ist es daher Aufgabe der Erfindung, ein weiterentwickeltes Verfahren zur Herstellung monokristalliner Solarzellen mit rückseitiger Kontaktstruktur sowie einer im Waferverbund vorliegenden Vielzahl von annähernd flächengleichen Teilzellendioden und lokalen pn- Übergängen anzugeben, welche zum Erhalt einer erhöhten Ausgangsspannung in Serie geschaltet werden und wobei eine sichere elektrische Isolation zwischen den Teilzellendioden zu gewährleisten ist, so dass insgesamt die ausgebildete Solarzelle über eine hohe Lebensdauer und Zuverlässigkeit verfügt.
Das erfindungsgemäße Verfahren zur Isolation soll sowohl für rückseitige Kontaktsysteme von IBC-Zellen als auch für MWT-Zellen mit frontseitigen Emitter- und rückseitigen Basisbereichen geeignet sein.
Die Lösung der Aufgabe der Erfindung erfolgt mit einer Lehre gemäß dem Verfahren nach Patentanspruch 1, wobei die Unteransprüche mindestens zweckmäßige Ausgestaltungen und Weiterbildungen darstellen. Erfindungswesentlich ist darüber hinaus eine Solarzelle, hergestellt nach dem vorgestellten neuartigen Verfahren.
Der Grundgedanke der Erfindung besteht demgemäß darin, dass der Wafer nach der überwiegend in bekannter Weise realisierten Zellprozessierung einseitig stoffschlüssig mit einer Ausdehnungsplatte, insbesondere einer Metallplatte verbunden wird . Nach dieser Verbindung wird eine Isolierrissbildung von der der Ausdehnungsplatte gegenüberliegenden Waferseite vorgenommen. Diese Isolierrissbildung kann beispielsweise durch das sogenannte TLS-Verfahren erfolgen. Hier wird die Oberfläche mit einem Laserstrahl lokal erwärmt und anschließend gekühlt, was lokale Spannungen nahe der Oberfläche verursacht, die dann zu einem gezielten Materialriss führen. Im Anschluss daran wird die Ausdehnungsplatte erhitzt, wodurch sich ausdehnungsbedingt der Riss oder Spalt vergrößert. In diesen derart vergrößerten Riss oder Spalt wird dann ein bevorzugt flüssiger Isolatorstoff zum Erhalt einer dauerhaften elektrischen Isolation eingebracht.
In vorteilhafter Ausgestaltung der Erfindung kann während des Erhitzens der Ausdehnungsplatte gleichzeitig ein Lötvorgang zum Verbinden der Teilzellendioden durchgeführt werden. Hierfür weist die Ausdehnungsplatte integrierte Lötstreifen für das elektrische Verbinden der Teilzellendioden auf.
Die Ausdehnungsplatte kann, wie bereits erwähnt, aus einem metallischen Material bestehen und Ausnehmungen zur isolierenden Aufnahme von Lötstreifen oder Lötbändchen umfassen. Die Lötstreifen oder Lötbändchen sind bevorzugt oberflächenbündig in den Ausnehmungen durch einen isolierenden Klebstoff befestigt.
Der Isolierstoff kann ausgestaltend aus einer Düse entlang des Risses oder des Spaltes als Flüssigstoff aufgetragen und durch Kapillarkräfte in den jeweiligen Riss oder Spalt hineingezogen werden.
In den Bereichen zwischen benachbarten Teilzellendioden sind dotierungs- materialfreie Zonen ausgebildet, um bezüglich der Umgebung hochohmigere Trennungsabschnitte auszubilden.
Die erfindungsgemäße Solarzellenstrukturierung ermöglicht auf einfache und vorteilhafte Weise die Herstellung von nebeneinander liegenden und durch Lücken oder Zonen getrennten Teilbereichen der Solarzelle und anschließend deren sichere elektrische Trennung .
Bei einer Ausführungsform der Erfindung kann jede Zelle auf eine metallische Ausdehnungs- oder Kühlplatte durch Kleben aufgebracht werden.
Bei erhöhter Temperatur wird nun die Isolierrissbildung, z. B. laserunterstützt ausgeführt. Die Teilzellen werden dann durch die thermische Ausdehnung der Metallplatte auseinander gezogen und isoliert sowie bevorzugt simultan miteinander verlötet. Auf diese Weise kann in Abhängigkeit von der Anzahl der Teilzellendioden die Ausgangsspannung der Solarzelle durch die entsprechende Serienschaltung wunschgemäß erhöht werden.
Die erfindungsgemäß vorgeschlagene Trenn- und Isolationsmethodik für benachbarte Waferbereiche hat folgende Vorteile.
Zum einen ist das Verfahren sowohl für IBC-Zellen als auch für MWT-Zellen geeignet und ermöglicht die Einstellung der Zellspannung durch Wahl der Streifenzahl, mit dem die Ausgangsspannung der Solarzelle vorgebbar ist. Die Zahl der Teilzellen und damit die erhöhte Ausgangsspannung ist prinzipiell nicht nach oben begrenzt. Eine typische Zellenzahl wird für 6-ZoI I- Wafer im Bereich zwischen 4 und 18 liegen und für Wafer mit 8-ZoII- Kantenlänge zwischen 8 und 25, was zu offenen Klemmspannungen von bis zu 12V bzw. 15V führt. Dabei werden die hohen Teilzellenanzahlen, z. B. >6 bei 6-Zoll-Seitenlänge bzw. >8 bei 8-Zoll-Seitenlänge, durch eine oder mehrere Querteilungen des Wafers erzielt, d . h. mittels einer Matrixanordnung der Teilzellen, um die Streifenbreite selbst nicht zu gering zu gestalten. Die Matrixanordnung kann hier z. B. 3x4 oder 3x6 Teilzellen oder für größere Wafer 3x8 oder 5x5 Teilzellen umfassen.
Je mehr Teilzellen gewählt werden, d . h. je höher die Ausgangsspannung ansteigt, desto geringer ist die Stromstärke. Da mit steigender Streifenzahl außerdem auch die Kontaktfingerlänge kürzer wird, sinken sowohl der ohmsche Widerstand der Finger als auch die Stromstärke gemäß der Beziehung für ohmsche Verluste RSI2, so dass auch der Füllfaktor mit der Klemmenspannung steigt.
Aufgrund der auf einen Bruchteil l/n mit n = Zellenzahl stark gesenkten Stromstärke und der Kopplung an eine Kühlplatte ist die vorgestellte, im erfindungsgemäßen Verfahren realisierte Solarzelle speziell für die Anwendung in sogenannten Konzentratoren geeignet. Wegen der entsprechend dem Konzentrationsfaktor höheren generierten Zellenleistung bei gleicher Verlustleistung gegenüber einer einzigen Sonne ist für Konzentratorzellen in jedem Fall ein höherer Wirkungsgrad zu erwarten, wenn eine Zelle der erfindungsgemäßen Art eingesetzt wird .
Die Erfindung soll nachstehend anhand von Ausführungsbeispielen sowie von Figuren näher erläutert werden.
Hierbei zeigen :
Fig. 1 bis 3A und 3B Zellen bzw. Strukturen gemäß dem Stand der Technik;
Fig. 4a und b die Einteilung einer quadratischen oder annähernd kreisrunden Solarzelle in beliebig vielen, aber flächenmäßig gleichgroße streifenförmige Diodenbereiche D1, D2 bis Dn mit den Flächen F1= F2 = F3 = ... = Fn mit ΣF, = F0, beispielhaft dargestellt für n = 6 bzw. n = 5; Fig. 4c eine Darstellung gemäß derjenigen nach Fig . 4a und b, jedoch mit einer Segmentierung in Form einer Matrixanordnung der Teilzellen, die bei einer mäanderförmig hintereinander vorgenommenen elektrischen Verkettung zu einer weiteren Erhöhung der Ausgangsspannung führen;
Fig. 5 die erfindungsgemäße Struktur eines Zellenbereichs am
Beispiel einer Rückseitenkontaktzelle schematisch mit zwei Kämmen, die auf einer doppelten Busbarlinie miteinander verbunden sind, so dass die Diodenbereiche beider Hälften in Serie gepolt, aber durch eine Lücke oder Zone voneinander getrennt sind;
Fig. 6a eine erfindungsgemäße Isolierung benachbarter Bereiche durch einen durch thermisches Laser-Separieren induzierten Riss im Kristallgefüge zwischen den beiden Busbars;
Fig. 6b einen Querschnitt gemäß der Darstellung nach Fig . 6a entlang der Linie A-B mit erkennbarem induzierten Riss;
Fig. 7 eine erfindungsgemäße Zellenstruktur einer kompletten
Rückseitenkontaktzelle, erhalten durch Aneinanderreihen von Basiszellen gemäß Fig . 5 für n = 4;
Fig. 8a und b beispielhafte Anwendungen der erfindungsgemäßen
Isolierungs- und Serienschaltungsstruktur bei einer MWT-ZeIIe für das Beispiel n = 6 auf quadratischem Wafer, wobei Fig . 8A die Emittergebiete mit Kontaktbahnen auf der Vorderseite und Fig. 8B die BSF-Bereiche und die Busbars auf der Rückseite darstellt;
Fig. 8c einen Schnitt entlang der Linie P-Q gemäß Fig . 8a bzw. 8b durch Frontfinger und ein Durchkontaktierungsloch, wobei diese mit Emitterdotierung versehenen und mit Siebdruck metallisierten Durchkontaktierungen nicht, wie aus dem Stand der Technik bekannt, den frontseitigen Emitter mit dem rückseitigen Emitter zur nächsten Solarzelle verbinden, sondern erfindungsgemäß findet eine Verbindung der frontseitigen Emitter-Busbars über rückseitige Emitter- Busbars mit den rückseitigen BSF-Metallisierungsgebieten des jeweils direkt in der Figur rechts daneben liegenden Zellgebiets statt, und
Fig. 9 eine Darstellung der Trennung der MWT-Zellenstreifen durch laserinduzierte (TLS-)Rissbildung nach Aufbringen auf eine Ausdehnungs- oder Kühlplatte mit integrierten Lötstreifen, die die Unterbrechungen der Busbars überbrücken.
Für die Durchführung des erfindungsgemäßen Verfahrens wird von einer Silizium-Solarzelle mit in beliebiger Weise erzeugtem rückseitigen Kontaktsystem für die p- und n-Bereiche ausgegangen. Dieses Kontaktsystem kann entweder zu rückseitigen Emitter- und rückseitigen Basisbereichen (IBC- ZeIIe) oder zu frontseitigen Emitter- und rückseitigen Basisbereichen (MWT- ZeIIe) gehören.
In einem ersten Schritt wird eine geometrische Unterteilung einer rückseitig kontaktierten Solarzelle auf einem quadratischen, quasiquadratischen oder kreisrunden Wafer in nebeneinander liegende, elektrisch unabhängige, aber anschließend miteinander verbundene Diodenbereiche D1 bis Dn vorgenommen. Diese Bereiche sind vorteilhaft streifenförmig, z. B. wie in den Figuren dargestellt, von oben nach unten von einer Waferkante bis zur gegenüberliegenden Waferkante ausgebildet.
Die Fig . 4a zeigt einen quadratischen Wafer mit sechs streifenförmigen Bereichen. Selbstverständlich kann die Form aber auch quasiquadratisch oder kreisrund (Fig . 4b) sein.
Maßgeblich ist, dass die Diodenbereiche D1 bis Dn mit frei wählbarer Anzahl (n) im Wesentlichen gleichgroße Flächen besitzen, wobei sich Fi = F2 = F3 = ... = Fn, mit ΣF, = Fo= aktive Waferfläche ergibt. Die flächengleichen Formen haben dann einen Basiskontakt 3 und einen Emitterkontakt 4 als Außenkontakte bzw. Anschlüsse der sich ergebenden Diodenkette.
In diesen Fällen wird, wie grundsätzlich bekannt, die offene Klemmspannung Vκ der Solarzelle, die in seriengeschaltete Diodenbereiche D1 bis Dn aufgeteilt wird, als Wert die n-fache open circuit voltage (VOc), also n.Voc aufweisen. Im Gegenzug wird natürlich der durch das einfallende Licht erzeugte gesamte Kurzschlussstrom der Solarzelle In = IsJn betragen.
Fig. 4c zeigt eine Möglichkeit der Segmentierung von Solarzellen, welche neben quasi parallelen Streifen auch Querlücken aufweist im Sinne einer Matrixanordnung der Teilzellen. Diese Teilzellen können mäanderförmig hintereinander elektrisch verkettet noch höhere Ausgangsspannungen bereitstellen.
Fig. 5 zeigt eine mögliche Ausgestaltung der Zellstruktur einer IBC- Rückseitenkontaktzelle mit hoher Ausgangsspannung in schematischer Weise, d . h. nicht maßstabgetreu .
Die Basiseinheit 30 besteht aus zwei ineinander greifenden sogenannten interdigitalen Kontaktkämmen 31 und 32, wobei ein Kontaktkamm die Basisbereiche der Solarzelle und der andere Kontaktkamm die Emitterbereiche der Zelle kontaktiert, die verschieden breit sein können.
Im Unterschied zur Darstellung nach Fig. 5 können auch die Finger und die Sammelbahnen verschieden breit sein. Die Fingerform kann auch eine konische Gestalt annehmen.
In der Querschnittsdarstellung nach Fig. 6b ist zur Vereinfachung nicht angegeben, wie in an sich bekannter Weise die Basisbahnen 31 mit Sammelbahn 33 und die Emitterkammbahnen 32 mit Sammelbahn 35 auf einer Isolationsschicht abgeschieden werden und nur lokal durch kleine Löcher in der Oxidschicht mit den dotieren Basisbereichen 42 und den Emitterbereichen 43 in Kontakt stehen. Die Passivierschicht ist mit dem Bezugszeichen 44 gekennzeichnet. Die Isolation benachbarter Diodenbereiche auf dem Wafer beruht auf der Technik der lokalen Nicht-Dotierung und der Methode des thermischen Laser- Separierens.
Lokales Nicht-Dotieren bedeutet, dass unterschiedlichste Dotiermaterialien großflächig aufgetragen, aber lokal entfernt oder weggelassen werden, d . h. es wird Dotierstoff entlang einer Trennungslinie zwischen den Diodenbereichen gemäß Fig. 4 und dortigen Linien auf einer Breite d (siehe Fig. 5, Bezugszeichen 34) z. B. mit d = lmm nicht in die Halbleiteroberfläche eingebracht.
Die physikalische Trennung bei gleichzeitiger elektrischer Verbindung der beiden Hälften der jeweiligen Basiszelle gemäß Fig. 5 wird über erfindungsgemäße doppelte Sammelbahnen 33 und 35 bewirkt.
Die Fig . 6a stellt vergrößert dar, dass die Laser-Trennlinie 36 mitten in der Lücke oder Zone 34, die durch lokales Nicht-Dotieren hergestellt worden ist, von zwei parallelen Sammelbahnen 33 und 35 flankiert wird, von denen die erste 33 auf der linken Seite mit den Basisbahnen 31 und die zweite 35 auf ihrer rechten Seite mit den Emitterbahnen 32 verbunden sind .
Fig. 6b zeigt schematisch im Querschnitt, dass der Riss 36 durch die gesamte Waferdicke von der lichtabgewandten prozessierten Oberfläche 50 bis zur gegenüberliegenden lichtzugewandten Oberfläche 51 des Wafers reicht.
Somit werden Waferbereiche 40 und 41 körperlich und damit wirksam elektrisch voneinander getrennt, so dass die Minoritätsladungsträger nicht über die tief liegenden Waferbereiche in die benachbarten Bereiche wandern können.
Fig. 9 macht deutlich, wie durch Aufbringen des Wafers auf eine metallische Kühlplatte das Auseinanderfallen des Wafers beim thermischen Laser- Separieren verhindert wird und gelötete Verbindungsbändchen an den Oberflächen von der einen Sammelbahn 33 zur Nachbar-Sammelbahn 35, also von einem Zellbereich zum Nachbarbereich vorhanden sind, um entsprechende Ströme zu leiten, so dass diese Zellenbereiche oder Teilzellen in Serie geschaltet sind .
Wie bereits dargelegt, lässt sich die vorgeschlagene Struktur und die beschriebene Technik der Isolation benachbarter Teilzellen durch lokale Nicht-Dotierung und thermisches Laser-Separieren vorteilhaft sowohl auf IBC-Zellen als auch auf MWT-Strukturen anwenden.
Die Fig . 7 zeigt, wie durch quasi Übereinandersetzen von Bereichselementen des Grundtyps 30 gemäß Fig . 5 lange streifenförmige Diodenbereiche hergestellt werden, durch deren Serienschaltung dann eine komplette Waferfläche abgedeckt wird .
Die Fig . 8 zeigt die erfindungsgemäße Zellstruktur für MWT-Zellen. Der vorderseitige Emitter wird durch die erfindungsgemäße Strukturierung in unabhängige Bereiche, in der hier gewählten Ausgestaltung in Streifen 90 von einer Waferkante zur anderen mit Lücken oder Zonen 34 unterteilt. Innerhalb dieser Emitterstreifen werden parallele Leiterbahnen 91, z. B. aus Silberpaste, auf die Emitter aufgebracht, die in schmale, senkrecht dazu verlaufende Busbars 92 münden, die ebenfalls z. B. aus Silberpaste bestehen.
Diese Busbars 92 verlaufen entlang der rechten Kante der Emittergebiete 90. Sie können entweder von einer Waferkante zur anderen durchlaufen und alle von links einmündenden Leiterbahnen mit einer frei wählbaren Anzahl von Durchkontaktierungslöchern 93 verbinden oder aber mehrfach unterbrochen sein und dann jeweils nur zwei, drei, vier oder fünf Leiterbahnen 91 untereinander und mit mindestens einem Durchkontaktierungsloch 93 verbinden.
Die Durchkontaktierungslöcher 93 werden, wie aus dem Stand der Technik bekannt, durch Laserbeschuss hergestellt, während der Emitterdiffusion an ihren Wänden und rund um ihren rückseitigen Rand mit einer n + + -Emitter- dotierung versehen und dann mit z. B. Silberpaste metallisiert. Ebenfalls werden diese Löcher auf der Rückseite durch metallische Busbars 95 durchgängig oder auch stückweise miteinander verbunden (Fig. 8b), wobei die leitfähige Paste von unten in die Löcher eindringt und die Verbindung zur von oben kommenden Paste herstellt. Die rückseitigen Busbars 95 liegen in einem geeigneten Abstand 96 vom links daneben liegenden BSF-FeId genau unterhalb der vorderseitigen Busbars 92, siehe Fig. 8c.
Die gesamte Zelle besitzt auf der in den Figuren dargestellten linken Waferkante einen Basiskontakt 3 und auf der gegenüberliegenden rechten Waferkante wenigstens einen Emitterkontakt 4, der durch Anbindung an dem an der rechten Waferkante entlang laufenden rückseitigen Emitterbusbar 97 und somit über die darin enthaltenen Durchkontaktierungen mit dem letzten vorderseitigen Emitterbereich verbunden ist. Diese großen Kontaktfelder werden zusammen mit den rückseitigen Emitterbusbars 95 und 97 mit lötfähigem Material, z. B. Silberpaste beschichtet. Die großflächige BSF- Metallisierung 94 der Rückseite kann mit einer kostengünstigen Paste, z. B. aus Aluminium, hergestellt werden.
Die Zellentypen gemäß Fig. 7 und 8 am Beispiel eines quasiquadratischen oder quadratischen Wafers können in analoger Weise auch auf kreisförmige Wafer gemäß Fig. 4 realisiert werden.
Ein beispielhaftes Verfahren einer realisierten MWT-ZeIIe mit höherer Ausgangsspannung umfasst für p-dotiertes Silizium und für mehr als einen streifenförmigen n + + -Emitterbereich folgende Schritte:
Als Ausgangsmaterial werden untexturierte, sägeschadengeätzte p-Silizium- Wafer eingesetzt. Im ersten Prozessschritt erfolgt eine beidseitige thermische Oxidation der Wafer in einem sogenannten Batch-Prozess. Im zweiten Prozessschritt werden Durchkontaktierungslöcher 93 in den Bereichen der späteren vorder- und rückseitigen Emitterbusbars 92 bzw. 95 und 97 ausgebildet. Ein entsprechender Beschuss kann von der Rückseite durchgeführt werden, nachdem vorher ein Streifen Oxid entlang der späteren Emittersammeibahn 95, die die Löcher miteinander verbinden, ablatiert worden ist.
Im dritten Prozessschritt erfolgt ein Entfernen des Oxids in den späteren Emitterbereichen 90 der Vorderseite durch nasschemisches Ätzen mit Ätzpaste oder Plasmaätzen. Dabei bleibt das Oxid in den späteren Lücken oder Zonen 34 durch Abschatten mit einem Metallsteg oder durch Abdecken mit einer organischen Lackschicht erhalten. Im vierten Prozessschritt wird eine Texturierung der Emitterbereiche 90, z. B. durch KOH +IPA oder eine saure Textur vorgenommen. In diesem Schritt werden auch in den Durchkontaktierungslöchern die Oberflächenschäden weggeätzt.
Im fünften Prozessschritt erfolgt eine Phosphordiffusion in den Emitterbereichen 90, in den Durchkontaktierungslöchern und in den rückseitigen Streifen, die die Löcher verbinden, und zwar mittels POCI3.
Beim sechsten Prozessschritt wird eine Phosphorsilikatglas-Ätzung der Emitterflächen 90 an der Vorderseite und in den Durchkontaktierungslöchern 93 vorgenommen, wobei gleichzeitig auch das restliche thermische Oxid aus den Lückenbereichen 34 der Vorderseite und von der gesamten Rückseite entfernt wird . Im siebten Prozessschritt wird eine Passivierung der Vorderseite mit SiNx beispielsweise und vorzugsweise durch PECVD realisiert.
Als achter Prozessschritt schließt sich eine Siebdruckmetallisierung der Lötkontakte 3 und 4, der Emitterbusbars 95 und 97 und ein Füllen der Durchkontaktierungslöcher 93 mit leitfähiger Paste an.
Im neunten Prozessschritt wird ein Ansaugen der Metallpaste in die lasergebohrten Löcher 93 vorgenommen. Im zehnten Prozessschritt erfolgt ein Trocknen der Rückseiten-Metallisierung und ein Drehen bzw. Wenden der Wafer.
Im elften Prozessschritt werden durch Siebdruck vorderseitige Finger 91 und Sammelbahnen 92 mit Überdrucken der Durchkontaktierungslöcher 93 mit Silberpaste erzeugt. Im zwölften Prozessschritt wird die Silberpaste getrocknet und es erfolgt ein erneutes Wenden der Wafer.
Im dreizehnten Prozessschritt werden großflächige BSF-Bereiche auf der Rückseite mit Aluminiumpaste gemäß beispielhaftem Layout nach den Fig. 7B und 7C gedruckt, d . h. es erfolgt ein Überlappen auf einer Seite mit den rückseitigen Emitterbusbars 95 und mit den Lötkontaktflächen 3 und 4 sowie ein Trocknen der Aluminiumpaste. Im vierzehnten Prozessschritt werden alle aufgebrachten Pasten gesintert.
Im fünfzehnten Prozessschritt erfolgt eine Verbindung der Teilzellen zur angestrebten Serienschaltung (siehe Fig . 9).
Hierfür wird zunächst eine metallische Kühlplatte 100 vorbereitet, die z. B. aus Kupfer oder Aluminium besteht und die isoliert eingelagerte Lötbändchen 103 aufweist, die mit isolierendem Kleber 102 oberflächenbündig in einer Vertiefung oder Ausnehmung der Kühlplatte 100 befestigt worden sind .
Im zweiten Teilschritt wird über eine Klebeschicht 101 ein Aufkleben des Wafers auf der Rückseite der Ausdehnungs- bzw. Kühlplatte 100 vorgenommen, so dass die beiden Busbars 95 und 96 auf den mit Lot oder mit leitfähigem Kleber 102 beschichteten Bändchen 103 zu liegen kommen.
Beim dritten Teilschritt wird von der Vorderseite her ein thermisches Laser- Separieren realisiert, d. h. es erfolgt ein Herstellen der Risse 35 in allen Lücken oder Zonen 34.
Der vierte Teilschritt ist durch ein Aufheizen der Kühlplatte von unten, vorzugsweise auf eine Temperatur oberhalb der Schmelztemperatur des verwendetes Lotes 102, mindestens auf 2000C gekennzeichnet.
Im fünften Teilschritt werden durch die thermische Ausdehnung der Kühlplatte 100 die Teilzellen an ihren Rissen um einige Mikrometer voneinander entfernt. Dies wird genutzt, um einen flüssigen Isolator entlang der Risse aus einer feinen Düse abzuscheiden. Die Flüssigkeit verteilt sich dann über die Kapillarkräfte in den aufgeweiteten Spalt und wird dort hineingezogen. Aufgrund der noch herrschenden hohen Temperaturen erfolgt ein Erstarren der Isolationsflüssigkeit. Beim Abkühlen der Anordnung bleiben die Teilzellen voneinander isoliert und sind gleichzeitig über die oberflächig angelöteten Bändchen 103 elektrisch in Serie geschaltet.

Claims

Patentansprüche
1. Verfahren zur Herstellung monokristalliner Solarzellen mit rückseitiger Kontaktstruktur sowie einer im Waferverbund vorliegenden Vielzahl von annähernd flächengleichen Teilzellendioden mit lokalen pn-Übergängen, welche zum Erhalt einer erhöhten Ausgangsspannung in Serie geschaltet werden, wobei zwischen benachbarten Teilzellendioden eine gezielte Isolierrissbildung vorgenommen wird und eine Verbindung der Teilzellendioden zur Serienschaltung erfolgt, dadurch gekennzeichnet, dass der Wafer nach der Zellprozessierung einseitig stoffschlüssig mit einer Ausdehnungsplatte verbunden wird und die Isolierrissausbildung von der der Ausdehnungsplatte gegenüberliegenden Waferseite erfolgt, weiterhin die Ausdehnungsplatte mit Wafer erhitzt sowie in den sich ausdehnungsbedingt vergrößernden Riss oder Spalt ein Isolierstoff zum Erhalt einer dauerhaften elektrischen Isolation eingebracht wird .
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass während der Erhitzung der Ausdehnungsplatte ein Lötvorgang zum Verbinden der Teilzellendioden durchgeführt wird .
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Ausdehnungsplatte integrierte Lötstreifen für das elektrische Verbinden der Teilzellendioden aufweist.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Ausdehnungsplatte aus einem metallischen Material besteht und Ausnehmungen zur isolierenden Aufnahme von Lötstreifen oder Lötbändchen umfasst.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Lötstreifen oder Lötbändchen oberflächigenbündig in den Ausnehmungen durch einen isolierenden Klebstoff befestigt sind .
6. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der Isolierstoff aus einer Düse entlang des Risses oder des Spaltes als Flüssigstoff aufgetragen wird und durch Kapillarkräfte in den jeweiligen Riss oder Spalt eindringt.
7. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass in den Bereichen zwischen benachbarten Teilzellendioden dotierungs- materialfreie Zonen ausgebildet sind, um bezüglich der Umgebung hochohmige Trennungsabschnitte zu bilden.
8. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Emitterschicht auf der dem Licht abgewandten Hauptfläche des Wafers, als Rückseite definiert, bei der lokalen Dotierung der Emitter- und BSF- Bereiche in flächengleiche streifenförmige, nebeneinander liegende, sich nicht berührende hochdotierte Bereiche unterteilt wird, indem sie durch eine nur mit der Basisdotierung versehene Lücke voneinander getrennt werden und jeweils an sich bekannte interdigitale Kontaktkämme umfassen.
9. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Emitterschicht auf der dem Licht zugewandten Seite des Wafers, als Vorder- oder Frontseite definiert, in flächengleiche streifenförmige, nebeneinander liegende, sich nicht berührende hochdotierte Emitterbereiche unterteilt wird, dadurch dass die im Wesentlichen parallel zur kurzen Seite des Streifens verlaufenden, auf die Längen der kurzen Seiten der streifenförmigen Bereiche beschränkten Emitterkontakt-Leiterbahnen lokale, sich nicht berührende Emitterkämme bilden, indem ihre einzelnen Bahnen oder mehrere Bahnen zusammengekoppelt, mittels einer geeignet gewählten Anzahl von metallisierten Durchkontaktierungslöchern mit jeweils wenigstens einem Emitterbusbar auf der Rückseite verbunden sind .
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Emitterkontakt-Leiterbahnen eines jeden Teilemitters auf der Zellenrückseite, die vorteilhaft durch eine darunter liegende dielektrische Passivierungsschicht von der Halbleiterfläche isoliert sind und diese nur lokal durch Löcher in der Passivierungsschicht kontaktieren, in wenigstens eine Emitter-Sammelbahn (Emitterbusbar) einmünden, die am Rand des hochdotierten Zellbereichs der undotierten Lücke folgt, wobei auf der weiteren Seite der Lücke ein weiterer Busbar verläuft, von dem Leiterbahnen in den daneben liegenden Nachbar-Zellenbereich führen, wo sie über lokale Kontaktpunkte an die dortigen Basis-Oberflächen angebunden sind, so dass sich bei späterer externen Verbindung der parallelen Busbars die Dioden der beiden nebeneinander liegenden Zellenbereiche in elektrischer Serienschaltung befinden.
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass der wenigstens eine rückseitige Emitterbusbar eines ersten vorderseitigen streifenförmigen Zellbereichs aus lötfähigem Material besteht und innerhalb einer undotierten Lücke zwischen dem Bereich mit Basismetallisierung unterhalb des ersten streifenförmigen Zellbereichs und dem Bereich mit Basismetallisierung eines zweiten, benachbarten streifenförmigen Zellbereichs verläuft, wobei der Bereich mit Basismetallisierung des zweiten, benachbart liegenden streifenförmigen Zellbereichs einen lötfähigen Metallstreifen, d. h. also einen Basisbusbar, entlang der Lücke zum ersten Emitterbusbar aufweist, so dass sich bei entsprechender leitfähiger Verbindung der parallelen Busbars die Dioden der beiden nebeneinander liegenden Zellenbereiche in elektrischer Serienschaltung befinden.
12. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der Wafer eine viereckige Form aufweist.
13. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass der Wafer eine quasiquadratische Form mit schräg verlaufenden Eckbereichen aufweist, wobei die Flächen der vorzugsweise streifenförmigen Teilzellen- diodenbereiche, die die schrägen Ecken und die beiden Außenkontaktflächen enthalten, durch eine Erhöhung ihrer Streifenbreite an die Fläche der zentralen Streifen ohne schräg verlaufende Ecken angepasst werden.
14. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass der Wafer eine runde Flächenform aufweist, wobei die Flächen der vorzugsweise streifenförmigen Teilzellendiodenbereiche, die die Kreissegmentabschnitte der Seitenbereiche und die dort angeordneten Außenkontaktflächen enthalten, durch eine Erhöhung der Streifenbreite an die Fläche der zentralen Streifen mit weniger Rundungsbereich angepasst werden.
15. Solarzelle, hergestellt nach einem Verfahren gemäß einem oder mehreren der vorangegangenen Ansprüche.
EP09720605A 2008-03-14 2009-03-12 Verfahren zur herstellung monokristalliner solarzellen mit rückseitiger kontaktstruktur Withdrawn EP2266147A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008014418 2008-03-14
DE102008021355.1A DE102008021355B4 (de) 2008-03-14 2008-04-29 Verfahren zur Herstellung monokristalliner Solarzellen mit rückseitiger Kontaktstruktur
PCT/EP2009/052908 WO2009112544A2 (de) 2008-03-14 2009-03-12 Verfahren zur herstellung monokristalliner solarzellen mit rückseitiger kontaktstruktur

Publications (1)

Publication Number Publication Date
EP2266147A2 true EP2266147A2 (de) 2010-12-29

Family

ID=41011256

Family Applications (1)

Application Number Title Priority Date Filing Date
EP09720605A Withdrawn EP2266147A2 (de) 2008-03-14 2009-03-12 Verfahren zur herstellung monokristalliner solarzellen mit rückseitiger kontaktstruktur

Country Status (3)

Country Link
EP (1) EP2266147A2 (de)
DE (1) DE102008021355B4 (de)
WO (1) WO2009112544A2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011012275A1 (de) * 2011-02-24 2012-08-30 Ritek Corp. Verfahren zum Schneiden eines Solarzellenpanels und Ausrüstung dafür
DE102011077696A1 (de) * 2011-06-17 2012-12-20 Robert Bosch Gmbh Solarzellenanordnung und Verfahren zu deren Herstellung
DE102012220221B4 (de) 2012-11-07 2024-03-07 Meyer Burger (Germany) Gmbh Solarzellenanordnung und Verfahren zu deren Herstellung
WO2015045242A1 (ja) 2013-09-25 2015-04-02 パナソニックＩｐマネジメント株式会社 太陽電池、太陽電池モジュールおよび太陽電池の製造方法
US11502213B2 (en) 2016-12-30 2022-11-15 Sunpower Corporation Solar cell having a plurality of sub-cells coupled by cell level interconnection

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3151379A (en) * 1959-03-23 1964-10-06 Int Rectifier Corp Solar battery and method of making it
US3346419A (en) * 1963-11-29 1967-10-10 James E Webb Solar cell mounting
US4038104A (en) * 1976-06-07 1977-07-26 Kabushiki Kaisha Suwa Seikosha Solar battery
DE2747717A1 (de) * 1976-11-03 1978-05-11 Ibm Photoelement
US4173496A (en) 1978-05-30 1979-11-06 Texas Instruments Incorporated Integrated solar cell array
JPS5839071A (ja) 1981-08-31 1983-03-07 Japan Solar Energ Kk 太陽電池素子
US4612408A (en) * 1984-10-22 1986-09-16 Sera Solar Corporation Electrically isolated semiconductor integrated photodiode circuits and method
DE3511082A1 (de) * 1985-03-27 1986-10-02 Telefunken electronic GmbH, 7100 Heilbronn Solarzelle
JPS63211773A (ja) 1987-02-27 1988-09-02 Mitsubishi Electric Corp 化合物半導体太陽電池
US4933021A (en) 1988-11-14 1990-06-12 Electric Power Research Institute Monolithic series-connected solar cells employing shorted p-n junctions for electrical isolation
GB2247564B (en) * 1990-08-16 1995-01-04 Eev Ltd A solar cell arrangement
US5164019A (en) 1991-07-31 1992-11-17 Sunpower Corporation Monolithic series-connected solar cells having improved cell isolation and method of making same
EP0881694A1 (de) 1997-05-30 1998-12-02 Interuniversitair Micro-Elektronica Centrum Vzw Solarzelle und Verfahren zu ihrer Herstellung
US6248948B1 (en) * 1998-05-15 2001-06-19 Canon Kabushiki Kaisha Solar cell module and method of producing the same
JP3624909B2 (ja) * 2002-03-12 2005-03-02 浜松ホトニクス株式会社 レーザ加工方法
DE102006033217A1 (de) * 2006-07-14 2008-01-17 Jenoptik Automatisierungstechnik Gmbh Verfahren zur Erzeugung optisch wahrnehmbarer laserinduzierter Risse in sprödes Material

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2009112544A3 *

Also Published As

Publication number Publication date
WO2009112544A3 (de) 2009-12-23
DE102008021355A1 (de) 2009-10-01
DE102008021355B4 (de) 2020-08-20
WO2009112544A2 (de) 2009-09-17

Similar Documents

Publication Publication Date Title
EP1062689B1 (de) Solarzellenanordnung und verfahren zur herstellung einer solarzellenanordnung
DE102008033632B4 (de) Solarzelle und Solarzellenmodul
DE102012207168B4 (de) Photovoltaikmodul mit Bypass-Dioden und in Reihe geschalteten Stringanordnungen parallel geschalteter Strings aus Solarzellen
DE202015103803U1 (de) Bifaziale Solarzelle und Photovoltaikmodul
WO2008113741A2 (de) Solarzellenvorrichtung, solarzellenmodul und verbindungsanordnung
DE112010005717T5 (de) Solarbatteriemodul und Herstellungsverfahren für dieses
DE102013212845A1 (de) Photovoltaikmodul
EP2583314B1 (de) Verfahren zur herstellung einer metallischen kontaktstruktur einer photovoltaischen solarzelle
DE102007035883A1 (de) Rückkontaktsolarzelle und Solarmodul mit reduzierten Serienwiderständen
EP2289107B1 (de) Solarzelle und verfahren zu deren herstellung
DE102013217356A1 (de) Verfahren zum Herstellen einer Solarzelle und Solarzelle
DE102013204923A1 (de) Photovoltaikmodul
DE102011000753A1 (de) Solarzelle, Solarmodul und Verfahren zum Herstellen einer Solarzelle
DE102008021355B4 (de) Verfahren zur Herstellung monokristalliner Solarzellen mit rückseitiger Kontaktstruktur
CH685272A5 (de) Solarzellen-Anlage.
WO2010097268A2 (de) Mwt-halbleiter-solarzelle mit einer vielzahl von das halbleitende material kontaktierenden, parallel zueinander verlaufenden schmalen leitfähigen fingern vorgegebener länge
EP2671264B1 (de) Photovoltaische solarzelle sowie verfahren zu deren herstellung
DE102018007387B4 (de) Solarzelle und Solarzellentafel damit
DE112009005480T5 (de) Solarbatteriemodul
WO2018041301A1 (de) Photovoltaikmodul mit integriert serienverschalteten stapel-solarzellen und verfahren zu seiner herstellung
DE102017223897B4 (de) Solarzelle mit einer Mehrzahl von Unterzellen, die durch eine Verschaltung auf Zellenebene gekoppelt sind
EP2956966A1 (de) Busbarlose rückkontaktsolarzelle, deren herstellungsverfahren und solarmodul mit solchen solarzellen
DE112012006078B4 (de) Solarzelle
DE102008040332B4 (de) Rückseitenkontaktierte Solarzelle und Solarmodul mit rückseitenkontaktierten Solarzellen
DE102017122530B4 (de) Photovoltaikmodul mit auf der Rückseite ineinandergreifenden Kontakten

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20101014

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA RS

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20151001