EP1985017A1 - Circuit arrangement and method for actuating an electrical load - Google Patents

Circuit arrangement and method for actuating an electrical load

Info

Publication number
EP1985017A1
EP1985017A1 EP07711470A EP07711470A EP1985017A1 EP 1985017 A1 EP1985017 A1 EP 1985017A1 EP 07711470 A EP07711470 A EP 07711470A EP 07711470 A EP07711470 A EP 07711470A EP 1985017 A1 EP1985017 A1 EP 1985017A1
Authority
EP
European Patent Office
Prior art keywords
signal
control signal
current source
circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP07711470A
Other languages
German (de)
French (fr)
Inventor
Peter Trattler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Publication of EP1985017A1 publication Critical patent/EP1985017A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03BAPPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B15/00Special procedures for taking photographs; Apparatus therefor
    • G03B15/02Illuminating scene
    • G03B15/03Combinations of cameras with lighting apparatus; Flash units
    • G03B15/05Combinations of cameras with electronic flash apparatus; Electronic flash units
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/10Controlling the intensity of the light
    • H05B45/12Controlling the intensity of the light using optical feedback
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03BAPPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B2215/00Special procedures for taking photographs; Apparatus therefor
    • G03B2215/05Combinations of cameras with electronic flash units
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Definitions

  • the present invention relates to a circuit arrangement for controlling an electrical load, an arrangement comprising the circuit arrangement, a computing unit and an image recording device, and a method for controlling an electrical load.
  • Circuit arrangements for controlling electrical loads are used, for example, in devices of mobile communication and in cameras. They are used for example for driving a light emitting diode for generating a flash. Information about the magnitude of a current with which the electrical load is to be applied is frequently provided by a further component of such a circuit arrangement.
  • Object of the present invention is to provide a circuit arrangement for driving an electrical load, an arrangement with the circuit arrangement and a method for driving an electrical load, which allow a high degree of flexibility in the control of the electrical load and can be realized inexpensively.
  • a circuit arrangement for controlling an electrical load comprises a first and a second terminal, a first output, a current source and a control device.
  • An electrical load can be coupled to the first output.
  • the power source can be coupled to the electrical load via the first output.
  • the control device has a programming circuit and a triggering circuit.
  • the control device is connected to the first and the second connection.
  • the programming circuit is connected on the output side to a first control input of the current source.
  • the triggering circuit is connected on the output side to a second control input of the current source.
  • the first terminal of the circuit arrangement is used to supply a first control signal to the circuit arrangement, and accordingly the second terminal serves to supply a second control signal.
  • the first and second control signals are supplied to the controller.
  • the control device is designed to process the first and the second control signal.
  • the programming circuit and the triggering circuit provide signals on the output side which are fed to the control inputs of the current source and serve for setting and triggering a current source current of the current source.
  • the power source provides power in the form of the current source current of the load.
  • the circuit arrangement may comprise a logic circuit which is connected on the input side to the programming circuit and the triggering circuit and on the output side to a common control input of the current source.
  • the signal provided on the output side of the programming circuit and the signal provided on the output side of the trigger circuit can therefore be linked by means of the combination circuit to form a combined control signal, which is fed to the common control input of the current source.
  • the combination circuit may comprise an AND gate.
  • the programming circuit serves to deliver a programming signal to the first control input of the current source.
  • the programming signal may be used to set a current value of a current source current.
  • the programming circuit may be coupled on the input side to the first and the second terminal of the circuit arrangement.
  • the programming circuit has a counter which is coupled on the input side to the first terminal of the circuit arrangement and on the output side to the first control input of the current source and is provided for counting a first number n of pulses in the first control signal. Depending on the first number n of pulses, the programming signal is set.
  • the tripping circuit serves to supply a tripping signal to the second control input of the current source.
  • the trigger circuit may be coupled on the input side to the first and the second terminal of the circuit arrangement. By means of the trigger signal the power source is switched active at a trip time so that the power source current is delivered to the load.
  • the trigger circuit may comprise a flip-flop and an AND gate, which are suitably connected to provide the trigger signal.
  • the current source can be designed as a charge pump and provide an output voltage and a current source current on the output side.
  • the power source is preferably designed as a current sink.
  • the control device can be designed as a computing unit.
  • the circuit arrangement can be realized on a semiconductor body.
  • an arrangement may comprise the circuit arrangement, the electrical load and a computing unit, which is coupled at a first terminal to the first terminal of the circuit arrangement.
  • the arithmetic unit may be coupled at a second terminal to the second terminal of the circuit arrangement.
  • the second terminal of the circuit arrangement can be coupled to the first terminal of the arithmetic unit via an impedance network.
  • the arrangement additionally comprises an image recording device, which is connected to the arithmetic unit.
  • the image recording device may comprise a control circuit and a photodetector arrangement, which may be designed as a charge-coupled device.
  • the photodetector arrangement is designed as a CMOS camera arrangement.
  • the image recording device can on the output side be coupled via a first impedance formed as a resistor to the second terminal of the circuit arrangement. This coupling can be advantageously used to trigger a flash.
  • the circuit arrangement may comprise the functionality of a slave module for an inter-IC bus, abbreviated I2C bus.
  • the first port can serve as a serial data port and the second port as a serial clock port.
  • the arithmetic unit may include the functionality of a master device and the image acquisition device may include the functionality of another device.
  • the arrangement can be used for driving an electrical load, in particular a light-emitting diode, in a camera.
  • the arithmetic unit can be designed as a baseband circuit.
  • the arrangement can be used for driving the electrical load in a device of mobile communication.
  • a method for controlling an electrical load provides the following steps: a control device evaluates a first and a second control signal and detects during a first phase a start condition by comparing the first control signal with a predetermined value and / or the second control signal with a another predetermined value.
  • the control device prepares a programming signal in response to the first control signal during a second phase, which follows the first phase, and outputs the programming signal to a current source.
  • the control device outputs a triggering signal to the power source during a third phase, which is based on the second Phase follows.
  • the trigger signal is used to enable the delivery of a current source current to supply the load.
  • the height of the current source current is thus advantageously set by means of the programming signal, and the time of delivery of the current source current to the electrical load by means of the trigger signal.
  • the circuit arrangement has a first and a second operating mode and the control device is designed to detect the operating mode during the first phase.
  • the controller sets the circuitry to a first mode of operation when, during the first phase, the rising edge of the first control signal occurs before the rising edge of the second control signal. Accordingly, the controller may set the circuitry to a second mode of operation when the rising edge of the first control signal occurs after the rising edge of the second control signal.
  • the trigger signal in the first mode of operation, may be provided immediately or with an adjustable delay time after the rising edge of the last pulse of the first control signal during the second phase. In an alternative embodiment, in the first mode of operation, the trigger signal may be provided immediately or with an adjustable delay time after the rising edge of the second control signal that occurs during the first phase.
  • the triggering signal in dependence on the occurrence of a predetermined value in the second Control signal to be delivered during the third phase.
  • the trigger signal in the second operating mode, can be delivered directly or with an adjustable delay time after a rising edge of the second control signal during the third phase.
  • the first terminal of the arithmetic unit can be connected directly to the first terminal of the circuit arrangement and via an impedance network to the second terminal of the circuit arrangement.
  • a first number n of pulses of the first control signal are counted during the second phase and the programming signal is provided as a function of the first number n of pulses.
  • the current source is designed such that it is switched to active with the arrival of an edge of the trigger signal.
  • the current source preferably delivers the current source current to the electrical load only after expiry of an adjustable delay time.
  • the first control signal may be formed as a serial data signal for the I2C bus, abbreviated SDA, and the second control signal as a serial clock signal, abbreviated SCL.
  • the control device recognizes the start condition on the basis of a falling edge of the first control signal, while the second control signal assumes the value HIGH.
  • the arithmetic unit provides the first control signal with an address information.
  • the control device evaluates the data received during the following second phase.
  • the data includes a programming value used to set the programming signal in the programming circuit is used.
  • the control device detects the end of the second phase on the basis of a rising edge of the first control signal, while the second control signal has a value of HIGH.
  • the first control signal may be HIGH. If, for example, a positive edge occurs in the second control signal during the third phase, then the trigger signal is provided in dependence on this edge.
  • the trip signal may be issued immediately after such a transition.
  • the trigger signal may be delayed by an adjustable delay time from the transition in the second control signal.
  • a falling edge of the second control signal may be used during the third phase to form the trigger signal.
  • a positive or rising edge denotes a rising edge. Accordingly, a falling edge is referred to as a negative or falling edge.
  • FIGS. 1A to 1C show exemplary embodiments of an arrangement according to the proposed principle
  • Figure ID shows an exemplary embodiment of a control device coupled to a power source
  • FIGS. 2A to 2F show exemplary courses of a first and a second control signal as a function of the time t.
  • FIG. 1A shows an exemplary embodiment of an arrangement with a circuit arrangement 1, an electrical load 13, a computing unit 30 and an image recording device 40.
  • the circuit arrangement 1 comprises a control device 5 with a programming circuit 6 and a triggering circuit 7, a current source 9, a charge pump 10, a first and a second terminal 2, 3, a supply voltage terminal 19 and a first and a second output 23, 4.
  • the control device 5 and thus the programming circuit 6 and the trigger circuit 7 are connected to the first and the second terminal 2, 3 connected.
  • the programming circuit 6 has a counter 26.
  • the programming circuit 6 and the triggering circuit 7 are connected on the output side to a first and a second control terminal of the current source 9.
  • the current source 9 is connected to the first output 23. It couples the first output 23 to a reference potential terminal 8.
  • the second output 4 is coupled to the supply voltage terminal 19.
  • the charge pump 10 is connected between the supply voltage terminal 19 and the second output 4 and is connected via two further terminals of the circuit arrangement 1 with a first capacitor 14.
  • the electrical load 13 comprises a light-emitting diode 11, which between the second output 4 and the first output 23 of the Circuit 1 is connected.
  • the arrangement comprises a battery 16, which is connected between the supply voltage terminal 19 and the reference potential terminal 8.
  • the arithmetic unit 30 comprises a first terminal 31, which is connected to the first terminal 2 of the circuit arrangement 1. Furthermore, the first terminal 31 of the arithmetic unit 30 is coupled to the second terminal 3 of the circuit arrangement 1 via an impedance network 20, 21.
  • the impedance network 20, 21 is formed as a low-pass filter and includes a resistor 20 and a capacitor 21.
  • the resistor 20 couples the first terminal 31 of the arithmetic unit 30 to the second terminal 3 of the circuit arrangement 1.
  • the second terminal 3 of the circuit arrangement 1 is over the capacitor 21 is coupled to the reference potential terminal 8.
  • the arithmetic unit 30 is connected to a coupling connection 33 with a first connection 41 of the image recording device 40.
  • the image recording device 40 comprises a control circuit 45, which is connected to a photodetector arrangement 46 and to the first terminal 41 of the image recording device 40.
  • the battery 16 is used to deliver a battery voltage Vbat to the supply voltage terminal 19 of the circuit arrangement 1.
  • the battery voltage Vbat is supplied to the charge pump 10.
  • the charge pump 10 provides an output voltage VA at the second output 4 of the circuit arrangement 1 by means of the first capacitor 14.
  • the arithmetic unit 30 outputs at the first terminal 31 a first control signal Sl which is fed to the first terminal 2 of the circuit arrangement 1.
  • a second control signal S2 is generated by means of the impedance network 20, 21, which is supplied to the second terminal 3 of the circuit arrangement 1.
  • the control device 5 In dependence of the first and the second control signal Sl, S2, the control device 5 a programming signal SP and a trigger signal ST, which are supplied to a first and a second control terminal of the current source 9 ready.
  • a first number n pulses in the first control signal Sl is counted.
  • the programming signal SP is output from the programming circuit 6 in response to the first number n, whereas the trigger signal ST is provided by the trigger circuit 7.
  • a value of a current source current I of the current source 9 is set.
  • a switch-on time or trip time t3 of the current source 9 can be set.
  • the current source current I flows from the charge pump 10 through the electrical load 13 and through the current source 9 to the reference potential connection 8.
  • the photodetector arrangement 46 provides electrical signals as a function of incident light signals, which serve as image information via the control circuit 45 of the arithmetic unit 30 are supplied.
  • the current source current I and thus the luminosity or the duration of the light emitting diode 11 are set.
  • a trigger signal ST can be provided, with which a tripping time t3 of the
  • Current source 9 is adjustable, so that from the light emitting diode 11, a flash of light can be emitted.
  • the charge pump 10 may be connected to a second capacitor 15 via two additional terminals of the circuit arrangement 1.
  • the charge pump 10 sets by means of the first capacitor 14 and additionally by means of the second capacitor 15, the output Voltage VA at the second output 4 of the circuit 1 ready.
  • the electrical load 13 may comprise a first smoothing capacitor 12, which connects the second output 4 to the reference potential terminal 8.
  • the arrangement has a second smoothing capacitor 17, which is connected in parallel with the battery 16 and couples the supply voltage terminal 19 to the reference potential terminal 8.
  • FIG. 1B shows a further exemplary embodiment of the arrangement with the circuit arrangement 1, the arithmetic unit 30, the image recording device 40, the electrical load 13 and the battery 16.
  • the circuit arrangement 1 according to FIG. 1B can be the same circuit arrangement 1 as in FIG.
  • the same semiconductor body comprising the circuit arrangement 1 can be externally connected both according to FIG. 1A and according to FIG.
  • the arrangement according to FIG. 1B shows a first impedance 44, which couples an output 42 of the image recording device 40, which is connected to the control circuit 45 of the image recording device 40, to the second connection 3 of the circuit arrangement 1.
  • the second terminal 3 of the circuit arrangement 1 is connected to a second terminal 32 of the arithmetic unit 30. If the second terminal 32 of the computing unit 30 is switched to an open operating state, a signal at the output 42 of the image recording device 40 is transmitted via the first impedance 44 to the second terminal 3 of the circuit arrangement 1 as the second control signal S2. tet.
  • a time t3 for triggering the flash can thus be specified by the control circuit 45.
  • the arrangement has no first impedance 44 and thus no coupling of an output 42 of the image recording device 40 to the second terminal 3 of the circuit arrangement 1.
  • the arithmetic unit 30 uses the second control signal S2 to set the triggering time t3 for the flash, and for this purpose uses the connection of the second terminal 32 of the arithmetic unit 30 to the second terminal 3 of the circuit arrangement 1.
  • FIG. 1C shows another exemplary embodiment of the arrangement with the control circuit 1, the electrical load
  • the arrangement has an I2C bus 18.
  • the arithmetic unit 30 is designed as a master module and the circuit arrangement 1, the image recording device 40 and the further circuit 47 are designed as slave modules for the I2C bus 18.
  • the first terminal 31 of the arithmetic unit 30 is connected to the first terminal 2 of the circuit arrangement 1, a second terminal 43 of the image recording device 40, a first terminal 48 of the further circuit 47 and via a resistor 25 to the Supply voltage terminal 19 connected.
  • the second terminal 32 of the arithmetic unit 30 is connected to the second terminal 3 of the circuit arrangement 1, the first terminal 41 of the image recording device 40 and a second terminal 49 of the further circuit 47.
  • the second terminal 3 of the circuit arrangement 1 is connected to the output 42 of the image recording device 40 via the coupled first impedance 44.
  • the first impedance 44 is designed as a resistor.
  • the resistor 25 serves to supply the battery voltage Vbat to that line of the I2C bus 18, which couples the terminals 2, 31, 43, 48. If none of the terminals 2, 31, 43, 48 is switched to a value LOW, then the line of the I2C bus 18, which connects the four terminals 2, 31, 43, 48, is at the value HIGH.
  • the line which couples the four terminals 3, 32, 41, 49 is acted on in a first operating state of the arrangement with a signal which is provided by the second terminal 32 of the arithmetic unit 30. In a second operating state of the arrangement in which the flash is to be triggered, the second terminal 32 of the computing unit 30 is switched to a tristate state and the line is supplied with a signal which is provided by the output 42 of the image recording device 40.
  • the first and second control signals S1, S2 are provided by the computing unit 30 at the first and second terminals 31, 32.
  • a signal at the output 42 of the image recording device 40 is approximately equal to the second control signal S2, provided that the second terminal 32 of the arithmetic unit 30 and the first terminal 41 of the Schmageein- device 40 and the second terminal 49 of the further circuit 47 are in an open operating state ,
  • programming values of the programming circuit 6 can thus be fed to the control device 5 via the I2C bus 18.
  • the triggering signal ST can be provided as a function of a signal at an output 42 of the image recording device 40.
  • the circuit arrangement 1 may have a current source 9 with a control input instead of the first and the second control input.
  • Figure ID shows an exemplary embodiment of a control device 5, comprising a programming circuit 6 and a trigger circuit 7, and a coupling of the control device 5 with a power source 9, as it can be used in the Wegungsan- orders 1 according to the figures IA to IC.
  • the programming circuit 6 comprises the counter 26 and a NOR gate 50.
  • the NOR gate 50 is coupled on the input side to the first and the second connection 2, 3 of the circuit arrangement 1.
  • the counter 26 is connected at a counter signal input CZ to the first terminal 2 of the circuit arrangement 1 and at a reset input R to an output of the NOR gate 50.
  • the triggering circuit 7 has an AND gate 28 and a flip-flop 27.
  • the flip-flop 27 is coupled on the input side to the first and the second terminal 2, 3 of the circuit arrangement 1.
  • the flip-flop 27 is designed as a single-edge-controlled flip-flop, which can also be referred to as a non-transparent flip-flop.
  • the flip-flop 27 can be realized as a master-slave flip-flop.
  • a data input D of the flip-flop 27 is connected to the first terminal 2 and a clock input C of the flip-flop 27 is connected to the second terminal 3.
  • the AND gate 28 is connected on the input side to the second terminal 3 of the circuit arrangement 1 and a data output Q of the flip-flop 27. That's it
  • Flipflop 27 realized such that it takes on a rising edge at its clock input C applied to its data input D value and approximately delay free as value at its data output Q provides. Only at a subsequent rising edge at the clock input C, the flip-flop 27 can assume a voltage applied to its data input D new value.
  • the counter 26 of the programming circuit 6 and the AND gate 28 of the trigger circuit 7 via a combination circuit having a further AND gate 51, coupled to a control input of the current source 9 for providing a combined control signal SPT.
  • the counter 26 has a second number m outputs, which are coupled to control inputs of the current source 9 via a second number m of AND gates 51.
  • the current source current I can be programmed in smaller steps.
  • FIG. 2A shows an exemplary course of the first and second control signals S1, S2, as may occur in the arrangement of FIG. 1A.
  • the first control signal Sl has a rising edge.
  • the second control signal S2 also shows a rising edge. The time delay is dependent on the impedance network 20, 21, which is connected upstream of the second terminal 3. According to the example in FIG. 2A, FIG
  • Delay time Td means of the drive signal ST, the current source 9 is switched to an active operating state.
  • Delay time Td means of the drive signal ST, the current source 9 is switched to an active operating state.
  • FIG. 2B shows exemplary profiles of the first and second control signals S1, S2, as may be encountered in an arrangement of FIG. 1B.
  • the starting condition is met in FIG. 2B as soon as the first and the second control signal S1 7 S2 have the value HIGH. This is the case at a time tl.
  • the first control signal Sl shows a first number n of pulses. If the first control signal S1 constantly has the value HIGH, then the end of the second phase P2 and the beginning of the third phase P3 have been reached.
  • the second control signal S2 has the value HIGH during the second phase P2 and at the beginning of the third phase P3.
  • the second terminal 32 of the arithmetic unit 30 is switched to an open state.
  • the second control signal S2 is thus from the time t2 thus by means of a signal at the output 42 of the image pickup device 40 in response to the first impedance 44 generated.
  • the second control signal is raised from the value LOW to the value HIGH in the tripping time t3 by means of the image recording device 40.
  • the positive edge of the second control signal S2 triggers the trigger signal ST, with which the current source 9 is switched to an active operating state at the tripping time t3.
  • a first or a second operating mode A, B is set as a function of the first and the second control signal S1 7 S2 during the first phase P1.
  • the second operating mode B is switched on.
  • the positive edge of the first control signal occurs before the positive edge of the second control signal S2.
  • the positive edge of the first control signal S1 occurs after the positive edge of the second control signal S2.
  • the positive edge of the second control signal S2 may also occur before the positive edge of the first control signal S1 in order to switch the circuit arrangement 1 into the second operating mode B.
  • FIGS. 2C and 2D show exemplary embodiments of progressions of the first and second control signals S1, S2 in the case of an arrangement with I2C bus 18.
  • a start is triggered by the first control signal S1 having a falling edge while the second control signal S2 is at the value HIGH.
  • the first control signal Sl is designed as an SDA signal and the second control signal S2 as an SCL signal. This start condition defines the first phase Pl.
  • the second control signal S2 serves as a clock signal, while the first control signal
  • Sl transfers data.
  • an address is output by the arithmetic unit 30.
  • the slave components such as the circuit arrangement 1, the image recording device 40 and the further circuit 47 are designed to compare the address with their own address.
  • the addressed module evaluates data following the address. If the circuit arrangement 1 is addressed, the data sent after the address comprise a programming value, which is supplied to the programming circuit 6 and serves to provide the programming signal SP.
  • the first and second control signals S1, S2 are determined in accordance with the I2C specifications such that a stop condition is reached.
  • the image pickup device 40 can provide the second control signal S2 from this time t2 by means of a signal at the output 42 and the first impedance 44. With a positive edge in the signal at the output 42 of the image recording device 40, a positive edge of the second control signal S2 is realized, so that the trigger signal ST to the output Dissolution time t3, the power source 9 switches to an active state.
  • FIG. 2D shows a further exemplary course of the two control signals S1, S2 in an arrangement with I2C bus 18.
  • the second control signal S2 is at a value HIGH at the beginning of the third phase, before the second terminal 32 of the arithmetic unit 30 is switched to an open operating state at the time t2.
  • Only the circuit arrangement 1 responds to the change of the second control signal S2 during the third phase P3, in which no regular communication over the I2C bus 18 is performed.
  • the image recording device 40 can advantageously determine the triggering time t3 of a flash light.
  • FIG. 2E shows a further exemplary course of the signals.
  • the signals according to FIG. 2E can occur in the arrangement according to FIG. 1A, into which the control device 5 is dimensioned according to FIG. ID.
  • the first and second control signals Sl, S2 are supplied to the NOR gate 50.
  • a signal at the output of the NOR gate 50 is fed to the reset input R of the counter 26.
  • the signal at the output of the NOR gate 50 is at the beginning of the first phase Pl at the value HIGH, so that the counter 26 is reset at this time. After resetting the counter 26 counts the pulses in the first control signal Sl.
  • a clock signal applied to the clock input C of the flip-flop 27 corresponds to the second control signal S2. Since the flip-flop 27 is an edge-triggered flip-flop, which assumes the value at a rising edge of the clock signal applied to the data input D, the flip-flop 27 in the first phase Pl takes the value HIGH at the time t 1 and provides an output signal SQ at the data output Q ready with the value HIGH. The output signal SQ remains at the value HIGH.
  • the two inputs of the AND gate 28 are the second control signal S2 and the output signal SQ supplied.
  • the trigger signal ST is provided. The trigger signal ST is from the time tl to the end of the third phase P3 to the value HIGH.
  • the time interval of the delay time Td 1 which ends at the tripping time t 3 , begins.
  • the current source 9 outputs the current source current I after the delay time Td 'has elapsed.
  • the delay time Td 1 is set such that the tripping time t3 is encompassed by the third phase P3.
  • FIG. 2F shows a further exemplary course of the signals.
  • the signals according to FIG. 2F can occur in the arrangement according to FIG. 1B, into which the control device 5 according to FIG. ID is inserted.
  • the signals of the counter 26 correspond to the description given in FIG. 2E.
  • a rising edge occurs in the second control signal S2, so that the flip-flop 27 takes over the value LOW applied to the data input D and therefore provides the output signal SQ with the value LOW from a time t ⁇ .
  • the flip-flop 27 which is applied to the data input D value HIGH and provides the output signal SQ with the value HIGH. This occurs at a time t4. Only from the rising edge in the second control signal S2 in the third phase P3, the trigger signal ST has the value HIGH, so that as in Figure 2E, the delay time Td 1 begins.
  • the current source 9 emits the current source current I.
  • an embodiment of the control device 5 can be operated both in an arrangement according to FIG. 1A and in an arrangement according to FIG. If the output signal SQ has the value HIGH at the end of the first phase Pl, then the arrangement is in the first operating mode A. However, if the output signal SQ is at the value LOW at the end of the first phase Pl, the arrangement is in the second operating mode B. can be distinguished by means of the flip-flop 27 and the output signal SQ between the two operating modes A, B. The output signal SQ has the same value in both operating modes A, B during the second phase P2 as at the end of the first phase P1.
  • the rising edge of the second control signal S2, the trigger signal ST so that the power source 9 is from the triggering time t3 in an active operating state in which it provides the current source current I.
  • the rising edge of the second control signal S2 causes a rising edge of the trigger signal ST.
  • the triggering of the current source 9 is thus performed in response to a rising edge of the second control signal S2 and the delay time Td 1 .
  • the current source 9 reacts with a delay the delay time Td 'on the rising edge of the trigger signal ST. While in the first operating mode A, the rising edge of the trigger signal ST is generated in response to the first rising edge of the second control signal S2, the rising edge of the trigger signal ST is generated in the second operating mode B in response to the second rising edge of the second control signal S2.
  • the delay time Td 1 can be set.
  • the triggering instant t3 is set as a function of a falling edge of the second control signal S2.
  • Td, Td 1 delay time t ⁇ , tl, t2, t4 Time t3 tripping time

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Electronic Switches (AREA)
  • Studio Devices (AREA)

Abstract

A circuit arrangement (1) for actuating an electrical load (13) comprises a first connection (2) and a second connection (3) for feeding a first control signal (S1) and a second control signal (S2), a first output (23) to which the electrical load (13) can be connected, a power source (9) which is connected to the first output (23), and a control device (5). The control device is connected to a first and second connection (2, 3) and comprises a programming circuit (6) and a triggering circuit (7) which are each connected at the output end to a control output of the power source (9).

Description

Beschreibungdescription
Schaltungsanordnung und Verfahren zur Ansteuerung einer elektrischen LastCircuit arrangement and method for controlling an electrical load
Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Ansteuerung einer elektrischen Last, eine Anordnung, welche die Schaltungsanordnung, eine Recheneinheit und eine Bildaufnahmeeinrichtung umfasst, und ein Verfahren zur An- Steuerung einer elektrischen Last.The present invention relates to a circuit arrangement for controlling an electrical load, an arrangement comprising the circuit arrangement, a computing unit and an image recording device, and a method for controlling an electrical load.
Schaltungsanordnungen zur Ansteuerung elektrischer Lasten finden beispielsweise Einsatz in Geräten der Mobilkommunikation und in Kameras. Sie werden beispielsweise zum Ansteuern einer Leuchtdiode für das Erzeugen eines Blitzes eingesetzt. Eine Information über die Höhe eines Stroms, mit dem die e- lektrische Last beaufschlagt werden soll, wird häufig von einem weiteren Baustein einer derartigen Schaltungsanordnung bereitgestellt .Circuit arrangements for controlling electrical loads are used, for example, in devices of mobile communication and in cameras. They are used for example for driving a light emitting diode for generating a flash. Information about the magnitude of a current with which the electrical load is to be applied is frequently provided by a further component of such a circuit arrangement.
Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung zur Ansteuerung einer elektrischen Last, eine Anordnung mit der Schaltungsanordnung und ein Verfahren zur Ansteuerung einer elektrischen Last bereitzustellen, die eine hohe Flexibilität bei der Ansteuerung der elektrischen Last ermöglichen und kostengünstig realisiert werden können.Object of the present invention is to provide a circuit arrangement for driving an electrical load, an arrangement with the circuit arrangement and a method for driving an electrical load, which allow a high degree of flexibility in the control of the electrical load and can be realized inexpensively.
Diese Aufgabe wird mit den Gegenständen der Patentansprüche 1 und 7 sowie dem Verfahren gemäß Patentanspruch 12 gelöst. Weiterbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche . Erfindungsgemäß umfasst eine Schaltungsanordnung zur Ansteuerung einer elektrischen Last einen ersten und einen zweiten Anschluss, einen ersten Ausgang, eine Stromquelle und eine Steuereinrichtung. An den ersten Ausgang ist eine elektrische Last ankoppelbar. Die Stromquelle ist über den ersten Ausgang mit der elektrischen Last koppelbar. Die Steuereinrichtung weist eine Programmierschaltung und eine Auslöseschaltung auf . Die Steuereinrichtung ist mit dem ersten und dem zweiten Anschluss verbunden. Die Programmierschaltung ist ausgangs- seitig mit einem ersten Steuereingang der Stromquelle verbunden. Die Auslöseschaltung ist ausgangsseitig mit einem zweiten Steuereingang der Stromquelle verbunden.This object is achieved with the objects of claims 1 and 7 and the method according to claim 12. Further developments and refinements are the subject matter of the dependent claims. According to the invention, a circuit arrangement for controlling an electrical load comprises a first and a second terminal, a first output, a current source and a control device. An electrical load can be coupled to the first output. The power source can be coupled to the electrical load via the first output. The control device has a programming circuit and a triggering circuit. The control device is connected to the first and the second connection. The programming circuit is connected on the output side to a first control input of the current source. The triggering circuit is connected on the output side to a second control input of the current source.
Der erste Anschluss der Schaltungsanordnung dient zum Zufüh- ren eines ersten Steuersignals an die Schaltungsanordnung, entsprechend dient der zweite Anschluss zum Zuführen eines zweiten Steuersignals. Das erste und das zweite Steuersignal werden der Steuereinrichtung zugeleitet. Die Steuereinrichtung ist zur Verarbeitung des ersten und des zweiten Steuer- Signals ausgelegt. Die Programmierschaltung und die Auslöseschaltung stellen ausgangsseitig Signale bereit, die den Steuereingängen der Stromquelle zugeleitet werden und zur Einstellung und Auslösen eines Stromquellenstroms der Stromquelle dienen. Die Stromquelle stellt Energie in Form des Stromquellenstroms der Last bereit.The first terminal of the circuit arrangement is used to supply a first control signal to the circuit arrangement, and accordingly the second terminal serves to supply a second control signal. The first and second control signals are supplied to the controller. The control device is designed to process the first and the second control signal. The programming circuit and the triggering circuit provide signals on the output side which are fed to the control inputs of the current source and serve for setting and triggering a current source current of the current source. The power source provides power in the form of the current source current of the load.
Mit Vorteil werden ein Parameter zur Programmierung der Stromquelle und der Zeitpunkt zum Auslösen beziehungsweise zum Anschalten der Stromquelle in Abhängigkeit von den beiden zugeführten Steuersignalen von der Schaltungsanordnung empfangen. In einer Ausführungsform kann die Schaltungsanordnung eine Verknüpfungsschaltung umfassen, die eingangsseitig mit der Programmierschaltung und der Auslöseschaltung und ausgangs- seitig mit einem gemeinsamen Steuereingang der Stromquelle verbunden ist. Das Signal, das ausgangsseitig an der Programmierschaltung bereitgestellt ist, und das Signal, das ausgangsseitig an der Auslöseschaltung bereitgestellt ist, kann daher mittels der VerknüpfungsSchaltung zu einem kombinierten Steuersignal verknüpft werden, das dem gemeinsamen Steuerein- gang der Stromquelle zugeleitet wird. Die Verknüpfungsschal- tung kann ein UND-Gatter aufweisen.Advantageously, a parameter for programming the current source and the time for triggering or for switching on the current source as a function of the two supplied control signals are received by the circuit arrangement. In one embodiment, the circuit arrangement may comprise a logic circuit which is connected on the input side to the programming circuit and the triggering circuit and on the output side to a common control input of the current source. The signal provided on the output side of the programming circuit and the signal provided on the output side of the trigger circuit can therefore be linked by means of the combination circuit to form a combined control signal, which is fed to the common control input of the current source. The combination circuit may comprise an AND gate.
In einer alternativen Ausführungsform dient die Programmierschaltung zur Abgabe eines Programmiersignals an den ersten Steuereingang der Stromquelle. Das Programmiersignal kann zur Einstellung eines Stromwerts eines Stromquellenstroms verwendet werden. Die Programmierschaltung kann eingangsseitig mit dem ersten und dem zweiten Anschluss der Schaltungsanordnung gekoppelt sein.In an alternative embodiment, the programming circuit serves to deliver a programming signal to the first control input of the current source. The programming signal may be used to set a current value of a current source current. The programming circuit may be coupled on the input side to the first and the second terminal of the circuit arrangement.
In einer Weiterbildung weist die Programmierschaltung einen Zähler auf, der eingangsseitig mit dem ersten Anschluss der Schaltungsanordnung und ausgangsseitig mit dem ersten Steuereingang der Stromquelle gekoppelt ist und zum Zählen einer ersten Anzahl n von Pulsen in dem ersten Steuersignal vorgesehen ist. In Abhängigkeit von der ersten Anzahl n der Pulse wird das Programmiersignal eingestellt.In a development, the programming circuit has a counter which is coupled on the input side to the first terminal of the circuit arrangement and on the output side to the first control input of the current source and is provided for counting a first number n of pulses in the first control signal. Depending on the first number n of pulses, the programming signal is set.
In einer alternativen Ausführungsform dient die Auslöseschal- tung zum Zuführen eines Auslösesignals an den zweiten Steuereingang der Stromquelle. Die Auslöseschaltung kann eingangsseitig mit dem ersten und dem zweiten Anschluss der Schaltungsanordnung gekoppelt sein. Mittels des Auslösesignals wird die Stromquelle zu einem Auslösezeitpunkt aktiv geschaltet, sodass der Stromquellenstrom an die Last abgegeben wird. Die Auslöseschaltung kann ein Flip-Flop und ein UND-Gatter umfassen, die zum Bereitstellen des Auslösesignals geeignet verschaltet sind.In an alternative embodiment, the tripping circuit serves to supply a tripping signal to the second control input of the current source. The trigger circuit may be coupled on the input side to the first and the second terminal of the circuit arrangement. By means of the trigger signal the power source is switched active at a trip time so that the power source current is delivered to the load. The trigger circuit may comprise a flip-flop and an AND gate, which are suitably connected to provide the trigger signal.
Die Stromquelle kann als Ladungspumpe ausgebildet sein und ausgangsseitig eine AusgangsSpannung und einen Stromquellenstrom bereitstellen. Bevorzugt ist die Stromquelle als Strom- senke ausgebildet. In einer Ausführungsform kann die Steuereinrichtung als Recheneinheit ausgebildet sein. Die Schaltungsanordnung kann auf einem Halbleiterkörper realisiert sein.The current source can be designed as a charge pump and provide an output voltage and a current source current on the output side. The power source is preferably designed as a current sink. In one embodiment, the control device can be designed as a computing unit. The circuit arrangement can be realized on a semiconductor body.
In einer Ausführungsform nach dem vorgeschlagenen Prinzip kann eine Anordnung die Schaltungsanordnung, die elektrische Last und eine Recheneinheit aufweisen, die an einem ersten Anschluss mit dem ersten Anschluss der Schaltungsanordnung gekoppelt ist.In an embodiment according to the proposed principle, an arrangement may comprise the circuit arrangement, the electrical load and a computing unit, which is coupled at a first terminal to the first terminal of the circuit arrangement.
In einer Ausführungsform kann die Recheneinheit an einem zweiten Anschluss mit dem zweiten Anschluss der Schaltungsanordnung gekoppelt sein. Alternativ kann der zweite Anschluss der Schaltungsanordnung über ein Impedanznetzwerk mit dem ersten Anschluss der Recheneinheit gekoppelt sein.In one embodiment, the arithmetic unit may be coupled at a second terminal to the second terminal of the circuit arrangement. Alternatively, the second terminal of the circuit arrangement can be coupled to the first terminal of the arithmetic unit via an impedance network.
In einer Ausführungsform umfasst die Anordnung zusätzlich eine Bildaufnahmeeinrichtung, die mit der Recheneinheit verbunden ist. Die Bildaufnahmeeinrichtung kann eine Steuerschal- tung und eine Fotodetektoranordnung umfassen, die als Charge- Coupled Device ausgebildet sein kann. Mit Vorteil ist die Fotodetektoranordnung als CMOS-Kameraanordnung ausgebildet. In einer Weiterbildung kann die Bildaufnahmeeinrichtung aus- gangsseitig über eine erste, als Widerstand ausgebildete Impedanz mit dem zweiten Anschluss der Schaltungsanordnung gekoppelt sein. Diese Kopplung kann vorteilhaft zur Auslösung eines Blitzes verwendet werden.In one embodiment, the arrangement additionally comprises an image recording device, which is connected to the arithmetic unit. The image recording device may comprise a control circuit and a photodetector arrangement, which may be designed as a charge-coupled device. Advantageously, the photodetector arrangement is designed as a CMOS camera arrangement. In a further development, the image recording device can on the output side be coupled via a first impedance formed as a resistor to the second terminal of the circuit arrangement. This coupling can be advantageously used to trigger a flash.
Die Schaltungsanordnung kann die Funktionalität eines Slave- Bausteins für einen Inter-IC-Bus, abgekürzt I2C-Bus, umfassen. Der erste Anschluss kann als Serial-Data-Anschluss und der zweite Anschluss als Serial-Clock-Anschluss dienen. Die Recheneinheit kann die Funktionalität eines Master-Bausteins und die Bildaufnahmeeinrichtung kann die Funktionalität eines weiteren Slave-Baustein umfassen.The circuit arrangement may comprise the functionality of a slave module for an inter-IC bus, abbreviated I2C bus. The first port can serve as a serial data port and the second port as a serial clock port. The arithmetic unit may include the functionality of a master device and the image acquisition device may include the functionality of another device.
Die Anordnung kann zum Ansteuern einer elektrischen Last, insbesondere einer Leuchtdiode, in einer Kamera verwendet werden. Die Recheneinheit kann als Basisband-Schaltung ausgebildet sein. Die Anordnung kann zum Ansteuern der elektrischen Last in einem Gerät der Mobilkommunikation einsetzbar sein.The arrangement can be used for driving an electrical load, in particular a light-emitting diode, in a camera. The arithmetic unit can be designed as a baseband circuit. The arrangement can be used for driving the electrical load in a device of mobile communication.
Erfindungsgemäß sieht ein Verfahren zur Ansteuerung einer e- lektrischen Last folgende Schritte vor: eine Steuereinrichtung wertet ein erstes und ein zweites Steuersignal aus und erkennt während einer ersten Phase eine Startbedingung durch Vergleichen des ersten Steuersignals mit einem vorbestimmten Wert und/oder des zweiten Steuersignals mit einem weiteren vorbestimmten Wert. Die Steuereinrichtung stellt ein Programmiersignal in Abhängigkeit von dem ersten Steuersignal während einer zweiten Phase, die auf die erste Phase folgt, be- reit und gibt das Programmiersignal an eine Stromquelle ab. Die Steuereinrichtung gibt ein Auslösesignal an die Stromquelle während einer dritten Phase ab, die auf die zweite Phase folgt. Das Auslösesignal dient zum Aktivieren der Abgabe eines Stromquellenstroms zur Versorgung der Last.According to the invention, a method for controlling an electrical load provides the following steps: a control device evaluates a first and a second control signal and detects during a first phase a start condition by comparing the first control signal with a predetermined value and / or the second control signal with a another predetermined value. The control device prepares a programming signal in response to the first control signal during a second phase, which follows the first phase, and outputs the programming signal to a current source. The control device outputs a triggering signal to the power source during a third phase, which is based on the second Phase follows. The trigger signal is used to enable the delivery of a current source current to supply the load.
Mit Vorteil wird somit mittels des Programmiersignals die Hö- he des Stromquellenstroms und mittels des Auslösesignals der Zeitpunkt der Abgabe des Stromquellenstroms an die elektrische Last eingestellt.The height of the current source current is thus advantageously set by means of the programming signal, and the time of delivery of the current source current to the electrical load by means of the trigger signal.
In einer Weiterbildung weist die Schaltungsanordnung einen ersten und einen zweiten Betriebsmodus auf und ist die Steuereinrichtung ausgelegt, während der ersten Phase den Betriebsmodus zu erkennen. In einer Ausführungsform stellt die Steuereinrichtung die Schaltungsanordnung in einen ersten Betriebsmodus ein, wenn während der ersten Phase die ansteigen- de Flanke des ersten Steuersignals vor der ansteigenden Flanke des zweiten Steuersignals auftritt. Entsprechend kann die Steuereinrichtung die Schaltungsanordnung in einen zweiten Betriebsmodus einstellen, wenn die ansteigende Flanke des ersten Steuersignals nach der ansteigenden Flanke des zweiten Steuersignals auftritt.In a development, the circuit arrangement has a first and a second operating mode and the control device is designed to detect the operating mode during the first phase. In one embodiment, the controller sets the circuitry to a first mode of operation when, during the first phase, the rising edge of the first control signal occurs before the rising edge of the second control signal. Accordingly, the controller may set the circuitry to a second mode of operation when the rising edge of the first control signal occurs after the rising edge of the second control signal.
In einer Ausführungsform kann in dem ersten Betriebsmodus das Auslösesignal unmittelbar oder mit einer einstellbaren Verzögerungszeit nach der steigenden Flanke des letzten Pulses des ersten Steuersignals während der zweiten Phase bereitgestellt werden. In einer alternativen Ausführungsform kann in dem ersten Betriebsmodus das Auslösesignal unmittelbar oder mit einer einstellbaren Verzögerungszeit nach der steigenden Flanke des zweiten Steuersignals, welche während der ersten Phase auftritt, bereitgestellt werden.In one embodiment, in the first mode of operation, the trigger signal may be provided immediately or with an adjustable delay time after the rising edge of the last pulse of the first control signal during the second phase. In an alternative embodiment, in the first mode of operation, the trigger signal may be provided immediately or with an adjustable delay time after the rising edge of the second control signal that occurs during the first phase.
In dem zweiten Betriebsmodus kann das Auslösesignal in Abhängigkeit des Auftretens eines vorbestimmten Wertes im zweiten Steuersignal während der dritten Phase abgegeben werden. Dabei kann in dem zweiten Betriebsmodus das Auslösesignal unmittelbar oder mit einer einstellbaren Verzögerungszeit nach einer steigenden Flanke des zweiten Steuersignals während der dritten Phase abgegeben werden. Zu einem dauerhaften Einstellen des zweiten Betriebsmodus kann der erste Anschluss der Recheneinheit direkt mit dem ersten Anschluss der Schaltungs- anordnung sowie über ein Impedanznetzwerk mit dem zweiten Anschluss der Schaltungsanordnung verbunden sein.In the second operating mode, the triggering signal in dependence on the occurrence of a predetermined value in the second Control signal to be delivered during the third phase. In this case, in the second operating mode, the trigger signal can be delivered directly or with an adjustable delay time after a rising edge of the second control signal during the third phase. For a permanent setting of the second operating mode, the first terminal of the arithmetic unit can be connected directly to the first terminal of the circuit arrangement and via an impedance network to the second terminal of the circuit arrangement.
In einer Weiterbildung werden während der zweiten Phase eine erste Anzahl n Impulse des ersten Steuersignals gezählt und das Programmiersignal in Abhängigkeit von der ersten Anzahl n Impulse bereitgestellt.In a further development, a first number n of pulses of the first control signal are counted during the second phase and the programming signal is provided as a function of the first number n of pulses.
In einer Ausführungsform ist die Stromquelle derart ausgebildet, dass sie mit dem Eintreffen einer Flanke des Auslösesignals aktiv geschaltet wird. Bevorzugt gibt die Stromquelle den Stromquellenstrom erst nach Ablauf einer einstellbaren Verzögerungszeit an die elektrische Last ab.In one embodiment, the current source is designed such that it is switched to active with the arrival of an edge of the trigger signal. The current source preferably delivers the current source current to the electrical load only after expiry of an adjustable delay time.
Das erste Steuersignal kann als Serial-Data-Signal für den I2C-Bus, abgekürzt SDA, und das zweite Steuersignal als Seri- al-Clock-Signal, abgekürzt SCL, ausgebildet sein. Die Steuer- einrichtung erkennt die Startbedingung anhand einer abfallenden Flanke des ersten Steuersignals, während das zweite Steuersignal den Wert HIGH annimmt. Nach der ersten Phase stellt die Recheneinheit das erste Steuersignal mit einer Adressinformation bereit. Im Falle einer Übereinstimmung der Adress- Information mit einer Adresse der Schaltungsanordnung wertet die Steuereinrichtung die während der folgenden zweiten Phase empfangenen Daten aus. Mit Vorteil umfassen die Daten einen Programmierwert, der zum Einstellen des Programmiersignals in der Programmierschaltung verwendet wird. Die Steuereinrichtung erkennt das Ende der zweiten Phase anhand einer steigenden Flanke des ersten Steuersignals, während das zweite Steuersignal einen Wert HIGH aufweist.The first control signal may be formed as a serial data signal for the I2C bus, abbreviated SDA, and the second control signal as a serial clock signal, abbreviated SCL. The control device recognizes the start condition on the basis of a falling edge of the first control signal, while the second control signal assumes the value HIGH. After the first phase, the arithmetic unit provides the first control signal with an address information. In the case of a match of the address information with an address of the circuit arrangement, the control device evaluates the data received during the following second phase. Advantageously, the data includes a programming value used to set the programming signal in the programming circuit is used. The control device detects the end of the second phase on the basis of a rising edge of the first control signal, while the second control signal has a value of HIGH.
Während der dritten Phase kann in einer Ausführungsform das erste Steuersignal den Wert HIGH aufweisen. Tritt im zweiten Steuersignal während der dritten Phase beispielsweise eine positive Flanke auf, so wird das Auslösesignal in Abhängig- keit von dieser Flanke bereitgestellt. Es kann das Auslösesignal unmittelbar nach einem derartigen Übergang abgegeben werden. Alternativ kann das Auslösesignal um eine einstellbare Verzögerungszeit gegenüber dem Übergang im zweiten Steuersignal verzögert bereitgestellt werden. Alternativ kann eine abfallende Flanke des zweiten Steuersignals während der dritten Phase zum Bilden des Auslösesignals verwendet werden. Es können weitere Phasen zwischen der ersten und der zweiten Phase und zwischen der zweiten und der dritten Phase vorgesehen sein. Mit positiver oder ansteigender Flanke wird eine steigende Flanke bezeichnet. Entsprechend wird mit negativer oder abfallender Flanke eine fallende Flanke bezeichnet.During the third phase, in one embodiment, the first control signal may be HIGH. If, for example, a positive edge occurs in the second control signal during the third phase, then the trigger signal is provided in dependence on this edge. The trip signal may be issued immediately after such a transition. Alternatively, the trigger signal may be delayed by an adjustable delay time from the transition in the second control signal. Alternatively, a falling edge of the second control signal may be used during the third phase to form the trigger signal. There may be additional phases between the first and second phases and between the second and third phases. A positive or rising edge denotes a rising edge. Accordingly, a falling edge is referred to as a negative or falling edge.
Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- bezie- hungsweise wirkungsgleiche Bauelemente oder Signale tragen gleiche Bezugszeichen. Insoweit sich Schaltungsteile, Bauelemente oder Signale in ihrer Funktion entsprechen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.The invention will be explained in more detail below with reference to several embodiments with reference to FIGS. Functional or equivalent components or signals bear the same reference numerals. Insofar as circuit parts, components or signals correspond in their function, their description is not repeated in each of the following figures.
Figuren IA bis IC zeigen beispielhafte Ausführungsformen einer Anordnung nach dem vorgeschlagenen Prinzip, Figur ID zeigt eine beispielhafte Ausführungsform einer Steuereinrichtung, gekoppelt mit einer Stromquelle undFIGS. 1A to 1C show exemplary embodiments of an arrangement according to the proposed principle, Figure ID shows an exemplary embodiment of a control device coupled to a power source and
Figuren 2A bis 2F zeigen beispielhafte Verläufe eines ersten und eines zweiten Steuersignals in Abhängigkeit von der Zeit t.FIGS. 2A to 2F show exemplary courses of a first and a second control signal as a function of the time t.
Figur IA zeigt eine beispielhafte Ausführungsform einer An- Ordnung mit einer Schaltungsanordnung 1, einer elektrischen Last 13, einer Recheneinheit 30 und einer Bildaufnahmeeinrichtung 40. Die Schaltungsanordnung 1 umfasst eine Steuereinrichtung 5 mit einer Programmierschaltung 6 und einer Auslöseschaltung 7, eine Stromquelle 9, eine Ladungspumpe 10, einen ersten und einen zweiten Anschluss 2, 3, einen Versor- gungsspannungsanschluss 19 sowie einen ersten und einen zweiten Ausgang 23, 4. Die Steuereinrichtung 5 und somit die Programmierschaltung 6 und die Auslöseschaltung 7 sind mit dem ersten und dem zweiten Anschluss 2, 3 verbunden. Die Program- mierschaltung 6 weist einen Zähler 26 auf. Die Programmierschaltung 6 sowie die Auslöseschaltung 7 sind ausgangsseitig mit einem ersten und einem zweiten Steueranschluss der Stromquelle 9 verbunden. Die Stromquelle 9 ist an dem ersten Ausgang 23 angeschlossen. Sie koppelt den ersten Ausgang 23 mit einem Bezugspotenzialanschluss 8. Der zweite Ausgang 4 ist mit dem Versorgungsspannungsanschluss 19 gekoppelt. Die Ladungspumpe 10 ist zwischen den Versorgungsspannungsanschluss 19 und den zweiten Ausgang 4 geschaltet und ist über zwei weitere Anschlüsse der Schaltungsanordnung 1 mit einem ersten Kondensator 14 verbunden.FIG. 1A shows an exemplary embodiment of an arrangement with a circuit arrangement 1, an electrical load 13, a computing unit 30 and an image recording device 40. The circuit arrangement 1 comprises a control device 5 with a programming circuit 6 and a triggering circuit 7, a current source 9, a charge pump 10, a first and a second terminal 2, 3, a supply voltage terminal 19 and a first and a second output 23, 4. The control device 5 and thus the programming circuit 6 and the trigger circuit 7 are connected to the first and the second terminal 2, 3 connected. The programming circuit 6 has a counter 26. The programming circuit 6 and the triggering circuit 7 are connected on the output side to a first and a second control terminal of the current source 9. The current source 9 is connected to the first output 23. It couples the first output 23 to a reference potential terminal 8. The second output 4 is coupled to the supply voltage terminal 19. The charge pump 10 is connected between the supply voltage terminal 19 and the second output 4 and is connected via two further terminals of the circuit arrangement 1 with a first capacitor 14.
Die elektrische Last 13 umfasst eine Leuchtdiode 11, die zwischen den zweiten Ausgang 4 und den ersten Ausgang 23 der Schaltungsanordnung 1 geschaltet ist. Die Anordnung umfasst eine Batterie 16, die zwischen den Versorgungsspannungsan- schluss 19 und den Bezugspotenzialanschluss 8 geschaltet ist. Die Recheneinheit 30 umfasst einen ersten Anschluss 31, der mit dem ersten Anschluss 2 der Schaltungsanordnung 1 verbunden ist. Weiter ist der erste Anschluss 31 der Recheneinheit 30 über ein Impedanznetzwerk 20, 21 mit dem zweiten Anschluss 3 der Schaltungsanordnung 1 gekoppelt. Das Impedanznetzwerk 20, 21 ist als Tiefpass ausgebildet und umfasst einen Wider- stand 20 und einen Kondensator 21. Der Widerstand 20 koppelt den ersten Anschluss 31 der Recheneinheit 30 mit dem zweiten Anschluss 3 der Schaltungsanordnung 1. Der zweite Anschluss 3 der Schaltungsanordnung 1 ist über den Kondensator 21 mit dem Bezugspotenzialanschluss 8 gekoppelt. Die Recheneinheit 30 ist an einem Koppelanschluss 33 mit einem ersten Anschluss 41 der Bildaufnahmeeinrichtung 40 verbunden. Die Bildaufnähme- einrichtung 40 umfasst eine Steuerschaltung 45, die mit einer Fotodetektoranordnung 46 und mit dem ersten Anschluss 41 der Bildaufnahmeeinrichtung 40 verbunden ist.The electrical load 13 comprises a light-emitting diode 11, which between the second output 4 and the first output 23 of the Circuit 1 is connected. The arrangement comprises a battery 16, which is connected between the supply voltage terminal 19 and the reference potential terminal 8. The arithmetic unit 30 comprises a first terminal 31, which is connected to the first terminal 2 of the circuit arrangement 1. Furthermore, the first terminal 31 of the arithmetic unit 30 is coupled to the second terminal 3 of the circuit arrangement 1 via an impedance network 20, 21. The impedance network 20, 21 is formed as a low-pass filter and includes a resistor 20 and a capacitor 21. The resistor 20 couples the first terminal 31 of the arithmetic unit 30 to the second terminal 3 of the circuit arrangement 1. The second terminal 3 of the circuit arrangement 1 is over the capacitor 21 is coupled to the reference potential terminal 8. The arithmetic unit 30 is connected to a coupling connection 33 with a first connection 41 of the image recording device 40. The image recording device 40 comprises a control circuit 45, which is connected to a photodetector arrangement 46 and to the first terminal 41 of the image recording device 40.
Die Batterie 16 dient zur Abgabe einer Batteriespannung Vbat an den Versorgungsspannungsanschluss 19 der Schaltungsanordnung 1. Die Batteriespannung Vbat wird der Ladungspumpe 10 zugeleitet. Die Ladungspumpe 10 stellt mittels des ersten Kondensators 14 eine AusgangsSpannung VA an dem zweiten Ausgang 4 der Schaltungsanordnung 1 bereit. Die Recheneinheit 30 gibt an dem ersten Anschluss 31 ein erstes Steuersignal Sl ab, das dem ersten Anschluss 2 der Schaltungsanordnung 1 zugeleitet wird. Aus dem ersten Steuersignal Sl wird mittels des Impedanznetzwerkes 20, 21 ein zweites Steuersignal S2 erzeugt, welches dem zweiten Anschluss 3 der Schaltungsanordnung 1 zugeführt wird. In Abhängigkeit des ersten und des zweiten Steuersignals Sl, S2 stellt die Steuereinrichtung 5 ein Programmiersignal SP und ein Auslösesignal ST bereit, die einem ersten und einem zweiten Steueranschluss der Stromquelle 9 zugeleitet werden. Mittels des Zählers 26 wird eine erste Anzahl n Pulse im ersten Steuersignal Sl gezählt. Das Pro- grammiersignal SP wird von der Programmierschaltung 6 in Abhängigkeit von der der ersten Anzahl n abgegeben, dahingegen wird das Auslösesignal ST von der Auslöseschaltung 7 bereitgestellt. In Abhängigkeit des Programmiersignals SP wird ein Wert eines Stromquellenstroms I der Stromquelle 9 einge- stellt. Mittels des Auslösesignals ST ist ein Einschaltzeitpunkt oder Auslösezeitpunkt t3 der Stromquelle 9 einstellbar. Im Falle einer Aktivierung der Stromquelle 9 fließt der Stromquellenstrom I von der Ladungspumpe 10 durch die elektrische Last 13 und durch die Stromquelle 9 zum Bezugspotenzi- alanschluss 8. Die Fotodetektoranordnung 46 stellt in Abhängigkeit von eintreffenden Lichtsignalen elektrische Signale bereit, die als Bildinformation über die Steuerschaltung 45 der Recheneinheit 30 zugeleitet werden.The battery 16 is used to deliver a battery voltage Vbat to the supply voltage terminal 19 of the circuit arrangement 1. The battery voltage Vbat is supplied to the charge pump 10. The charge pump 10 provides an output voltage VA at the second output 4 of the circuit arrangement 1 by means of the first capacitor 14. The arithmetic unit 30 outputs at the first terminal 31 a first control signal Sl which is fed to the first terminal 2 of the circuit arrangement 1. From the first control signal Sl, a second control signal S2 is generated by means of the impedance network 20, 21, which is supplied to the second terminal 3 of the circuit arrangement 1. In dependence of the first and the second control signal Sl, S2, the control device 5 a programming signal SP and a trigger signal ST, which are supplied to a first and a second control terminal of the current source 9 ready. By means of the counter 26, a first number n pulses in the first control signal Sl is counted. The programming signal SP is output from the programming circuit 6 in response to the first number n, whereas the trigger signal ST is provided by the trigger circuit 7. Depending on the programming signal SP, a value of a current source current I of the current source 9 is set. By means of the trigger signal ST, a switch-on time or trip time t3 of the current source 9 can be set. In the case of an activation of the current source 9, the current source current I flows from the charge pump 10 through the electrical load 13 and through the current source 9 to the reference potential connection 8. The photodetector arrangement 46 provides electrical signals as a function of incident light signals, which serve as image information via the control circuit 45 of the arithmetic unit 30 are supplied.
Mit Vorteil kann mittels der Programmierschaltung 6 in der Steuerschaltung 5 der Stromquellenstrom I und damit die Leuchtstärke beziehungsweise die Leuchtdauer der Leuchtdiode 11 eingestellt werden. Mit Vorteil kann mittels der Auslöseschaltung 7 in der Steuerschaltung 5 ein Auslösesignal ST be- reitgestellt werden, mit dem ein Auslösezeitpunkt t3 derAdvantageously, by means of the programming circuit 6 in the control circuit 5, the current source current I and thus the luminosity or the duration of the light emitting diode 11 are set. Advantageously, by means of the tripping circuit 7 in the control circuit 5, a trigger signal ST can be provided, with which a tripping time t3 of the
Stromquelle 9 einstellbar ist, so dass von der Leuchtdiode 11 ein Lichtblitz abgebbar ist.Current source 9 is adjustable, so that from the light emitting diode 11, a flash of light can be emitted.
In einer alternativen Ausführungsform kann die Ladungspumpe 10 über zwei zusätzliche Anschlüsse der Schaltungsanordnung 1 mit einem zweiten Kondensator 15 verbunden sein. Die Ladungs- pumpe 10 stellt mittels des ersten Kondensators 14 und zusätzlich mittels des zweiten Kondensators 15 die Ausgangs- Spannung VA an dem zweiten Ausgang 4 der Schaltungsanordnung 1 bereit.In an alternative embodiment, the charge pump 10 may be connected to a second capacitor 15 via two additional terminals of the circuit arrangement 1. The charge pump 10 sets by means of the first capacitor 14 and additionally by means of the second capacitor 15, the output Voltage VA at the second output 4 of the circuit 1 ready.
Alternativ kann die elektrische Last 13 einen ersten Glät- tungskondensator 12 umfassen, der den zweiten Ausgang 4 mit dem Bezugspotenzialanschluss 8 verbindet.Alternatively, the electrical load 13 may comprise a first smoothing capacitor 12, which connects the second output 4 to the reference potential terminal 8.
In einer alternativen Ausführungsform weist die Anordnung einen zweiten Glättungskondensator 17 auf, der parallel zu der Batterie 16 geschaltet ist und den Versorgungsspannungsan- schluss 19 mit dem Bezugspotenzialanschluss 8 koppelt.In an alternative embodiment, the arrangement has a second smoothing capacitor 17, which is connected in parallel with the battery 16 and couples the supply voltage terminal 19 to the reference potential terminal 8.
Figur IB zeigt eine weitere beispielhafte Ausführungsform der Anordnung mit der Schaltungsanordnung 1, der Recheneinheit 30, der Bildaufnahmeeinrichtung 40, der elektrischen Last 13 und der Batterie 16. Die Schaltungsanordnung 1 gemäß Figur IB kann die gleiche Schaltungsanordnung 1 wie gemäß Figur IA sein. Derselbe Halbleiterkörper, umfassend die Schaltungsanordnung 1, kann sowohl gemäß Figur IA als auch gemäß Figur IB extern beschaltet sein.FIG. 1B shows a further exemplary embodiment of the arrangement with the circuit arrangement 1, the arithmetic unit 30, the image recording device 40, the electrical load 13 and the battery 16. The circuit arrangement 1 according to FIG. 1B can be the same circuit arrangement 1 as in FIG. The same semiconductor body comprising the circuit arrangement 1 can be externally connected both according to FIG. 1A and according to FIG.
Im Unterschied zur Anordnung gemäß Figur IA zeigt die Anordnung gemäß Figur IB eine erste Impedanz 44, welche einen Ausgang 42 der Bildaufnahmeeinrichtung 40, der an der Steuer- Schaltung 45 der Bildaufnahmeeinrichtung 40 angeschlossen ist, mit dem zweiten Anschluss 3 der Schaltungsanordnung 1 koppelt. Darüber hinaus ist der zweite Anschluss 3 der Schaltungsanordnung 1 mit einem zweiten Anschluss 32 der Recheneinheit 30 verbunden. Ist der zweite Anschluss 32 der Rechen- einheit 30 in einen offenen Betriebszustand geschaltet, so wird ein Signal an dem Ausgang 42 der Bildaufnahmeeinrichtung 40 über die erste Impedanz 44 dem zweiten Anschluss 3 der Schaltungsanordnung 1 als das zweite Steuersignal S2 zugelei- tet . Mit Vorteil kann somit von der Steuerschaltung 45 ein Zeitpunkt t3 für das Auslösen des Blitzes vorgegeben werden.In contrast to the arrangement according to FIG. 1A, the arrangement according to FIG. 1B shows a first impedance 44, which couples an output 42 of the image recording device 40, which is connected to the control circuit 45 of the image recording device 40, to the second connection 3 of the circuit arrangement 1. In addition, the second terminal 3 of the circuit arrangement 1 is connected to a second terminal 32 of the arithmetic unit 30. If the second terminal 32 of the computing unit 30 is switched to an open operating state, a signal at the output 42 of the image recording device 40 is transmitted via the first impedance 44 to the second terminal 3 of the circuit arrangement 1 as the second control signal S2. tet. Advantageously, a time t3 for triggering the flash can thus be specified by the control circuit 45.
In einer alternativen Ausführungsform weist die Anordnung keine erste Impedanz 44 und damit keine Kopplung eines Ausgangs 42 der Bildaufnahmeeinrichtung 40 mit dem zweiten An- schluss 3 der Schaltungsanordnung 1 auf. Gemäß dieser Ausführungsform stellt die Recheneinheit 30 mittels des zweiten Steuersignals S2 den Auslösezeitpunkt t3 für den Blitz ein und verwendet dazu die Verbindung des zweiten Anschlusses 32 der Recheneinheit 30 mit dem zweiten Anschluss 3 der Schaltungsanordnung 1.In an alternative embodiment, the arrangement has no first impedance 44 and thus no coupling of an output 42 of the image recording device 40 to the second terminal 3 of the circuit arrangement 1. According to this embodiment, the arithmetic unit 30 uses the second control signal S2 to set the triggering time t3 for the flash, and for this purpose uses the connection of the second terminal 32 of the arithmetic unit 30 to the second terminal 3 of the circuit arrangement 1.
Figur IC zeigt eine weitere beispielhafte Ausführungsform der Anordnung mit der Steuerschaltung 1, der elektrischen LastFIG. 1C shows another exemplary embodiment of the arrangement with the control circuit 1, the electrical load
13, der Recheneinheit 30, der Bildaufnahmeeinrichtung 40 sowie einer weiteren Schaltung 47. Die Anordnung weist einen I2C-Bus 18 auf. Die Recheneinheit 30 ist als Master-Baustein und die Schaltungsanordnung 1, die Bildaufnahmeeinrichtung 40 und die weitere Schaltung 47 sind als Slave-Bausteine für den I2C-Bus 18 ausgebildet. Im Unterschied zu den Anordnungen gemäß Figur IA und IB ist der erste Anschluss 31 der Recheneinheit 30 mit dem ersten Anschluss 2 der Schaltungsanordnung 1, einem zweiten Anschluss 43 der Bildaufnahmeeinrichtung 40, einem ersten Anschluss 48 der weiteren Schaltung 47 und über einen Widerstand 25 mit dem Versorgungsspannungsanschluss 19 verbunden. Der zweite Anschluss 32 der Recheneinheit 30 ist mit dem zweiten Anschluss 3 der Schaltungsanordnung 1, dem ersten Anschluss 41 der Bildaufnahmeeinrichtung 40 sowie ei- nem zweiten Anschluss 49 der weiteren Schaltung 47 verbunden. Zusätzlich ist der zweite Anschluss 3 der Schaltungsanordnung 1 mit dem Ausgang 42 der Bildaufnahmeeinrichtung 40 über die erste Impedanz 44 gekoppelt. Die erste Impedanz 44 ist als Widerstand ausgebildet.13, the arithmetic unit 30, the image pickup device 40 and a further circuit 47. The arrangement has an I2C bus 18. The arithmetic unit 30 is designed as a master module and the circuit arrangement 1, the image recording device 40 and the further circuit 47 are designed as slave modules for the I2C bus 18. In contrast to the arrangements according to FIGS. 1A and 1B, the first terminal 31 of the arithmetic unit 30 is connected to the first terminal 2 of the circuit arrangement 1, a second terminal 43 of the image recording device 40, a first terminal 48 of the further circuit 47 and via a resistor 25 to the Supply voltage terminal 19 connected. The second terminal 32 of the arithmetic unit 30 is connected to the second terminal 3 of the circuit arrangement 1, the first terminal 41 of the image recording device 40 and a second terminal 49 of the further circuit 47. In addition, the second terminal 3 of the circuit arrangement 1 is connected to the output 42 of the image recording device 40 via the coupled first impedance 44. The first impedance 44 is designed as a resistor.
Der Widerstand 25 dient der Zuleitung der Batteriespannung Vbat an diejenige Leitung des I2C-Busses 18, welche die Anschlüsse 2, 31, 43, 48 koppelt. Ist keiner der Anschlüsse 2, 31, 43, 48 auf einen Wert LOW geschaltet, so befindet sich die Leitung des I2C-Busses 18, welche die vier Anschlüsse 2, 31, 43, 48 verbindet, auf dem Wert HIGH. Die Leitung, welche die vier Anschlüsse 3, 32, 41, 49 koppelt, wird in einem ersten Betriebszustand der Anordnung mit einem Signal beaufschlagt, das vom dem zweiten Anschluss 32 der Recheneinheit 30 bereitgestellt wird. In einem zweiten Betriebszustand der Anordnung, in dem der Blitz ausgelöst werden soll, wird der zweite Anschluss 32 der Recheneinheit 30 in einen Tristate- Zustand geschaltet und die Leitung mit einem Signal, das von dem Ausgang 42 der Bildaufnahmeeinrichtung 40 bereitgestellt wird, beaufschlagt. Gemäß den I2C-Bus Spezifikationen werden von der Recheneinheit 30 an dem ersten und dem zweiten An- Schluss 31, 32 das erste und das zweite Steuersignal Sl, S2 bereitgestellt. Ein Signal an dem Ausgang 42 der Bildaufnahmeeinrichtung 40 ist näherungsweise gleich dem zweiten Steuersignal S2, sofern sich der zweite Anschluss 32 der Recheneinheit 30 sowie der erste Anschluss 41 der Bildaufnahmeein- richtung 40 und der zweite Anschluss 49 der weiteren Schaltung 47 in einem offenen Betriebszustand befinden. Mit Vorteil können somit über den I2C-Bus 18 Programmierwerte der Programmierschaltung 6 der Steuereinrichtung 5 zugeleitet werden. Mit Vorteil kann das Auslösesignal ST in Abhängigkeit von einem Signal an einem Ausgang 42 der Bildaufnahmeeinrichtung 40 bereitgestellt werden. In einer alternativen Ausführungsform kann abweichend von der Schaltungsanordnung 1 gemäß Figuren IA, IB und IC die Schaltungsanordnung 1 eine Stromquelle 9 mit einem Steuereingang anstelle des ersten und des zweiten Steuereingangs aufweisen.The resistor 25 serves to supply the battery voltage Vbat to that line of the I2C bus 18, which couples the terminals 2, 31, 43, 48. If none of the terminals 2, 31, 43, 48 is switched to a value LOW, then the line of the I2C bus 18, which connects the four terminals 2, 31, 43, 48, is at the value HIGH. The line which couples the four terminals 3, 32, 41, 49 is acted on in a first operating state of the arrangement with a signal which is provided by the second terminal 32 of the arithmetic unit 30. In a second operating state of the arrangement in which the flash is to be triggered, the second terminal 32 of the computing unit 30 is switched to a tristate state and the line is supplied with a signal which is provided by the output 42 of the image recording device 40. According to the I2C bus specifications, the first and second control signals S1, S2 are provided by the computing unit 30 at the first and second terminals 31, 32. A signal at the output 42 of the image recording device 40 is approximately equal to the second control signal S2, provided that the second terminal 32 of the arithmetic unit 30 and the first terminal 41 of the Bildaufnahmeein- device 40 and the second terminal 49 of the further circuit 47 are in an open operating state , Advantageously, programming values of the programming circuit 6 can thus be fed to the control device 5 via the I2C bus 18. Advantageously, the triggering signal ST can be provided as a function of a signal at an output 42 of the image recording device 40. In an alternative embodiment, unlike the circuit arrangement 1 according to FIGS. 1A, 1B and 1C, the circuit arrangement 1 may have a current source 9 with a control input instead of the first and the second control input.
Figur ID zeigt eine beispielhafte Ausführungsform einer Steuereinrichtung 5, umfassend eine Programmierschaltung 6 und eine Auslöseschaltung 7, und eine Kopplung der Steuereinrichtung 5 mit einer Stromquelle 9, wie sie in den Schaltungsan- Ordnungen 1 gemäß den Figuren IA bis IC eingesetzt werden kann.Figure ID shows an exemplary embodiment of a control device 5, comprising a programming circuit 6 and a trigger circuit 7, and a coupling of the control device 5 with a power source 9, as it can be used in the Schaltungsan- orders 1 according to the figures IA to IC.
Die Programmierschaltung 6 umfasst den Zähler 26 und ein NOR- Gatter 50. Das NOR-Gatter 50 ist eingangsseitig mit dem ers- ten und dem zweiten Anschluss 2, 3 der Schaltungsanordnung 1 gekoppelt. Der Zähler 26 ist an einem Zählersignaleingang CZ mit dem ersten Anschluss 2 der Schaltungsanordnung 1 und an einem Reset-Eingang R mit einem Ausgang des NOR-Gatters 50 verbunden. Die Auslöseschaltung 7 weist ein UND-Gatter 28 und ein Flipflop 27 auf. Das Flipflop 27 ist eingangsseitig mit dem ersten und dem zweiten Anschluss 2, 3 der Schaltungsanordnung 1 gekoppelt. Das Flipflop 27 ist als einflankenge- steuertes Flipflop ausgebildet, das auch als nichttransparentes Flipflop bezeichnet werden kann. Das Flipflop 27 kann als Master-Slave Flipflop realisiert sein. Dabei ist ein Dateneingang D des Flipflops 27 mit dem ersten Anschluss 2 und ein Takteingang C des Flipflops 27 mit dem zweiten Anschluss 3 verbunden. Das UND-Gatter 28 ist eingangsseitig mit dem zweiten Anschluss 3 der Schaltungsanordnung 1 und einem Datenausgang Q des Flipflops 27 verbunden. Dabei ist dasThe programming circuit 6 comprises the counter 26 and a NOR gate 50. The NOR gate 50 is coupled on the input side to the first and the second connection 2, 3 of the circuit arrangement 1. The counter 26 is connected at a counter signal input CZ to the first terminal 2 of the circuit arrangement 1 and at a reset input R to an output of the NOR gate 50. The triggering circuit 7 has an AND gate 28 and a flip-flop 27. The flip-flop 27 is coupled on the input side to the first and the second terminal 2, 3 of the circuit arrangement 1. The flip-flop 27 is designed as a single-edge-controlled flip-flop, which can also be referred to as a non-transparent flip-flop. The flip-flop 27 can be realized as a master-slave flip-flop. In this case, a data input D of the flip-flop 27 is connected to the first terminal 2 and a clock input C of the flip-flop 27 is connected to the second terminal 3. The AND gate 28 is connected on the input side to the second terminal 3 of the circuit arrangement 1 and a data output Q of the flip-flop 27. That's it
Flipflop 27 derart realisiert, das es bei einer steigenden Flanke an seinem Takteingang C den an seinem Dateneingang D anliegenden Wert übernimmt und näherungsweise verzögerungs- frei als Wert an seinem Datenausgang Q bereitstellt. Erst bei einer folgenden steigenden Flanke an dem Takteingang C kann das Flipflop 27 einen an seinem Dateneingang D anliegenden neuen Wert übernehmen. Ausgangsseitig sind der Zähler 26 der Programmierschaltung 6 und das UND-Gatter 28 der Auslöseschaltung 7 über eine Verknüpfungsschaltung, die ein weiteres UND-Gatter 51 aufweist, mit einem Steuereingang der Stromquelle 9 zur Bereitstellung eines kombinierten Steuersignals SPT gekoppelt.Flipflop 27 realized such that it takes on a rising edge at its clock input C applied to its data input D value and approximately delay free as value at its data output Q provides. Only at a subsequent rising edge at the clock input C, the flip-flop 27 can assume a voltage applied to its data input D new value. On the output side, the counter 26 of the programming circuit 6 and the AND gate 28 of the trigger circuit 7 via a combination circuit having a further AND gate 51, coupled to a control input of the current source 9 for providing a combined control signal SPT.
Mittels des weiteren UND-Gatters 51 wird erreicht, dass ein Vorgabewert für den Stromquellenstrom I erst bei einem Wert HIGH des Auslösesignals ST an die Stromquelle 9 weitergeleitet wird. Zum Auslösezeitpunkt t3 stellt die Stromquelle 9 den Stromquellenstrom I bereit.By means of the further AND gate 51 is achieved that a default value for the current source current I is forwarded to the current source 9 only at a value HIGH of the trigger signal ST. At the time of tripping t3, the current source 9 provides the current source current I.
In einer alternativen Ausführung weist der Zähler 26 eine zweite Anzahl m Ausgänge auf, die über eine zweite Anzahl m UND-Gatter 51 mit Steuereingängen der Stromquelle 9 gekoppelt sind. Mit Vorteil kann somit der Stromquellenstrom I in kleineren Schritten programmiert werden.In an alternative embodiment, the counter 26 has a second number m outputs, which are coupled to control inputs of the current source 9 via a second number m of AND gates 51. Advantageously, thus, the current source current I can be programmed in smaller steps.
Figur 2A zeigt einen beispielhaften Verlauf des ersten und des zweiten Steuersignals Sl, S2, wie er in der Anordnung ge- maß Figur IA auftreten kann. In einer ersten Phase Pl weist das erste Steuersignal Sl eine ansteigende Flanke auf. Zeitversetzt zeigt das zweite Steuersignal S2 ebenfalls eine ansteigende Flanke. Die Zeitverzögerung ist abhängig von dem Impedanznetzwerk 20, 21, welches dem zweiten Anschluss 3 vor- geschaltet ist. Gemäß dem Beispiel in Figur 2A weist dieFIG. 2A shows an exemplary course of the first and second control signals S1, S2, as may occur in the arrangement of FIG. 1A. In a first phase Pl, the first control signal Sl has a rising edge. Time delayed, the second control signal S2 also shows a rising edge. The time delay is dependent on the impedance network 20, 21, which is connected upstream of the second terminal 3. According to the example in FIG. 2A, FIG
Startbedingung, die zu einem Zeitpunkt tl erfüllt ist, sowohl für das erste wie auch für das zweite Steuersignal Sl, S2 einen Wert HIGH auf . In der auf die erste Phase Pl folgenden zweiten Phase P2 zeigt das erste Steuersignal Sl eine erste Anzahl n Pulse, beispielhaft sind drei Pulse eingezeichnet. Das zweite Steuersignal S2 ist während der zweiten Phase P2 nahezu unverändert aufgrund der Tiefpasseigenschaft des Impe- danznetzwerkes 20, 21 auf dem Wert HIGH. Sobald sich das erste Steuersignal Sl konstant auf einem Wert HIGH befindet, ist das Ende der zweiten Phase P2 und ein Beginn einer dritten Phase P3 erreicht. In der dritten Phase P3 weisen das erste und das zweite Steuersignal Sl, S2 einen Wert HIGH auf. In der dritten Phase P3 wird nach Ablauf einer einstellbarenStart condition, which is met at a time tl, both for the first and for the second control signal Sl, S2 a value HIGH. In the following to the first phase Pl second phase P2 shows the first control signal Sl a first number n pulses, by way of example, three pulses are shown. The second control signal S2 is virtually unchanged during the second phase P2 due to the low-pass characteristic of the impedance network 20, 21 at the value HIGH. As soon as the first control signal S1 is constantly at a value HIGH, the end of the second phase P2 and a beginning of a third phase P3 have been reached. In the third phase P3, the first and the second control signal Sl, S2 have a value HIGH. In the third phase P3 becomes after expiration of an adjustable
Verzögerungszeit Td mittels des Ansteuersignals ST die Stromquelle 9 in einen aktiven Betriebszustand geschaltet. Somit können mit Vorteil mittels eines einzelnen Ausgangssignals an dem ersten Anschluss 31 der Recheneinheit 30 sowohl ein Wert des Stromquellenstroms I wie auch ein Auslösezeitpunkt t3 eingestellt werden.Delay time Td means of the drive signal ST, the current source 9 is switched to an active operating state. Thus, it is advantageously possible to set both a value of the current source current I and a tripping time t3 by means of a single output signal at the first terminal 31 of the arithmetic unit 30.
Figur 2B zeigt beispielhafte Verläufe des ersten und des zweiten Steuersignals Sl, S2 , wie sie in einer Anordnung ge- maß Figur IB auftreten können. Wie in Figur 2A ist auch in Figur 2B die Startbedingung erfüllt, so bald das erste und das zweite Steuersignal Sl7 S2 den Wert HIGH aufweisen. Dies ist zu einem Zeitpunkt tl der Fall. In der zweiten Phase P2 zeigt das erste Steuersignal Sl eine erste Anzahl n Pulse. Weist das erste Steuersignal Sl konstant den Wert HIGH auf, so ist das Ende der zweiten Phase P2 und der Beginn der dritten Phase P3 erreicht. Das zweite Steuersignal S2 weist den Wert HIGH während der zweiten Phase P2 und zu Beginn der dritten Phase P3 auf . Zu einem Zeitpunkt t2 wird der zweite Anschluss 32 der Recheneinheit 30 in einen offenen Zustand geschaltet. Das zweite Steuersignal S2 wird ab dem Zeitpunkt t2 somit mittels eines Signals an dem Ausgang 42 der Bildaufnahmeeinrichtung 40 in Abhängigkeit von der ersten Impedanz 44 erzeugt. In dem Beispiel gemäß Figur 2B wird mittels der Bildaufnahmeeinrichtung 40 das zweite Steuersignal im Auslösezeitpunkt t3 von dem Wert LOW auf den Wert HIGH angehoben. Die positive Flanke des zweiten Steuersignals S2 löst das Auslösesignal ST aus, mit dem die Stromquelle 9 an dem Auslösezeitpunkt t3 in einen aktiven Betriebszustand geschaltet wird.FIG. 2B shows exemplary profiles of the first and second control signals S1, S2, as may be encountered in an arrangement of FIG. 1B. As in FIG. 2A, the starting condition is met in FIG. 2B as soon as the first and the second control signal S1 7 S2 have the value HIGH. This is the case at a time tl. In the second phase P2, the first control signal Sl shows a first number n of pulses. If the first control signal S1 constantly has the value HIGH, then the end of the second phase P2 and the beginning of the third phase P3 have been reached. The second control signal S2 has the value HIGH during the second phase P2 and at the beginning of the third phase P3. At a time t2, the second terminal 32 of the arithmetic unit 30 is switched to an open state. The second control signal S2 is thus from the time t2 thus by means of a signal at the output 42 of the image pickup device 40 in response to the first impedance 44 generated. In the example according to FIG. 2B, the second control signal is raised from the value LOW to the value HIGH in the tripping time t3 by means of the image recording device 40. The positive edge of the second control signal S2 triggers the trigger signal ST, with which the current source 9 is switched to an active operating state at the tripping time t3.
In einer Ausführungsform der Schaltungsanordnung 1 wird in Abhängigkeit von dem ersten und dem zweiten Steuersignal Sl7 S2 während der ersten Phase Pl ein erster oder ein zweiter Betriebsmodus A, B eingestellt. Mit den Verläufen der Steuersignale Sl und S2 gemäß Figur 2A wird der erste Betriebsmodus A und mit den Verläufen des ersten und des zweiten Steuersig- nals Sl, S2 gemäß Figur 2B der zweite Betriebsmodus B eingeschaltet. Gemäß Figur 2A tritt die positive Flanke des ersten Steuersignals vor der positiven Flanke des zweiten Steuersignals S2 auf. Dahingegen tritt in Figur 2B die positive Flanke des ersten Steuersignals Sl nach der positiven Flanke des zweiten Steuersignals S2 auf. Alternativ kann die positive Flanke des zweiten Steuersignals S2 auch vor der positiven Flanke des ersten Steuersignals Sl auftreten, um die Schaltungsanordnung 1 in den zweiten Betriebsmodus B zu schalten.In one embodiment of the circuit arrangement 1, a first or a second operating mode A, B is set as a function of the first and the second control signal S1 7 S2 during the first phase P1. With the courses of the control signals S1 and S2 according to FIG. 2A, the first operating mode A and with the courses of the first and second control signals S1, S2 according to FIG. 2B, the second operating mode B is switched on. According to FIG. 2A, the positive edge of the first control signal occurs before the positive edge of the second control signal S2. On the other hand, in FIG. 2B the positive edge of the first control signal S1 occurs after the positive edge of the second control signal S2. Alternatively, the positive edge of the second control signal S2 may also occur before the positive edge of the first control signal S1 in order to switch the circuit arrangement 1 into the second operating mode B.
Im ersten Betriebsmodus A wird das Auslösesignal ST selbsttätig von der Schaltungsanordnung 1 geschaltet, so dass die Stromquelle 9 zum Auslösezeitpunkt t3 in einen aktiven Betriebszustand geschaltet wird. Hingegen wird in dem zweiten Betriebsmodus B das zweite Steuersignal S2 ausgewertet und das Auslösesignal ST erst bei einer positiven Flanke des zweiten Steuersignals S2 während der dritten Phase P3 bereitgestellt . Figuren 2C und 2D zeigen beispielhafte Ausführungsformen von Verläufen des ersten und des zweiten Steuersignals Sl, S2 im Falle einer Anordnung mit I2C-Bus 18. Gemäß I2C-Spezifikation wird ein Start dadurch ausgelöst, dass das erste Steuersignal Sl eine abfallende Flanke aufweist, während sich das zweite Steuersignal S2 auf dem Wert HIGH befindet. Das erste Steuersignal Sl ist dabei als SDA-Signal und das zweite Steuersignal S2 als SCL-Signal ausgebildet. Mittels dieser Startbedingung wird die erste Phase Pl definiert. Das zweite Steuersig- nal S2 dient als Taktsignal, während das erste SteuersignalIn the first operating mode A, the trigger signal ST is automatically switched by the circuit arrangement 1, so that the current source 9 is switched to the tripping time t3 in an active operating state. On the other hand, in the second operating mode B, the second control signal S2 is evaluated and the trigger signal ST is provided only on a positive edge of the second control signal S2 during the third phase P3. FIGS. 2C and 2D show exemplary embodiments of progressions of the first and second control signals S1, S2 in the case of an arrangement with I2C bus 18. According to the I2C specification, a start is triggered by the first control signal S1 having a falling edge while the second control signal S2 is at the value HIGH. The first control signal Sl is designed as an SDA signal and the second control signal S2 as an SCL signal. This start condition defines the first phase Pl. The second control signal S2 serves as a clock signal, while the first control signal
Sl Daten überträgt. In einer auf die erste Phase Pl folgenden Phase wird von der Recheneinheit 30 eine Adresse abgegeben. Die Slave-Bausteine wie die Schaltungsanordnung 1, die Bildaufnahmeeinrichtung 40 sowie die weitere Schaltung 47 sind ausgelegt, dazu die Adresse mit ihrer eigenen Adresse zu vergleichen. Der angesprochene Baustein wertet Daten, die auf die Adresse folgen, aus. Ist die Schaltungsanordnung 1 angesprochen, so umfassen die nach der Adresse gesandten Daten einen Programmierwert, welcher der Programmierschaltung 6 zu- geleitet wird und zum Bereitstellen des Programmiersignals SP dient. Nach dem Ende der zweiten Phase P2 werden das erste und das zweite Steuersignal Sl, S2 gemäß den I2C-Spezifika- tionen so festgelegt, dass eine Stoppbedingung erreicht ist.Sl transfers data. In a phase following the first phase Pl, an address is output by the arithmetic unit 30. The slave components such as the circuit arrangement 1, the image recording device 40 and the further circuit 47 are designed to compare the address with their own address. The addressed module evaluates data following the address. If the circuit arrangement 1 is addressed, the data sent after the address comprise a programming value, which is supplied to the programming circuit 6 and serves to provide the programming signal SP. After the end of the second phase P2, the first and second control signals S1, S2 are determined in accordance with the I2C specifications such that a stop condition is reached.
Zum Zeitpunkt t2 wird der zweite Anschluss 32 der Recheneinheit 30 in einen offenen Zustand geschaltet. Daher kann die Bildaufnahmeeinrichtung 40 mittels eines Signals an dem Ausgang 42 und der ersten Impedanz 44 das zweite Steuersignal S2 ab diesem Zeitpunkt t2 bereitstellen. Mit einer positiven Flanke in dem Signal an dem Ausgang 42 der Bildaufnahmeeinrichtung 40 wird eine positive Flanke des zweiten Steuersignals S2 realisiert, so dass das Auslösesignal ST zu dem Aus- lösezeitpunkt t3 die Stromquelle 9 in einen aktiven Zustand schaltet.At time t2, the second terminal 32 of the arithmetic unit 30 is switched to an open state. Therefore, the image pickup device 40 can provide the second control signal S2 from this time t2 by means of a signal at the output 42 and the first impedance 44. With a positive edge in the signal at the output 42 of the image recording device 40, a positive edge of the second control signal S2 is realized, so that the trigger signal ST to the output Dissolution time t3, the power source 9 switches to an active state.
Figur 2D zeigt einen weiteren beispielhaften Verlauf der bei- den Steuersignale Sl, S2 in einer Anordnung mit I2C-Bus 18. Im Unterschied zu den Verläufen gemäß Figur 2C ist in Figur 2D das zweite Steuersignal S2 zu Beginn der dritten Phase auf einem Wert HIGH, ehe zu dem Zeitpunkt t2 der zweite Anschluss 32 der Recheneinheit 30 in einen offenen Betriebszustand ge- schaltet wird. Ausschließlich die Schaltungsanordnung 1 reagiert auf die Änderung des zweiten Steuersignals S2 während der dritten Phase P3 , in der keine reguläre Kommunikation ü- ber den I2C-Bus 18 durchgeführt wird. So kann mit Vorteil die Bildaufnahmeeinrichtung 40 den Auslösezeitpunkt t3 eines Blitzlichtes festlegen.FIG. 2D shows a further exemplary course of the two control signals S1, S2 in an arrangement with I2C bus 18. In contrast to the curves according to FIG. 2C, in FIG. 2D the second control signal S2 is at a value HIGH at the beginning of the third phase, before the second terminal 32 of the arithmetic unit 30 is switched to an open operating state at the time t2. Only the circuit arrangement 1 responds to the change of the second control signal S2 during the third phase P3, in which no regular communication over the I2C bus 18 is performed. Thus, the image recording device 40 can advantageously determine the triggering time t3 of a flash light.
Figur 2E zeigt einen weiteren beispielhaften Verlauf der Signale. Die Signale gemäß Figur 2E können in der Anordnung gemäß Figur IA auftreten, in welche die Steuereinrichtung 5 ge- maß Figur ID eingesetzt ist. Bezüglich des ersten und des zweiten Steuersignals Sl, S2 wird hiermit auf die Beschreibung von Figur 2A Bezug genommen, die hier nicht wiederholt wird. Das erste und das zweite Steuersignal Sl, S2 werden dem NOR-Gatter 50 zugeleitet. Ein Signal am Ausgang des NOR- Gatters 50 wird dem Reset-Eingang R des Zählers 26 zugeführt. Das Signal am Ausgang des NOR-Gatters 50 ist zu Beginn der ersten Phase Pl auf dem Wert HIGH, so dass zu diesem Zeitpunkt der Zähler 26 zurückgesetzt wird. Nach dem Rücksetzen zählt der Zähler 26 die Impulse im ersten Steuersignal Sl. Diese werden in der zweiten Phase P2 dem Zähler 26 zugeleitet. Ein an dem Takteingang C des Flipflops 27 anliegendes Taktsignal entspricht dem zweiten Steuersignal S2. Da das Flipflop 27 ein flankengesteuertes Flipflop ist, welches bei einer steigenden Flanke des Taktsignals den Wert übernimmt, der am Dateneingang D anliegt, übernimmt das Flipflop 27 in der ersten Phase Pl zum Zeitpunkt tl den Wert HIGH und stellt ein Ausgangsignal SQ an dem Datenausgang Q mit dem Wert HIGH bereit. Das Ausgangssignal SQ bleibt auf dem Wert HIGH. Den beiden Eingängen des UND-Gatters 28 werden das zweite Steuer- signal S2 und das Ausgangssignal SQ zugeleitet. Am Ausgang des UND-Gatters 28 wird das Auslösesignal ST bereitgestellt. Das Auslösesignal ST ist ab dem Zeitpunkt tl bis zum Ende der dritten Phase P3 auf dem Wert HIGH. Mit der steigenden Flanke des Auslösesignals ST zum Zeitpunkt tl beginnt das Zeitinter- vall der Verzögerungszeit Td1 , welche zum Auslösezeitpunkt t3 endet. Die Stromquelle 9 gibt nach Ablauf der Verzögerungszeit Td' den Stromquellenstrom I ab. Mit Vorteil ist die Verzögerungszeit Td1 derart eingestellt, dass der Auslösezeitpunkt t3 von der dritten Phase P3 umfasst ist.FIG. 2E shows a further exemplary course of the signals. The signals according to FIG. 2E can occur in the arrangement according to FIG. 1A, into which the control device 5 is dimensioned according to FIG. ID. With respect to the first and second control signals Sl, S2, reference is hereby made to the description of Figure 2A, which is not repeated here. The first and second control signals Sl, S2 are supplied to the NOR gate 50. A signal at the output of the NOR gate 50 is fed to the reset input R of the counter 26. The signal at the output of the NOR gate 50 is at the beginning of the first phase Pl at the value HIGH, so that the counter 26 is reset at this time. After resetting the counter 26 counts the pulses in the first control signal Sl. These are supplied to the counter 26 in the second phase P2. A clock signal applied to the clock input C of the flip-flop 27 corresponds to the second control signal S2. Since the flip-flop 27 is an edge-triggered flip-flop, which assumes the value at a rising edge of the clock signal applied to the data input D, the flip-flop 27 in the first phase Pl takes the value HIGH at the time t 1 and provides an output signal SQ at the data output Q ready with the value HIGH. The output signal SQ remains at the value HIGH. The two inputs of the AND gate 28 are the second control signal S2 and the output signal SQ supplied. At the output of the AND gate 28, the trigger signal ST is provided. The trigger signal ST is from the time tl to the end of the third phase P3 to the value HIGH. With the rising edge of the triggering signal ST at the time t 1 , the time interval of the delay time Td 1 , which ends at the tripping time t 3 , begins. The current source 9 outputs the current source current I after the delay time Td 'has elapsed. Advantageously, the delay time Td 1 is set such that the tripping time t3 is encompassed by the third phase P3.
Figur 2F zeigt einen weiteren beispielhaften Verlauf der Signale. Die Signale gemäß Figur 2F können in der Anordnung gemäß Figur IB auftreten, in welche die Steuereinrichtung 5 gemäß Figur ID eingesetzt ist. Bezüglich des ersten und des zweiten Steuersignals Sl, S2 wird hiermit auf die Beschreibung von Figur 2B Bezug genommen, die hier nicht wiederholt wird. Die Signale des Zählers 26 entsprechen der in Figur 2E angegebenen Beschreibung. In der ersten Phase Pl tritt eine steigende Flanke im zweiten Steuersignal S2 auf, so dass das Flipflop 27 den an dem Dateneingang D anliegenden Wert LOW übernimmt und daher ab einem Zeitpunkt tθ das Ausgangssignal SQ mit dem Wert LOW bereitstellt. Bei einer steigenden Flanke des zweiten Steuersignals S2 in der dritten Phase P3 über- nimmt das Flipflop 27 den an dem Dateneingang D anliegenden Wert HIGH und stellt das Ausgangssignal SQ mit dem Wert HIGH bereit. Dies tritt zu einem Zeitpunkt t4 ein. Erst ab der steigenden Flanke im zweiten Steuersignal S2 in der dritten Phase P3 weist das Auslösesignal ST den Wert HIGH auf, so dass wie in Figur 2E die Verzögerungszeit Td1 beginnt. Entsprechend zu Figur 2E gibt in der dritten Phase P3 nach Ablauf der Verzögerungszeit Td1 zum Auslösezeitpunkt t3 die Stromquelle 9 den Stromquellenstrom I ab.FIG. 2F shows a further exemplary course of the signals. The signals according to FIG. 2F can occur in the arrangement according to FIG. 1B, into which the control device 5 according to FIG. ID is inserted. With respect to the first and second control signals Sl, S2, reference is hereby made to the description of Figure 2B, which will not be repeated here. The signals of the counter 26 correspond to the description given in FIG. 2E. In the first phase Pl, a rising edge occurs in the second control signal S2, so that the flip-flop 27 takes over the value LOW applied to the data input D and therefore provides the output signal SQ with the value LOW from a time tθ. At a rising edge of the second control signal S2 in the third phase P3 over- takes the flip-flop 27 which is applied to the data input D value HIGH and provides the output signal SQ with the value HIGH. This occurs at a time t4. Only from the rising edge in the second control signal S2 in the third phase P3, the trigger signal ST has the value HIGH, so that as in Figure 2E, the delay time Td 1 begins. Corresponding to FIG. 2E, in the third phase P3, after expiry of the delay time Td 1 at the triggering time t3, the current source 9 emits the current source current I.
Mit Vorteil kann eine Ausführungsform der Steuereinrichtung 5 sowohl in einer Anordnung gemäß Figur IA wie auch in einer Anordnung gemäß Figur IB betrieben werden. Weist das Ausgangsignal SQ den Wert HIGH am Ende der ersten Phase Pl auf, so ist die Anordnung im ersten Betriebsmodus A. Ist jedoch das Ausgangsignal SQ auf dem Wert LOW am Ende der ersten Phase Pl, so ist die Anordnung im zweiten Betriebsmodus B. Somit kann mittels des Flipflops 27 und des Ausgangssignals SQ zwischen den beiden Betriebsmodi A, B unterschieden werden. Das Ausgangssignal SQ weist in beiden Betriebsmodi A, B während der zweiten Phase P2 denselben Wert wie am Ende der ersten Phase Pl auf .Advantageously, an embodiment of the control device 5 can be operated both in an arrangement according to FIG. 1A and in an arrangement according to FIG. If the output signal SQ has the value HIGH at the end of the first phase Pl, then the arrangement is in the first operating mode A. However, if the output signal SQ is at the value LOW at the end of the first phase Pl, the arrangement is in the second operating mode B. can be distinguished by means of the flip-flop 27 and the output signal SQ between the two operating modes A, B. The output signal SQ has the same value in both operating modes A, B during the second phase P2 as at the end of the first phase P1.
Mit Vorteil löst bei beiden Anordnungen die steigende Flanke des zweiten Steuersignals S2 das Auslösesignal ST aus, so dass sich die Stromquelle 9 ab dem Auslösezeitpunkt t3 in einem aktiven Betriebszustand befindet, in dem sie den Stromquellenstrom I bereitstellt. Dabei bewirkt die steigende Flanke des zweiten Steuersignals S2 eine steigende Flanke des Auslösesignals ST. Das Auslösen der Stromquelle 9 wird somit in Abhängigkeit von einer steigenden Flanke des zweiten Steuersignals S2 und der Verzögerungszeit Td1 durchgeführt. Mit Vorteil reagiert die Stromquelle 9 mit einer Verzögerung um die Verzögerungszeit Td' auf die steigende Flanke des Auslös- Signals ST. Während im ersten Betriebsmodus A die steigende Flanke des Auslösesignals ST in Abhängigkeit von der ersten steigenden Flanke des zweiten Steuersignals S2 erzeugt wird, wird im zweiten Betriebsmodus B die steigende Flanke des Auslösesignals ST in Abhängigkeit von der zweiten steigenden Flanke des zweiten Steuersignals S2 generiert.Advantageously triggers in both arrangements, the rising edge of the second control signal S2, the trigger signal ST, so that the power source 9 is from the triggering time t3 in an active operating state in which it provides the current source current I. In this case, the rising edge of the second control signal S2 causes a rising edge of the trigger signal ST. The triggering of the current source 9 is thus performed in response to a rising edge of the second control signal S2 and the delay time Td 1 . Advantageously, the current source 9 reacts with a delay the delay time Td 'on the rising edge of the trigger signal ST. While in the first operating mode A, the rising edge of the trigger signal ST is generated in response to the first rising edge of the second control signal S2, the rising edge of the trigger signal ST is generated in the second operating mode B in response to the second rising edge of the second control signal S2.
In einer Ausführungsform kann die Verzögerungszeit Td1 ein- stellbar sein.In one embodiment, the delay time Td 1 can be set.
In alternativen Ausführungsformen zu den Verläufen gemäß den Figuren 2B bis 2F wird der Auslösezeitpunkt t3 in Abhängigkeit von einer fallenden Flanke des zweiten Steuersignals S2 eingestellt. In alternative embodiments to the curves according to FIGS. 2B to 2F, the triggering instant t3 is set as a function of a falling edge of the second control signal S2.
BezugszeichenlisteLIST OF REFERENCE NUMBERS
1 Schaltungsanordnung1 circuit arrangement
2 erster Anschluss 3 zweiter Anschluss2 first connection 3 second connection
4 zweiter Ausgang4 second exit
5 Steuereinrichtung5 control device
6 Programmierschaltung6 programming circuit
7 Auslöseschaltung 8 Bezugspotentialanschluss7 Trip circuit 8 Reference potential connection
9 Stromquelle9 power source
10 Ladungspumpe10 charge pump
11 Leuchtdiode11 LED
12 erster Glättungskondensator 13 elektrische Last12 first smoothing capacitor 13 electrical load
14 erster Kondensator14 first capacitor
15 zweiter Kondensator15 second capacitor
16 Batterie16 battery
17 zweiter Glättungskondensator 18 I2C-Bus17 second smoothing capacitor 18 I2C bus
19 Versorgungsspannungsanschluss19 Supply voltage connection
20 Widerstand20 resistance
21 Kondensator21 capacitor
23 erster Ausgang 25 Widerstand23 first output 25 resistor
26 Zähler26 counters
27 Flip-Flop27 flip-flop
28 UND-Gatter28 AND gate
29 Verzögerungsschaltung 30 Recheneinheit29 delay circuit 30 arithmetic unit
31 erster Anschluss31 first connection
32 zweiter Anschluss32 second connection
33 Koppelanschluss 34 vierter Anschluss33 coupling connection 34 fourth connection
40 Bildaufnahmeeinrichtung40 image recording device
41 erster Anschluss41 first connection
42 Ausgang 43 zweiter Anschluss42 output 43 second connection
44 erste Impedanz44 first impedance
45 Steuerschaltung45 control circuit
46 Fotodetektoranordnung46 photodetector arrangement
47 weitere Schaltung 48 erster Anschluss47 more circuit 48 first port
49 zweiter Anschluss49 second connection
50 NOR-Gatter50 NOR gates
51 UND-Gatter51 AND gates
A erster Betriebsmodus B zweiter BetriebsmodusA first operating mode B second operating mode
C TakteingangC clock input
CZ ZählersignaleingangCZ counter signal input
D DateneingangD data input
I Stromquellenstrom Pl erste PhaseI current source current Pl first phase
P2 zweite PhaseP2 second phase
P3 dritte PhaseP3 third phase
Q DatenausgangQ data output
R Reset-Eingang Sl erstes SteuersignalR Reset input Sl First control signal
52 zweites Steuersignal SP Programmiersignal52 second control signal SP programming signal
SPP weiteres ProgrammiersignalSPP further programming signal
SPT kombiniertes Steuersignal SQ AusgangssignalSPT combined control signal SQ output signal
ST Auslösesignal t ZeitST trip signal t time
Td, Td1 Verzögerungszeit tθ, tl, t2, t4 Zeitpunkt t3 AuslösezeitpunktTd, Td 1 delay time tθ, tl, t2, t4 Time t3 tripping time
VA AusgangsSpannungVA output voltage
Vbat Batteriespannung Vbat battery voltage

Claims

Patentansprüche claims
1. Schaltungsanordnung zur Ansteuerung einer elektrischen Last, umfassend - einen ersten Anschluss (2) zum Zuführen eines ersten Steuersignals (Sl) ,1. Circuit arrangement for controlling an electrical load, comprising - a first terminal (2) for supplying a first control signal (S1),
- einen zweiten Anschluss (3) zum Zuführen eines zweiten Steuersignals (S2) ,a second connection (3) for supplying a second control signal (S2),
- einen ersten Ausgang (23), an den eine elektrische Last (13) ankoppelbar ist,a first output (23) to which an electrical load (13) can be coupled,
- eine Stromquelle (9), die mit dem ersten Ausgang (23) gekoppelt ist,a current source (9) coupled to the first output (23),
- eine Steuereinrichtung (5) , die mit dem ersten und dem zweiten Anschluss (2, 3) gekoppelt ist, umfassend - eine Programmierschaltung (6) , welche ausgangsseitig mit einem ersten Steuereingang der Stromquelle (9) gekoppelt ist, sowie- A control device (5) which is coupled to the first and the second terminal (2, 3), comprising - a programming circuit (6), which is output side coupled to a first control input of the current source (9), and
- eine Auslöseschaltung (7) , welche eingangsseitig mit dem ersten und dem zweiten Anschluss (2, 3) und ausgangssei- tig mit einem zweiten Steuereingang der Stromquelle (9) gekoppelt ist.a trigger circuit (7) which is coupled on the input side to the first and the second terminal (2, 3) and on the output side to a second control input of the current source (9).
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Programmierschaltung (6) zur Abgabe eines Programmiersignals (SP) an den ersten Steuereingang der Stromquelle (9) zur Einstellung eines Stromwerts eines Stromquellenstroms (I) und die Auslöseschaltung (7) zur Abgabe eines Auslösesignals (ST) an den zweiten Steuereingang der Stromquelle (9) zum Auslösen einer Abgabe des Stromquellenstroms (I) an die elektrische2. A circuit arrangement according to claim 1, characterized in that the programming circuit (6) for delivering a programming signal (SP) to the first control input of the current source (9) for setting a current value of a current source current (I) and the trigger circuit (7) for delivering a Trigger signal (ST) to the second control input of the current source (9) for triggering a delivery of the current source current (I) to the electrical
Last (13) ausgelegt ist.Load (13) is designed.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Programmierschaltung (6) einen Zähler (26) umfasst, der eingangsseitig mit dem ersten Anschluss (2) und ausgangssei- tig mit dem ersten Steuereingang der Stromquelle (9) gekop- pelt ist und zum Zählen von Pulsen des ersten Steuersignals (Sl) ausgelegt ist.3. Circuit arrangement according to claim 1 or 2, characterized in that the programming circuit (6) comprises a counter (26) whose input side is coupled to the first terminal (2) and output side to the first control input of the current source (9) and to counting pulses of the first control signal (Sl) is designed.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Auslöseschaltung (7) ein Flip-Flop (25) und ein UND- Gatter (28) zur Erzeugung des Auslösesignals (ST) umfasst.4. Circuit arrangement according to one of claims 1 to 3, characterized in that the trigger circuit (7) comprises a flip-flop (25) and an AND gate (28) for generating the trigger signal (ST).
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Steuereinrichtung (5) zum Betreiben der Auslöseschaltung (7) in einem von zwei Betriebsmodi (A, B) in Abhängigkeit von dem ersten und/oder dem zweiten Steuersignal (Sl, S2) ausgelegt ist.5. Circuit arrangement according to one of claims 1 to 4, characterized in that the control device (5) for operating the trigger circuit (7) in one of two operating modes (A, B) in response to the first and / or the second control signal (Sl , S2) is designed.
6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der erste Steuereingang der Stromquelle (9) und der zweite Steuereingang der Stromquelle (9) als ein gemeinsamer Steuereingang der Stromquelle (9) ausgebildet sind.6. Circuit arrangement according to one of claims 1 to 5, characterized in that the first control input of the current source (9) and the second control input of the current source (9) are designed as a common control input of the current source (9).
7. Anordnung umfassend die Schaltungsanordnung (1) nach einem der Ansprüche 1 bis 6, die an den ersten Ausgang (23) angeschlossene elektrische Last (13) , eine Recheneinheit (30) mit einem ersten Anschluss (31) , der mit dem ersten Anschluss (11) der Schaltungsanordnung (10) zum Zuführen des ersten7. Arrangement comprising the circuit arrangement (1) according to one of claims 1 to 6, to the first output (23) connected electrical load (13), a computing unit (30) having a first terminal (31) connected to the first terminal (11) the circuit arrangement (10) for supplying the first
Steuersignals (Sl) verbunden ist, und eine Bildaufnahmeeinrichtung (40), die mit der Recheneinheit (30) gekoppelt ist. Control signal (Sl) is connected, and an image pickup device (40) which is coupled to the arithmetic unit (30).
8. Anordnung nach Anspruch 7 , dadurch gekennzeichnet, dass der zweite Anschluss (3) der Schaltungsanordnung (1) über ein Impedanznetzwerk (20, 21) mit dem ersten Anschluss (31) der Recheneinheit (30) gekoppelt ist.8. Arrangement according to claim 7, characterized in that the second terminal (3) of the circuit arrangement (1) via an impedance network (20, 21) to the first terminal (31) of the arithmetic unit (30) is coupled.
9. Anordnung nach Anspruch 7 , dadurch gekennzeichnet, dass der zweite Anschluss (3) der Schaltungsanordnung (1) mit ei- nem zweiten Anschluss (32) der Recheneinheit (30) und über eine erste Impedanz (44) mit einem Ausgang (42) der Bildaufnahmeeinrichtung (40) gekoppelt ist.9. Arrangement according to claim 7, characterized in that the second terminal (3) of the circuit arrangement (1) with a second terminal (32) of the arithmetic unit (30) and via a first impedance (44) with an output (42) the image pickup device (40) is coupled.
10. Anordnung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die Recheneinheit (30) als Basisband-Schaltung ausgebildet ist.10. Arrangement according to one of claims 7 to 9, characterized in that the arithmetic unit (30) is designed as a baseband circuit.
11. Verwendung der Schaltungsanordnung (1) nach einem der An- Sprüche 1 bis 6 zum Ansteuern einer elektrischen Last (13) , insbesondere einer Leuchtdiode (11) , in einer Kamera oder einem Gerät der Mobilkommunikation.11. The use of the circuit arrangement (1) according to one of arrival claims 1 to 6 for driving an electrical load (13), in particular a light-emitting diode (11), in a camera or a device of the mobile communication.
12. Verfahren zur Ansteuerung einer elektrischen Last, umfassend folgende Schritte:12. A method for controlling an electrical load, comprising the following steps:
- Erkennen einer Startbedingung durch Auswerten eines ersten und eines zweiten Steuersignal (Sl, S2) mittels einer Steuereinrichtung (5) ,Detecting a start condition by evaluating a first and a second control signal (Sl, S2) by means of a control device (5),
- Einstellen eines Programmiersignals (SP) in der Steuerein- richtung (5) in Abhängigkeit von dem ersten Steuersignal- Setting a programming signal (SP) in the control device (5) in response to the first control signal
(Sl) und Abgabe des Programmiersignals (SP) an eine Stromquelle (9) und - Abgeben eines Auslösesignals (ST) von der Steuereinrichtung (5) an die Stromquelle (9) zum Auslösen eines Stromquellenstroms (I) , der an die elektrische Last (13) abgegeben wird.(Sl) and output of the programming signal (SP) to a power source (9) and - Outputting a trigger signal (ST) from the control device (5) to the current source (9) for triggering a current source current (I), which is delivered to the electrical load (13).
13. Verfahren nach Anspruch 12, gekennzeichnet durch13. The method according to claim 12, characterized by
Zählen einer ersten Anzahl n Pulse des ersten Steuersignals (Sl) und Einstellen des Programmiersignals (SP) in Abhängig- keit von der ersten Anzahl n Pulse.Counting a first number n of pulses of the first control signal (Sl) and setting the programming signal (SP) in dependence on the first number of n pulses.
14. Verfahren nach Anspruch 12 oder 13, gekennzeichnet durch14. The method according to claim 12 or 13, characterized by
Abgeben des Auslösesignals (ST) an die Stromquelle (9) in Ab- hängigkeit des zweiten Steuersignals (S2) .Delivering the trigger signal (ST) to the current source (9) as a function of the second control signal (S2).
15. Verfahren nach Anspruch 12 oder 13, gekennzeichnet durch15. The method according to claim 12 or 13, characterized by
Abgeben des Auslösesignals (ST) an die Stromquelle (9) in Ab- hängigkeit von einer abfallenden Flanke des letzten Pulses des ersten Steuersignals (Sl) und einer einstellbaren Verzögerungszeit (Td) .Delivering the trigger signal (ST) to the current source (9) in response to a falling edge of the last pulse of the first control signal (Sl) and an adjustable delay time (Td).
16. Verfahren nach Anspruch 14 und 15, gekennzeichnet durch16. The method according to claim 14 and 15, characterized by
Betreiben der Auslöseschaltung (7) in einem ersten oder einem zweiten Betriebsmodus (A, B) in Abhängigkeit von dem ersten und/oder dem zweiten Steuersignal (Sl, S2) , wobei das Auslösesignal (ST) - in dem ersten Betriebsmodus (A) in Abhängigkeit von der abfallenden Flanke des letzten Pulses in dem ersten Steuersignal (Sl) und der einstellbaren Verzögerungszeit (Td) und - in dem zweiten Betriebsmodus (B) in Abhängigkeit von dem zweiten Steuersignal (S2) abgegeben wird.Operating the trigger circuit (7) in a first or a second operating mode (A, B) in response to the first and / or the second control signal (Sl, S2), wherein the trigger signal (ST) - in the first operating mode (A) in Dependence on the falling edge of the last pulse in the first control signal (Sl) and the adjustable delay time (Td) and - In the second operating mode (B) in response to the second control signal (S2) is emitted.
17. Verfahren nach einem der Ansprüche 12 bis 14, gekennzeichnet durch17. The method according to any one of claims 12 to 14, characterized by
Erzeugen einer Flanke des Auslösesignals (ST) mittels einer Flanke des zweiten Steuersignals (S2) und Auslösen des Stromquellenstromes (I) in Abhängigkeit von der Flanke des Auslösesignals (ST) und einer einstellbaren Verzögerungszeit (Td1 ) .Generating an edge of the trigger signal (ST) by means of an edge of the second control signal (S2) and triggering the current source current (I) in response to the edge of the trigger signal (ST) and an adjustable delay time (Td 1 ).
18. Verfahren nach Anspruch 13, gekennzeichnet durch18. The method according to claim 13, characterized by
Bereitstellen des ersten Steuersignals (Sl) als Serial Data Signal und des zweiten Steuersignal (S2) als Serial ClockProviding the first control signal (Sl) as a serial data signal and the second control signal (S2) as a serial clock
Signal einer I2C-Busses (18) und Einlesen eines binär kodierten Programmierwertes und Einstellen des Programmiersignals (SP) in Abhängigkeit von dem Programmierwert.Signal of an I2C bus (18) and reading in of a binary coded programming value and setting of the programming signal (SP) in dependence on the programming value.
19. Verfahren nach Anspruch 18, gekennzeichnet durch19. The method according to claim 18, characterized by
Abgeben des Auslösesignals (ST) an die Stromquelle (9) in Abhängigkeit von dem zweiten Steuersignal (S2) , während das erste Steuersignal (Sl) einen Wert HIGH aufweist. Delivering the trigger signal (ST) to the current source (9) in response to the second control signal (S2), while the first control signal (Sl) has a value HIGH.
EP07711470A 2006-02-08 2007-02-08 Circuit arrangement and method for actuating an electrical load Withdrawn EP1985017A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006005831A DE102006005831A1 (en) 2006-02-08 2006-02-08 Circuit arrangement and method for controlling an electrical load
PCT/EP2007/001077 WO2007090644A1 (en) 2006-02-08 2007-02-08 Circuit arrangement and method for actuating an electrical load

Publications (1)

Publication Number Publication Date
EP1985017A1 true EP1985017A1 (en) 2008-10-29

Family

ID=37949656

Family Applications (1)

Application Number Title Priority Date Filing Date
EP07711470A Withdrawn EP1985017A1 (en) 2006-02-08 2007-02-08 Circuit arrangement and method for actuating an electrical load

Country Status (4)

Country Link
US (1) US7999483B2 (en)
EP (1) EP1985017A1 (en)
DE (1) DE102006005831A1 (en)
WO (1) WO2007090644A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2939926B1 (en) * 2008-12-17 2010-12-10 St Microelectronics Rousset TRANSMISSION ON I2C BUS
DE102009018098A1 (en) * 2009-04-20 2010-10-21 Austriamicrosystems Ag Charging circuit for a charge storage and method for loading such
US8838868B2 (en) * 2010-12-17 2014-09-16 Qualcomm Incorporated Communication port and connector

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272500A (en) * 1983-05-27 1993-12-21 Minolta Camera Kabushiki Kaisha Flash photographing system
US4908552A (en) * 1986-06-27 1990-03-13 Canon Kabushiki Kaisha Electronic flash unit
US5283474A (en) * 1990-06-27 1994-02-01 Idec Izumi Corporation Circuit for driving a load by using selectively one of two different DC power sources
JPH09148630A (en) * 1995-11-21 1997-06-06 Rohm Co Ltd Light quantity adjusting circuit and light application equipment using the same
US5815018A (en) * 1996-07-16 1998-09-29 Systech Solutions, Inc. Pulse modulator circuit for an illuminator system
JPH1164938A (en) 1997-08-20 1999-03-05 Nikon Corp Af auxiliary light illuminator, electronic flashing device and camera incorporating the same
JP4288553B2 (en) * 2000-07-25 2009-07-01 富士フイルム株式会社 Camera strobe device
JP3787266B2 (en) * 2000-08-30 2006-06-21 ペンタックス株式会社 Flat light emission control device
EP1276308A3 (en) * 2001-07-12 2005-05-04 Kabushiki Kaisha Toshiba Mobile communication terminal comprising camera
JP3893271B2 (en) * 2001-11-26 2007-03-14 キヤノン株式会社 Strobe control circuit and camera with built-in strobe having the same
JP2004155392A (en) * 2002-11-08 2004-06-03 Anden Direction indicating device for vehicle
JP4163079B2 (en) * 2003-09-12 2008-10-08 ローム株式会社 Light emission control circuit
JP3833646B2 (en) * 2003-09-25 2006-10-18 ローム株式会社 Image shooting device
US7667766B2 (en) * 2003-12-18 2010-02-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Adjustable spectrum flash lighting for image acquisition
TWI242299B (en) * 2004-07-30 2005-10-21 Add Microtech Corp Integrated driver chip for light emitting diode
JP4604644B2 (en) * 2004-10-21 2011-01-05 株式会社ニコン Illumination device for photography and camera
DE102005012662B4 (en) * 2005-03-18 2015-02-12 Austriamicrosystems Ag Arrangement with voltage converter for supplying power to an electrical load and method for supplying power to an electrical load

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2007090644A1 *

Also Published As

Publication number Publication date
WO2007090644A1 (en) 2007-08-16
US20090315407A1 (en) 2009-12-24
US7999483B2 (en) 2011-08-16
DE102006005831A1 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
EP2770674B1 (en) Master bus device for a building installation bus and method for providing a voltage supply to the building installation bus
WO2020052929A1 (en) Device and method for generating a wake-up signal and charging interface
EP3177898B1 (en) Connecting device
EP2138015B1 (en) Circuit configuration for generating an auxiliary voltage and for operating at least one discharge lamp
EP1299933B1 (en) Electronic circuit for an energy supply device, especially for a charging device for batteries
EP1985017A1 (en) Circuit arrangement and method for actuating an electrical load
EP1825529B1 (en) Electrical circuit for controlling a piezoelectric element, particularly of a fuel injection system of a motor vehicle
DE102004031278B4 (en) Device for detecting the connection of peripheral devices to a host system
DE102013017019A1 (en) Dall bus auxiliary circuit
DE3240706A1 (en) CIRCUIT ARRANGEMENT FOR MONITORING ELECTRONIC COMPUTERS
DE3781289T2 (en) CAPACITOR CHARGING.
DE3214006A1 (en) DEVICE FOR RESETTING CALCULATIONS
DE4106690A1 (en) Load control system using insulated-gate bipolar transistor circuit - with overload and short-circuit protection of controlled load
WO2020074167A1 (en) Device and method for waking up an electronic device, and charging interface
DE102016218161B4 (en) ELECTRONIC CONTROL UNIT
DE102013218627B3 (en) Device for activating an electronic device, in particular a control device in a vehicle
DE102009050692B4 (en) Security communication system for signaling system states
WO2009004043A2 (en) Circuit arrangement and method for evaluating a data signal
DE10155847A1 (en) Procedure for the diagnosis of output stages in control units
DE102014116920A1 (en) Interrupt protection circuits, systems and methods for sensors and other components
EP0658031B1 (en) Remote feeding circuit in communication systems
DE102019110666B3 (en) Operating circuit and method for operating at least one device on a bus line
DE102007053298A1 (en) Circuit arrangement for identifying switch-on sequences for on/off switch of e.g. LED-torch light, has capacitor discharged via discharge resistor with defined time constant and charge time constant, when arrangement is switched off
DE102016119927B4 (en) Circuit arrangement for providing the charging energy for a level change on a signal bus, method for calibration and signal transmission system
DE102006036546A1 (en) Capacitance charging current limiting device, charge pumping arrangement, method for limiting a charging current to a charge pump and method for limiting the charging current to a capacitor

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20080903

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR GB

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20090908