EP1968037A2 - Dispositif et procédé de commande d'électrodes d'adressage d'un panneau d'affichage à plasma - Google Patents

Dispositif et procédé de commande d'électrodes d'adressage d'un panneau d'affichage à plasma Download PDF

Info

Publication number
EP1968037A2
EP1968037A2 EP08102319A EP08102319A EP1968037A2 EP 1968037 A2 EP1968037 A2 EP 1968037A2 EP 08102319 A EP08102319 A EP 08102319A EP 08102319 A EP08102319 A EP 08102319A EP 1968037 A2 EP1968037 A2 EP 1968037A2
Authority
EP
European Patent Office
Prior art keywords
line
addressing electrode
node
addressing
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP08102319A
Other languages
German (de)
English (en)
Other versions
EP1968037A3 (fr
Inventor
Jean-Raphaël Bezal
Gilles Troussel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of EP1968037A2 publication Critical patent/EP1968037A2/fr
Publication of EP1968037A3 publication Critical patent/EP1968037A3/fr
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge

Definitions

  • the present invention relates to a device and method for controlling electrodes of a display panel, in particular a plasma display panel, which are used during the addressing phases of the display panel.
  • An alternative memory-effect plasma display panel generally comprises two parallel slabs separated by a space containing a discharge gas. These slabs are provided on their internal faces of electrode networks covered with a dielectric layer and which define pixels or pixels.
  • the figure 1 schematically represents a portion of a plasma display panel in which the pixels are distributed in rows and columns.
  • four pixels Pix m, n ; Pix m, n + 1 ; Pix m + 1, n and Pix m + 1, n + 1 of two adjacent rows M and m + 1 and two columns Column n and Column n + 1 adjacent where n is an integer ranging from 1 to N and m is an integer varying from 1 to M.
  • a reference without an index is used to designate an electronic component or an element in general or all electronic components or elements of the same type and a reference with an index is used to designate a particular electronic component or element.
  • Each column is associated with a column electrode Ec and each line is associated with a scanning line electrode Els and an Elcom common line electrode.
  • Each scanning line electrode Els is associated with a line electrode control circuit comprising, for example, a first switch Tlh adapted to connect the scanning line electrode Els to a high line reference potential Vscan and a second switch T11 adapted to connect the scanning line electrode Els to a low line reference potential Vbw.
  • Each column electrode Ec is associated with a column electrode control circuit comprising, for example, a first switch Tch adapted to connect the column electrode Ec to a high column reference potential Vpp and a second adapted switch Tcl. to connect the column electrode Ec to a low column reference potential, for example GND ground.
  • the lines are successively addressed by putting the corresponding scanning line electrode Els to the potential Vbw, the other line electrodes being maintained at the potential Vscan.
  • the column electrodes Ec of the columns for which the pixels of the selected line are to be addressed are set to the potential Vpp, the other column electrodes being maintained at ground GND.
  • each electrode is seen by each electrode as a capacitor that is charged or discharged during the addressing and maintenance steps at voltages at high frequencies.
  • the high reference potentials of the column electrodes are generally greater than 50 volts and the addressing frequencies are generally greater than 100 kilohertz.
  • a disadvantage of the control circuits of the column electrodes Ec described above is that the energy lost at the column electrodes Ec by the panel, which can exceed 100 watts, is essentially dissipated in the switches of the control circuits of the column electrodes. . It can be difficult to effectively evacuate the heat produced especially when the switches of the control circuits of the column electrodes are made in an integrated manner.
  • a resonant-based column electrodes control circuit can be used which consists of resonating, for each column electrode Ec, the capacitor representative of the capacitance of the panel with an inductance around it. of a given voltage.
  • a resonant control circuit makes it possible to reduce the energy losses during the addressing of the column electrodes with respect to the column electrode control circuits represented in FIG. figure 1 .
  • the object of the present invention is to provide a device and a method for controlling the control electrodes of a display panel, in particular a plasma panel, making it possible to reduce the energy losses during the addressing steps of the panel.
  • control device comprises a reduced number of components.
  • a method for controlling addressing electrodes of a display panel comprising pixels distributed in rows and columns, each addressing electrode being associated with a column of the panel, each line of the panel being successively selected for the addressing of the pixels of the line, the method consisting in maintaining, at least during part of the selection of each line, at least one a reference potential given when the pixel of the line associated with said at least one addressing electrode is to be addressed, and to high impedance said at least one addressing electrode between the successive selection two lines whose pixels associated with said at least one addressing electrode are to be addressed.
  • said at least one addressing electrode is connected to a node via a switch, the method comprising the steps of bringing, before the selection of each line, the at least one node. a reference potential additional to said given reference potential; maintaining the node at said given reference potential during line selection, the switch being closed at least during part of the selection of the line to connect said at least one addressing electrode to the node when the pixel of the line associated with said at least one addressing electrode is to be addressed; and to open the switch between the successive selection of two lines whose pixels associated with said at least one addressing electrode are to be addressed to put said at least one high impedance addressing electrode.
  • a control device for addressing electrodes of a display panel comprising pixels distributed in rows and columns, each addressing electrode being associated with a column of the panel, each line of the panel being successively selected for addressing the pixels of the line, the device comprising means for maintaining, for at least part of the selection of each line, at least one addressing electrode at a given reference potential when the pixel of the line associated with said at least one addressing electrode is to be addressed; and means for setting said at least one addressing electrode to a high impedance between successive selection of two lines whose pixels associated with said at least one addressing electrode are to be addressed.
  • said at least one addressing electrode is connected to a node via a switch, the device further comprising a circuit arranged for, before the selection of each line, to bring the node at least one additional reference potential at said given reference potential and maintaining the node at said given reference potential during line selection; means for controlling the closing of the switch at least during part of the selection of the line to connect said at least one addressing electrode to the node when the pixel of the line associated with said at least one addressing electrode is to be addressed; and means for controlling the opening of the switch, between the successive selection of two lines whose pixels associated with the said at least one addressing electrode are to be addressed, to put the said at least one addressing electrode at high impedance.
  • the switch comprises a first MOS transistor comprising a first power terminal connected to the node and a second power terminal, the substrate of the first transistor being connected to said second power terminal, and a second MOS transistor comprising a third power terminal connected to the second power terminal and a fourth power terminal connected to said at least one addressing electrode, the substrate of the second MOS transistor being connected to the third power terminal.
  • the gates of the first and second transistors are connected in common.
  • the device comprises a resonant circuit comprising a source of another additional reference potential connected to the node via an inductor.
  • said at least one addressing electrode is connected to a source of the additional reference potential by means of an additional switch.
  • the figure 2 represents an exemplary embodiment of a control circuit 10 of column electrodes Ec of a plasma panel based on a resonant circuit and to reduce energy losses.
  • the control circuit 10 comprises a common control circuit 12 which is, in general, connected to an optimum number of column electrodes. For example, there is shown in figure 2 only two electrodes of column Ec n and Ec n + 1 . Each column electrode Ec is associated with a capacitor C whose capacity is equivalent to all the panel capabilities seen from the Ec electrode. The voltage applied across the capacitor C is noted V.
  • the common control circuit 12 comprises a capacitor C1, one terminal of which is connected to the ground GND and the other terminal of which is connected to a node K.
  • the node K is connected to a node D via a switch Tdown in series with a diode D1, the anode of the diode D1 being connected to the node D.
  • the node K is, in addition, connected to the node D via a switch Tup in series with a diode D2, the cathode of the diode D2 being connected to the node D.
  • the node D is connected to the ground GND via a diode D3, the cathode of the diode D3 being connected to the node D.
  • the node D is connected to a source of the potential Vpp via a diode D4, the anode of the diode D4 being connected to the node D.
  • An inductance L is arranged between the node D and a node E
  • the current flowing in the inductor L is denoted IL, the current being positive as it flows from the node D to the node E.
  • V E the potential difference between the nodes E and the mass GND.
  • the node E is connected to the ground GND via a switch Tr1 and is connected to the source of the potential Vpp via a switch Trh.
  • the circuit 10 comprises, for each column electrode Ec, a dedicated circuit 14 comprising a switch Tdh adapted to connect the column electrode Ec to the node E and a switch Td1 adapted to connect the column electrode Ec to GND ground.
  • the capacitor C1 is charged to the voltage Vpp / 2.
  • the operating principle of the circuit 10 is to resonate for each column electrode Ec capacitor C representative of the capacity of the panel seen from the column electrode Ec with the inductance L around the voltage across the capacitor C1.
  • the voltage across the capacitor C1 is automatically maintained substantially at Vpp / 2 by the transfers of energy occurring during operation of the control circuit 10.
  • the figure 3 represents an example of a timing diagram of signals characteristic of the control circuit 10 of the figure 2 for an example of a method for controlling column electrodes Ec n , Ec n + 1 , during the successive selection of a first line of the panel and a second line of the panel, which does not make it possible to optimize the reduction of the losses of energy in the case where a majority of the pixels of the panel are to be addressed.
  • the switches Tdh n and Tdl n + 1 are closed and the switches Td1 n and Tdh n + 1 are open since it is desired to address only the pixel associated with the column electrode Ec n .
  • the addressing step begins with the closing of the Tup switch, the switches Trh, Trl and Tdown being open.
  • a positive current IL flows in inductance L causing the voltage V E to rise from 0 volts to Vpp.
  • An increase of the voltage Vc n from 0 volts to Vpp is thus obtained while the voltage Vc n + 1 is maintained at 0 volts.
  • the current IL is canceled when the voltage V E has almost reached Vpp.
  • the diode D2 then prevents the flow of a negative current IL.
  • the diode D4 makes it possible to avoid a discontinuity of the current when D2 cuts the current in now the potential at node D at Vpp.
  • the Tup switch is then open.
  • the voltage V E is maintained at Vpp by closing the switch Trh.
  • the switch Trh is open and the Tdown switch is closed.
  • a negative IL current then flows in the inductor L causing the voltage V E to decrease from Vpp to 0 volts.
  • the switch Tdh n being closed, the voltage Vc n also decreases from Vpp to 0 volts.
  • the switch Tdl n + 1 being closed, the voltage Vc n + 1 is maintained at 0 volts.
  • Diode D1 prevents the flow of a positive current IL.
  • the diode D3 makes it possible to avoid a current discontinuity when D1 cuts the current while maintaining the potential at node D at 0 volts.
  • the Tdown switch is closed and the switch Trl is open to maintain the voltage V E at 0 volts.
  • the switch Tdh n is kept closed and the switch Tdl n is kept open since, when selecting the second line, the corresponding pixel associated with the column electrode Ec n is to address.
  • the switch Tdh n + 1 is closed and the switch Tdl n + 1 is open since, when selecting the second line, the corresponding pixel associated with the column electrode Ec n + 1 is to address.
  • the switches Tup and Trh are successively closed as has been described previously for the instants t 1 and t 2 . Since the switches Tdh n and Tdh n + 1 are closed, the voltages Vc n and Vc n + 1 rise from 0 volts to Vpp. Finally, at the end of the addressing of the pixels of the second line, from the instant t 7 to the instant t 8 , the Tdown switch is closed to lower the voltage V E of Vpp to 0 volts.
  • the previously described control method of circuit 10 is advantageous for displaying an image in which the pixels of the same column associated with two successively selected lines are at different states (addressed state or unaddressed state). The energy lost during the addressing of the pixels is then less than that lost by the control circuits of the column electrodes represented in FIG. figure 1 .
  • the previously described control method of the circuit 10 is not advantageous as soon as there is a large number of pixels of the same columns which are addressed for several lines selected successively, which is the case for example for uniform images. . In this case, even higher energy losses are obtained than the losses obtained with the control circuits of the column electrodes represented in FIG. figure 1 since the column electrodes associated with pixels addressed for two successively selected lines go from Vpp to 0 and from 0 to Vpp for nothing.
  • the present invention consists, when the pixels associated with the same column electrode are to be addressed during the successive selection of first and second lines, to maintain the high impedance column electrode during the transition phase, between the end of the selection of the first line and the beginning of the selection of the second line, during which the voltage V E successively passes from Vpp to 0 volts and then from 0 volts to Vpp. This makes it possible to maintain the column electrode substantially at Vpp and thus to reduce the energy losses with respect to the control method of the circuit 10 described above in connection with the figure 3 .
  • the figure 4 represents an example of a timing diagram of signals characteristic of the control circuit 10 of the figure 2 for another example of a method for controlling the column electrodes Ec n , Ec n + 1 which makes it possible to obtain such a reduction in energy losses.
  • the conventions used for the figure 3 are preserved.
  • it is desired to address only the pixel associated with the column electrode Ec n when the selection of the first line and it is desired to address the pixels associated with the column electrodes Ec n and Ec n + 1 when selecting the second line.
  • t ' i , i varying from 1 to 8, successive instants.
  • the switches Tdl n , Tdh n + 1 , Tdl n + 1 , Tup, Tdown, Trh and Trl are controlled identically to what has been described previously between times t 1 and t 8 in relation to the figure 3 .
  • the switch Tdh n is controlled, at times t ' 1 and t' 2 , in a manner identical to that described previously at times t 1 and t 2 in relation to the figure 3 .
  • the switch Tdh n is open.
  • the column electrode Ec n is then maintained at high impedance.
  • the voltage Vc n thus varies little and remains substantially equal to Vpp.
  • the switch Tdh n is kept open until time t ' 6 , that is to say during the whole of the transition phase during which the voltage V E goes from Vpp to 0 volts then from 0 volts to Vpp.
  • the switch Tdh n is controlled at times t ' 7 and t' 8 , in a manner identical to that described above at times t 7 and t 8 in relation to the figure 3 .
  • the figure 5 represents a more detailed embodiment of the dedicated circuit 14 of a column electrode Ec.
  • the switch Tdh consists of a single N-channel MOS transistor T whose drain is connected to the node E, whose source is connected to the column electrode Ec and whose substrate (in English "bulk” or "body”") is connected to the source of the transistor T.
  • the gate of the transistor T is adapted to receive the control signal S Tdh .
  • a diode D connected in parallel between the drain and the source of the transistor T, the cathode of the diode D being connected to the drain of the transistor T.
  • the diode D corresponds to the "parasitic" diode between the drain and the substrate of the transistor T.
  • Such an embodiment of the switch Tdh does not make it possible to implement the method of circuit control 10 previously described in connection with the figure 4 . Indeed, when the transistor T is open between times t ' 3 and t' 6 to maintain the column electrode Ec high impedance while the switch Tdl is itself open, the voltage V C is substantially equal at Vpp and that the voltage V E decreases from Vpp to 0 volts, a leakage current tends to flow from the ground GND to the node E via the column electrode Ec and the diode D. There is therefore a decrease in the voltage V C , which is not desirable.
  • the figure 6 represents another more detailed embodiment of the dedicated circuit 14 of a column electrode Ec adapted to the implementation of the control method of the circuit 10 described above in connection with the figure 4 .
  • the switch Tdh consists of two MOS transistors Ta and Tb N channel in series. A first power terminal of the transistor Ta is connected to the node E and the second power terminal of the transistor Ta is connected to a node F. A first power terminal of the transistor Tb is connected to the node F and the second power terminal of the transistor Tb is connected to the column electrode Ec.
  • the substrates of transistors Ta and Tb are connected to node F.
  • the gate of transistor Ta is adapted to receive a control signal S Ta and the gate of transistor Tb is adapted to receive a control signal S Tb .
  • the control signals S Ta and S Tb can both be equal to the control signal S Tdh described above. In other words, the two switches Ta and Tb are open or closed simultaneously.
  • diode Da connected in parallel across the terminals of the transistor Ta, the cathode of the diode Da being connected to the node E.
  • the diode Da corresponds to the "parasitic" diode between the first power terminal and the substrate of the transistor Ta.
  • a diode Db has been shown in parallel with terminals of the transistor Tb, the cathode of the diode Db being connected to the column electrode Ec.
  • Diode Db corresponds to the "parasitic" diode between the second power terminal and the substrate of transistor Tb.
  • the figure 7 represents an exemplary embodiment of the control of the transistors Ta and Tb of the figure 6 .
  • the gates of the transistors Ta and Tb are connected to a node G.
  • a resistor R is disposed between the nodes G and F.
  • a switch Tdh 'and a current source SI are arranged in series between the node G and a node H.
  • capacitor C ' is disposed between the nodes H and E.
  • a diode D' connects the node H to a source of a reference potential Vcc, which is for example a few volts, the cathode of the diode D 'being connected to the node H.
  • the control signal of the switch Tdh ' is equal to the signal S Tdh described above.
  • the switch Tdh ' When the switch Tdh 'is closed, a current flows in the resistor R imposing a positive potential difference between the nodes G and F and therefore the application of a positive gate voltage to the gate of the transistors Ta and Tb which are then passersby.
  • the capacitor C ' maintains the potential at the node H permanently at a level higher than the potential at the node E to ensure proper polarization of the gates of the transistors Ta, Tb. Indeed, when the node E is at 0 volts, the capacitor C 'is charged by the source of the reference potential Vcc and the potential at the node H rises slightly with respect to the potential at the node E. Thereafter, when the potential at the node E increases, the potential at the node H also increases by coupling effect due to the capacitor C '.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

L'invention concerne un procédé de commande d'électrodes d'adressage (Ecn, Ecn+1) d'un panneau d'affichage comprenant des pixels répartis en lignes et en colonnes, chaque électrode d'adressage étant associée à une colonne du panneau, chaque ligne du panneau étant successivement sélectionnée pour l'adressage des pixels de la ligne, le procédé consistant à maintenir, au moins pendant une partie de la sélection de chaque ligne, au moins une électrode d'adressage à un potentiel de référence donné (Vpp) lorsque le pixel de la ligne associé à ladite au moins une électrode d'adressage est à adresser, et à mettre à haute impédance ladite au moins une électrode d'adressage entre la sélection successive de deux lignes dont les pixels associés à ladite au moins une électrode d'adressage sont à adresser.

Description

    Domaine de l'invention
  • La présente invention concerne un dispositif et un procédé de commande d'électrodes d'un panneau d'affichage, notamment d'un panneau d'affichage à plasma, qui sont utilisées pendant les phases d'adressage du panneau d'affichage.
    • Exposé de l'art antérieur
  • Un panneau d'affichage à plasma alternatif à effet mémoire comprend généralement deux dalles parallèles séparées par un espace contenant un gaz de décharge. Ces dalles sont dotées sur leurs faces internes de réseaux d'électrodes recouverts d'une couche diélectrique et qui définissent des éléments d'image ou pixels.
  • La figure 1 représente schématiquement une partie d'un panneau d'affichage à plasma dans lequel les pixels sont répartis en lignes et en colonnes. A titre d'exemple, on a représenté quatre pixels Pixm,n ; Pixm,n+1 ; Pixm+1,n et Pixm+1,n+1 de deux lignes Lignem et Lignem+1 adjacentes et de deux colonnes Colonnen et Colonnen+1 adjacentes où n est un entier variant de 1 à N et m est un entier variant de 1 à M. Dans la suite de la description, une référence sans indice est utilisée pour désigner un composant électronique ou un élément en général ou tous les composants électroniques ou éléments d'un même type et une référence avec un indice est utilisée pour désigner un composant électronique particulier ou un élément particulier. A chaque colonne est associée une électrode de colonne Ec et à chaque ligne est associée une électrode de ligne de balayage Els et une électrode de ligne commune Elcom.
  • Toutes les électrodes de lignes communes Elcom sont reliées à une même source de potentiel Com. Chaque électrode de ligne de balayage Els est associée à un circuit de commande d'électrode de ligne comprenant, par exemple, un premier interrupteur Tlh adapté à relier l'électrode de ligne de balayage Els à un potentiel de référence de ligne haut Vscan et un second interrupteur T11 adapté à relier l'électrode de ligne de balayage Els à un potentiel de référence de ligne bas Vbw. Chaque électrode de colonne Ec est associée à un circuit de commande d'électrodes de colonne comprenant, par exemple, un premier interrupteur Tch adapté à relier l'électrode de colonne Ec à un potentiel de référence de colonne haut Vpp et un second interrupteur Tcl adapté à relier l'électrode de colonne Ec à un potentiel de référence de colonne bas, par exemple la masse GND.
  • Lorsque le panneau à plasma est en fonctionnement, pour afficher une image, on procède à une succession de balayages, voire de sous-balayages, de la matrice de pixels pour activer ou non certains pixels de la matrice. Chaque balayage ou sous-balayage comprend, par exemple, les étapes suivantes :
    • d'abord, une étape sélective d'adressage qui a pour but de déposer des charges électriques sur la portion de couche diélectrique au niveau des pixels à activer, par application d'au moins une impulsion de tension entre les électrodes de colonne Ec et les électrodes de ligne de balayage Els se croisant au niveau de tels pixels ; et
    • ensuite, une étape non sélective d'entretien pendant laquelle on applique, pour chaque ligne, une succession d'impulsions de tension entre l'électrode de ligne de balayage Els et l'électrode de ligne commune Elcom de manière à provoquer une succession de décharges lumineuses uniquement au niveau des pixels de la ligne qui ont été préalablement adressés.
  • Plus précisément, lors d'une phase d'adressage, les lignes sont adressées successivement en mettant l'électrode de ligne de balayage Els correspondante au potentiel Vbw, les autres électrodes de ligne étant maintenues au potentiel Vscan. Pour chaque ligne sélectionnée, les électrodes de colonne Ec des colonnes pour lesquelles on souhaite adresser les pixels de la ligne sélectionnée sont mis au potentiel Vpp, les autres électrodes de colonne étant maintenues à la masse GND.
  • Le panneau est vu par chaque électrode comme un condensateur que l'on vient charger ou décharger lors des étapes d'adressage et d'entretien à des tensions à des fréquences élevées. A titre d'exemple, les potentiels de référence haut des électrodes de colonne sont généralement supérieurs à 50 volts et les fréquences d'adressage sont généralement supérieures à 100 kilohertz. Un inconvénient des circuits de commande des électrodes de colonne Ec décrits précédemment est que l'énergie perdue au niveau des électrodes de colonne Ec par le panneau, qui peut dépasser 100 watts, est essentiellement dissipée dans les interrupteurs des circuits de commande des électrodes de colonne. Il peut être difficile d'évacuer efficacement la chaleur produite en particulier lorsque les interrupteurs des circuits de commande des électrodes de colonne sont réalisés de façon intégrée.
  • Pour réduire les pertes d'énergie, on peut utiliser un circuit de commande d'électrodes de colonne basé sur un circuit résonant qui consiste à faire résonner, pour chaque électrode de colonne Ec, le condensateur représentatif de la capacité du panneau avec une inductance autour d'une tension donnée. De façon théorique, un circuit de commande résonnant permet de réduire les pertes d'énergie lors de l'adressage des électrodes de colonne par rapport aux circuits de commande d'électrodes de colonne représentés en figure 1.
  • Toutefois, avec certains circuits de commande résonnants, une réduction des pertes d'énergie n'est en fait obtenue que pour l'affichage d'images pour lesquelles les pixels à adresser et à ne pas adresser du panneau sont relativement équirépartis. Ces circuits de commande résonants peuvent même conduire à des pertes d'énergie supérieures à celles obtenues avec les circuits de commande de la figure 1, notamment lorsque l'image comprend presque uniquement des pixels à adresser. En effet, dans ce cas, de nombreuses électrodes de colonne doivent être maintenues au potentiel de référence de colonne haut Vpp pendant la sélection successive de plusieurs lignes du panneau et le fonctionnement de certains circuits de commande résonants impose que ces électrodes de colonne passent de Vpp à 0 volt puis de 0 volt à Vpp à chaque sélection d'une nouvelle ligne, ce qui se traduit par des pertes d'énergie.
    • Résumé de l'invention
  • La présente invention vise à obtenir un dispositif et un procédé de commande des électrodes de commande d'un panneau d'affichage, notamment un panneau à plasma, permettant de réduire les pertes d'énergie lors des étapes d'adressage du panneau.
  • Selon un autre objet, le dispositif de commande comprend un nombre réduit de composants.
  • Pour atteindre tout ou partie de ces objets ainsi que d'autres, il est prévu un procédé de commande d'électrodes d'adressage d'un panneau d'affichage comprenant des pixels répartis en lignes et en colonnes, chaque électrode d'adressage étant associée à une colonne du panneau, chaque ligne du panneau étant successivement sélectionnée pour l'adressage des pixels de la ligne, le procédé consistant à maintenir, au moins pendant une partie de la sélection de chaque ligne, au moins une électrode d'adressage à un potentiel de référence donné lorsque le pixel de la ligne associé à ladite au moins une électrode d'adressage est à adresser, et à mettre à haute impédance ladite au moins une électrode d'adressage entre la sélection successive de deux lignes dont les pixels associés à ladite au moins une électrode d'adressage sont à adresser.
  • Selon un exemple de réalisation, ladite au moins une électrode d'adressage est reliée à un noeud par l'intermédiaire d'un interrupteur, le procédé comprenant les étapes consistant à amener, avant la sélection de chaque ligne, le noeud au moins d'un potentiel de référence supplémentaire audit potentiel de référence donné ; à maintenir le noeud audit potentiel de référence donné pendant la sélection de la ligne, l'interrupteur étant fermé au moins pendant une partie de la sélection de la ligne pour relier ladite au moins une électrode d'adressage au noeud lorsque le pixel de la ligne associé à ladite au moins une électrode d'adressage est à adresser ; et à ouvrir l'interrupteur entre la sélection successive de deux lignes dont les pixels associés à ladite au moins une électrode d'adressage sont à adresser pour mettre ladite au moins une électrode d'adressage à haute impédance.
  • Il est également prévu un dispositif de commande d'électrodes d'adressage d'un panneau d'affichage comprenant des pixels répartis en lignes et en colonnes, chaque électrode d'adressage étant associée à une colonne du panneau, chaque ligne du panneau étant successivement sélectionnée pour l'adressage des pixels de la ligne, le dispositif comprenant un moyen de maintien, au moins pendant une partie de la sélection de chaque ligne, d'au moins une électrode d'adressage à un potentiel de référence donné lorsque le pixel de la ligne associé à ladite au moins une électrode d'adressage est à adresser ; et un moyen de mise à haute impédance de ladite au moins une électrode d'adressage entre la sélection successive de deux lignes dont les pixels associés à ladite au moins une électrode d'adressage sont à adresser.
  • Selon un exemple de réalisation, ladite au moins une électrode d'adressage est reliée à un noeud par l'intermédiaire d'un interrupteur, le dispositif comprenant en outre un circuit agencé pour, avant la sélection de chaque ligne, amener le noeud au moins d'un potentiel de référence supplémentaire audit potentiel de référence donné et à maintenir le noeud audit potentiel de référence donné pendant la sélection de la ligne ; un moyen de commande de la fermeture de l'interrupteur au moins pendant une partie de la sélection de la ligne pour relier ladite au moins une électrode d'adressage au noeud lorsque le pixel de la ligne associé à ladite au moins une électrode d'adressage est à adresser ; et un moyen de commande de l'ouverture de l'interrupteur, entre la sélection successive de deux lignes dont les pixels associés à ladite au moins une électrode d'adressage sont à adresser, pour mettre ladite au moins une électrode d'adressage à haute impédance.
  • Selon un exemple de réalisation, l'interrupteur comprend un premier transistor MOS comprenant une première borne de puissance reliée au noeud et une deuxième borne de puissance, le substrat du premier transistor étant relié à ladite deuxième borne de puissance, et un second transistor MOS comprenant une troisième borne de puissance reliée à la deuxième borne de puissance et une quatrième borne de puissance reliée à ladite au moins une électrode d'adressage, le substrat du second transistor MOS étant relié à la troisième borne de puissance.
  • Selon un exemple de réalisation, les grilles des premier et second transistors sont reliées en commun.
  • Selon un exemple de réalisation, le dispositif comprend un circuit résonnant comportant une source d'un autre potentiel de référence supplémentaire reliée au noeud par l'intermédiaire d'une inductance.
  • Selon un exemple de réalisation, ladite au moins une électrode d'adressage est reliée à une source du potentiel de référence supplémentaire par l'intermédiaire d'un interrupteur supplémentaire.
    • Brève description des dessins
  • Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante d'exemples de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles :
    • la figure 1, précédemment décrite, représente schématiquement un exemple de circuits de commande classiques des électrodes de ligne et de colonne associées à quatre pixels adjacents d'un panneau d'affichage à plasma ;
    • la figure 2 représente un autre exemple de circuit de commande classique d'électrodes de colonne d'un panneau d'affichage à plasma ;
    • la figure 3 représente un exemple de chronogramme de signaux représentatifs d'un exemple de procédé de commande du circuit de commande de la figure 2 qui n'est pas optimal pour réduire les pertes d'énergie ;
    • la figure 4 représente un exemple de chronogramme de signaux représentatifs d'un autre exemple de procédé de commande du circuit de commande de la figure 2 permettant de réduire les pertes d'énergie ;
    • la figure 5 représente un exemple de réalisation plus détaillé d'un interrupteur du circuit de la figure 2 ;
    • la figure 6 représente un autre exemple de réalisation plus détaillé d'un interrupteur du circuit de la figure 2 ; et
    • la figure 7 représente un exemple de réalisation d'un système de commande de l'interrupteur du circuit de la figure 6.
    Description détaillée
  • Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures.
  • La figure 2 représente un exemple de réalisation d'un circuit de commande 10 d'électrodes de colonne Ec d'un panneau à plasma basé sur un circuit résonant et permettant de réduire les pertes d'énergie.
  • Le circuit de commande 10 comprend un circuit de commande commun 12 qui est, de façon générale, relié à un nombre optimum d'électrodes de colonne. A titre d'exemple, on a représenté en figure 2 seulement deux électrodes de colonne Ecn et Ecn+1. A chaque électrode de colonne Ec est associé un condensateur C dont la capacité est équivalente à l'ensemble des capacités du panneau vues depuis l'électrode Ec. On note Vc la tension appliquée aux bornes du condensateur C. Le circuit de commande commun 12 comprend un condensateur C1 dont une borne est reliée à la masse GND et dont l'autre borne est reliée à un noeud K. Le noeud K est relié à un noeud D par l'intermédiaire d'un interrupteur Tdown en série avec une diode D1, l'anode de la diode D1 étant reliée au noeud D. Le noeud K est, en outre, relié au noeud D par l'intermédiaire d'un interrupteur Tup en série avec une diode D2, la cathode de la diode D2 étant reliée au noeud D. Le noeud D est relié à la masse GND par l'intermédiaire d'une diode D3, la cathode de la diode D3 étant reliée au noeud D. Le noeud D est relié à une source du potentiel Vpp par l'intermédiaire d'une diode D4, l'anode de la diode D4 étant reliée au noeud D. Une inductance L est disposée entre le noeud D et un noeud E. On note IL le courant circulant dans l'inductance L, le courant étant positif lorsqu'il circule du noeud D vers le noeud E. On note VE la différence de potentiel entre les noeuds E et la masse GND. Le noeud E est relié à la masse GND par l'intermédiaire d'un interrupteur Trl et est relié à la source du potentiel Vpp par l'intermédiaire d'un interrupteur Trh.
  • Le circuit 10 comprend, pour chaque électrode de colonne Ec, un circuit dédié 14 comprenant un interrupteur Tdh adapté à relier l'électrode de colonne Ec au noeud E et un interrupteur Tdl adapté à relier l'électrode de colonne Ec à la masse GND.
  • Le condensateur C1 est chargé à la tension Vpp/2. Le principe de fonctionnement du circuit 10 est de faire résonner pour chaque électrode de colonne Ec le condensateur C représentatif de la capacité du panneau vue depuis l'électrode de colonne Ec avec l'inductance L autour de la tension aux bornes du condensateur C1. La tension aux bornes du condensateur C1 est maintenue automatiquement sensiblement à Vpp/2 par les transferts d'énergie se produisant lors du fonctionnement du circuit de commande 10.
  • La figure 3 représente un exemple de chronogramme de signaux caractéristiques du circuit de commande 10 de la figure 2 pour un exemple de procédé de commande des électrodes de colonne Ecn, Ecn+1, lors de la sélection successive d'une première ligne du panneau et d'une seconde ligne du panneau, qui ne permet pas d'optimiser la réduction des pertes d'énergie dans le cas où une majorité des pixels du panneau sont à adresser. On note STup, STdown, STrh, STrl, STdhn, STdln, STdhn+1 et STd1n+1 les signaux de commande respectivement des interrupteurs Tup, Tdown, Trh, Trl, Tdhln, Tdln, Tdhn+1 et Tdln+1. A titre d'exemple, un interrupteur est fermé lorsque le signal de commande correspondant est à un état haut et est ouvert lorsque le signal de commande correspondant est à un état bas, les états bas et haut des signaux de commande pouvant être différents. On note ti, i variant de 1 à 8, des instants successifs.
  • Dans le présent exemple, on souhaite adresser seulement le pixel associé à l'électrode de colonne Ecn lors de la sélection de la première ligne et on souhaite adresser les pixels associés aux électrodes de colonne Ecn et Ecn+1 lors de la sélection de la seconde ligne.
  • A l'instant t1, les interrupteurs Tdhn et Tdln+1 sont fermés et les interrupteurs Tdln et Tdhn+1 sont ouverts étant donné que l'on souhaite adresser seulement le pixel associé à l'électrode de colonne Ecn. L'étape d'adressage commence par la fermeture de l'interrupteur Tup, les interrupteurs Trh, Trl et Tdown étant ouverts. Un courant IL positif circule dans l'inductance L entraînant l'élévation de la tension VE depuis 0 volt jusqu'à Vpp. On obtient donc une élévation de la tension Vcn de 0 volt à Vpp tandis que la tension Vcn+1 est maintenue à 0 volt.
  • A l'instant t2, le courant IL s'annule lorsque la tension VE a presque atteint Vpp. La diode D2 empêche alors la circulation d'un courant IL négatif. La diode D4 permet d'éviter une discontinuité du courant lorsque D2 coupe le courant en maintenant le potentiel au noeud D à Vpp. L'interrupteur Tup est alors ouvert. La tension VE est maintenue à Vpp en fermant l'interrupteur Trh.
  • A l'instant t3, correspondant à la fin de l'adressage du pixel de la première ligne associé à l'électrode de colonne Ecn, l'interrupteur Trh est ouvert et l'interrupteur Tdown est fermé. Un courant IL négatif circule alors dans l'inductance L entraînant la diminution de la tension VE depuis Vpp jusqu'à 0 volt. L'interrupteur Tdhn étant fermé, la tension Vcn diminue également de Vpp à 0 volt. L'interrupteur Tdln+1 étant fermé, la tension Vcn+1 est maintenue à 0 volt.
  • A l'instant t4, lorsque la tension VE a presque atteint 0 volt, le courant IL s'annule. La diode D1 empêche la circulation d'un courant IL positif. La diode D3 permet d'éviter une discontinuité du courant lorsque D1 coupe le courant en maintenant le potentiel au noeud D à 0 volt. L'interrupteur Tdown est fermé et l'interrupteur Trl est ouvert pour maintenir la tension VE à 0 volt.
  • A l'instant t5, l'interrupteur Tdhn est maintenu fermé et l'interrupteur Tdln est maintenu ouvert étant donné que, lors de la sélection de la seconde ligne, le pixel correspondant associé à l'électrode de colonne Ecn est à adresser. En outre, l'interrupteur Tdhn+1 est fermé et l'interrupteur Tdln+1 est ouvert étant donné que, lors de la sélection de la seconde ligne, le pixel correspondant associé à l'électrode de colonne Ecn+1 est à adresser.
  • Aux instants t5 et t6, lors de la sélection de la seconde ligne, les interrupteurs Tup et Trh sont successivement fermés comme cela a été décrit précédemment pour les instants t1 et t2. Comme les interrupteurs Tdhn et Tdhn+1 sont fermés, les tensions Vcn et Vcn+1 s'élèvent de 0 volt à Vpp. Enfin, à la fin de l'adressage des pixels de la seconde ligne, de l'instant t7 à l'instant t8, l'interrupteur Tdown est fermé pour abaisser la tension VE de Vpp à 0 volt.
  • Le procédé de commande décrit précédemment du circuit 10 est avantageux pour l'affichage d'une image dans laquelle les pixels d'une même colonne associés à deux lignes sélectionnées successivement sont à des états différents (état adressé ou état non adressé). L'énergie perdue lors de l'adressage des pixels est alors inférieure à celle perdue par les circuits de commande des électrodes de colonne représentés en figure 1. Toutefois, le procédé de commande décrit précédemment du circuit 10 n'est pas avantageux dès qu'il y a un nombre important de pixels de mêmes colonnes qui sont adressés pour plusieurs lignes sélectionnées successivement, ce qui est le cas par exemple pour des images uniformes. Dans ce cas, on obtient même des pertes d'énergie supérieures aux pertes obtenues avec les circuits de commande des électrodes de colonne représentés en figure 1 puisque les électrodes de colonne associées à des pixels adressés pour deux lignes sélectionnées successivement passent de Vpp à 0 puis de 0 à Vpp pour rien.
  • La présente invention consiste, lorsque les pixels associés à une même électrode de colonne sont à adresser lors de la sélection successive de première et seconde lignes, à maintenir l'électrode de colonne à haute impédance pendant la phase de transition, entre la fin de la sélection de la première ligne et le début de la sélection de la seconde ligne, pendant laquelle la tension VE passe successivement de Vpp à 0 volt puis de 0 volt à Vpp. Ceci permet de maintenir l'électrode de colonne sensiblement à Vpp et donc de réduire les pertes d'énergie par rapport au procédé de commande du circuit 10 décrit précédemment en relation avec la figure 3.
  • La figure 4 représente un exemple de chronogramme de signaux caractéristiques du circuit de commande 10 de la figure 2 pour un autre exemple de procédé de commande des électrodes de colonne Ecn, Ecn+1 qui permet d'obtenir une telle réduction des pertes d'énergie. Les conventions utilisées pour la figure 3 sont conservées. Dans le présent exemple, on souhaite adresser seulement le pixel associé à l'électrode de colonne Ecn lors de la sélection de la première ligne et on souhaite adresser les pixels associés aux électrodes de colonne Ecn et Ecn+1 lors de la sélection de la seconde ligne. On note t'i, i variant de 1 à 8, des instants successifs.
  • Entre les instants t'1 et t'8, les interrupteurs Tdln, Tdhn+1, Tdln+1, Tup, Tdown, Trh et Trl sont commandés de façon identique à ce qui a été décrit précédemment entre les instants t1 et t8 en relation avec la figure 3. L'interrupteur Tdhn est commandé, aux instants t'1 et t'2, de façon identique à ce qui a été décrit précédemment aux instants t1 et t2 en relation avec la figure 3.
  • A l'instant t'3, correspondant à la fin de l'adressage du pixel de la première ligne associé à l'électrode de colonne Ecn, l'interrupteur Tdhn est ouvert. L'électrode de colonne Ecn est alors maintenue à haute impédance. La tension Vcn varie donc peu et reste sensiblement égale à Vpp.
  • L'interrupteur Tdhn est maintenu ouvert jusqu'à l'instant t'6, c'est-à-dire pendant la totalité de la phase de transition pendant laquelle la tension VE passe de Vpp à 0 volt puis de 0 volt à Vpp.
  • A l'instant t'6, l'interrupteur Tdhn est fermé. Comme l'interrupteur Trh est également fermé, l'électrode de colonne Ecn est alors maintenue à Vpp.
  • L'interrupteur Tdhn est commandé, aux instants t'7 et t'8, de façon identique à ce qui a été décrit précédemment aux instants t7 et t8 en relation avec la figure 3.
  • La figure 5 représente un exemple de réalisation plus détaillé du circuit dédié 14 d'une électrode de colonne Ec. L'interrupteur Tdh est constitué d'un unique transistor MOS T à canal N dont le drain est relié au noeud E, dont la source est reliée à l'électrode de colonne Ec et dont le substrat (en anglais "bulk" ou "body") est relié à la source du transistor T. La grille du transistor T est adaptée à recevoir le signal de commande STdh. On a représenté une diode D montée en parallèle entre le drain et la source du transistor T, la cathode de la diode D étant reliée au drain du transistor T. La diode D correspond à la diode "parasite" entre le drain et le substrat du transistor T. Un tel exemple de réalisation de l'interrupteur Tdh ne permet pas de mettre en oeuvre le procédé de commande du circuit 10 décrit précédemment en relation avec la figure 4. En effet, lorsque le transistor T est ouvert entre les instants t'3 et t'6 pour maintenir l'électrode de colonne Ec à haute impédance alors que l'interrupteur Tdl est lui-même ouvert, que la tension VC est sensiblement égale à Vpp et que la tension VE diminue de Vpp à 0 volt, un courant de fuite tend à s'écouler depuis la masse GND jusqu'au noeud E par l'intermédiaire de l'électrode de colonne Ec et de la diode D. On observe donc une diminution de la tension VC, ce qui n'est pas souhaitable.
  • La figure 6 représente un autre exemple de réalisation plus détaillé du circuit dédié 14 d'une électrode de colonne Ec adapté à la mise en oeuvre du procédé de commande du circuit 10 décrit précédemment en relation avec la figure 4. L'interrupteur Tdh est constitué de deux transistors MOS Ta et Tb à canal N en série. Une première borne de puissance du transistor Ta est reliée au noeud E et la seconde borne de puissance du transistor Ta est reliée à un noeud F. Une première borne de puissance du transistor Tb est reliée au noeud F et la seconde borne de puissance du transistor Tb est reliée à l'électrode de colonne Ec. Les substrats des transistors Ta et Tb sont reliés au noeud F. La grille du transistor Ta est adaptée à recevoir un signal de commande STa et la grille du transistor Tb est adaptée à recevoir un signal de commande STb. Les signaux de commande STa et STb peuvent être tous deux égaux au signal de commande STdh décrit précédemment. Autrement dit, les deux interrupteurs Ta et Tb sont ouverts ou fermés simultanément.
  • On a représenté une diode Da montée en parallèle aux bornes du transistor Ta, la cathode de la diode Da étant reliée au noeud E. La diode Da correspond à la diode "parasite" entre la première borne de puissance et le substrat du transistor Ta. On a, en outre, représenté une diode Db montée en parallèle aux bornes du transistor Tb, la cathode de la diode Db étant reliée à l'électrode de colonne Ec. La diode Db correspond à la diode "parasite" entre la seconde borne de puissance et le substrat du transistor Tb.
  • Le fait que la cathode de la diode Db soit reliée à l'électrode de colonne Ec empêche la circulation d'un courant de fuite de la masse GND vers le noeud E lorsque les deux transistors Ta et Tb sont ouverts alors que l'interrupteur Tdl est ouvert, que la tension VC est sensiblement égale à Vpp et que la tension VE diminue de Vpp à 0 volt.
  • La figure 7 représente un exemple de réalisation de la commande des transistors Ta et Tb de la figure 6. Les grilles des transistors Ta et Tb sont reliées à un noeud G. Une résistance R est disposée entre les noeuds G et F. Un interrupteur Tdh' et une source de courant SI sont disposés en série entre le noeud G et un noeud H. Un condensateur C' est disposé entre les noeuds H et E. Une diode D' relie le noeud H à une source d'un potentiel de référence Vcc, qui est par exemple de quelques volts, la cathode de la diode D' étant reliée au noeud H. Le signal de commande de l'interrupteur Tdh' est égal au signal STdh décrit précédemment. Lorsque l'interrupteur Tdh' est fermé, un courant circule dans la résistance R imposant une différence de potentiel positive entre les noeuds G et F et donc l'application d'une tension de grille positive à la grille des transistors Ta et Tb qui sont alors passants. Le condensateur C' maintient le potentiel au noeud H en permanence à un niveau supérieur au potentiel au noeud E pour assurer une polarisation convenable des grilles des transistors Ta, Tb. En effet, quand le noeud E est à 0 volt, le condensateur C' est chargé par la source du potentiel de référence Vcc et le potentiel au noeud H s'élève légèrement par rapport au potentiel au noeud E. Par la suite, lorsque le potentiel au noeud E augmente, le potentiel au noeud H augmente également par effet de couplage dû au condensateur C'.
  • Lorsque l'interrupteur Tdh' est ouvert, la tension aux grilles des transistors Ta et Tb est nulle. Ceux-ci sont donc fermés.
  • Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, bien que la présente invention ait été décrite pour une structure particulière de circuits de commande 10 résonants, il est clair qu'elle peut s'appliquer à d'autres structures de circuits de commande résonants et même à des circuits autres que des circuits de commande résonants. En effet, la présente invention s'applique à n'importe quel circuit de commande adapté à faire varier la tension VE, auquel sont reliées des électrodes de colonnes Ec par l'intermédiaire de l'interrupteur Tdh associé, entre un potentiel de référence bas et un potentiel de référence haut, et pour lequel la tension VE varie pendant la phase de transition entre la fin de la sélection d'une ligne et le début de la sélection d'une autre ligne du panneau.

Claims (8)

  1. Procédé de commande d'électrodes d'adressage (Ecn, Ecn+1) d'un panneau d'affichage comprenant des pixels répartis en lignes et en colonnes, chaque électrode d'adressage étant associée à une colonne du panneau, chaque ligne du panneau étant successivement sélectionnée pour l'adressage des pixels de la lignes, le procédé consistant à maintenir, au moins pendant une partie de la sélection de chaque ligne, au moins une électrode d'adressage à un potentiel de référence donné (Vpp) lorsque le pixel de la ligne associé à ladite au moins une électrode d'adressage est à adresser, et à mettre à haute impédance ladite au moins une électrode d'adressage entre la sélection successive de deux lignes dont les pixels associés à ladite au moins une électrode d'adressage sont à adresser.
  2. Procédé selon la revendication 1, dans lequel ladite au moins une électrode d'adressage est reliée à un noeud (E) par l'intermédiaire d'un interrupteur (Tdhn, Tdhn+1), le procédé comprenant les étapes suivantes :
    amener, avant la sélection de chaque ligne, le noeud au moins d'un potentiel de référence (GND) supplémentaire audit potentiel de référence donné (Vpp) ;
    maintenir le noeud audit potentiel de référence donné pendant la sélection de la ligne, l'interrupteur étant fermé au moins pendant une partie de la sélection de la ligne pour relier ladite au moins une électrode d'adressage au noeud lorsque le pixel de la ligne associé à ladite au moins une électrode d'adressage est à adresser ; et
    ouvrir l'interrupteur entre la sélection successive de deux lignes dont les pixels associés à ladite au moins une électrode d'adressage sont à adresser pour mettre ladite au moins une électrode d'adressage à haute impédance.
  3. Dispositif (10) de commande d'électrodes d'adressage (Ecn, Ecn+1) d'un panneau d'affichage comprenant des pixels répartis en lignes et en colonnes, chaque électrode d'adressage étant associée à une colonne du panneau, chaque ligne du panneau étant successivement sélectionnée pour l'adressage des pixels de la ligne, le dispositif comprenant :
    un moyen de maintien (12, Tdhn, Tdhn+1), au moins pendant une partie de la sélection de chaque ligne, d'au moins une électrode d'adressage à un potentiel de référence donné (Vpp) lorsque le pixel de la ligne associé à ladite au moins une électrode d'adressage est à adresser ; et
    un moyen (Tdhn, Tdhn+1) de mise à haute impédance de ladite au moins une électrode d'adressage entre la sélection successive de deux lignes dont les pixels associés à ladite au moins une électrode d'adressage sont à adresser.
  4. Dispositif de commande selon la revendication 3, dans lequel ladite au moins une électrode d'adressage est reliée à un noeud (E) par l'intermédiaire d'un interrupteur (Tdhn, Tdhn+1), le dispositif comprenant en outre :
    un circuit (12) agencé pour, avant la sélection de chaque ligne, amener le noeud au moins d'un potentiel de référence (GND) supplémentaire audit potentiel de référence (Vpp) donné et à maintenir le noeud audit potentiel de référence donné pendant la sélection de la ligne ;
    un moyen de commande de la fermeture de l'interrupteur au moins pendant une partie de la sélection de la ligne pour relier ladite au moins une électrode d'adressage au noeud lorsque le pixel de la ligne associé à ladite au moins une électrode d'adressage est à adresser ; et
    un moyen de commande de l'ouverture de l'interrupteur, entre la sélection successive de deux lignes dont les pixels associés à ladite au moins une électrode d'adressage sont à adresser, pour mettre ladite au moins une électrode d'adressage à haute impédance.
  5. Dispositif selon la revendication 4, dans lequel l'interrupteur (Tdhn, Tdhn+1) comprend un premier transistor MOS (Ta) comprenant une première borne de puissance reliée au noeud (E) et une deuxième borne de puissance, le substrat du premier transistor étant relié à ladite deuxième borne de puissance, et un second transistor MOS (Tb) comprenant une troisième borne de puissance reliée à la deuxième borne de puissance et une quatrième borne de puissance reliée à ladite au moins une électrode d'adressage (Ecn, Ecn+1), le substrat du second transistor MOS étant relié à la troisième borne de puissance.
  6. Dispositif selon la revendication 5, dans lequel les grilles des premier et second transistors sont reliées en commun.
  7. Dispositif selon la revendication 4, comprenant un circuit résonant (Cn, Cn+1, L) comportant une source d'un autre potentiel de référence (Vpp/2) supplémentaire reliée au noeud (E) par l'intermédiaire d'une inductance (L).
  8. Dispositif selon la revendication 4, dans lequel ladite au moins une électrode d'adressage (Ecn, Ecn+1) est reliée à une source du potentiel de référence (GND) supplémentaire par l'intermédiaire d'un interrupteur supplémentaire (Tdln, Tdln+1).
EP08102319A 2007-03-08 2008-03-05 Dispositif et procédé de commande d'électrodes d'adressage d'un panneau d'affichage à plasma Withdrawn EP1968037A3 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0753713 2007-03-08

Publications (2)

Publication Number Publication Date
EP1968037A2 true EP1968037A2 (fr) 2008-09-10
EP1968037A3 EP1968037A3 (fr) 2009-09-16

Family

ID=38572498

Family Applications (1)

Application Number Title Priority Date Filing Date
EP08102319A Withdrawn EP1968037A3 (fr) 2007-03-08 2008-03-05 Dispositif et procédé de commande d'électrodes d'adressage d'un panneau d'affichage à plasma

Country Status (2)

Country Link
US (1) US20090051626A1 (fr)
EP (1) EP1968037A3 (fr)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4689078B2 (ja) * 2001-05-31 2011-05-25 パナソニック株式会社 プラズマディスプレイ装置
JP4652797B2 (ja) * 2004-12-15 2011-03-16 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置及びその駆動方法
JP5021932B2 (ja) * 2005-12-15 2012-09-12 パナソニック株式会社 表示パネルの駆動装置

Also Published As

Publication number Publication date
EP1968037A3 (fr) 2009-09-16
US20090051626A1 (en) 2009-02-26

Similar Documents

Publication Publication Date Title
EP0237365B1 (fr) Dispositif photosensible
EP0815562B1 (fr) Perfectionnement aux registres a decalage utilisant des transistors "mis" de meme polarite
FR2868589A1 (fr) Registre a decalage et son procede de commande
EP0760149B1 (fr) Registre a decalage utilisant des transistors m.i.s. de meme polarite
EP2311042B1 (fr) Registre a decalage a transistors a effet de champ
FR2783342A1 (fr) Appareil et procede d'elimination d'image residuelle pour un dispositif d'affichage a cristal liquide
FR2787913A1 (fr) Registre a decalage
EP0145520B1 (fr) Ecran d'affichage à matrice active sans croisement des lignes et des colonnes d'adressage
FR2626705A1 (fr) Montage d'affichage a matrice integree
FR2704674A1 (fr) Contrôleur d'un panneau d'affichage plasma et procédé de commande d'un tel panneau.
FR2864678A1 (fr) Dispositif d'affichage a electroluminescence et procede de commande de celui-ci
EP2186081A1 (fr) Registre a decalage pour un ecran plat a matrice active
FR2705817A1 (fr) Appareil d'alimentation électrique pour unité d'affichage à plasma et procédés associés.
FR2626706A1 (fr) Montage d'affichage a matrice integree
EP0972282A1 (fr) Dispositif de commande d'une cellule d'un ecran matriciel
EP1156491B1 (fr) Perfectionnement aux registres à décalage utilisant des transistors "mis" de même polarité
EP1608069B1 (fr) Procédé de commande d'un interrupteur analogique
EP1700290B1 (fr) Ecran d'affichage d'images et procede d'adressage de cet ecran
FR2739712A1 (fr) Procede et appareil de modulation de niveaux de gris d'un affichage matriciel
EP1697920B1 (fr) Dispositif d'affichage d'images a matrice active oled
FR2532777A1 (fr) Circuit de translation de signaux
EP1234300B1 (fr) Procede de compensation des perturbations dues au demultiplexage d'un signal analogique dans un afficheur matriciel
EP1862999A2 (fr) Commande d'un écran plasma
WO2023117605A1 (fr) Ecran d'affichage comprenant des pixels d'affichage a diodes electroluminescentes
FR2890459A1 (fr) Procede de transition d'un affichage a cristaux liquides

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MT NL NO PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA MK RS

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MT NL NO PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA MK RS

17P Request for examination filed

Effective date: 20100309

17Q First examination report despatched

Effective date: 20100330

AKX Designation fees paid

Designated state(s): DE FR GB IT

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20130223