EP1946377A2 - Sic-pn power diode - Google Patents

Sic-pn power diode

Info

Publication number
EP1946377A2
EP1946377A2 EP06793619A EP06793619A EP1946377A2 EP 1946377 A2 EP1946377 A2 EP 1946377A2 EP 06793619 A EP06793619 A EP 06793619A EP 06793619 A EP06793619 A EP 06793619A EP 1946377 A2 EP1946377 A2 EP 1946377A2
Authority
EP
European Patent Office
Prior art keywords
power diode
layer
drift zone
drift
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP06793619A
Other languages
German (de)
French (fr)
Inventor
Peter Friedrichs
Dethard Peters
Reinhold SCHÖRNER
Dietrich Stephani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
SiCED Electronics Development GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiCED Electronics Development GmbH and Co KG filed Critical SiCED Electronics Development GmbH and Co KG
Publication of EP1946377A2 publication Critical patent/EP1946377A2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Definitions

  • the invention relates to an integrated vertical silicon carbide PN power diode and a circuit arrangement with such power diodes.
  • Today's semiconductor devices are produced predominantly from a semiconductor material such as silicon or gallium arsenide (GaAs) and gallium phosphide (Ga 3 P 4) which have, however, a low thermal, chemical and physical Stabili ⁇ ty.
  • a semiconductor material such as silicon or gallium arsenide (GaAs) and gallium phosphide (Ga 3 P 4) which have, however, a low thermal, chemical and physical Stabili ⁇ ty.
  • Silicon carbide is a semiconductor material having a physically highly stable crystal structure because of its particular Wurtzite- or Zinkblendekris ⁇ tallgitters.
  • SiC Silicon carbide
  • WO ⁇ SEN energy bandgap of 2.2 eV to 3.3 eV
  • SiC-based semiconductor Bauele ⁇ elements are able, in a wide voltage and temperature ⁇ raturintervall, for example up to 650 C to 800 ° C to ar ⁇ BEITEN, have very good switching characteristics and low losses, and can also be operated at very high working frequencies.
  • Compared to silicon SiC has due to the better material properties a stronger breakdown field (up to 10 times higher than silicon), a higher thermal conductivity (more than 3 times higher than Sili ⁇ zium) and a larger energy band gap (2.9 eV for 6H-SiC).
  • SiC is particularly suitable for power devices with very high reverse voltage (600 V to several kV), such as High voltage (switching) diodes and field effect transistors.
  • Such SiC-semiconductor devices for example in order ⁇ inverters used for electric drives, in switching power supplies or in uninterruptible power supplies.
  • the use of higher operating voltages usually has the purpose of being able to implement larger electrical powers (in the range of a few kilowatts) for the same current.
  • SiC semiconductor technology is still relatively young and, in many respects, not yet optimized, there are a number of problems to be solved in the production of SiC-based semiconductor devices to be solved, to SiC devices in many device variants and in large quantities reality can be.
  • This is in particular because the same methods can not be used for the production of SiC components, which are also used in silicon components.
  • doping by diffusion in SiC is almost impossible to achieve.
  • the electrical activation of the doping atoms introduced during the ion implantation is relatively difficult to control for SiC.
  • SiC is preferably for technologically relatively easy to manufacture semiconductor devices such.
  • Fig. 1 of the drawing shows a schematic partial section the structure of a SiC power diode to explain the general problem.
  • the denoted by reference numeral 1 SiC power diode includes a heavily N-doped SiC semiconductor substrate, which is for example part of a
  • SiC semiconductor wafer is.
  • the semiconductor substrate 2 is connected back ⁇ side with a cathode terminal K.
  • On the side before ⁇ of the SiC semiconductor substrate 2 are in succession an n-doped buffer layer 3, a weakly n-doped drift zone 4 and a highly P doped emitter zone 5, the side on the front ⁇ is connected to an anode terminal A, applied.
  • the thickness of the drift zone 4 and its doping concentration essentially determines the blocking characteristics of the power diode 1.
  • Fig. Ia shows in idealized form, the current / voltage characteristic of the SiC power diode of Fig. 1 as a function of the temperature T, being given on the abscissa the forward voltage UF and the ordinate of this current I flowing at ⁇ .
  • KP it is the crossing point of the two diode characteristics at high currents or high forward voltages.
  • SiC power diode is typically located below the crossing point KP of the diode characteristics.
  • Fig. Ia shows that the forward voltage UF decreases with increasing temperature T at a predetermined impressed current I.
  • the diode current I increases with increasing temperature T. This phenomenon is referred to as negative Temperaturkoeffi ⁇ coefficient (dV / dt ⁇ 0) at constant current.
  • diodes for example silicon diodes, in contrast have a positive temperature coefficient at which the forward voltage UF at a constant diode current I increases with increasing temperature T as well.
  • the phenomenon of the negative temperature coefficient is due to a minority carrier lifetime which increases with increasing temperature. Additionally or alternatively, this phenomenon is also due to a decreasing contact resistance between the anode metallization and the heavily P-doped emitter zone with increasing temperature.
  • the present invention has for its object to provide an improved SiC power diode which has a particularly with regard to their current / voltage characteristics improved thermal dependence on ⁇ .
  • a further object is to counteract the negative temperature coefficient in the case of a SiC power diode operated in the region of the operating point.
  • the invention according to claim 1 is an integrated vertical SiC-PN power diode, with a highly doped SiC semiconductor body of a first conductivity type, - with a low-doped drift zone of the first conductivity type, which is arranged on the emitter side over the semiconductor body, an emitter region of a second conductivity type disposed on the drift region, with at least one inside the drift region twisted ⁇ NEN intermediate layer disposed the first conductivity type which has a relation to the drift region higher doping concentration and the drift zone at least one in a first anode-side drift region layer and at least in divided second cathode side drift zone layer.
  • the invention further relates to a circuit arrangement, in particular butterelektro ⁇ African module,
  • the technical teaching of the present invention into ⁇ particular is in the range of the drift region at least a interim ⁇ rule layer of the same conductivity type as in the Driftzo ⁇ ne be arranged, which has at least a significantly higher Dotie ⁇ approximately concentration than the drift region.
  • the drift region is at least tert rushes into two subregions un ⁇ .
  • the anode-side portion of the drift region ( ⁇ first drift zone layer) is to form a space charge zone which gear upon application of a reverse voltage to the PN over- formed between emitter region and the drift region.
  • ⁇ as this space charge region not possible ranges drift region side to un ⁇ indirectly against the intermediate layer, but in the intermediate layer and the underlying second layer into the drift region.
  • the cathode-side part of the drift zone ⁇ acts as bphasen ⁇ giger resistance also increases with increasing temperature and in a sense in series with the PN junction, and Thus, the diode between the emitter layer and the drift zone is ⁇ assigned .
  • the resistance in the second drift zone layer increases with increasing temperature, as a result of which, with a constant forward voltage, the current flowing through this layer decreases in the same way. In this way, the negative temperature coefficient be counteracted at constant diode current the initially be signed ⁇ problem.
  • advantageously PN power diodes can be provided which, similarly to silicon, have a positive total temperature coefficient or at least only a slightly negative temperature coefficient.
  • the intermediate layer is arranged inside the drift region so that the dipolar modulation of the drift region is preferably not, or at least ver ⁇ affected negligibly low in the forward operation of the PN-power diode and in that the barrier properties of the PN power diode is not the same time, as possible applies or at least only slightly impaired.
  • a single, laterally through the entire drift zone continuous intermediate layer is provided. This layer between ⁇ thus separates the drift region in the first and second drift zone layer which are thus spaced apart by the intermediate layer.
  • the intermediate layer is formed as a laterally through the entire drift zone continuous, grid-shaped layer ⁇ structure.
  • the grid-shaped intermediate layer is connected here, however, the first and second drift zone layer ⁇ are not from each other by the intermediate layer ge ⁇ separated, but rather are connected to each other through the holes in the grid structures together.
  • a plurality of laterally spaced and vertically approximately approximately the same depth arranged, inseiförmigem intermediate layers in the drift zone is provided.
  • the positive overall temperature coefficient of the SiC power diode already described above can be realized more simply than with a homogeneous intermediate layer passing through the entire drift zone.
  • this structure in particular due to the heavy processability of SiC, technologically much more expensive to produce, as a continuous semiconductor structure, which is very easy to produce, for example, by epitaxial deposition.
  • By means of such internally formed intermediate layers or also by means of a git terförmigen interlayer structure can be very stable avalanche breakdowns (avalanche effect) due to Stoßioni ⁇ sations provide.
  • a buffer zone of the first conductivity type is provided.
  • This buffer zone is disposed laterally through continuously between the drift region and the semi-conductor body ⁇ .
  • this buffer zone completely separates the drift zone and the semiconductor body from each other.
  • the buffer zone has one opposite the adjacent one
  • a buffer zone is advantageous if the SiC power diode is to be designed with a so-called punch-through (PT) design, in order to prevent a space charge zone propagating from the PN junction from the heavily doped semiconductor body.
  • PT punch-through
  • NPT non-punch-through
  • Such PT and NPT designs and their functions are well known in IGBT Insulated Gate Bipolar Transistor (IGBT) devices, so we will not discuss these structures and their function.
  • the intermediate layer typically has a lower doping concentration than the semiconductor body.
  • the first drift zone layer which thus adjoins the PN junction, has a lower doping concentration than the second drift zone layer.
  • the second drift zone layer has a doping concentration in the range of 5% to 40%, in particular in the range of 10% to 20%, higher than the first drift zone layer located above it.
  • both drift zone layers within the drift zone had the same doping concentration. point. Technologically, however, this is very difficult to implement, since in the case of an epitaxially grown on the second drift zone layer intermediate layer otherwise set the same process parameters, the applied first drift zone layer usually has a slightly different Do ⁇ t istskonzentration.
  • the anode zone has a very high doping concentration in the range between 1 ⁇ 10 18 cm -3 and 1 ⁇ 10 22 cm -3 .
  • the Dotie ⁇ tion of the anode zone between 1 * 1019 cm “3 and 1 * 1021 cm" 3.
  • Ration the use of an anode zone with very high Dot istskonzent ⁇ firstly has the advantage that a ⁇ ho he emitter efficiency can be realized.
  • a better electrical contacting of an ano ⁇ denmetallmaschine can be ensured in this way, which always involves a difficulty in SiC in contrast to silicon.
  • Intermediate layers each have a doping concentration ranging between l * 1018cm "3 and l * 1020cm" 3.
  • the doping concentration of these intermediate layers is preferably in the range 1 * 1019 cm -3 and 5 * 1019 cm -3 .
  • a continuous intermediate layer or the multiplicity of intermediate intermediate layers thus has a significantly higher doping concentration than the surrounding drift zone layers.
  • its doping concentration is typically greater by one to two orders of magnitude than that of the drift zone, and in the case of a large number of self-shaped intermediate layers, its doping concentration is greater than that of the adjacent drift zone layers by about one to three orders of magnitude.
  • the at least one intermediate layer has a layer thickness in the range from 0.1 ⁇ m to 20 ⁇ m and in particular in the range from 1 ⁇ m to 5 ⁇ m. All ⁇ in common is given to that in the case of a continuous intermediate layer whose thickness is thicker than in the case of inseiförmigen or grid-shaped intermediate layers. The latter typically have a layer thickness of less than 1 ⁇ m, while in the former case a single, continuous intermediate layer has at least a few ⁇ m of layer thickness.
  • the at least one intermediate layer disposed in the lower half of the drift zone and preferential ⁇ as related in the lower third of the drift region to a PN junction of the power diode is an optimization that is typically determined by Simulati ⁇ on.
  • the layer thickness as well as ⁇ doping concentration is typically determined by simu- lation.
  • the semiconductor body has a back surface and a front surface.
  • the back surface is a large area with a functioning as a cathode terminal cathode metallization electrically, that is ohmic contacted.
  • the front upper ⁇ surface is formed by the emitter region and isassiflä ⁇ chig capitalization with a functioning as anode terminal anode metal ⁇ electrically contacted.
  • nickel compounds such as Ni ⁇ ckel-aluminum alloys are suitable. Conceivable, however, would be other alloys, such as on the basis of Wolf ⁇ ram, titanium, tantalum, suicides and the like.
  • Fig. Ia an idealized current / voltage characteristic in
  • Fig. 3 is a partial section of a second principalsbei ⁇ play of a SiC power diode according to the invention
  • 4 shows a partial section of a thirdheldsbei ⁇ game of a SiC power diode according to the invention
  • Fig. 4a is a plan view of the interlayer of the SiC power diode of Fig. 4 showing its structure
  • FIG. 4b shows a further plan view of the intermediate layer of the SiC power diode from FIG. 4 for illustrating the structure thereof ;
  • FIG. 3 is a partial section of a secondmonysbei ⁇ play of a SiC power diode according to the invention
  • 4 shows a partial section of a thirdheldsbei ⁇ game of a SiC power diode according to the invention
  • Fig. 4a is a plan view of the interlayer of the SiC power diode of Fig. 4 showing its structure
  • FIG. 4b shows a further plan view of the intermediate layer of the SiC power diode from FIG.
  • Fig. 5 is a current / voltage characteristic a in the passage ⁇ operation operated according to the invention SiC-performance-diode according to the Figures 2 and 3.
  • FIG. 6 shows a circuit arrangement of a power component with a plurality of inventive SiC power diodes.
  • SiC refers to all important crystal polytypes of silicon carbide and in particular ⁇ special to 6H, 4H, 2H, 3C and 15R polytypes.
  • SiC-based PN power diodes and bipolar power diodes are meant, even if only of power diodes or SiC power diodes is mentioned.
  • the introduced dopant very often does not match the pre-see for current flow ⁇ NEN, so-called electrically active doping. By doping, the doping introduced into the respective semiconductor body is always to be understood here.
  • FIG. 2 shows a partial section of a SiC power diode according to the invention.
  • Fig. 2a the doping ratios of the various regions and layers shows the power diode of FIG. 2, where x is the abscissa represents the depth of the SiC Leis ⁇ tung diode of the anode-side front side in a linear form, and the ordinate represents the impurity concentration ND in logarithmic form in the unit cm "3 is shown.
  • the power diode designated by reference numeral 10 includes a SiC semiconductor body 11 and a SiC substrate, respectively.
  • the SiC semiconductor ⁇ conductor body 11 has a front surface 12 and a back surface. 13
  • the buffer layer 14 is applied to the SiC semiconductor body 11.
  • the buffer layer 14 has a lower doping concentration than the semiconductor body 11.
  • the buffer layer 14 provides a slightest ⁇ tet PT design of the power diode 10 and is intended to prevent a space charge region of a PN junction in the semi-conductor body ⁇ 11 extends.
  • the doping concentration of the drift region 15 is typically one to two orders of magnitude lower than that of the buffer zone 14.
  • a heavily P-doped emitter region 16 is applied on the drift zone 15.
  • An interface between the drift zone 15 and the emitter zone 16 thus defines a PN junction 17 of the power diode 10, from which a Jardinla ⁇ tion zone in the drift zone 15 on the one hand and the emitter zone 16 on the other hand can spread in the blocking mode.
  • the thus formed SiC power diode has a front side For ⁇ term surface 18 which forms the surface of the emitter region 16, and a rear surface 13, the identical ⁇ is table with the back surface 13 of the semiconductor body 11.
  • On the back surface 13 isinflä ⁇ chig a cathode metallization 19 applied, which is connected to egg ⁇ nem cathode terminal K.
  • Suitable materials are dependent concentrations (ie, N or P) as well as their Dot michskon ⁇ of the doping type of the corresponding adjacent semiconductor layer in each case used, with nickel alloys and particularly nickel-aluminum alloys (NixAly) have found to be especially upstream part way out. Also particularly advantageous is ⁇ way when the respective underlying the metallization 19, 20 semiconductor layer 11, 16 as high as possible Do ⁇ t istskonzentration for ensuring comprises an ohmic contact with the lowest possible contact resistance.
  • a thin intermediate layer 21 is now arranged within the drift zone 15.
  • the intermediate layer 21 is heavily doped N-ei and has ⁇ ne at least about one to three orders of magnitude higher doping concentration than the surrounding regions on the drift region 15 °.
  • the intermediate layer 21 is formed as a single layer passing laterally through the entire drift zone 15, so that it divides the drift zone 15 into a first anode-side drift zone sub-layer 22 and a second cathode-side drift zone sub-layer 23 which penetrate one another the intermediate layer 21 are spaced apart.
  • the two drift zone sub-layers 22, 23 have in the present embodiment as a similar doping concentration, wherein the cathode-side drift region sub-layer example 23 has typical ⁇ a in the range of 5 to 40% higher doping concentration than the anode-side drift region sub-layer 22 (see Fig. 2a).
  • the buffer will be layer 14, the second drift zone sub-layer 23, the interim ⁇ rule layer 21, the first drift zone sub-layer 22 and the emitter layer 16 sequentially grown epitaxially on the semiconductor body.
  • the doping of these layers 14, 16, 21-23 takes place during the epitaxy by admixing the corresponding desired dopants in the corresponding ge ⁇ desired dose.
  • dopants for the N-doping of the layers 14, 21, 22, 23 is preferably nitrogen or phosphorus.
  • the individual layers can also be doped by ion implantation. However, after the ion implantation, a high-temperature treatment must be performed to heal crystal damage and to electrically activate the introduced dopant atoms.
  • FIG. 3 shows a partial section of a secondspecsbei ⁇ game of a SiC power diode according to the invention.
  • the Leis ⁇ contains tung diode 10 here no buffer layer 14, so that an NPT design is implemented here.
  • the drift zone 15 is thus applied directly to the semiconductor body 11.
  • Fig. 4 shows a partial section of a third,sbei ⁇ game of a SiC power diode according to the invention.
  • the interim ⁇ rule layer 21 is not formed as laterally through the entire drift region 15 continuous layer so that thereby the at ⁇ the drift zone sub-layers 22, 23 adjacent in the regions between two intermediate zones 21 each are connected.
  • the intermediate layer 21 in FIG. 4 plots ⁇ additionally different layouts are possible, which will be explained with reference to the layout views in Figs. 4a and 4b short.
  • a lattice-shaped coherent intermediate layer 21 is shown along the straight line AA (from FIG. 4).
  • This intermediate layer 21 has the layout more or less square holes 24, for de ⁇ NEN the two drift zone sub-layers 22, 23 are connected directly to each other.
  • a plurality is provided inselför- miger intermediate layers 21 (straight AA) have a square shape in the layout and which are laterally separated vonein ⁇ other. These various interlayer inserts 21 are arranged vertically approximately at the same depth. In the regions between the intermediate layers 21, the drift zone sublayers 22, 23 are connected directly to one another.
  • FIGS. 4a, 4b only square structures for the holes 24 (FIG. 4a) and the intermediate islands 21 (FIG. 4b) were selected by way of example. It goes without saying that here also any other contour of these structures 21, 24 can be selected, for example, a round, oval, triangular, rectangular, hexagonal, etc. contour can be selected. Also, these structures 21, 24 need not have the same contours.
  • the intermediate layer 21 is produced here by ei ⁇ ne masked ion implantation. Following the ion implantation, a high-temperature treatment would then have to be carried out-after removal of the applied mask-to heal crystal damage and to electrically activate the introduced dopant atoms.
  • the intermediate layer 21 is applied by epitaxy.
  • a masking would first have to be applied to the second drift zone sub-layer 23. After the epitaxial growth of the intermediate layer (s) 21, this mask would also have to be removed again. However, depending on the thickness of the intermediate layer (s) and the thickness of the first drift zone layer 22, the first drift zone layer 22 would then have more or less strong waves or steps on the surface.
  • FIGS. 2-4 show the qualitative characteristics of a power diode according to the invention corresponding to FIGS. 2-4 as a function of the temperature. It can be seen that by inserting highly doped intermediate layers 21 within the drift zone 15 and a suitable choice of their doping concentrations and the thickness D2 of the intermediate layer 21 and their arrangement within the drift zone 15, a positive temperature coefficient can be realized such that when injected current I the forward voltage UF in forward operation with increasing temperature T also increases.
  • FIG. 6 shows a preferred circuit application of the power diode according to the invention.
  • Fig. 6 shows a scarf ⁇ processing arrangement 25, for example a power electronic assembly comprising a plurality of power diodes 10 according to the invention. These power diodes 10 are with respect to their current-carrying paths are arranged parallel to one another and connected between a common anode terminal A and a common cathode terminal K.
  • any of a variety inventions dung according to power diodes 10 may be connected in parallel without the risk that here - beispielswei ⁇ se due to a negative temperature coefficient - at least one of these power diode a higher current than the Remains leads and this would lead to an undesirable heating of this power diode and in consequence to the failure of this power diode.
  • Such power rectifier are therefore designed to receive a diode tung by the structure of Lei ⁇ conditional high blocking voltage and to guide the same a very high current to ⁇ .
  • These Regenungsan- orders are particularly suitable for high-power converters, high-power rectifier, high-power switch and the like.

Abstract

The invention relates to an integrated vertical SiC-PN power diode comprising a highly doped SiC semiconductor body of a first conductivity type, a low-doped drift zone of said first conductivity type, arranged above the semiconductor body on the emitter side, an emitter zone of a second conductivity type, applied to the drift zone, and at least one thin intermediate layer of said first conductivity type, said intermediate layer being arranged inside the drift zone, comprising a higher doping concentration than the drift zone, and dividing the drift zone into at least one first anode-side drift zone layer and at least one second cathode-side drift zone layer. The invention also relates to a circuit arrangement comprising such SiC-PN power diodes.

Description

Beschreibungdescription
SiC-PN-LeistungsdiodeSiC-PN power diode
Die Erfindung betrifft eine integrierte vertikale Silizium- carbid PN-Leistungsdiode sowie eine Schaltungsanordnung mit solchen Leistungsdioden.The invention relates to an integrated vertical silicon carbide PN power diode and a circuit arrangement with such power diodes.
Heutige Halbleiter-Bauelemente werden vorwiegend aus einem Halbleitermaterial wie Silizium oder auch aus Gallium-Arsenid (GaAs) und Gallium-Phosphit (Ga3P4) erzeugt, die allerdings eine geringe thermische, chemische und physikalische Stabili¬ tät aufweisen.Today's semiconductor devices are produced predominantly from a semiconductor material such as silicon or gallium arsenide (GaAs) and gallium phosphide (Ga 3 P 4) which have, however, a low thermal, chemical and physical Stabili ¬ ty.
Siliziumcarbid (SiC) ist hingegen ein Halbleitermaterial, das insbesondere aufgrund seines Wurtzite- bzw. Zinkblendekris¬ tallgitters eine physikalisch hochstabile Kristallstruktur aufweist. Je nach Polytyp weisen SiC-Einkristalle einen gro¬ ßen energetischen Bandabstand von 2,2 eV bis 3,3 eV auf, wo- durch sie thermisch und insbesondere mechanisch besonders stabil und widerstandsfähig gegen Strahlenschäden sind. Dies macht SiC sehr attraktiv für solche Halbleiterbauelemente, die extremen Temperaturen, Betriebs- und Umweltbedingungen ausgesetzt sind, wie sie beispielsweise in der Automobil- und Bahntechnik herrschen. Auf SiC basierende Halbleiter-Bauele¬ mente sind in der Lage, in einem großen Spannungs- und Tempe¬ raturintervall, zum Beispiel bis zu 650 C bis 800° C, zu ar¬ beiten, weisen sehr gute Schalt-Eigenschaften und geringe Verluste auf und lassen sich zudem bei sehr hohen Arbeitsfre- quenzen betreiben. Im Vergleich zu Silizium weist SiC aufgrund der besseren Material-Eigenschaften ein stärkeres Durchbruchsfeld (bis zu 10 mal höher als bei Silizium), eine höhere Wärmeleitfähigkeit (mehr als 3 mal höher als bei Sili¬ zium) und eine größere Energiebandlücke (2,9 eV für 6H-SiC) auf.Silicon carbide (SiC), however, is a semiconductor material having a physically highly stable crystal structure because of its particular Wurtzite- or Zinkblendekris ¬ tallgitters. Depending on the polytype SiC single crystals have a large ¬ SEN energy bandgap of 2.2 eV to 3.3 eV, WO through it thermally and in particular mechanically particularly stable and resistant to radiation damage. This makes SiC very attractive for those semiconductor devices that are exposed to extreme temperatures, operating and environmental conditions, such as those prevailing in the automotive and railway industries. On SiC-based semiconductor Bauele ¬ elements are able, in a wide voltage and temperature ¬ raturintervall, for example up to 650 C to 800 ° C to ar ¬ BEITEN, have very good switching characteristics and low losses, and can also be operated at very high working frequencies. Compared to silicon SiC has due to the better material properties a stronger breakdown field (up to 10 times higher than silicon), a higher thermal conductivity (more than 3 times higher than Sili ¬ zium) and a larger energy band gap (2.9 eV for 6H-SiC).
SiC eignet sich vor allem für Leistungs-Bauelemente mit sehr hoher Sperrspannung (600 V bis einige kV) , wie zum Beispiel Hochspannungs (schalt-) dioden und Feldeffekttransistoren. Derartige SiC-Halbleiter-Bauelemente sind zum Beispiel in Um¬ richtern für elektrische Antriebe, in Schaltnetzteilen oder in unterbrechungsfreien Stromversorgungen einsetzbar. Der Einsatz höherer Betriebsspannungen hat meist den Zweck, größere elektrische Leistungen (im Bereich von einigen Kilowatt) bei gleichem Strom umsetzen zu können.SiC is particularly suitable for power devices with very high reverse voltage (600 V to several kV), such as High voltage (switching) diodes and field effect transistors. Such SiC-semiconductor devices, for example in order ¬ inverters used for electric drives, in switching power supplies or in uninterruptible power supplies. The use of higher operating voltages usually has the purpose of being able to implement larger electrical powers (in the range of a few kilowatts) for the same current.
Da die SiC-Halbleitertechnologie noch relativ jung und in vieler Hinsicht noch nicht optimiert ist, existieren eine Reihe von Problemen bei der Herstellung von SiC basierten Halbleiter-Bauelementen, die noch zu lösen sind, bis SiC- Bauelemente in vielen Bauelementvarianten und in großen Stückzahlen Realität werden können. Dies liegt insbesondere darin, da für die Herstellung von SiC-Bauelementen nicht ohne weiteres die gleichen Verfahren angewendet werden können, die auch bei Silizium-Bauelemente angewendet werden. So ist zum Beispiel die Dotierung durch Diffusion bei SiC quasi nicht realisierbar. Weiterhin ist die elektrische Aktivierung der bei der Ionenimplantation eingebrachten Dotieratome bei SiC relativ schwer zu beherrschen. Aus den genannten Gründen wird derzeit SiC vorzugsweise für technologisch relativ einfach herstellbare Halbleiter-Bauelemente, wie z. B. Schottky-Dio- den, PN-Dioden und Feldeffekt-Transistoren, eingesetzt.Since SiC semiconductor technology is still relatively young and, in many respects, not yet optimized, there are a number of problems to be solved in the production of SiC-based semiconductor devices to be solved, to SiC devices in many device variants and in large quantities reality can be. This is in particular because the same methods can not be used for the production of SiC components, which are also used in silicon components. For example, doping by diffusion in SiC is almost impossible to achieve. Furthermore, the electrical activation of the doping atoms introduced during the ion implantation is relatively difficult to control for SiC. For these reasons, currently SiC is preferably for technologically relatively easy to manufacture semiconductor devices such. B. Schottky diodes, PN diodes and field effect transistors used.
Fig. 1 der Zeichnung zeigt anhand eines schematischen Teilschnittes den Aufbau einer SiC-Leistungsdiode zur Erläuterung der allgemeinen Problematik. Die mit Bezugszeichen 1 bezeichnete SiC-Leistungsdiode enthält ein stark N-dotiertes SiC- Halbleitersubstrat, welches zum Beispiel Bestandteil einesFig. 1 of the drawing shows a schematic partial section the structure of a SiC power diode to explain the general problem. The denoted by reference numeral 1 SiC power diode includes a heavily N-doped SiC semiconductor substrate, which is for example part of a
SiC-Halbleiter-Wafers ist. Das Halbleitersubstrat 2 ist rück¬ seitig mit einem Kathodenanschluss K verbunden. Auf der Vor¬ derseite des SiC-Halbleitersubstrats 2 sind nacheinander eine N-dotierte Pufferschicht 3, eine schwach N-dotierte Driftzone 4 und eine stark P-dotierte Emitterzone 5, die an der Vorder¬ seite mit einem Anodenanschluss A verbunden ist, aufgebracht. Die Dicke der Driftzone 4 sowie deren Dotierungskonzentration bestimmt im Wesentlichen die Sperreigenschaften der Leistungsdiode 1.SiC semiconductor wafer is. The semiconductor substrate 2 is connected back ¬ side with a cathode terminal K. On the side before ¬ of the SiC semiconductor substrate 2 are in succession an n-doped buffer layer 3, a weakly n-doped drift zone 4 and a highly P doped emitter zone 5, the side on the front ¬ is connected to an anode terminal A, applied. The thickness of the drift zone 4 and its doping concentration essentially determines the blocking characteristics of the power diode 1.
Fig. Ia zeigt in idealisierter Form die Strom-/Spannungs- Kennlinie der SiC-Leistungsdiode aus Fig. 1 in Abhängigkeit von der Temperatur T, wobei auf der Abszisse die Flussspannung UF und auf der Ordinate der dabei fließende Strom I an¬ gegeben ist. Mit KP ist er Kreuzungspunkt der beiden Diodenkennlinien bei hohen Strömen bzw. hohen Flussspannungen be- zeichnet. Der üblicherweise verwendete Arbeitspunkt einerFig. Ia shows in idealized form, the current / voltage characteristic of the SiC power diode of Fig. 1 as a function of the temperature T, being given on the abscissa the forward voltage UF and the ordinate of this current I flowing at ¬. With KP, it is the crossing point of the two diode characteristics at high currents or high forward voltages. The commonly used operating point of a
SiC-Leistungsdiode befindet sich typischerweise unterhalb des Kreuzungspunktes KP der Diodenkennlinien.SiC power diode is typically located below the crossing point KP of the diode characteristics.
In Fig. Ia zeigt sich, dass die Flussspannung UF mit wachsen- der Temperatur T bei einem vorgegebenen, eingeprägten Strom I sinkt. Bei einer vorgegebenen, aufgeprägten Flussspannung UF steigt der Diodenstrom I mit wachsender Temperatur T. Dieses Phänomen bezeichnet man auch als negativen Temperaturkoeffi¬ zienten (du/dt<0) bei konstantem Strom. Üblicherweise verwen- dete Dioden, beispielsweise Silizium-Dioden, weisen demgegenüber einen positiven Temperaturkoeffizienten auf, bei dem die Flussspannung UF bei konstantem Diodenstrom I mit wachsender Temperatur T gleichfalls zunimmt.In Fig. Ia shows that the forward voltage UF decreases with increasing temperature T at a predetermined impressed current I. At a predetermined impressed forward voltage UF, the diode current I increases with increasing temperature T. This phenomenon is referred to as negative Temperaturkoeffi ¬ coefficient (dV / dt <0) at constant current. Conventionally used diodes, for example silicon diodes, in contrast have a positive temperature coefficient at which the forward voltage UF at a constant diode current I increases with increasing temperature T as well.
Das Phänomen des negativen Temperaturkoeffizienten ist einerseits mit einer bei wachsender Temperatur ansteigenden Minoritätsladungsträger-Lebensdauer begründet. Zusätzlich oder alternativ ist dieses Phänomen auch durch einen mit wachsender Temperatur sinkenden Kontaktwiderstand zwischen der Ano- den-Metallisierung und der stark P-dotierten Emitterzone begründet .On the one hand, the phenomenon of the negative temperature coefficient is due to a minority carrier lifetime which increases with increasing temperature. Additionally or alternatively, this phenomenon is also due to a decreasing contact resistance between the anode metallization and the heavily P-doped emitter zone with increasing temperature.
Das eben anhand der Fig. Ia beschriebene Phänomen bei einer SiC-Leistungsdiode, also das Vorhandensein eines negativen Temperaturkoeffizienten, ist insbesondere bei einer Parallel¬ schaltung mehrerer SiC-Leistungsdioden unerwünscht bzw. sogar schädlich, da aufgrund technologiebedingter Unterschiede der verschiedenen Leistungsdioden eine gleichmäßige Aufteilung des Gesamtstromes auf die verschiedenen Leistungsdioden der Parallelschaltung typischerweise nicht mehr gewährleistet werden kann. In der Folge übernimmt daher typischerweise eine der Leistungsdioden der Parallelschaltung einen höheren Dio- denstrom als die übrigen Leistungsdioden, was unmittelbar dazu führt, dass sich diese Leistungsdiode stärker erwärmt als die übrigen Leistungsdioden. Aufgrund des negativen Temperaturkoeffizienten bewirkt dies wiederum, dass der Strom durch eben diese Leistungsdiode Kennlinien-bedingt zusätzlich an- steigt, was zu einer weiteren Erwärmung dieser Leistungsdiode führt .The phenomenon described just with reference to FIG. Ia with a SiC power diode, so the presence of a negative temperature coefficient, in particular in a parallel ¬ connection of several SiC power diode undesirable or even harmful, since, due to technology-related differences between the various power diodes a uniform distribution of the total current to the various power diodes of the parallel circuit typically can not be guaranteed. As a result, therefore, typically one of the power diodes of the parallel circuit assumes a higher diode current than the other power diodes, which leads directly to the fact that this power diode heats up more than the other power diodes. Because of the negative temperature coefficient, this in turn causes the current through this same power diode to increase additionally as a result of the characteristic, which leads to a further heating of this power diode.
Letzteres Phänomen führt typischerweise schnell zum Ausfall dieser Leistungsdiode und somit auch der gesamten Diodenpa- rallelschaltung. Dies ist ein Zustand, den es verständlicherweise zu vermeiden gilt.The latter phenomenon typically leads quickly to the failure of this power diode and thus also the entire diode parallel circuit. This is a condition that, understandably, should be avoided.
Vor diesem Hintergrund liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine verbesserte SiC-Leistungsdiode bereit zu stellen, die insbesondere eine hinsichtlich ihrer Strom-/ Spannungs-Kennlinie verbesserte thermische Abhängigkeit auf¬ weist. Eine weitere Aufgabe besteht darin, bei einer im Be¬ reich des Arbeitspunktes betriebenen SiC-Leistungsdiode den negativen Temperaturkoeffizienten entgegen zu wirken.Against this background, the present invention has for its object to provide an improved SiC power diode which has a particularly with regard to their current / voltage characteristics improved thermal dependence on ¬. A further object is to counteract the negative temperature coefficient in the case of a SiC power diode operated in the region of the operating point.
Erfindungsgemäß wird zumindest eine der obigen Aufgaben durch eine Leistungsdiode mit den Merkmalen des Patentanspruchs 1 und/oder durch eine Schaltungsanordnung mit den Merkmalen des Patentanspruchs 14 gelöst.According to the invention, at least one of the above objects is achieved by a power diode having the features of patent claim 1 and / or by a circuit arrangement having the features of patent claim 14.
Gegenstand der Erfindung ist gemäß Patentanspruch 1 eine integrierte vertikale SiC-PN-Leistungsdiode, mit einem hochdotierten SiC-Halbleiterkörper eines ersten Leitfähigkeitstyps, - mit einer niedrig dotierten Driftzone des ersten Leitfähigkeitstyps, die emitterseitig über dem Halbleiterkörper angeordnet ist, mit einer Emitterzone eines zweiten Leitfähigkeitstyps, die auf der Driftzone aufgebracht ist, mit zumindest einer innerhalb der Driftzone angeordneten dün¬ nen Zwischenschicht des ersten Leitfähigkeitstyps, die eine gegenüber der Driftzone höhere Dotierungskonzentration aufweist und die Driftzone zumindest in eine erste anodenseitige Driftzonenschicht und zumindest in eine zweite katodenseitige Driftzonenschicht unterteilt.The invention according to claim 1 is an integrated vertical SiC-PN power diode, with a highly doped SiC semiconductor body of a first conductivity type, - with a low-doped drift zone of the first conductivity type, which is arranged on the emitter side over the semiconductor body, an emitter region of a second conductivity type disposed on the drift region, with at least one inside the drift region dün ¬ NEN intermediate layer disposed the first conductivity type which has a relation to the drift region higher doping concentration and the drift zone at least one in a first anode-side drift region layer and at least in divided second cathode side drift zone layer.
Gemäß Patentanspruch 14 ist weiterhin Gegenstand der Erfindung eine Schaltungsanordnung, insbesondere leistungselektro¬ nische Baugruppe,According to claim 14, the invention further relates to a circuit arrangement, in particular Leistungselektro ¬ African module,
- mit einem gemeinsamen Anodenanschluss,with a common anode connection,
- mit einem gemeinsamen Katodenanschluss und - mit einer Vielzahl von einzelnen integrierten vertikalen SiC-PN-Leistungsdioden, die bezüglich der Strom führenden Pfade parallel zueinander und zwischen dem Anodenanschluss und dem Katodenanschluss angeordnet sind.- With a common cathode terminal and - with a plurality of individual integrated vertical SiC-PN power diodes, which are arranged with respect to the current-carrying paths parallel to each other and between the anode terminal and the cathode terminal.
Die technische Lehre der vorliegenden Erfindung besteht ins¬ besondere darin, im Bereich der Driftzone zumindest eine Zwi¬ schenschicht desselben Leitfähigkeitstyps wie in der Driftzo¬ ne anzuordnen, die zumindest eine signifikant höhere Dotie¬ rungskonzentration als die Driftzone aufweist.The technical teaching of the present invention into ¬ particular is in the range of the drift region at least a interim ¬ rule layer of the same conductivity type as in the Driftzo ¬ ne be arranged, which has at least a significantly higher Dotie ¬ approximately concentration than the drift region.
Mittels der innerhalb der Driftzone angeordneten Zwischenschicht wird die Driftzone zumindest in zwei Teilbereiche un¬ terteilt. Der anodenseitige Teil der Driftzone (erste Drift¬ zonenschicht) dient der Ausbildung einer Raumladungszone, welche sich bei Anlegen einer Sperrspannung an den PN-Über- gang zwischen Emitterzone und Driftzone ausbildet. Idealer¬ weise reicht diese Raumladungszone Driftzonen-seitig bis un¬ mittelbar vor die Zwischenschicht, jedoch möglichst nicht in die Zwischenschicht bzw. der darunter liegenden zweiten Driftzonenschicht hinein. Der kathodenseitige Teil der Drift¬ zone (zweite Driftzonenschicht) fungiert als temperaturabhän¬ giger Widerstand, der mit steigender Temperatur ebenfalls zunimmt und der gewissermaßen in Reihe zu dem PN-Übergang und somit der Diode zwischen Emitterschicht und Driftzone ange¬ ordnet ist. Der Widerstand in der zweiten Driftzonenschicht steigt mit wachsender Temperatur, wodurch bei konstanter Flussspannung in gleicher Weise der durch diese Schicht flie- ßende Strom sinkt. Auf diese Weise kann dem eingangs be¬ schriebenen Problem des negativen Temperaturkoeffizienten bei konstantem Diodenstrom entgegengewirkt werden. Bei geeigneter Dimensionierung der Dicke der ersten und zweiten Driftzonenschichten lassen sich, wie nachfolgend noch ausführlich dar- gelegt wird, vorteilhafterweise PN-Leistungsdioden bereit stellen, die ähnlich wie bei Silizium einen positiven Gesamt- Temperaturkoeffizienten oder zumindest einen nur schwach negativen Temperaturkoeffizienten aufweisen.By means of the arranged inside the drift region intermediate layer, the drift region is at least tert rushes into two subregions un ¬. The anode-side portion of the drift region (¬ first drift zone layer) is to form a space charge zone which gear upon application of a reverse voltage to the PN over- formed between emitter region and the drift region. Ideally ¬ as this space charge region not possible ranges drift region side to un ¬ indirectly against the intermediate layer, but in the intermediate layer and the underlying second layer into the drift region. The cathode-side part of the drift zone ¬ (second drift zone layer) acts as temperaturabhän ¬ giger resistance also increases with increasing temperature and in a sense in series with the PN junction, and Thus, the diode between the emitter layer and the drift zone is ¬ assigned . The resistance in the second drift zone layer increases with increasing temperature, as a result of which, with a constant forward voltage, the current flowing through this layer decreases in the same way. In this way, the negative temperature coefficient be counteracted at constant diode current the initially be signed ¬ problem. With a suitable dimensioning of the thickness of the first and second drift zone layers, as will be described in detail below, advantageously PN power diodes can be provided which, similarly to silicon, have a positive total temperature coefficient or at least only a slightly negative temperature coefficient.
Wesentlich bei der Dimensionierung der innerhalb der Driftzone angeordneten Zwischenschicht ist, dass diese die Sperrei¬ genschaften der Leistungsdiode und damit die sich von dem PN- Übergang ausbreitende Raumladungszone nicht zu stark beein- flusst. Andererseits soll diese Zwischenschicht bzw. die dort eingebauten Ladungsträger den sich durch die Driftzone ergebenden Widerstand möglichst kompensieren. Diese gewissermaßen gegensätzlichen Forderungen werden typischerweise durch einen Kompromiss bei der Dimensionierung der Dotierungskonzentrati¬ onen und der Schichtdicken der Zwischenschicht und der Drift- zonenschichten optimiert. Im Allgemeinen gilt dabei, dass die Zwischenschicht innerhalb der Driftzone so angeordnet ist, dass im Vorwärtsbetrieb der PN-Leistungsdiode die bipolare Modulation der Driftzone möglichst nicht oder zumindest ver¬ nachlässigbar gering beeinträchtigt wird und dass gleichzei- tig die Sperreigenschaften der PN-Leistungsdiode möglichst nicht oder zumindest nur gering beeinträchtigt werden.It is essential in the dimensioning of which is arranged inside the drift region intermediate layer, that these are the Sperrei ¬ characteristics of the power diode and thus the spreading from the pn junction space charge region enced not excessively affected. On the other hand, this intermediate layer or the charge carriers incorporated therein should as far as possible compensate for the resistance resulting from the drift zone. These to some extent contradictory requirements are typically ones by a compromise in dimensioning the Dotierungskonzentrati ¬ and the layer thicknesses of the intermediate layer and the drift zone layers optimized. In general this is that the intermediate layer is arranged inside the drift region so that the dipolar modulation of the drift region is preferably not, or at least ver ¬ affected negligibly low in the forward operation of the PN-power diode and in that the barrier properties of the PN power diode is not the same time, as possible applies or at least only slightly impaired.
Mehrere Leistungsdioden lassen sich nun auch in Parallelschaltungen verwenden, ohne dass die Gefahr besteht, dass ei- ne dieser Leistungsdiode und in der Folge dann auch die ge¬ samte Leistungsdioden-Parallelschaltung ausfällt. Der besondere Vorteil liegt darin, dass SiC-Leistungsdioden, die an sich eine sehr hohe Spannungsfestigkeit aufweisen, durch Pa- rallelschaltung nun auch für sehr hohe Ströme eingesetzt werden können.Several power diodes can now also be in parallel circuits use without the risk that egg ne this power diode and entire in the sequence then the ge ¬ power diode parallel circuit fails. The particular advantage lies in the fact that SiC power diodes, which in themselves have a very high dielectric strength, are protected by Rallelschaltung now also for very high currents can be used.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfin- düng ergeben sich aus den weiteren Unteransprüchen sowie aus der Beschreibung in Zusammenschau mit den Figuren der Zeichnung .Advantageous embodiments and further developments of the invention düng emerge from the other dependent claims and from the description in conjunction with the figures of the drawing.
In einer ersten, sehr vorteilhaften Ausgestaltung ist (zumin- dest) eine einzige, lateral durch die gesamte Driftzone durchgehende Zwischenschicht vorgesehen. Diese Zwischen¬ schicht trennt somit die Driftzone in die erste und zweite Driftzonenschicht, welche somit durch die Zwischenschicht voneinander beabstandet sind.In a first, very advantageous embodiment (at least) a single, laterally through the entire drift zone continuous intermediate layer is provided. This layer between ¬ thus separates the drift region in the first and second drift zone layer which are thus spaced apart by the intermediate layer.
In einer dazu alternativen, jedoch ebenfalls sehr vorteilhaften Ausgestaltung ist die Zwischenschicht als lateral durch die gesamte Driftzone durchgehende, gitterförmige Schicht¬ struktur ausgebildet. Die gitterförmige Zwischenschicht ist hier zusammenhängend, jedoch sind die erste und zweite Drift¬ zonenschicht nicht voneinander durch die Zwischenschicht ge¬ trennt, sondern sind vielmehr miteinander über die Löcher in den Gitterstrukturen miteinander verbunden.In an alternative, but also very advantageous embodiment, the intermediate layer is formed as a laterally through the entire drift zone continuous, grid-shaped layer ¬ structure. The grid-shaped intermediate layer is connected here, however, the first and second drift zone layer ¬ are not from each other by the intermediate layer ge ¬ separated, but rather are connected to each other through the holes in the grid structures together.
In einer besonders bevorzugten Ausgestaltung ist eine Vielzahl voneinander lateral beabstandeter und vertikal in etwa dergleichen Tiefe angeordneter, inseiförmiger Zwischenschichten in der Driftzone vorgesehen. Mittels einer solchen insel- förmigen Zwischenschichtstruktur lässt sich der bereits oben beschriebene, positive Gesamt-Temperaturkoeffizient der SiC- Leistungsdiode einfacher realisieren, als bei einer durch die gesamte Driftzone durchgehenden homogenen Zwischenschicht. Allerdings ist diese Struktur, insbesondere aufgrund der schweren Prozessierbarkeit von SiC, technologisch sehr viel aufwändiger herstellbar, als eine durchgehende Halbleiterstruktur, welche zum Beispiel sehr einfach durch epiktaktisches Abscheiden erzeugbar ist. Mittels solcher inseiförmig ausgebildeter Zwischenschichten bzw. auch mittels einer git- terförmigen Zwischenschichtstruktur lassen sich sehr stabile Lawinendurchbrüche (Avalanche Effekt) aufgrund von Stoßioni¬ sationen bereitstellen.In a particularly preferred embodiment, a plurality of laterally spaced and vertically approximately approximately the same depth arranged, inseiförmigem intermediate layers in the drift zone is provided. By means of such an island-shaped interlayer structure, the positive overall temperature coefficient of the SiC power diode already described above can be realized more simply than with a homogeneous intermediate layer passing through the entire drift zone. However, this structure, in particular due to the heavy processability of SiC, technologically much more expensive to produce, as a continuous semiconductor structure, which is very easy to produce, for example, by epitaxial deposition. By means of such internally formed intermediate layers or also by means of a git terförmigen interlayer structure can be very stable avalanche breakdowns (avalanche effect) due to Stoßioni ¬ sations provide.
In einer sehr vorteilhaften Ausgestaltung ist eine Pufferzone des ersten Leitfähigkeitstyps vorgesehen. Diese Pufferzone ist lateral durchgehend zwischen der Driftzone und dem Halb¬ leiterkörper angeordnet. Vorzugsweise trennt diese Pufferzone die Driftzone und den Halbleiterkörper vollständig voneinan- der. Die Pufferzone weist eine gegenüber der angrenzendenIn a very advantageous embodiment, a buffer zone of the first conductivity type is provided. This buffer zone is disposed laterally through continuously between the drift region and the semi-conductor body ¬. Preferably, this buffer zone completely separates the drift zone and the semiconductor body from each other. The buffer zone has one opposite the adjacent one
Driftzone höhere Dotierungskonzentration und eine gegenüber dem angrenzenden Halbleiterkörper niedrigere Dotierungskonzentration auf. Das Vorsehen einer Pufferzone ist dann vorteilhaft, wenn die SiC Leistungsdiode mit einem so genannten Punch-Through- (PT-) Design ausgebildet sein soll, um auf diese Weise eine sich vom PN-Übergang ausbreitende Raumladungszone von dem stark dotierten Halbleiterkörper abzuhalten. Im Falle eines so genannten Non-Punch-Through- (NPT-) Designs der Leis¬ tungsdiode ist eine solche Pufferschicht nicht unbedingt er- forderlich, jedoch nicht notwendigerweise nachteilig. Solche PT- und NPT-Designs sowie deren Funktionen sind bei IGBT Halbleiterbauelementen (IGBT = Insulated Gate Bipolar Transistor) allgemein bekannt, sodass hier nicht näher auf diese Strukturen sowie deren Funktion eingegangen wird.Drift zone higher doping concentration and a comparison with the adjacent semiconductor body lower doping concentration. The provision of a buffer zone is advantageous if the SiC power diode is to be designed with a so-called punch-through (PT) design, in order to prevent a space charge zone propagating from the PN junction from the heavily doped semiconductor body. In case of a so-called non-punch-through (NPT) designs of Leis ¬ tung diode is such a buffer layer is not necessarily conducive ER, but not necessarily a disadvantage. Such PT and NPT designs and their functions are well known in IGBT Insulated Gate Bipolar Transistor (IGBT) devices, so we will not discuss these structures and their function.
Typischerweise weist die Zwischenschicht eine gegenüber dem Halbleiterkörper niedrigere Dotierungskonzentrationen auf.The intermediate layer typically has a lower doping concentration than the semiconductor body.
In einer typischen Ausgestaltung weist die erste Driftzonen- Schicht, die also an den PN-Übergang angrenzt, eine geringere Dotierungskonzentration als die zweite Driftzonenschicht auf. Typischerweise, jedoch nicht notwendigerweise, weist die zweite Driftzonenschicht eine im Bereich von 5 % bis 40 %, insbesondere im Bereich von 10 % bis 20 %, höhere Dotierungs- konzentrationen als die darüber liegenden erste Driftzonenschicht auf. Denkbar, sofern dies prozesstechnisch machbar ist, wäre allerdings auch, wenn beide Driftzonenschichten innerhalb der Driftzone dieselbe Dotierungskonzentration auf- weisen. Technologisch ist dies allerdings sehr schwer realisierbar, da im Falle einer auf die zweite Driftzonenschicht epiktaktisch aufgewachsenen Zwischenschicht bei sonst gleich eingestellten Prozessparametern die darauf aufgebrachte erste Driftzonenschicht üblicherweise eine geringfügig andere Do¬ tierungskonzentration aufweist.In a typical embodiment, the first drift zone layer, which thus adjoins the PN junction, has a lower doping concentration than the second drift zone layer. Typically, though not necessarily, the second drift zone layer has a doping concentration in the range of 5% to 40%, in particular in the range of 10% to 20%, higher than the first drift zone layer located above it. However, if this is technically feasible, it would also be conceivable if both drift zone layers within the drift zone had the same doping concentration. point. Technologically, however, this is very difficult to implement, since in the case of an epitaxially grown on the second drift zone layer intermediate layer otherwise set the same process parameters, the applied first drift zone layer usually has a slightly different Do ¬ tierungskonzentration.
In einer typischen Ausgestaltung weist die Anodenzone eine sehr hohe Dotierungskonzentration im Bereich zwischen 1*1018 cm"3 und 1*1022 cm"3 auf. Vorzugsweise liegt die Dotie¬ rung der Anodenzone zwischen 1*1019 cm"3 und 1*1021 cm"3. Die Verwendung einer Anodenzone mit sehr hoher Dotierungskonzent¬ ration weist zum einen den Vorteil auf, dass dadurch eine ho¬ he Emittereffizienz realisierbar ist. Zum anderen kann auf diese Weise eine bessere elektrische Kontaktierung einer Ano¬ denmetallisierung gewährleistet werden, was bei SiC im Unterschied zu Silizium immer eine Schwierigkeit in sich birgt.In a typical embodiment, the anode zone has a very high doping concentration in the range between 1 × 10 18 cm -3 and 1 × 10 22 cm -3 . Preferably, the Dotie ¬ tion of the anode zone between 1 * 1019 cm "3 and 1 * 1021 cm" 3. Ration the use of an anode zone with very high Dotierungskonzent ¬ firstly has the advantage that a ¬ ho he emitter efficiency can be realized. On the other hand, a better electrical contacting of an ano ¬ denmetallisierung can be ensured in this way, which always involves a difficulty in SiC in contrast to silicon.
In einer bevorzugten Ausgestaltung weist die durchgehende Zwischenschicht bzw. die Mehrzahl inselförmig ausgebildeterIn a preferred embodiment, the continuous intermediate layer or the plurality of island-shaped
Zwischenschichten jeweils eine Dotierungskonzentration im Bereich zwischen l*1018cm"3 und l*1020cm"3 auf. Vorzugsweise liegt die Dotierungskonzentration dieser Zwischenschichten im Bereich l*1019cm"3 und 5*1019cm"3. Eine durchgehende Zwischen- schicht bzw. die Vielzahl inseiförmiger Zwischenschichten weisen somit eine signifikant höhere Dotierungskonzentration als die sie umgebenden Driftzonenschichten auf. Im Falle einer durchgehenden Zwischenschicht ist deren Dotierungskonzentration typischerweise um ein bis zwei Größenordnungen größer als die der Driftzone und im Falle einer Vielzahl in- selförmiger Zwischenschichten ist deren Dotierungskonzentration um etwa ein bis drei Größenordungen größer als die der angrenzenden Driftzonenschichten . Unter einer Größenordnung ist eine 10er-Potenz also der Faktor 10 zu verstehen, unter zwei und drei Größenordnungen ist somit 102 = 100 bzw. 103 = 1000 zu verstehen. In einer typischen Ausgestaltung weist die zumindest eine Zwischenschicht eine Schichtdicke im Bereich von 0,1 μm bis 20 μm und insbesondere im Bereich von 1 μm bis 5 μm auf. All¬ gemein gilt dabei, dass im Falle einer durchgehenden Zwi- schenschicht deren Schichtdicke dicker ist als im Falle der inseiförmigen oder gitterförmiger Zwischenschichten. Letztere weisen typischerweise eine Schichtdicke von weniger als 1 μm auf, während im ersteren Fall einer einzigen, durchgehenden Zwischenschicht diese zumindest einige μm Schichtdicke auf- weist.Intermediate layers each have a doping concentration ranging between l * 1018cm "3 and l * 1020cm" 3. The doping concentration of these intermediate layers is preferably in the range 1 * 1019 cm -3 and 5 * 1019 cm -3 . A continuous intermediate layer or the multiplicity of intermediate intermediate layers thus has a significantly higher doping concentration than the surrounding drift zone layers. In the case of a continuous intermediate layer, its doping concentration is typically greater by one to two orders of magnitude than that of the drift zone, and in the case of a large number of self-shaped intermediate layers, its doping concentration is greater than that of the adjacent drift zone layers by about one to three orders of magnitude. By an order of magnitude, a power of 10 is thus to be understood as the factor 10; two and three orders of magnitude thus mean 102 = 100 or 103 = 1000, respectively. In a typical embodiment, the at least one intermediate layer has a layer thickness in the range from 0.1 μm to 20 μm and in particular in the range from 1 μm to 5 μm. All ¬ in common is given to that in the case of a continuous intermediate layer whose thickness is thicker than in the case of inseiförmigen or grid-shaped intermediate layers. The latter typically have a layer thickness of less than 1 μm, while in the former case a single, continuous intermediate layer has at least a few μm of layer thickness.
In einer typischen Ausgestaltung ist die zumindest eine Zwischenschicht in der unteren Hälfte der Driftzone und vorzugs¬ weise im unteren Drittel der Driftzone bezogen auf einen PN- Übergang der Leistungsdiode angeordnet. Die genaue Anordnung dieser Zwischenschicht bezogen auf die Driftzone ist dabei eine Optimierungsmaßnahme, die typischerweise durch Simulati¬ on ermittelt wird. In gleicher Weise wird auch deren Schicht¬ dicke sowie Dotierungskonzentration typischerweise durch Si- mulation ermittelt.In a typical embodiment, the at least one intermediate layer disposed in the lower half of the drift zone and preferential ¬ as related in the lower third of the drift region to a PN junction of the power diode. The exact arrangement of this intermediate layer based on the drift zone is an optimization that is typically determined by Simulati ¬ on. In the same way, the layer thickness as well as ¬ doping concentration is typically determined by simu- lation.
In einer typischen Ausgestaltung weist der Halbleiterkörper eine rückseitige Oberfläche und eine vorderseitige Oberfläche auf. Die rückseitige Oberfläche ist großflächig mit einer als Kathodenanschluss fungierenden Kathodenmetallisierung elektrisch, das heißt ohmsch kontaktiert. Die vorderseitige Ober¬ fläche wird durch die Emitterzone gebildet und ist großflä¬ chig mit einer als Anodenanschluss fungierenden Anodenmetal¬ lisierung elektrisch kontaktiert. Als Kontakte eignen sich hier insbesondere Nickelverbindungen, wie beispielsweise Ni¬ ckel-Aluminium Legierungen. Denkbar wären allerdings auch andere Legierungen, wie beispielsweise auf der Basis von Wolf¬ ram, Titan, Tantal, Suizide und dergleichen.In a typical embodiment, the semiconductor body has a back surface and a front surface. The back surface is a large area with a functioning as a cathode terminal cathode metallization electrically, that is ohmic contacted. The front upper ¬ surface is formed by the emitter region and is großflä ¬ chig capitalization with a functioning as anode terminal anode metal ¬ electrically contacted. As contacts here in particular nickel compounds such as Ni ¬ ckel-aluminum alloys are suitable. Conceivable, however, would be other alloys, such as on the basis of Wolf ¬ ram, titanium, tantalum, suicides and the like.
Bevorzugte Anwendungen der erfindungsgemäßen Schaltungsanordnung sind Gleichrichter, Umrichter und/oder Teile eines Leistungsschalters . Die Erfindung wird nachfolgend anhand der in den schemati¬ schen Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigen dabei:Preferred applications of the circuit arrangement according to the invention are rectifiers, converters and / or parts of a circuit breaker. The invention is explained below with reference to the rule in the figures of the drawing indicated schemati ¬ exemplary embodiments. It shows:
Fig. 1 einen Teilschnitt einer bekannten SiC-PN-Leistungs- diode zur Erläuterung der Problematik; Fig. Ia eine idealisierte Strom-/Spannungskennlinie im1 shows a partial section of a known SiC-PN power diode to explain the problem; Fig. Ia an idealized current / voltage characteristic in
Durchlassbetrieb der SiC-Leistungsdiode aus Fig. 1; Fig. 2 einen Teilschnitt eines ersten Ausführungsbeispiels einer erfindungsgemäßen SiC-Leistungsdiode;Forward mode of the SiC power diode of Fig. 1; 2 shows a partial section of a first embodiment of a SiC power diode according to the invention;
Fig. 2a die Dotierungsverhältnisse der verschiedenenFig. 2a, the doping ratios of the various
Schichten der Leistungsdiode aus Fig. 2;Layers of the power diode of Fig. 2;
Fig. 3 einen Teilschnitt eines zweiten Ausführungsbei¬ spiels einer erfindungsgemäßen SiC-Leistungsdiode; Fig. 4 einen Teilschnitt eines dritten Ausführungsbei¬ spiels einer erfindungsgemäßen SiC-Leistungsdiode; Fig. 4a eine Draufsicht auf die Zwischenschicht der SiC- Leistungsdiode aus Fig. 4 zur Darstellung dessen Struktur; Fig. 4b eine weitere Draufsicht auf die Zwischenschicht der SiC-Leistungsdiode aus Fig. 4 zur Darstellung des¬ sen Struktur;Fig. 3 is a partial section of a second Ausführungsbei ¬ play of a SiC power diode according to the invention; 4 shows a partial section of a third Ausführungsbei ¬ game of a SiC power diode according to the invention; Fig. 4a is a plan view of the interlayer of the SiC power diode of Fig. 4 showing its structure; FIG. 4b shows a further plan view of the intermediate layer of the SiC power diode from FIG. 4 for illustrating the structure thereof ; FIG.
Fig. 5 eine Strom-/Spannungs-Kennlinie einer im Durchlass¬ betrieb betriebenen erfindungsgemäßen SiC-Leis- tungsdiode entsprechend der Fig. 2 und 3;Fig. 5 is a current / voltage characteristic a in the passage ¬ operation operated according to the invention SiC-performance-diode according to the Figures 2 and 3.
Fig. 6 eine Schaltungsanordnung eines Leistungsbauelementes mit mehreren erfindungsgemäßen SiC-Leistungs- dioden .6 shows a circuit arrangement of a power component with a plurality of inventive SiC power diodes.
In den Figuren der Zeichnung sind gleiche und funktionsglei¬ che Elemente, Merkmale und Signale - sofern nicht Anderes an¬ gegeben ist - mit denselben Bezugszeichen versehen worden.In the drawing figures like and functionally moving ¬ che elements, features and signals - unless otherwise given to ¬ - provided with the same reference numerals.
In der nachfolgenden Figurenbeschreibung und in der gesamten Patentanmeldung bezieht sich der Begriff "SiC" auf alle wichtigen Kristall-Polytypen von Siliziumcarbid und dabei insbe¬ sondere auf 6H-, 4H-, 2H-, 3C- und 15R-Polytypen . In gleicher Weise sei darauf hingewiesen, dass in der vorliegenden Pa- tentanmeldung stets auf SiC basierende PN-Leistungsdioden und bipolare Leistungsdioden gemeint sind, auch wenn lediglich von Leistungsdioden oder SiC-Leistungsdioden die Rede ist. Bei SiC als Halbleitermaterial entspricht die eingebrachte Dotierung sehr häufig nicht der für den Stromfluss vorgesehe¬ nen, so genannten elektrisch aktiven Dotierung. Unter Dotierung ist hier stets die in den jeweiligen Halbleiterkörper eingebrachte Dotierung zu verstehen.In the following description of the figures and in the entire patent application, the term "SiC" refers to all important crystal polytypes of silicon carbide and in particular ¬ special to 6H, 4H, 2H, 3C and 15R polytypes. In the same way, it should be noted that in the present tentanmeldung always SiC-based PN power diodes and bipolar power diodes are meant, even if only of power diodes or SiC power diodes is mentioned. In SiC as a semiconductor material the introduced dopant very often does not match the pre-see for current flow ¬ NEN, so-called electrically active doping. By doping, the doping introduced into the respective semiconductor body is always to be understood here.
Fig. 2 zeigt anhand eines Teilschnittes eine erfindungsgemäße SiC-Leistungsdiode . Fig. 2a zeigt die Dotierungsverhältnisse der verschiedenen Gebiete und Schichten der Leistungsdiode aus Fig. 2, wobei auf der Abszisse die Tiefe x der SiC-Leis¬ tungsdiode von der anodenseitigen Vorderseite her in linearer Form und auf der Ordinate die Dotierungskonzentration ND in logarithmischer Form in der Einheit cm"3 dargestellt ist.FIG. 2 shows a partial section of a SiC power diode according to the invention. Fig. 2a the doping ratios of the various regions and layers shows the power diode of FIG. 2, where x is the abscissa represents the depth of the SiC Leis ¬ tung diode of the anode-side front side in a linear form, and the ordinate represents the impurity concentration ND in logarithmic form in the unit cm "3 is shown.
Die mit Bezugszeichen 10 bezeichnete Leistungsdiode enthält einen SiC-Halbleiterkörper 11 bzw. ein SiC-Substrat . Der SiC- Halbleiterkörper 11, der zum Beispiel Bestandteil eines SiC- Wafers ist, weist eine starke N-Dotierung auf. Der SiC-Halb¬ leiterkörper 11 weist eine vorderseitige Oberfläche 12 und eine rückseitige Oberfläche 13 auf.The power diode designated by reference numeral 10 includes a SiC semiconductor body 11 and a SiC substrate, respectively. The SiC semiconductor body 11, which is part of a SiC wafer, for example, has a strong N-type doping. The SiC semiconductor ¬ conductor body 11 has a front surface 12 and a back surface. 13
Auf der vorderseitigen Oberfläche 12 ist eine PufferschichtOn the front surface 12 is a buffer layer
14 auf den SiC-Halbleiterkörper 11 aufgebracht. Die Pufferschicht 14 weist eine geringere Dotierungskonzentration als der Halbleiterkörper 11 auf. Die Pufferschicht 14 gewährleis¬ tet ein PT-Design der Leistungsdiode 10 und soll verhindern, dass eine Raumladungszone von einem PN-Übergang in den Halb¬ leiterkörper 11 hinein reicht.14 is applied to the SiC semiconductor body 11. The buffer layer 14 has a lower doping concentration than the semiconductor body 11. The buffer layer 14 provides a slightest ¬ tet PT design of the power diode 10 and is intended to prevent a space charge region of a PN junction in the semi-conductor body ¬ 11 extends.
Auf der Pufferzone 14 ist eine schwach N-dotierte DriftzoneOn the buffer zone 14 is a weakly N-doped drift zone
15 aufgebracht. Die Dotierungskonzentration der Driftzone 15 ist typischerweise um ein bis zwei Größenordnungen geringer als die der Pufferzone 14. Die Driftzone 15 weist eine Schichtdicke Dl auf, die sich je nach der Dotierungskonzent¬ ration der Driftzone 15 sowie der Sperreigenschaften der Leistungsdiode 10 im Bereich von typischerweise Dl = 3 μm bis Dl = 100 μm bewegt.15 applied. The doping concentration of the drift region 15 is typically one to two orders of magnitude lower than that of the buffer zone 14. The drift region 15 has a layer thickness Dl, the alteration depending on the Dotierungskonzent ¬ the drift region 15 and the barrier properties of the Power diode 10 in the range of typically Dl = 3 microns to Dl = 100 microns moves.
Auf der Driftzone 15 ist eine stark P-Dotierte Emitterzone 16 aufgebracht. Eine Grenzfläche zwischen der Driftzone 15 und der Emitterzone 16 definiert somit einen PN-Übergang 17 der Leistungsdiode 10, von der sich im Sperrbetrieb eine Raumla¬ dungszone in die Driftzone 15 einerseits und die Emitterzone 16 andererseits ausbreiten kann.On the drift zone 15, a heavily P-doped emitter region 16 is applied. An interface between the drift zone 15 and the emitter zone 16 thus defines a PN junction 17 of the power diode 10, from which a Raumla ¬ tion zone in the drift zone 15 on the one hand and the emitter zone 16 on the other hand can spread in the blocking mode.
Die so ausgebildete SiC-Leistungsdiode weist eine vordersei¬ tige Oberfläche 18, die die Oberfläche der Emitterzone 16 bildet, sowie eine rückseitige Oberfläche 13 auf, die iden¬ tisch ist mit der rückseitigen Oberfläche 13 des Halbleiter- körpers 11. Auf der rückseitigen Oberfläche 13 ist großflä¬ chig eine Kathodenmetallisierung 19 aufgebracht, die mit ei¬ nem Kathodenanschluss K verbunden ist. Auf der vorderseitigen Oberfläche 18 ist eine großflächige Anodenmetallisierung 20 aufgebracht, die mit einem Anodenanschluss A verbunden ist. Abhängig von dem Dotierungstyp der entsprechend angrenzenden Halbleiterschicht (also N oder P) sowie deren Dotierungskon¬ zentrationen werden dabei jeweils geeignete Materialien herangezogen, wobei sich Nickellegierungen und insbesondere Nickel-Aluminium-Legierungen (NixAly) hier als besonders vor- teilhaft heraus gestellt haben. Ebenfalls besonders vorteil¬ haft ist es, wenn die unter der jeweiligen Metallisierung 19, 20 liegende Halbleiterschicht 11, 16 eine möglichst hohe Do¬ tierungskonzentration für die Gewährleistung eines ohmschen Kontaktes mit möglichst geringem Kontaktwiderstand aufweist.The thus formed SiC power diode has a front side For ¬ term surface 18 which forms the surface of the emitter region 16, and a rear surface 13, the identical ¬ is table with the back surface 13 of the semiconductor body 11. On the back surface 13 is großflä ¬ chig a cathode metallization 19 applied, which is connected to egg ¬ nem cathode terminal K. On the front surface 18, a large-area anode metallization 20 is applied, which is connected to an anode terminal A. Suitable materials are dependent concentrations (ie, N or P) as well as their Dotierungskon ¬ of the doping type of the corresponding adjacent semiconductor layer in each case used, with nickel alloys and particularly nickel-aluminum alloys (NixAly) have found to be especially upstream part way out. Also particularly advantageous is ¬ way when the respective underlying the metallization 19, 20 semiconductor layer 11, 16 as high as possible Do ¬ tierungskonzentration for ensuring comprises an ohmic contact with the lowest possible contact resistance.
Erfindungsgemäß ist nun innerhalb der Driftzone 15 eine dünne Zwischenschicht 21 angeordnet. Die Zwischenschicht 21 weist eine Schichtdicke D2 von typischerweise im Bereich zwischen D2 = 0,1 bis D2 = 5 μm und typischerweise von etwa D2 = 1 μm auf. Die Zwischenschicht 21 ist stark N-dotiert und weist ei¬ ne zumindest um ein bis drei Größenordnungen höher Dotierungskonzentration als die sie umgebenden Bereiche der Driftzone 15 auf. Im Beispiel in Fig. 2 ist die Zwischenschicht 21 als eine einzige, lateral durch die gesamte Driftzone 15 durchgehende Schicht ausgebildet, sodass sie die Driftzone 15 in eine ers- te anodenseitige Driftzonenteilschicht 22 und eine zweite ka- todenseitige Driftzonenteilschicht 23 teilt, die voneinander durch die Zwischenschicht 21 beabstandet sind. Die beiden Driftzonenteilschichten 22, 23 weisen im vorliegenden Ausführungsbeispiel etwa eine ähnliche Dotierungskonzentration auf, wobei die kathodenseitige Driftzonenteilschicht 23 typischer¬ weise eine im Bereich von 5 bis 40 % höhere Dotierungskonzentration als die anodenseitige Driftzonenteilschicht 22 aufweist (siehe Fig. 2a). Je nach Dotierungskonzentration in der Driftzone 15 sowie je nach gewünschtem Sperrverhalten ist es vorteilhaft, wenn die Zwischenschicht 21 sich in der unte¬ ren Hälfte (D3 ≤ 1/2*D1) und insbesondere im unteren Drittel (D3 ≤ 1/3*D1) der Driftzone 15 befindet.According to the invention, a thin intermediate layer 21 is now arranged within the drift zone 15. The intermediate layer 21 has a layer thickness D2 of typically in the range between D2 = 0.1 to D2 = 5 μm and typically of approximately D2 = 1 μm. The intermediate layer 21 is heavily doped N-ei and has ¬ ne at least about one to three orders of magnitude higher doping concentration than the surrounding regions on the drift region 15 °. In the example in FIG. 2, the intermediate layer 21 is formed as a single layer passing laterally through the entire drift zone 15, so that it divides the drift zone 15 into a first anode-side drift zone sub-layer 22 and a second cathode-side drift zone sub-layer 23 which penetrate one another the intermediate layer 21 are spaced apart. The two drift zone sub-layers 22, 23 have in the present embodiment as a similar doping concentration, wherein the cathode-side drift region sub-layer example 23 has typical ¬ a in the range of 5 to 40% higher doping concentration than the anode-side drift region sub-layer 22 (see Fig. 2a). Depending on the doping concentration in the drift region 15, and depending on the desired barrier performance, it is advantageous if the intermediate layer 21 in the unte ¬ ren half (D3 ≤ 1/2 · D1), and particularly in the lower third (D3 ≤ 1/3 * D1) the drift zone 15 is located.
Für die Herstellung der Leistungsdiode 10 werden die Puffer- schicht 14, die zweite Driftzonenteilschicht 23, die Zwi¬ schenschicht 21, die erste Driftzonenteilschicht 22 und die Emitterschicht 16 nacheinander auf den Halbleiterkörper 11 epiktaktisch aufgewachsen. Die Dotierung dieser Schichten 14, 16, 21-23 erfolgt während der Epitaxie durch Beimischung der entsprechend gewünschten Dotierstoffe in der entsprechend ge¬ wünschten Dosis. Als Dotierstoffe für die N-Dotierung der Schichten 14, 21, 22, 23 eignet sich vorzugsweise Stickstoff oder Phosphor. Alternativ können die einzelnen Schichten auch durch Ionenimplantation dotiert werden. Allerdings muss nach der Ionenimplantation eine Hochtemperaturbehandlung zum Ausheilen von Kristallschäden und zum elektrischen Aktivieren der eingebrachten Dotierstoffatome erfolgen. Ein besonderer Vorteil ergibt sich, wenn die Hochtemperaturbehandlung bereits während der Ionenimplantation durchgeführt wird, bei- spielsweise unter Anwendung der Hochtemperatur-Ionenimplanta- tion . Fig. 3 zeigt einen Teilschnitt eines zweiten Ausführungsbei¬ spiels einer erfindungsgemäßen SiC-Leistungsdiode . Im Unterschied zu dem Ausführungsbeispiel in Fig. 2 enthält die Leis¬ tungsdiode 10 hier keine Pufferschicht 14, sodass hier ein NPT-Design implementiert ist. Hier wird die Driftzone 15 also direkt auf den Halbleiterkörper 11 aufgebracht.For the production of the power diode 10, the buffer will be layer 14, the second drift zone sub-layer 23, the interim ¬ rule layer 21, the first drift zone sub-layer 22 and the emitter layer 16 sequentially grown epitaxially on the semiconductor body. 11 The doping of these layers 14, 16, 21-23 takes place during the epitaxy by admixing the corresponding desired dopants in the corresponding ge ¬ desired dose. As dopants for the N-doping of the layers 14, 21, 22, 23 is preferably nitrogen or phosphorus. Alternatively, the individual layers can also be doped by ion implantation. However, after the ion implantation, a high-temperature treatment must be performed to heal crystal damage and to electrically activate the introduced dopant atoms. A particular advantage arises when the high-temperature treatment is already carried out during ion implantation, for example using high-temperature ion implantation. Fig. 3 shows a partial section of a second Ausführungsbei ¬ game of a SiC power diode according to the invention. In contrast to the embodiment in FIG. 2, the Leis ¬ contains tung diode 10 here no buffer layer 14, so that an NPT design is implemented here. Here, the drift zone 15 is thus applied directly to the semiconductor body 11.
Fig. 4 zeigt einen Teilschnitt eines dritten Ausführungsbei¬ spiels einer erfindungsgemäßen SiC-Leistungsdiode. Im Unter- schied zu der SiC-Leistungsdiode in Fig. 2 ist hier die Zwi¬ schenschicht 21 nicht als lateral durch die gesamte Driftzone 15 durchgehende Schicht ausgebildet, sodass dadurch die bei¬ den Driftzonenteilschichten 22, 23 in Bereichen zwischen zwei benachbarten Zwischenzonen 21 miteinander verbunden sind. Für die Realisierung der Zwischenschicht 21 in Fig. 4 sind grund¬ sätzlich verschiedene Layouts möglich, die anhand der Layout- Darstellungen in den Fig. 4a und 4b kurz erläutert werden.Fig. 4 shows a partial section of a third Ausführungsbei ¬ game of a SiC power diode according to the invention. In contrast to the SiC power diode in Fig. 2 is here the interim ¬ rule layer 21 is not formed as laterally through the entire drift region 15 continuous layer so that thereby the at ¬ the drift zone sub-layers 22, 23 adjacent in the regions between two intermediate zones 21 each are connected. For the realization of the intermediate layer 21 in FIG. 4 plots ¬ additionally different layouts are possible, which will be explained with reference to the layout views in Figs. 4a and 4b short.
In der Ausführungsform in der Fig. 4a ist eine gitterförmige zusammenhängende Zwischenschicht 21 entlang der Gerade A-A (aus Fig. 4) dargestellt. Diese Zwischenschicht 21 weist im Layout mehr oder weniger quadratische Löcher 24 auf, bei de¬ nen die beiden Driftzonenteilschichten 22, 23 direkt miteinander verbunden sind.In the embodiment in FIG. 4a, a lattice-shaped coherent intermediate layer 21 is shown along the straight line AA (from FIG. 4). This intermediate layer 21 has the layout more or less square holes 24, for de ¬ NEN the two drift zone sub-layers 22, 23 are connected directly to each other.
In der Ausführungsform in Fig. 4b ist eine Vielzahl inselför- miger Zwischenschichten 21 vorgesehen, die im Layout (Gerade A-A) eine quadratische Form aufweisen und die lateral vonein¬ ander getrennt sind. Diese verschiedenen Zwischenschichtin- sein 21 sind vertikal in etwa in derselben Tiefe angeordnet. In den Bereichen zwischen den Zwischenschichten 21 sind die Driftzonenteilschichten 22, 23 direkt miteinander verbunden.In the embodiment in Fig. 4b a plurality is provided inselför- miger intermediate layers 21 (straight AA) have a square shape in the layout and which are laterally separated vonein ¬ other. These various interlayer inserts 21 are arranged vertically approximately at the same depth. In the regions between the intermediate layers 21, the drift zone sublayers 22, 23 are connected directly to one another.
In den Fig. 4a, 4b wurden lediglich beispielhaft quadratische Strukturen für die Löcher 24 (Fig. 4a) bzw. die Zwischeninseln 21 (Fig. 4b) gewählt. Es versteht sich von selbst, dass hier auch eine beliebig andere Kontur dieser Strukturen 21, 24 gewählt werden kann, beispielsweise eine runde, ovale, dreieckförmige, rechteckige, hexagonale, etc. Kontur gewählt werden kann. Auch müssen diese Strukturen 21, 24 nicht dieselben Konturen aufweisen.In FIGS. 4a, 4b, only square structures for the holes 24 (FIG. 4a) and the intermediate islands 21 (FIG. 4b) were selected by way of example. It goes without saying that here also any other contour of these structures 21, 24 can be selected, for example, a round, oval, triangular, rectangular, hexagonal, etc. contour can be selected. Also, these structures 21, 24 need not have the same contours.
Es sei angenommen, dass die Zwischenschicht 21 hier durch ei¬ ne maskierte Ionenimplantation erzeugt wird. Im Anschluss an die Ionenimplantation müsste dann - nach einem Entfernen der aufgebrachten Maske - eine Hochtemperaturbehandlung zum Ausheilen von Kristallschäden und zum elektrischen Aktivieren der eingebrachten Dotierstoffatome vorgenommen werden.It is assumed that the intermediate layer 21 is produced here by ei ¬ ne masked ion implantation. Following the ion implantation, a high-temperature treatment would then have to be carried out-after removal of the applied mask-to heal crystal damage and to electrically activate the introduced dopant atoms.
Alternativ könnte auch vorgesehen sein, dass die Zwischenschicht 21 durch Epitaxie aufgebracht wird. Hierfür müsste allerdings zunächst eine Maskierung auf die zweite Driftzo- nenteilschicht 23 aufgebracht werden. Nach dem epitaktischen Aufwachsen der Zwischenschicht (en) 21 müsste diese Maske auch wieder entfernt werden. Allerdings würde dann - abhängig von der Dicke der Zwischenschicht (en) sowie der Dicke der ersten Driftzonenschicht 22 - die erste Driftzonenschicht 22 an der Oberfläche mehr oder weniger starke Wellen bzw. Stufen aufweisen .Alternatively it could also be provided that the intermediate layer 21 is applied by epitaxy. For this, however, a masking would first have to be applied to the second drift zone sub-layer 23. After the epitaxial growth of the intermediate layer (s) 21, this mask would also have to be removed again. However, depending on the thickness of the intermediate layer (s) and the thickness of the first drift zone layer 22, the first drift zone layer 22 would then have more or less strong waves or steps on the surface.
Fig. 5 zeigt die qualitativen Kennlinien einer erfindungsgemäßen Leistungsdiode entsprechend den Fig. 2 - 4 in Abhängig- keit von der Temperatur. Es zeigt sich, dass durch das Einfügen von hochdotierten Zwischenschichten 21 innerhalb der Driftzone 15 und einer geeigneten Wahl deren Dotierungskonzentrationen sowie der Dicke D2 der Zwischenschicht 21 und deren Anordnung innerhalb der Driftzone 15 ein positiver Tem- peraturkoeffizient derart realisiert werden kann, dass bei eingeprägtem Strom I die Flussspannung UF im Durchlassbetrieb mit steigender Temperatur T ebenfalls zunimmt.5 shows the qualitative characteristics of a power diode according to the invention corresponding to FIGS. 2-4 as a function of the temperature. It can be seen that by inserting highly doped intermediate layers 21 within the drift zone 15 and a suitable choice of their doping concentrations and the thickness D2 of the intermediate layer 21 and their arrangement within the drift zone 15, a positive temperature coefficient can be realized such that when injected current I the forward voltage UF in forward operation with increasing temperature T also increases.
Fig. 6 zeigt eine bevorzugte Schaltungsanwendung der erfin- dungsgemäßen Leistungsdiode. Fig. 6 zeigt dabei eine Schal¬ tungsanordnung 25, beispielsweise eine leistungselektronische Baugruppe, die eine Vielzahl von erfindungsgemäßen Leistungsdioden 10 aufweist. Diese Leistungsdioden 10 sind bezüglich deren stromführenden Pfade parallel zueinander angeordnet und zwischen einem gemeinsamen Anodenanschluss A und einem gemeinsamen Kathodenanschluss K geschaltet. Der besondere Vor¬ teil besteht hier darin, dass eine beliebige Vielzahl erfin- dungsgemäßer Leistungsdioden 10 parallel geschaltet werden kann, ohne dass die Gefahr besteht, dass hier - beispielswei¬ se aufgrund eines zu negativen Temperaturkoeffizienten - zumindest eine dieser Leistungsdioden einen höheren Strom als die Übrigen führt und dies zu einer unerwünschten Aufheizung dieser Leistungsdiode und in der Folge zum Ausfall dieser Leistungsdiode führen würde. Solche Leistungsgleichrichter sind daher dazu ausgelegt, eine durch die Struktur der Lei¬ tungsdiode bedingte hohe Sperrspannung aufzunehmen und zu¬ gleich einen sehr hohen Strom zu führen. Diese Schaltungsan- Ordnungen eignen sich dabei insbesondere für Hochleistungsumrichter, Hochleistungsgleichrichter, Hochleistungsschalter und dergleichen.FIG. 6 shows a preferred circuit application of the power diode according to the invention. Fig. 6 shows a scarf ¬ processing arrangement 25, for example a power electronic assembly comprising a plurality of power diodes 10 according to the invention. These power diodes 10 are with respect to their current-carrying paths are arranged parallel to one another and connected between a common anode terminal A and a common cathode terminal K. The particular pre ¬ part here is that any of a variety inventions dung according to power diodes 10 may be connected in parallel without the risk that here - beispielswei ¬ se due to a negative temperature coefficient - at least one of these power diode a higher current than the Remains leads and this would lead to an undesirable heating of this power diode and in consequence to the failure of this power diode. Such power rectifier are therefore designed to receive a diode tung by the structure of Lei ¬ conditional high blocking voltage and to guide the same a very high current to ¬. These Schaltungsan- orders are particularly suitable for high-power converters, high-power rectifier, high-power switch and the like.
Obgleich die vorliegende Erfindung vorstehend anhand bevor- zugter Ausführungsbeispiele beschrieben wurde, sei sie nicht darauf beschränkt, sondern lässt sich auf vielfältige Art und Weise modifizieren.Although the present invention has been described above with reference to preferred embodiments, it is not limited thereto but can be modified in many ways.
Es versteht sich von selbst, dass durch Austausch der Leitfä- higkeitstypen N gegen P und umgekehrt sowie durch Variation der Dotierungskonzentrationen, der Schichtdicken und Abstände eine beliebige Vielzahl modifizierter Leistungsdiodenstruktu¬ ren bereitgestellt werden könnte, ohne vom Wesen der vorlie¬ genden Erfindung abzuweichen. Auch die angegebenen Herstel- lungsverfahren wurden lediglich beispielhaft aufgeführt, ohne die Erfindung jedoch dahingehend einzuschränken. Auch die verwendeten Materialien (mit Ausnahme von SiC) , insbesondere die der Metallisierungen und Dotierstoffe, seien lediglich beispielhaft zu verstehen und können auch durch geeignete an- dere Materialien ersetzt werden. It goes without saying that could be provided by replacing the conductibility higkeitstypen N to P, and vice versa, as well as by varying the dopant concentrations of the layer thicknesses and spacings any variety of modified Leistungsdiodenstruktu ¬ reindeer, without departing from the essence of vorlie ¬ constricting invention. The stated production methods were also given by way of example only, without, however, restricting the invention to that effect. The materials used (with the exception of SiC), in particular those of the metallizations and dopants, are to be understood merely as examples and can also be replaced by suitable other materials.

Claims

Patentansprüche claims
1. Integrierte vertikale SiC-PN-Leistungsdiode (10),1. Integrated vertical SiC-PN power diode (10),
- mit einem hochdotierten SiC-Halbleiterkörper (11) eines ersten Leitfähigkeitstyps,with a highly doped SiC semiconductor body (11) of a first conductivity type,
- mit einer niedrig dotierten Driftzone (15) des ersten Leitfähigkeitstyps, die emitterseitig über dem Halbleiterkörper (11) angeordnet ist,with a low-doped drift zone (15) of the first conductivity type, which is arranged on the emitter side above the semiconductor body (11),
- mit einer Emitterzone (16) eines zweiten Leitfähigkeits- typs, die auf der Driftzone (15) aufgebracht ist,- With an emitter region (16) of a second conductivity type, which is applied to the drift zone (15),
- mit zumindest einer innerhalb der Driftzone (15) angeordne¬ ten dünnen Zwischenschicht (21) des ersten Leitfähigkeits¬ typs, die eine gegenüber der Driftzone (15) höhere Dotie¬ rungskonzentration aufweist und die Driftzone (15) zumin- dest in eine erste anodenseitige Driftzonenschicht (22) und zumindest in eine zweite kathodenseitige Driftzonenschicht (23) unterteilt.- with at least one being arrange inside the drift region (15) ¬ thin intermediate layer (21) th of the first conductivity ¬ type having ¬ approximately concentration one relative to the drift region higher Dotie (15) and the drift region (15) at least the anode side into a first Drift zone layer (22) and at least in a second cathode side drift zone layer (23) divided.
2. Leistungsdiode nach Anspruch 1, dadurch gekennzeichnet, dass zumindest eine lateral durch die gesamte Driftzone (15) durchgehende Zwischenschicht (21) vorgesehen ist, die die erste Driftzonenschicht (22) von der zweiten Driftzonenschicht (23) trennt.2. A power diode according to claim 1, characterized in that at least one laterally through the entire drift zone (15) passing through the intermediate layer (21) is provided, which separates the first drift zone layer (22) from the second drift zone layer (23).
3. Leistungsdiode nach Anspruch 1, dadurch gekennzeichnet, dass die Zwischenschicht (21) als lateral durch die gesamte Driftzone (15) durchgehende gitterförmige Schichtstruktur ausgebildet ist.3. A power diode according to claim 1, characterized in that the intermediate layer (21) as laterally through the entire drift zone (15) continuous lattice-shaped layer structure is formed.
4. Leistungsdiode nach Anspruch 1, dadurch gekennzeichnet, dass eine Vielzahl voneinander lateral beabstandeter und vertikal in der gleichen Tiefe angeordneter, inseiförmiger Zwischenschichten (21) in der Driftzone (15) vorgesehen sind.4. A power diode according to claim 1, characterized in that a plurality of laterally spaced apart and vertically arranged in the same depth, soap-like intermediate layers (21) in the drift zone (15) are provided.
5. Leistungsdiode nach wenigstens einem der vorstehenden An¬ sprüche, dadurch gekennzeichnet, dass zumindest eine Puffer¬ zone (14) des ersten Leitfähigkeitstyps vorgesehen ist, die lateral zwischen der Driftzone (15) und dem Halbleiterkörper (11) angeordnet ist und die eine gegenüber der an die Puffer¬ zone (14) angrenzenden Driftzone (15) höhere Dotierungskonzentration und eine gegenüber dem angrenzenden Halbleiterkörper (11) niedrigere Dotierungskonzentration aufweist.5. Power diode according to at least one of the preceding An ¬ claims, characterized in that at least one buffer ¬ zone of the first conductivity type (14) is provided which laterally between the drift region (15) and the semiconductor body (11) is arranged and with respect to the adjacent to the buffer zone ¬ (14) having a drift region (15) and a higher doping concentration compared with the adjoining semiconductor body (11) lower doping concentration.
6. Leistungsdiode nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Zwischenschicht (21) eine gegenüber dem Halbleiterkörper (11) niedrigere Dotierungskonzentration aufweist.6. A power diode according to claim 1, characterized in that the intermediate layer (21) has a lower doping concentration than the semiconductor body (11).
7. Leistungsdiode nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die erste Driftzonen¬ schicht (22) eine geringere Dotierungskonzentration als die zweite Driftzonenschicht (23) aufweist.7. The power diode according to claim 1, wherein the first drift zone layer has a lower doping concentration than the second drift zone layer.
8. Leistungsdiode nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Emitterzone (16) eine hohe Dotierungskonzentration im Bereich zwischen 1*1018 cm"3 und 1*1022 cm"3, und insbesondere im Bereich zwi- sehen 1*1019 cm"3 und 1*1021 cm"3, aufweist.8. A power diode according to at least one of the preceding claims, characterized in that the emitter zone (16) has a high doping concentration in the range between 1 * 1018 cm "3 and 1 * 1022 cm " 3 , and in particular in the range between see 1 * 1019 cm "3 and 1 * 1021 cm " 3 , has.
9. Leistungsdiode nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Zwischenschicht (21) eine Dotierungskonzentration im Bereich zwischen 1*1018 cm"3 und 1*1020 cm"3, und insbesondere im Bereich von 1*1019 cm-3 und 5*1019 cm"3, aufweist.9. A power diode according to at least one of the preceding claims, characterized in that the intermediate layer (21) has a doping concentration in the range between 1 * 1018 cm "3 and 1 * 1020 cm " 3 , and in particular in the range of 1 * 1019 cm-3 and 5 * 1019 cm "3 , has.
10. Leistungsdiode nach wenigstens einem der vorstehenden An¬ sprüche, dadurch gekennzeichnet, dass die Zwischenschicht (21) eine um ein bis drei Größenordnungen höhere Dotierungs¬ konzentration als die angrenzenden Driftzonenschichten (22, 23) aufweist.10. Power diode according to at least one of the preceding An ¬ claims, characterized in that the intermediate layer (21) by one to three orders of magnitude higher doping concentration ¬ a drift zone than the adjoining layers (22, 23).
11. Leistungsdiode nach wenigstens einem der vorstehenden An- Sprüche, dadurch gekennzeichnet, dass die Zwischenschicht11. Power diode according to at least one of the preceding claims, characterized in that the intermediate layer
(21) eine Schichtdicke (D2) im Bereich von 0,1 μm - 20 μm, insbesondere im Bereich von 1 μm - 5 μm, aufweist. (21) has a layer thickness (D2) in the range of 0.1 μm-20 μm, in particular in the range of 1 μm-5 μm.
12. Leistungsdiode nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Zwischenschicht (21) in der unteren Hälfte der Driftzone (15) und insbesonde¬ re im unteren Drittel der Driftzone (15) bezogen auf einen PN-Übergang (17) der Leistungsdiode (10) angeordnet ist.12. Power diode according to at least one of the preceding claims, characterized in that the intermediate layer (21) in the lower half of the drift region (15) and insbesonde ¬ re in the lower third of the drift region (15) based on a PN junction (17) of the Power diode (10) is arranged.
13. Leistungsdiode nach wenigstens einem der vorstehenden An¬ sprüche, dadurch gekennzeichnet, dass der Halbleiterkörper (11) eine rückseitige Oberfläche (13) aufweist, die flächig mit einer Kathodenmetallisierung (19) elektrisch leitend kontaktiert ist, und die Emitterzone (16) eine vorderseitig Oberfläche aufweist, die flächig mit einer Anodenmetallisie¬ rung (20) elektrisch leitend kontaktiert ist.13. Power diode according to at least one of the preceding An ¬ claims, characterized in that the semiconductor body (11) has a rear surface (13) which is area contact with a cathode metallization (19) is electrically conductive, and the emitter region (16) has a front side Surface having an area with an anode metallization ¬ tion (20) electrically contacted.
14. Schaltungsanordnung (25) insbesondere leistungselektronische Baugruppe (25)14. Circuit arrangement (25), in particular power electronic module (25)
- mit einem gemeinsamen Anodenanschluss (A) ,with a common anode connection (A),
- mit einem gemeinsamen Katodenanschluss (K) und- With a common cathode terminal (K) and
- mit einer Vielzahl von einzelnen integrierten vertikalen SiC-PN-Leistungsdioden (10) nach einem der vorstehenden Ansprüchen, die bezüglich derer Strom führenden Pfade parallel zueinander und zwischen dem Anodenanschluss (A) und dem Katodenanschluss (K) angeordnet sind.- Having a plurality of individual integrated vertical SiC-PN power diodes (10) according to any one of the preceding claims, which are arranged with respect to the current-carrying paths parallel to each other and between the anode terminal (A) and the cathode terminal (K).
15. Schaltungsanordnung nach Anspruch 14, dass das Leistungs-Bauelement (25) als Gleichrichter, als Umrichter oder als Teil eines Leistungsschalters ausgebildet ist. 15. Circuit arrangement according to claim 14, that the power component (25) is designed as a rectifier, as a converter or as part of a circuit breaker.
EP06793619A 2005-09-29 2006-09-19 Sic-pn power diode Withdrawn EP1946377A2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005046707A DE102005046707B3 (en) 2005-09-29 2005-09-29 SiC-PN power diode
PCT/EP2006/066482 WO2007036456A2 (en) 2005-09-29 2006-09-19 Sic-pn power diode

Publications (1)

Publication Number Publication Date
EP1946377A2 true EP1946377A2 (en) 2008-07-23

Family

ID=37900115

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06793619A Withdrawn EP1946377A2 (en) 2005-09-29 2006-09-19 Sic-pn power diode

Country Status (5)

Country Link
US (1) US7646026B2 (en)
EP (1) EP1946377A2 (en)
KR (1) KR20080070638A (en)
DE (1) DE102005046707B3 (en)
WO (1) WO2007036456A2 (en)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7671409B2 (en) * 2004-06-11 2010-03-02 Panasonic Corporation Wide gap semiconductor power device with temperature independent resistivity due to channel region resistivity having negative temperature dependence
SE532625C2 (en) * 2007-04-11 2010-03-09 Transic Ab Semiconductor component in silicon carbide
US7687891B2 (en) * 2007-05-14 2010-03-30 Infineon Technologies Ag Diode having one or more zones of a first conductivity type and one or more zones of a second conductivity type each located within a layer of the second conductivity type
EP2073274A1 (en) * 2007-12-19 2009-06-24 ABB Technology AG Diode
DE102008036554A1 (en) 2008-08-06 2010-02-11 Endress + Hauser Process Solutions Ag Autonomous field device or self-sufficient radio adapter for a field device of automation technology
EP2437287A4 (en) * 2009-05-28 2014-03-19 Toyota Motor Co Ltd Method for producing diode, and diode
US8916880B2 (en) 2010-08-24 2014-12-23 Mitsubishi Electric Corporation Silicon carbide epitaxial wafer and semiconductor device
CN103222056B (en) * 2010-09-27 2016-08-10 Abb技术有限公司 Bipolar non-punch-through power semiconductor device
JP5872327B2 (en) * 2011-03-10 2016-03-01 株式会社東芝 Semiconductor rectifier
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9017804B2 (en) * 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
EP2976785A4 (en) * 2013-03-21 2017-01-18 Bourns, Inc. Transient voltage suppressor, design and process
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
DE112016004194B4 (en) 2015-12-02 2023-02-16 Mitsubishi Electric Corporation Silicon carbide epitaxial substrate and silicon carbide semiconductor device
DE102016111844A1 (en) * 2016-06-28 2017-12-28 Infineon Technologies Ag Power semiconductor device
DE102017131354A1 (en) * 2017-12-27 2019-06-27 Infineon Technologies Ag A wide bandgap semiconductor device and a method of forming a wide bandgap semiconductor device
DE102018100296A1 (en) * 2018-01-09 2019-07-11 TenneT TSO GmbH DC power connection system
JP7319501B2 (en) 2019-10-09 2023-08-02 株式会社東芝 Substrate manufacturing method, semiconductor device manufacturing method, substrate and semiconductor device
JP7292175B2 (en) 2019-10-16 2023-06-16 株式会社東芝 semiconductor equipment
CN110854208B (en) * 2019-11-28 2021-04-02 电子科技大学 Silicon carbide PiN diode containing buried layer structure
JP7319502B2 (en) 2020-01-09 2023-08-02 株式会社東芝 Silicon carbide substrate manufacturing method, semiconductor device manufacturing method, silicon carbide substrate, and semiconductor device
JP7187620B1 (en) * 2021-07-13 2022-12-12 昭和電工株式会社 SiC epitaxial wafer and method for producing SiC epitaxial wafer
CN115472668A (en) * 2022-05-05 2022-12-13 安世半导体科技(上海)有限公司 Semiconductor device and method for manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1408554B1 (en) * 1996-02-05 2015-03-25 Infineon Technologies AG Field effect controlled semiconductor component
SE9603738D0 (en) * 1996-10-14 1996-10-14 Abb Research Ltd A method for producing a bipolar semiconductor device and a bipolar semiconductor device
DE19816448C1 (en) * 1998-04-14 1999-09-30 Siemens Ag Universal semiconductor wafer for high-voltage semiconductor components, their manufacturing process and their use
JP2001119022A (en) 1999-10-20 2001-04-27 Fuji Electric Co Ltd Semiconductor device and manufacturing method therefor
CN1223008C (en) * 2001-02-21 2005-10-12 三菱电机株式会社 Semiconductor device and method of mfg. same
DE10207522B4 (en) * 2001-02-23 2018-08-02 Fuji Electric Co., Ltd. Semiconductor component and method for its production
SE0101848D0 (en) * 2001-05-25 2001-05-25 Abb Research Ltd A method regarding a junction barrier Schottky diode, such a diode and its use
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
JP4539011B2 (en) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 Semiconductor device
DE102005011702A1 (en) 2004-03-11 2005-09-29 Siced Electronics Development Gmbh & Co. Kg Semiconductor component, in particular diode, and associated manufacturing method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2007036456A2 *

Also Published As

Publication number Publication date
US20080217627A1 (en) 2008-09-11
WO2007036456A3 (en) 2007-06-21
US7646026B2 (en) 2010-01-12
WO2007036456A2 (en) 2007-04-05
DE102005046707B3 (en) 2007-05-03
KR20080070638A (en) 2008-07-30

Similar Documents

Publication Publication Date Title
WO2007036456A2 (en) Sic-pn power diode
EP1604404B1 (en) Semiconductor structure comprising a highly doped conductive channel region and method for producing a semiconductor structure
DE102010036743B4 (en) Bipolar semiconductor device, speed diode and manufacturing process
DE102009047808B4 (en) Bipolar semiconductor device and method for producing a semiconductor diode
DE112010005626B4 (en) Semiconductor device
DE102014101951B4 (en) Superjunction semiconductor device with implantation zones and methods for their manufacture
DE102006050338A1 (en) Semiconductor component i.e. insulated gate bipolar transistor, has drift zone including region that passes through region of semiconductor component in polarity of charge carriers and another region in reverse polarity
DE112011104322T5 (en) Semiconductor device and method for manufacturing a semiconductor device
DE102016219094B4 (en) Semiconductor device and method of manufacturing a semiconductor device
DE102015102129A1 (en) Semiconductor device and RC-IGBT with directly adjacent to a backside electrode zones
DE112013002213T5 (en) Semiconductor device
DE102010039258A1 (en) Transistor device with reduced short-circuit current
DE10207522A1 (en) Semiconductor component and method for its production
DE102012201911A1 (en) Super junction Schottky oxide PiN diode with thin p-type layers under Schottky contact
DE102009044670B4 (en) Bipolar semiconductor device and manufacturing method
DE102016108125B4 (en) Semiconductor device and manufacture thereof
DE112020002222T5 (en) SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SILICON CARBIDE SEMICONDUCTOR DEVICE
EP1929538B1 (en) Jbs-sic semiconductor component
EP1488465B1 (en) Semi-conductor structure comprising a switch element and an edge element
DE102007024461B4 (en) Semiconductor element and method for its production
DE102019003068A1 (en) InGaAS stacked high-blocking semiconductor power diode
DE102018105997A1 (en) Power semiconductor component
DE10161139B4 (en) Semiconductor structure with Schottky diode for reverse operation
DE102019003069B4 (en) Stacked high-blocking III-V semiconductor power diodes
WO2006034970A1 (en) Semiconductor assembly comprising a tunnel contact and method for producing said assembly

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20080229

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

17Q First examination report despatched

Effective date: 20110811

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20140401