EP1907961A2 - Method and apparatus for assisting integrated circuit designing - Google Patents

Method and apparatus for assisting integrated circuit designing

Info

Publication number
EP1907961A2
EP1907961A2 EP06794508A EP06794508A EP1907961A2 EP 1907961 A2 EP1907961 A2 EP 1907961A2 EP 06794508 A EP06794508 A EP 06794508A EP 06794508 A EP06794508 A EP 06794508A EP 1907961 A2 EP1907961 A2 EP 1907961A2
Authority
EP
European Patent Office
Prior art keywords
noise
circuits
sensitive
circuit
sensitive circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP06794508A
Other languages
German (de)
French (fr)
Inventor
François CLEMENT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coupling Wave Solutions CWS
Original Assignee
Coupling Wave Solutions CWS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Coupling Wave Solutions CWS filed Critical Coupling Wave Solutions CWS
Publication of EP1907961A2 publication Critical patent/EP1907961A2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10—Noise analysis or noise optimisation

Definitions

  • the invention relates to a method, an apparatus and a software product for assisting the design of integrated circuits, in particular on silicon.
  • the electronic systems are formed either of an integrated circuit on a single silicon substrate, or consist of a system integrated electronics formed of several integrated circuits in the same housing or in different housings.
  • the electronic systems are formed either of an integrated circuit on a single silicon substrate, or consist of a system integrated electronics formed of several integrated circuits in the same housing or in different housings.
  • Integrated electronic systems are commonly made up of hundreds of millions of elementary components.
  • design automation tools use abstract models to simulate in a simplified manner the behaviors of the components, including electrical behavior, and / or magnetic and / or thermal. This simplification is done by considering only first-order behaviors.
  • these tools idealize the operation of the components. For example, during the simulation of a single-substrate integrated circuit, the silicon support is considered ideal, that is to say either perfectly insulating or perfectly conductive.
  • these known tools consider the distribution grid of the power supply of the components as perfect, that is to say without resistance to the passage of electric current.
  • the interference gives rise to parasites more complex than the delay or signal advance.
  • the presence of interference can induce a change in the electrical potential or the frequency of the analog signals as well as a variation in the signal processing speed.
  • the invention provides a method, apparatus and software tools for determining before manufacture whether an integrated circuit (s) electronic system is functioning properly.
  • the method for verifying the proper functioning of electronic systems with integrated circuit (s) using analog signals consists of:
  • Temporal means the noise sensitivity threshold values as a function of frequency and / or time. Such a template establishment for the various sensitive circuits, which involves the definition of thresholds, allows the automation of the method according to the invention.
  • the noise-sensitive circuits can be analog circuits as well as digital circuits.
  • the noise-sensitive circuits may be chosen from the group comprising: analog and RF circuits such as amplifiers, filters, oscillators, mixers, sample-and-hold circuits, memory type digital circuits, PLLs, input-output circuits and voltage references.
  • analog and RF circuits such as amplifiers, filters, oscillators, mixers, sample-and-hold circuits, memory type digital circuits, PLLs, input-output circuits and voltage references.
  • a circuit comprising at least one noise sensitive circuit is itself considered as a noise sensitive circuit.
  • the method is such that the noise-sensitive circuits are selectable at will.
  • the method makes it possible to automatically select noise-sensitive circuits and also to select noise-sensitive circuits at will that have not been selected automatically.
  • All circuits of the system can, in one embodiment, be considered as noise generators.
  • the noise is then modeled for all the circuits of the electronic system. Indeed, it has been found that a circuit that apparently generates a very low level noise may be the circuit that most disturbs the operation of the electronic system. This disturbance may be due to the fact that it constantly generates noise, or that it generates this noise in a frequency range which corresponds to the frequency range in which an analog circuit is sensitive. Under these conditions, it may be better not to neglect any circuit of the system.
  • these noise generating circuits are selected from the group comprising: digital circuits, memory cells and analog and RF circuits such as VCOs and power amplifiers, input-output circuits.
  • RF circuits such as VCOs and power amplifiers, input-output circuits.
  • a circuit comprising at least one such noise generating circuit is itself considered as a noise generating circuit.
  • the method starts from data relating to the topology of each circuit (which is generally available in circuit libraries). and consists in determining the position of the different circuits or blocks, determining the size and position of the various supply lines, determining the entry / exit points, and determining the noise reaching each sensitive circuit by the position of the circuits noise generators with respect to these sensitive circuits.
  • the first level of the hierarchy is a component such as a transistor
  • the second level of the hierarchy is an elementary function such as an AND gate or an OR gate
  • the third level of the hierarchy is an assembly of elementary functions to realize a specific function, etc., the number of levels of hierarchy not being limited.
  • these feed lines are identified and isolated so as to take account mainly or exclusively of these lines for determine the noise transfer.
  • Another simplification consists in giving a greater weight to the noise generating circuits close to the sensitive circuits than the noise generating circuits further away from the sensitive circuits. For example, the subdivision is finer as the noise generating circuit is close to a sensitive circuit.
  • no connection of a circuit model is neglected, but each of them is assigned an adjustable weight at will. For example, not only power connections, but also connections with clock signals, which provide steep rising edges at a high frequency, and large buses are taken into account.
  • the weight assigned to each connection of a model is, for example, a degree of accuracy for each connection.
  • a first degree of precision for a connection is to consider it as a purely resistive element
  • a second degree of precision is to consider it as being both resistive and capacitive
  • a third degree of precision consists in considering this connection as being both resistive, capacitive and inductive.
  • the noise modeling includes the modeling of the noise generation by the various noise generating circuits, the modeling of the injection of this noise inside the substrate, the interconnections and / or the housing of the noise. electronic system circuits, as well as modeling the propagation of this noise inside the substrate, the interconnections and / or the circuit package of the electronic system.
  • FIG. 1 is a diagram showing several steps of a method according to the invention
  • FIG. 2 is a diagram illustrating a step of a method according to the invention
  • FIG. 3 is an AND gate diagram with an indication of 4a, 4b, 4c and 4d are diagrams showing a waveform storage step for characterizing noise
  • FIG. 5 is a diagram showing two AND gates
  • Figure 7 is a diagram of a step of a method according to the invention.
  • FIG. 1 represents the data and the software products necessary for the implementation of an exemplary embodiment of the invention.
  • the type and concentration of carriers in particular, the type and concentration of carriers, the nature and thickness of the various metallization layers, the types of insulators and the housings.
  • a database 12 containing the characteristic data provided by the manufacturers, namely the silicon founders and the package manufacturers.
  • the silicon manufacturer provides detailed information on the density variation of impurities in the thickness of a substrate, on the thicknesses of the conductive layers and oxides disposed on the substrate.
  • the characteristics useful for the system for assisting the design of integrated circuits are extracted from the base 12 by a characterization block 14 and these data extracted by the block 14 are compressed in a block 16.
  • Compression means a method for decreasing the amount of information to be stored.
  • the silicon smelter provides information with great accuracy on the variation of impurity density in the thickness of the substrate and the compression consists of simplifying these data by considering only discrete slices of the substrate and selecting only a single value in each slice.
  • the circuit data stored in a block 22 of cell models in addition to the technological data, it is necessary to know the circuit data stored in a block 22 of cell models as well as the data relating to the geometrical arrangement of the circuit elements. compared to others, these data being stored in blocks 32 and 40.
  • the cell models stored in the block 22 consist of electrical circuits formed of resistors, capacitors, inductances and transistors as well as the electrical description of the noise sources and the noise sensitivity masks.
  • the data of the elementary circuits are stored in a block 24.
  • noise sensitivity gauge is meant the thresholds of sensitivity to noise admissible as a function of frequency and / or time.
  • the noise characteristics of its various components namely, on the one hand, the noise emitted by each circuit, and on the one hand, are determined on the other hand, the noise sensitivity of each circuit.
  • To characterize the noise it is necessary to perform experiments whose description is stored in a block 26. These experiments are measurements (block 31) and / or simulations (block 30). After carrying out measurements and / or simulations, experimental signals (simulation or measurement) are obtained which are defined and stored in a block 28.
  • This cell feature data is thus provided at block 22 which contains not only the circuit organization (i.e. the various circuit parts and their connections), but also the noise produced by each circuit as well as the noise sensitivity of each of these circuits.
  • the following will be described, in connection with the figures, methods for characterizing the noise emitted and / or the sensitivity to the noise received by each circuit.
  • the received noise sensitivity is characterized by a sensitivity mask.
  • each of the sensitive circuits must be subjected to a noise below a determined threshold.
  • This noise depends not only on the components of the circuit and their connections, but also their geometric positions with respect to each other.
  • This segmentation of the circuits is performed in the block 34 which receives data provided by a block 32 in which one stores, on the one hand, the respective positions of the various circuits and, on the other hand, the positions of the connection lines.
  • a block 40 is provided in which the assembly geometrical data is provided in the housing, in particular the position of the circuits relative to each other. to others inside the case.
  • Block 40 also contains the relative position data of integrated circuits when using a set of integrated circuits in different housings.
  • the circuit data retained in block 34 are stored by a block 42; the segmentation thus carried out makes it possible to select, on the basis of the circuit models stored in the block 22, the physical elements of the noise generating circuits and the noise sensitive elements.
  • a block 50 completely characterizes the parasitic interferences between the circuits. These characterizations or models contain in particular the transfer function of the entire system that carries parasites. These characterizations are stored in a block 52.
  • a block 54 receives data from the block 22 and the block 52 to calculate the distribution of noise from the generating elements of such parasites.
  • This noise distribution is stored in a block 56.
  • This noise distribution is used in a block 58 which traverses the set of noise-sensitive circuits and compares the sensitivity mask of each of these sensitive circuits with the noise to which each of these circuits is subject, given the position of each of them. If none of the noise-sensitive elements receives noise greater than its size, then a signal 60 is generated to run the integrated electronic system. In the opposite case, a fault signal 62 is produced from this integrated electronic system.
  • Design Systems provides SubstrateStorm software. As an example, again, mention may be made of the software tool Space of the Dutch University DeIft.
  • the models represent both the components and the manufacturing parameters, including the substrate, the housing and the interconnections. These are formed of a superposition of layers of metal and insulation.
  • the model of an interconnection is a resistor and an inductor and the insulator between two metal layers forms a capacitor.
  • the company's Assura software tool For example, the company's Assura software tool
  • Cadence Design Systems characterizes interconnections as inductors, resistors and capacitors. Mention may also be made of the "Caliber xRC” and “Caliber xL” tools from Mentor Graphics.
  • the Space software tool mentioned above also makes it possible to characterize the interconnections. However, this tool is limited to resistors and capacitors. It can be completed by a tool for extracting inductances and mutual inductances such as the Fast Henry software tool from the American University MIT. This tool is described in Mr. Kamon's article “Fast Henry: A Multiple Accelerated 3D Inductance Extraction Program," IEEE Transactions MTT Volume 42, No. 9, pages 1750-1758, 1994.
  • housings Electrical models of housings are generally provided by the manufacturers of such housings. You can also use a software called HFSS Ansoft American company.
  • the noise is carried mainly by the supply lines.
  • these supply lines are identified and isolated and only these lines, as well as the substrate and the case, are used to form the electrical model 50 which will characterize the noise generating elements or parasitic elements.
  • the electrical model 50 which will characterize the noise generating elements or parasitic elements.
  • the elements actually sensitive to noise are identified.
  • the distance separating the noise generating elements from the noise sensitive elements is taken into account.
  • the identification of the noise generating elements is performed for each power supply.
  • the two-dimensional space is subdivided, for example by a square-mesh network whose pitch increases as a function of the distance to the noise-sensitive elements, and in each mesh, a simplification is made to retain only an equivalent contribution of all the noise generating circuits in this mesh.
  • a) All electrical elements between two identical nodes are considered to be in parallel.
  • each supply network is connected to the substrate by a single physical object. This virtual physical object has a determined shape, for example square, whose area is the sum of the areas of real physical objects found in each circuit of the mesh. Its position corresponds to the center of gravity of all surfaces considered.
  • the software product is such that it makes it possible to take all the nodes into account, but assigning a different weight to each node. For example, if you want to consider only the power nodes, then we will assign a zero weight to the interconnections with the clock signals and buses. It is also possible to indicate a degree of precision on the electrical model for each node; for example, the model can neglect the inductances at each node. As yet another example, the interconnections with the clock signals - which provide steep ascent or descent fronts at a high frequency - and the large buses are selected.
  • Cell models 22 serve mainly to identify and / or characterize the noise generating elements.
  • FIG. 3 shows an AND gate having two inputs A and B with a power supply supplying a voltage V dd at the input, and an intensity i dd i and at the output a voltage V ss and a current i ss .
  • this AND gate provides its output signal on a load which is, for example, a capacitor.
  • the AND gate finally injects a current i SUb directly into the semiconductor substrate.
  • the values idd ⁇ iss and i SU b are determined for example by simulation, as represented by the diagrams of FIGS. 4b, 4c and 4d.
  • the current i ss is the consumed current that differs from the current supplied i dd since this supplied current i dd is derived to the load as well as to the substrate i SU b-
  • the various waveforms corresponding to the various transitions are stored in a base large capacity data.
  • the input current of the power is the sum of input currents ii and i 3 of each of the gates and likewise the output current i ss is the sum of the output currents i 2 and i 4 on each of the gates.
  • the waveforms of currents i dd and i ss are sums of stored values (FIGS. 4b and 4c).
  • Cell models 22 are also used to identify and characterize the sensitivity mask of noise-sensitive cells.
  • the noise sensitivity threshold of the corresponding cell for each frequency we mean the noise sensitivity threshold of the corresponding cell for each frequency.
  • the noise sensitivity values are considered as a function of time, this time being determined by a reference such as a clock. For example, in the case of an analog / digital converter, the noise sensitivity is greatest during the sampling of the analog signal.
  • each circuit model is either a noise generator, a noise sensitivity "template", or a combination of both.
  • noise is characterized by waveforms at connection points connected to noise sensitive circuits.
  • the characterization method of the noise distribution just described is not always satisfactory. Indeed, it requires a relatively complex analog simulation.
  • This analog simulation is of the "Spice” type, for example proposed in a "3f5" version on the website of the American University of Berkeley.
  • Commercial simulators such as "Specter” software distributed by Cadence Design Systems can also be mentioned.
  • This method also has the disadvantage of requiring a simplified model that only takes into account the coupling by the substrate between noise generating circuits and noise sensitive circuits.
  • the invention provides two improvements to the known technique, these improvements that can be used independently of one another.
  • the first improvement is to use a more realistic model of circuit, as represented by a simplified example in Figure 6.
  • the circuit model takes into account not only the coupling by the substrate but also the coupling by the interconnections and by the housing.
  • the substrate 78 supports a power input pad 82 connected by a wire 80 to a tab 84 of the housing.
  • the connecting wire 80 is modeled by inductance and resistance.
  • interconnections in the form of metal lines 86 for example for the supply network V dd -
  • These metal lines 86 feed a circuit 88 made on the substrate 78, this circuit 88 being for example of digital type with an access 98.
  • the wires 86 are represented by inductances and resistors as well as capacitors 90 with other wires 92. In this model, mutual inductances between wires 80, 86 and 94 are taken into account. is also connected to a tab 96 of the housing. The accuracy of the model can be improved by including the capacitances between the wires 86 and the substrate 78, as well as the coupling capacitors between wires 80 and 94 and between tabs 84 and 96.
  • the pads 84, 96 and the access 98 to the circuit 88 and access 102 to a circuit 104 on the substrate constitute interconnection points to the power supplies and to the noise sensitive circuits.
  • the circuits 88 and 104 are connected to the substrate. It is known to characterize circuits comprising multiplicities of nodes, namely, the nodes relating to the power supplies 82, 84, 98, 102, 96, as well as the nodes Ni, N 2 which constitute the nodes of a network.
  • the laws of Kirchoff make it possible to connect together the various values of current intensities in the network.
  • each waveform 120 (FIG 7), which is represented by a current signal or voltage varying as a function of time, is divided into time windows of a determined duration, for example 100 picoseconds. , and in each of these time windows, for example t 0 (FIG. 7), the minimum value m and the maximum value M of the signal as well as the minimum time t m of rise and the minimum time of descent t d of the signals are determined. .
  • These four parameters m, M, t m , t d are characteristics of a triangular signal.
  • This signal can easily be represented by its Fourier transform or the like, such as a Laplace transform.
  • the number of parameters of these transforms is also restricted.
  • the method according to the invention makes it possible to determine whether an integrated electronic system using analog signals, functions correctly before it is physically realized, with databases having reasonable memory capacities and with relatively short calculation times.
  • the invention also extends to the electronic circuit or the software capable of implementing the method described above.

Abstract

The invention concerns a method for verifying, prior to manufacturing, the proper operation of electronic systems with integrated circuit(s) using analog signals. The method includes the following steps: identifying (22) noise-sensitive circuits; setting a sensitivity template acceptable for said noise-sensitive circuits; identifying (34) noise generating circuits; modeling the noise; determining (50) the function of noise transfer function to the sensitive circuits; and comparing (58) the level of noise reaching the sensitive circuits with a template of acceptable sensitivity threshold for the sensitive circuits.

Description

PROCEDE ET APPAREIL D'AIDE A LA CONCEPTION DE CIRCUITS INTEGRES METHOD AND APPARATUS FOR ASSISTING THE DESIGN OF INTEGRATED CIRCUITS
L'invention est relative à un procédé, à un appareil et à un produit logiciel d'aide à la conception de circuits intégrés, notamment sur silicium.The invention relates to a method, an apparatus and a software product for assisting the design of integrated circuits, in particular on silicon.
La fabrication de circuits intégrés est une opération très onéreuse. Ainsi, avant de démarrer une fabrication en grande série, il est indispensable de connaître à l'avance tous les paramètres de fabrication et de conférer à au moins certains des paramètres des valeurs qui permettent de maximiser la probabilité que le circuit fabriqué fonctionne correctement . A cet effet, il existe un ensemble de produits logiciels, appelés « outils d'automatisation de conception électronique », qui permettent d' aider à la conception de circuits intégrés depuis la description des spécifications du circuit à réaliser jusqu'à la réalisation des masques photographiques utilisés lors de la fabrication du circuit.The manufacture of integrated circuits is a very expensive operation. Thus, before starting a mass production, it is essential to know in advance all the manufacturing parameters and to give at least some of the parameters values that maximize the probability that the circuit manufactured works properly. For this purpose, there is a set of software products, called "electronic design automation tools", which help to design integrated circuits from the description of the specifications of the circuit to be realized until the masks are made. used in the manufacture of the circuit.
Mais le développement de la technologie d' intégration de circuits sur le silicium est tel que ces outils d'automatisation de conception ne permettent pas de fournir des résultats satisfaisants. On rappelle, tout d'abord, que les systèmes électroniques sont formés soit d' un circuit intégré sur un unique substrat de silicium, soit constitués d'un système électronique intégré formé de plusieurs circuits intégrés dans un même boîtier ou dans des boîtiers différents . Dans ce qui suit, on se référera à un système électronique intégré pour désigner soit un circuit intégré sur substrat unique, soit à un assemblage de tels circuits intégrés, notamment dans un même boîtier ou dans des boîtiers différents .But the development of silicon circuit integration technology is such that these design automation tools can not provide satisfactory results. It is recalled, first of all, that the electronic systems are formed either of an integrated circuit on a single silicon substrate, or consist of a system integrated electronics formed of several integrated circuits in the same housing or in different housings. In what follows, reference will be made to an integrated electronic system for designating either a single-substrate integrated circuit, or an assembly of such integrated circuits, especially in the same housing or in different housings.
Les systèmes électroniques intégrés sont communément formés de centaines de millions de composants élémentaires . Dans ces conditions, des outils d'automatisation de conception utilisent des modèles abstraits permettant de simuler de façon simplifiée les comportements des composants, notamment les comportements électriques, et/ou magnétiques et/ou thermiques. Cette simplification est effectuée en ne considérant que les comportements de premier ordre. Autrement dit, ces outils idéalisent le fonctionnement des composants. Par exemple, lors de la simulation d'un circuit intégré sur substrat unique, le support en silicium est considéré comme idéal, c'est-à-dire soit parfaitement isolant, soit parfaitement conducteur. A titre d'exemple encore, ces outils connus considèrent la grille de distribution de l'alimentation électrique des composants comme parfaite, c'est-à-dire sans résistance au passage du courant électrique.Integrated electronic systems are commonly made up of hundreds of millions of elementary components. Under these conditions, design automation tools use abstract models to simulate in a simplified manner the behaviors of the components, including electrical behavior, and / or magnetic and / or thermal. This simplification is done by considering only first-order behaviors. In other words, these tools idealize the operation of the components. For example, during the simulation of a single-substrate integrated circuit, the silicon support is considered ideal, that is to say either perfectly insulating or perfectly conductive. By way of example, these known tools consider the distribution grid of the power supply of the components as perfect, that is to say without resistance to the passage of electric current.
Ces modèles abstraits sont destinés à vérifier qu'après assemblage de tous les composants élémentaires, le système électronique satisfait aux spécifications initiales. Toutefois, les résultats fournis par la simulation s'écartent du comportement réel après fabrication du système électronique. Ces écarts sont, bien entendu, dus aux hypothèses simplificatrices introduites lors de la simulation. Par exemple, si on néglige la résistance du réseau de distribution d'alimentation électrique, on ne simule pas l'effet des chutes de potentiel qui existent dans le circuit réel et ces chutes de potentiel peuvent induire des variations significatives de comportement rendant le circuit intégré inutilisable après fabrication. Les outils d' automatisation de conception électronique ont évolué avec le développement des systèmes électroniques . En particulier, la diminution progressive de la distance entre composants et la diminution de la tension d'alimentation ainsi que l'augmentation de la vitesse de fonctionnement des systèmes ont amené à tenir compte, d'une part, de l'interférence entre composants et, d'autre part, des commutations très rapides de signaux. Ainsi, les outils actuels permettent de simuler les circuits numériques qui commutent les signaux traités entre les valeurs extrêmes de la tension d'alimentation et les interférences qui induisent des parasites sous forme de retard ou d'avance de transmission des signaux d'un composant à un autre .These abstract models are intended to verify that after assembly of all the elementary components, the electronic system meets the initial specifications. However, the results provided by the simulation deviate from the actual behavior after fabrication of the electronic system. These differences are, of course, due to the simplifying assumptions introduced during the simulation. For example, if we neglect the resistance of the power distribution network, we do not simulate the effect of the potential drops that exist in the actual circuit and these drops in potential can induce significant variations in the behavior making the integrated circuit unusable after manufacture. Electronic design automation tools have evolved with the development of electronic systems. In particular, the gradual decrease in the distance between components and the decrease of the supply voltage as well as the increase in the operating speed of the systems made it necessary to take into account, on the one hand, the interference between components and on the other hand, very fast switching of signals. Thus, the current tools make it possible to simulate the digital circuits which switch the processed signals between the extreme values of the supply voltage and the interferences which induce noise in the form of delay or advance of transmission of the signals of a component to another .
Mais dans le cas de circuits analogiques, c'est-à-dire de circuits traitant des signaux pouvant prendre toute valeur de potentiel possible entre les valeurs extrêmes fixées par la tension d'alimentation, les interférences donnent lieu à des parasites plus complexes que le retard ou l'avance de signal. Par exemple, la présence d'interférences peut induire une modification du potentiel électrique ou de la fréquence des signaux analogiques ainsi qu'une variation de la vitesse de traitement des signaux.But in the case of analog circuits, that is to say circuits dealing with signals that can take any value of possible potential between the extreme values set by the supply voltage, the interference gives rise to parasites more complex than the delay or signal advance. For example, the presence of interference can induce a change in the electrical potential or the frequency of the analog signals as well as a variation in the signal processing speed.
On précise ici que dans un circuit de type numérique, pour passer d'un signal d'une valeur basse à un signal d'une valeur haute ou réciproquement, physiquement le signal doit prendre les valeurs intermédiaires, mais ces dernières ne portent pas d'informations. Au contraire, dans un circuit analogique, les valeurs intermédiaires (qui peuvent être en grand nombre, pratiquement infini) sont porteuses d' informations .It is specified here that in a digital type circuit, to pass from a signal of a low value to a signal of a high value or vice versa, physically the signal must take the intermediate values, but these do not bear any value. information. On the contrary, in an analog circuit, intermediate values (which can be in large numbers, practically infinite) carry information.
Mais il n'existe pas, à l'heure actuelle, de solutions satisfaisantes permettant de simuler les effets des interférences sur les parties analogiques .But, at present, there are no satisfactory solutions for simulating the effects of interference on the analog parts.
Cette absence d' outil logiciel pour vérifier l'intégrité des signaux analogiques entraine des écarts entre le fonctionnement désiré et le fonctionnement réel des circuits fabriqués, ce qui peut même entraîner que les circuits ne fonctionnent pas. On constate ainsi qu'une majorité des systèmes électroniques ne fonctionnent pas correctement après une première fabrication.This lack of a software tool to verify the integrity of the analog signals causes discrepancies between the desired operation and the actual operation of the circuits manufactured, which may even result in the circuits not working. It can be seen that a majority of electronic systems do not work properly after a first production.
L'invention fournit un procédé, un appareil et des outils logiciels permettant de déterminer avant fabrication si un système électronique à circuit (s) intégré (s) fonctionne correctement . Le procédé pour vérifier le bon fonctionnement de systèmes électroniques à circuit (s) intégré (s) faisant appel à des signaux analogiques consiste à :The invention provides a method, apparatus and software tools for determining before manufacture whether an integrated circuit (s) electronic system is functioning properly. The method for verifying the proper functioning of electronic systems with integrated circuit (s) using analog signals consists of:
- identifier les circuits sensibles au bruit et à établir un gabarit de sensibilité acceptable pour ces circuits sensibles au bruit,- identify noise-sensitive circuits and establish an acceptable sensitivity mask for these noise-sensitive circuits,
- modéliser ce bruit et déterminer la fonction de transfert du bruit vers les circuits sensibles, et- Model this noise and determine the noise transfer function to the sensitive circuits, and
- comparer le niveau de bruit atteignant les circuits sensibles avec les gabarits de seuils de sensibilité acceptables pour les circuits sensibles.- compare the noise level reaching the sensitive circuits with the acceptable sensitivity thresholds for the sensitive circuits.
Dans ces conditions, on estime que le circuit fonctionnera si tous les circuits sensibles au bruit reçoivent des signaux de bruit inférieurs à leurs seuils de sensibilité au bruit . II est à noter que l'identification des circuits sensibles au bruit constitue une simplification importante puisqu'elle permet de limiter les calculs.Under these conditions, it is estimated that the circuit will operate if all noise sensitive circuits receive noise signals below their noise sensitivity thresholds. It should be noted that the identification of noise-sensitive circuits constitutes an important simplification since it makes it possible to limit the calculations.
Par « gabarit », on entend les valeurs de seuil de sensibilité au bruit en fonction de la fréquence et/ou du temps. Un tel établissement de gabarit pour les différents circuits sensibles, qui implique la définition de seuils, permet l'automatisation du procédé selon l'invention."Template" means the noise sensitivity threshold values as a function of frequency and / or time. Such a template establishment for the various sensitive circuits, which involves the definition of thresholds, allows the automation of the method according to the invention.
Dans une réalisation, on considère que les circuits sensibles au bruit peuvent aussi bien être des circuits analogiques que des circuits numériques. Ainsi, les circuits sensibles au bruit peuvent être choisis dans le groupe comprenant : les circuits analogiques et RF tels que les amplificateurs, les filtres, les oscillateurs, les mélangeurs, les échantillonneurs-bloqueurs, des circuits numériques de type mémoire, les PLL, les circuits d'entrée- sortie et les références de tension. Bien entendu, un circuit comportant au moins un circuit sensible au bruit est lui-même considéré comme un circuit sensible au bruit.In one embodiment, it is considered that the noise-sensitive circuits can be analog circuits as well as digital circuits. Thus, the noise-sensitive circuits may be chosen from the group comprising: analog and RF circuits such as amplifiers, filters, oscillators, mixers, sample-and-hold circuits, memory type digital circuits, PLLs, input-output circuits and voltage references. Of course, a circuit comprising at least one noise sensitive circuit is itself considered as a noise sensitive circuit.
Dans une réalisation, le procédé est tel que les circuits sensibles aux bruits sont sélectionnables à volonté. Autrement dit, dans cette réalisation, le procédé permet de sélectionner automatiquement des circuits sensibles aux bruits et aussi de choisir à volonté des circuits sensibles aux bruits qui n'ont pas été sélectionnés automatiquement. Tous les circuits du système peuvent, dans une réalisation, être considérés comme générateurs de bruit. Le bruit est alors modélisé pour tous les circuits du système électronique. En effet, on s'est aperçu qu'un circuit qui génère en apparence un bruit de niveau très faible peut être le circuit qui perturbe le plus le fonctionnement du système électronique . Cette perturbation peut être due au fait qu' il génère constamment du bruit, ou qu'il génère ce bruit dans une plage de fréquence qui correspond à la plage de fréquence dans laquelle un circuit analogique est sensible. Dans ces conditions, il peut donc être préférable de ne négliger aucun circuit du système.In one embodiment, the method is such that the noise-sensitive circuits are selectable at will. In other words, in this embodiment, the method makes it possible to automatically select noise-sensitive circuits and also to select noise-sensitive circuits at will that have not been selected automatically. All circuits of the system can, in one embodiment, be considered as noise generators. The noise is then modeled for all the circuits of the electronic system. Indeed, it has been found that a circuit that apparently generates a very low level noise may be the circuit that most disturbs the operation of the electronic system. This disturbance may be due to the fact that it constantly generates noise, or that it generates this noise in a frequency range which corresponds to the frequency range in which an analog circuit is sensitive. Under these conditions, it may be better not to neglect any circuit of the system.
En variante, on considère que seulement certains circuits du système sont générateurs de bruit. En fonction du degré de précision de la modélisation et du temps de calcul souhaités, il est ainsi possible de prendre en compte un nombre plus ou moins important de circuits générateurs de bruit.As a variant, it is considered that only certain circuits of the system generate noise. Depending on the degree of accuracy of the modeling and the desired calculation time, it is thus possible to take into account a greater or lesser number of noise generating circuits.
Dans une réalisation, on choisit ces circuits générateurs de bruit dans le groupe comportant : les circuits numériques, les cellules mémoire et des circuits analogiques et RF tels que les VCO et amplificateurs de puissance, les circuits d'entrée-sortie. Bien entendu, un circuit comportant au moins un tel circuit générateur de bruit est lui-même considéré comme un circuit générateur de bruit.In one embodiment, these noise generating circuits are selected from the group comprising: digital circuits, memory cells and analog and RF circuits such as VCOs and power amplifiers, input-output circuits. Of course, a circuit comprising at least one such noise generating circuit is itself considered as a noise generating circuit.
Pour identifier les circuits générateurs de bruit et les circuits sensibles ainsi que leurs paramètres de génération de bruit et de sensibilité, selon une réalisation, le procédé part des données relatives à la topologie de chaque circuit (qui est généralement disponible dans des bibliothèques de circuits) et consiste à déterminer la position des différents circuits ou blocs, à déterminer la dimension et la position des diverses lignes d'alimentation, à déterminer les points d'entrée/sortie, et à déterminer le bruit atteignant chaque circuit sensible par la position des circuits générateurs de bruit par rapport à ces circuits sensibles.To identify the noise generating circuits and the sensitive circuits and their noise generation and sensitivity parameters, according to one embodiment, the method starts from data relating to the topology of each circuit (which is generally available in circuit libraries). and consists in determining the position of the different circuits or blocks, determining the size and position of the various supply lines, determining the entry / exit points, and determining the noise reaching each sensitive circuit by the position of the circuits noise generators with respect to these sensitive circuits.
On rappelle ici que par circuit dans un système électronique à circuits intégrés, on entend des éléments qui peuvent se trouver à divers niveaux de hiérarchie . Le premier niveau de la hiérarchie est un composant tel qu'un transistor, le second niveau de la hiérarchie est une fonction élémentaire telle qu'une porte ET ou une porte OU, le troisième niveau de la hiérarchie est un assemblage de fonctions élémentaires pour réaliser une fonction déterminée, etc., le nombre de niveaux de hiérarchie n'étant pas limité.It is recalled here that by circuit in an integrated circuit electronic system, one understands elements which can be at various levels of hierarchy. The first level of the hierarchy is a component such as a transistor, the second level of the hierarchy is an elementary function such as an AND gate or an OR gate, the third level of the hierarchy is an assembly of elementary functions to realize a specific function, etc., the number of levels of hierarchy not being limited.
Dans un mode de réalisation préféré de l'invention, partant de la constatation que le bruit se transporte principalement par les lignes d'alimentation, on identifie et on isole ces lignes d' alimentation de façon à tenir compte principalement ou exclusivement de ces lignes pour déterminer le transfert de bruit.In a preferred embodiment of the invention, based on the observation that the noise is transported mainly by the feed lines, these feed lines are identified and isolated so as to take account mainly or exclusively of these lines for determine the noise transfer.
Ainsi, par rapport aux procédés de modélisation de circuits de l'art antérieur, on procède à une simplification très importante puisque les procédés connus consistent à tenir compte non seulement de l'alimentation mais aussi de tous les transports d' autres signaux, notamment d' information et d'horloge. En outre, il existe des connexions qui ne transportent aucun signal. La simplification conforme à l'invention ne compromet pas la qualité de la modélisation.Thus, compared to the circuit modeling methods of the prior art, a very important simplification is made since the known methods consist in taking into account not only the power supply but also all the transport of other signals, particularly information and clock. In addition, there are connections that do not carry no signal. The simplification according to the invention does not compromise the quality of the modeling.
En outre, chaque alimentation étant connectée à un nombre limité de circuits, il en résulte une simplification, car la caractérisation du bruit et de la sensibilité des circuits à ce bruit peut s'effectuer individuellement pour chaque réseau d' alimentation.In addition, each power supply being connected to a limited number of circuits, this results in simplification, since the characterization of the noise and the sensitivity of the circuits to this noise can be carried out individually for each power supply network.
Une autre simplification consiste à conférer un poids plus important aux circuits générateurs de bruit proches des circuits sensibles qu'aux circuits générateurs de bruit plus éloignés des circuits sensibles. Par exemple, la subdivision est d' autant plus fine que le circuit générateur de bruit est proche d'un circuit sensible.Another simplification consists in giving a greater weight to the noise generating circuits close to the sensitive circuits than the noise generating circuits further away from the sensitive circuits. For example, the subdivision is finer as the noise generating circuit is close to a sensitive circuit.
Dans une réalisation, on ne néglige aucune connexion d'un modèle de circuit mais on attribue à chacune d'elles un poids réglable à volonté. Par exemple, on tient compte non seulement des connexions d'alimentation, mais aussi des connexions avec les signaux d'horloge, qui fournissent des fronts de montée raides à une grande fréquence, et des grands bus. Le poids attribué à chaque connexion d'un modèle est, par exemple, un degré de précision pour chaque connexion.In one embodiment, no connection of a circuit model is neglected, but each of them is assigned an adjustable weight at will. For example, not only power connections, but also connections with clock signals, which provide steep rising edges at a high frequency, and large buses are taken into account. The weight assigned to each connection of a model is, for example, a degree of accuracy for each connection.
A titre d' illustration, un premier degré de précision pour une connexion est de la considérer comme un élément uniquement résistif, un second degré de précision est de la considérer comme étant à la fois résistive et capacitive et un troisième degré de précision consiste à considérer cette connexion comme étant à la fois résistive, capacitive et inductive .By way of illustration, a first degree of precision for a connection is to consider it as a purely resistive element, a second degree of precision is to consider it as being both resistive and capacitive and a third degree of precision consists in considering this connection as being both resistive, capacitive and inductive.
Conformément à l'invention, la modélisation de bruit inclut la modélisation de la génération de bruit par les différents circuits générateurs de bruit, la modélisation de l'injection de ce bruit à l'intérieur du substrat, des interconnexions et/ou du boîtier des circuits du système électronique, ainsi que la modélisation de la propagation de ce bruit à l'intérieur du substrat, des interconnexions et/ou du boîtier des circuits du système électronique.According to the invention, the noise modeling includes the modeling of the noise generation by the various noise generating circuits, the modeling of the injection of this noise inside the substrate, the interconnections and / or the housing of the noise. electronic system circuits, as well as modeling the propagation of this noise inside the substrate, the interconnections and / or the circuit package of the electronic system.
D'autres caractéristiques et avantages de l'invention apparaîtront avec la description de certains de ses modes de réalisation, celle-ci étant effectuée en se référant aux dessins ci-annexés sur lesquels :Other characteristics and advantages of the invention will become apparent with the description of some of its embodiments, this being done with reference to the attached drawings in which:
La figure 1 est un schéma montrant plusieurs étapes d'un procédé conforme à l'invention, la figure 2 est un schéma illustrant une étape d'un procédé selon l'invention, la figure 3 est un schéma de porte ET avec une indication de signaux susceptibles de générer du bruit, les figures 4a, 4b, 4c et 4d sont des diagrammes montrant une étape de mémorisation de formes d' ondes pour caractériser du bruit, la figure 5 est un schéma montrant deux portes ET, la figure 6 est un schéma simplifié de modèle de circuit intégré, et la figure 7 est un schéma d'une étape d'un procédé selon l'invention.FIG. 1 is a diagram showing several steps of a method according to the invention, FIG. 2 is a diagram illustrating a step of a method according to the invention, FIG. 3 is an AND gate diagram with an indication of 4a, 4b, 4c and 4d are diagrams showing a waveform storage step for characterizing noise, FIG. 5 is a diagram showing two AND gates, FIG. simplified diagram of integrated circuit model, and Figure 7 is a diagram of a step of a method according to the invention.
La figure 1 représente les données et les produits logiciels nécessaires pour la mise en œuvre d'un exemple de réalisation de l'invention.FIG. 1 represents the data and the software products necessary for the implementation of an exemplary embodiment of the invention.
Pour définir un système électronique à circuit intégré, on part de circuits connus et de leurs encapsulations .To define an integrated circuit electronic system, we start from known circuits and their encapsulations.
Ces données, qu'on appellera par la suite données technologiques, concernent notamment les substrats au siliciumThese data, which will be called later technological data, relate in particular to silicon substrates
(en particulier, le type et la concentration des porteurs) , la nature et les épaisseurs des diverses couches de métallisation, les types d'isolants et les boîtiers.(in particular, the type and concentration of carriers), the nature and thickness of the various metallization layers, the types of insulators and the housings.
Ainsi, on fournit une base de données 12 contenant les données caractéristiques fournies par les fabricants, à savoir les fondeurs de silicium et les fabricants de boîtiers . Par exemple, et de façon en soi connue, le fabricant de silicium fournit des informations détaillées sur la variation de densité d'impuretés dans l'épaisseur d'un substrat, sur les épaisseurs des couches conductrices et d'oxydes disposées sur le substrat.Thus, there is provided a database 12 containing the characteristic data provided by the manufacturers, namely the silicon founders and the package manufacturers. For example, and in a manner known per se, the silicon manufacturer provides detailed information on the density variation of impurities in the thickness of a substrate, on the thicknesses of the conductive layers and oxides disposed on the substrate.
Les caractéristiques utiles pour le système d'aide à la conception de circuits intégrés sont extraites de la base 12, par un bloc de caractérisation 14 et ces données extraites par le bloc 14 sont comprimées dans un bloc 16.The characteristics useful for the system for assisting the design of integrated circuits are extracted from the base 12 by a characterization block 14 and these data extracted by the block 14 are compressed in a block 16.
Par compression, on entend un procédé permettant de diminuer la quantité d'informations à stocker. Par exemple, le fondeur de silicium fournit des informations avec une grande précision sur la variation de densité d'impuretés dans l'épaisseur du substrat et la compression consiste à simplifier ces données en ne considérant que des tranches discrètes du substrat et en ne sélectionnant qu'une seule valeur dans chaque tranche . Pour caractériser un système électronique à circuit intégré, il faut, en plus des données technologiques, connaître les données de circuit qui sont stockées dans un bloc 22 de modèles de cellules ainsi que les données se rapportant à la disposition géométrique des éléments de circuits les uns par rapport aux autres, ces données étant stockées dans les blocs 32 et 40.Compression means a method for decreasing the amount of information to be stored. For example, the silicon smelter provides information with great accuracy on the variation of impurity density in the thickness of the substrate and the compression consists of simplifying these data by considering only discrete slices of the substrate and selecting only a single value in each slice. In order to characterize an integrated circuit electronic system, in addition to the technological data, it is necessary to know the circuit data stored in a block 22 of cell models as well as the data relating to the geometrical arrangement of the circuit elements. compared to others, these data being stored in blocks 32 and 40.
Les modèles de cellules stockés dans le bloc 22 sont constitués par des circuits électriques formés de résistances, condensateurs, inductances et transistors ainsi que par la description électrique des sources de bruit et les gabarits de sensibilité au bruit. Les données des circuits élémentaires sont stockées dans un bloc 24. Par « gabarit » de sensibilité au bruit, on entend les seuils de sensibilité au bruit admissibles en fonction de la fréquence et/ou du temps . Selon l'invention, pour déterminer si les circuits utilisés pour réaliser un système à circuit intégré fonctionnent correctement, on détermine les caractéristiques de bruit de ses divers composants, à savoir, d'une part, le bruit émis par chaque circuit et, d'autre part, la sensibilité au bruit de chaque circuit. Pour caractériser le bruit, il faut effectuer des expériences dont la description est emmagasinée dans un bloc 26. Ces expériences sont des mesures (bloc 31) et/ou des simulations (bloc 30) . Après réalisation des mesures et/ou des simulations, on obtient des signaux expérimentaux (simulation ou mesure) qui sont définis et stockés dans un bloc 28.The cell models stored in the block 22 consist of electrical circuits formed of resistors, capacitors, inductances and transistors as well as the electrical description of the noise sources and the noise sensitivity masks. The data of the elementary circuits are stored in a block 24. By "noise sensitivity gauge" is meant the thresholds of sensitivity to noise admissible as a function of frequency and / or time. According to the invention, in order to determine whether the circuits used to make an integrated circuit system function properly, the noise characteristics of its various components, namely, on the one hand, the noise emitted by each circuit, and on the one hand, are determined on the other hand, the noise sensitivity of each circuit. To characterize the noise, it is necessary to perform experiments whose description is stored in a block 26. These experiments are measurements (block 31) and / or simulations (block 30). After carrying out measurements and / or simulations, experimental signals (simulation or measurement) are obtained which are defined and stored in a block 28.
Ces données de caractéristiques de cellules sont fournies ainsi au bloc 22 qui contient, non seulement l'organisation des circuits (c'est-à-dire les diverses parties de circuits et leurs connexions) , mais aussi le bruit produit par chaque circuit ainsi que la sensibilité au bruit de chacun de ces circuits .This cell feature data is thus provided at block 22 which contains not only the circuit organization (i.e. the various circuit parts and their connections), but also the noise produced by each circuit as well as the noise sensitivity of each of these circuits.
On décrira plus loin, en relation avec les figures, des procédés permettant de caractériser le bruit émis et/ou la sensibilité au bruit reçu par chaque circuit. La sensibilité au bruit reçu est caractérisée par un gabarit de sensibilité.The following will be described, in connection with the figures, methods for characterizing the noise emitted and / or the sensitivity to the noise received by each circuit. The received noise sensitivity is characterized by a sensitivity mask.
Pour que le circuit fonctionne correctement, il faut que chacun des circuits sensibles soit soumis à un bruit inférieur à un seuil déterminé. Ce bruit dépend non seulement des composants du circuit et de leurs connexions, mais aussi de leurs positions géométriques les uns par rapport aux autres . Cette segmentation des circuits est effectuée dans le bloc 34 qui reçoit des données fournies par un bloc 32 dans lequel on emmagasine, d'une part, les positions respectives des divers circuits et, d'autre part, les positions des lignes de connexion. Dans le cas où le système électronique est formé de plusieurs circuits intégrés, par exemple dans un même boîtier, on prévoit un bloc 40 dans lequel on fournit les données géométriques d'assemblage dans le boîtier, en particulier la position des circuits les uns par rapport aux autres à l'intérieur du boîtier. Le bloc 40 contient aussi les données de positions relatives de circuits intégrés quand on utilise un ensemble de circuits intégrés dans des boîtiers différents .For the circuit to work properly, each of the sensitive circuits must be subjected to a noise below a determined threshold. This noise depends not only on the components of the circuit and their connections, but also their geometric positions with respect to each other. This segmentation of the circuits is performed in the block 34 which receives data provided by a block 32 in which one stores, on the one hand, the respective positions of the various circuits and, on the other hand, the positions of the connection lines. In the case where the electronic system is formed of several integrated circuits, for example in the same housing, a block 40 is provided in which the assembly geometrical data is provided in the housing, in particular the position of the circuits relative to each other. to others inside the case. Block 40 also contains the relative position data of integrated circuits when using a set of integrated circuits in different housings.
Pour limiter les calculs, également comme décrit ci- après, les données des circuits retenus dans le bloc 34 sont emmagasinées par un bloc 42 ; la segmentation ainsi réalisée permet de sélectionner, sur la base des modèles de circuits emmagasinés dans le bloc 22, les éléments physiques des circuits générateurs de bruit et les éléments sensibles au bruit. Ainsi, à partir des données mémorisées par le bloc 42 et des données technologiques fournies par le bloc 16, ainsi qu'à l'aide des données de circuit et de bruit fournies par le bloc 22, un bloc 50 caractérise entièrement les interférences parasites entre les circuits . Ces caractérisations ou modèles contiennent notamment la fonction de transfert de l'ensemble du système qui véhicule des parasites. Ces caractérisations sont emmagasinées dans un bloc 52.To limit the calculations, also as described below, the circuit data retained in block 34 are stored by a block 42; the segmentation thus carried out makes it possible to select, on the basis of the circuit models stored in the block 22, the physical elements of the noise generating circuits and the noise sensitive elements. Thus, from the data stored by the block 42 and the technological data provided by the block 16, and using the circuit and noise data provided by the block 22, a block 50 completely characterizes the parasitic interferences between the circuits. These characterizations or models contain in particular the transfer function of the entire system that carries parasites. These characterizations are stored in a block 52.
Un bloc 54 reçoit des données du bloc 22 et du bloc 52 pour calculer la distribution du bruit issu des éléments générateurs de tels parasites. Cette distribution de bruit est stockée dans un bloc 56. Cette distribution de bruit est utilisée dans un bloc 58 qui parcourt l'ensemble des circuits sensibles au bruit et compare le gabarit de sensibilité de chacun de ces circuits sensibles avec le bruit auquel chacun de ces circuits est soumis, compte tenu de la position de chacun d'eux. Si aucun des éléments sensibles au bruit ne reçoit de parasites supérieurs à son gabarit, alors on produit un signal 60 de bonne marche du système électronique intégré. Dans le cas contraire, on produit un signal 62 de défectuosité de ce système électronique intégré.A block 54 receives data from the block 22 and the block 52 to calculate the distribution of noise from the generating elements of such parasites. This noise distribution is stored in a block 56. This noise distribution is used in a block 58 which traverses the set of noise-sensitive circuits and compares the sensitivity mask of each of these sensitive circuits with the noise to which each of these circuits is subject, given the position of each of them. If none of the noise-sensitive elements receives noise greater than its size, then a signal 60 is generated to run the integrated electronic system. In the opposite case, a fault signal 62 is produced from this integrated electronic system.
Liaison entre le bloc 16 de données technologiques et le bloc 50 fournissant les modèles électriques :Link between the block 16 of technological data and block 50 providing the electric models:
Pour élaborer les modèles électriques en tenant compte des données technologiques, on peut faire appel à divers outils connus organisés sous forme de bibliothèques de modèles électriques de circuits formés de composants tels que des composants CMOS. Par exemple, la société américaine CadenceIn order to develop the electrical models taking into account the technological data, various known tools can be used in the form of electrical model libraries of circuits formed of components such as CMOS components. For example, the American company Cadence
Design Systems fournit un logiciel SubstrateStorm. A titre d'exemple, encore, on peut citer l'outil logiciel Space de l'université néerlandaise de DeIft.Design Systems provides SubstrateStorm software. As an example, again, mention may be made of the software tool Space of the Dutch University DeIft.
Les modèles représentent tant les composants que les paramètres de fabrication, notamment le substrat, le boîtier et les interconnexions . Ces dernières sont formées d' une superposition de couches de métal et d'isolant. Le modèle d'une interconnexion est une résistance et une inductance et l'isolant entre deux couches métalliques forme un condensateur. En outre, on considère qu' il existe une inductance mutuelle entre deux couches métalliques séparées par un isolant. Par exemple, l'outil logiciel Assura de la sociétéThe models represent both the components and the manufacturing parameters, including the substrate, the housing and the interconnections. These are formed of a superposition of layers of metal and insulation. The model of an interconnection is a resistor and an inductor and the insulator between two metal layers forms a capacitor. In addition, it is considered that there is a mutual inductance between two metal layers separated by an insulator. For example, the company's Assura software tool
Cadence Design Systems caractérise les interconnexions comme des inductances, des résistances et des condensateurs. On peut aussi citer les outils « Calibre xRC » et « Calibre xL » de la société Mentor Graphics. L'outil logiciel Space mentionné ci-dessus permet également de caractériser les interconnexions. Cependant, cet outil est limité aux résistances et aux condensateurs. Il peut être complété par un outil d'extraction des inductances et des mutuelles inductances tel que l'outil logiciel Fast Henry de l'université américaine MIT. Cet outil est décrit dans l'article de M. Kamon intitulé « Fast Henry : a multiple accelerated 3D inductance extraction program », IEEE transactions MTT volume 42, n° 9, pages 1750 à 1758, 1994.Cadence Design Systems characterizes interconnections as inductors, resistors and capacitors. Mention may also be made of the "Caliber xRC" and "Caliber xL" tools from Mentor Graphics. The Space software tool mentioned above also makes it possible to characterize the interconnections. However, this tool is limited to resistors and capacitors. It can be completed by a tool for extracting inductances and mutual inductances such as the Fast Henry software tool from the American University MIT. This tool is described in Mr. Kamon's article "Fast Henry: A Multiple Accelerated 3D Inductance Extraction Program," IEEE Transactions MTT Volume 42, No. 9, pages 1750-1758, 1994.
Les modèles électriques de boîtiers sont fournis en général par les fabricants de tels boîtiers. On peut également faire appel à un logiciel dénommé HFSS de la société américaine Ansoft .Electrical models of housings are generally provided by the manufacturers of such housings. You can also use a software called HFSS Ansoft American company.
Liaison entre le bloc 16 de données technologiques et le bloc 34 de segmentationLink between block 16 of technological data and block 34 of segmentation
Les produits logiciels existants permettent de modéliser les morceaux de lignes indépendamment de leur position dans le circuit. Les lignes effectuent un transport d'alimentation, un transport de signal d'horloge et un transport d'information. Il existe aussi des éléments de lignes qui ne transportent aucun signal.Existing software products can model line pieces regardless of their position in the circuit. The lines perform power transport, clock signal transport, and information transport. There are also elements of lines that do not carry no signal.
Selon une réalisation particulièrement avantageuse de l'invention, on part de la constatation que le bruit se transporte principalement par les lignes d'alimentation. Ainsi, selon cette réalisation, dans le bloc 34, on identifie et on isole ces lignes d'alimentation et seules ces lignes, ainsi que le substrat et le boîtier, sont utilisés pour former le modèle électrique 50 qui caractérisera les éléments générateurs de bruit ou éléments parasites . Ainsi, contrairement à l'état antérieur de la technique, au lieu de tenir compte de tous les nœuds électriques, c'est-à-dire en général de millions de connexions électriques, on ne considère qu'un nombre très limité de connexions, sans compromettre la qualité de la modélisation. Toutefois, les nœuds d'alimentation sont, malgré tout, en nombre très important. En effet, une ligne de longueur 1 mm comportant des connexions de 0,1 μ, comporte 10.000 segments de lignes. En outre, le substrat comporte plusieurs couches, ce qui augmente d'autant la complexité. Pour limiter encore les calculs, grâce aux données fournies, d'une part, par le bloc 22 de modèles de cellules et, d'autre part, par le bloc 32 fournissant la géométrie des circuits intégrés, on identifie les éléments réellement sensibles au bruit. En outre, on tient compte de la distance séparant les éléments générateurs de bruit des éléments sensibles au bruit.According to a particularly advantageous embodiment of the invention, it is assumed that the noise is carried mainly by the supply lines. Thus, according to this embodiment, in block 34, these supply lines are identified and isolated and only these lines, as well as the substrate and the case, are used to form the electrical model 50 which will characterize the noise generating elements or parasitic elements. Thus, contrary to the prior art, instead of taking into account all the electrical nodes, that is to say generally millions of electrical connections, only a very limited number of connections are considered, without compromising the quality of modeling. However, the power nodes are, despite everything, in very large numbers. Indeed, a line of length 1 mm with connections of 0.1 μ, has 10,000 line segments. In addition, the substrate has several layers, which increases the complexity. To further limit the calculations, thanks to the data provided, on the one hand, by the block 22 of cell models and, on the other hand, by the block 32 providing the geometry of the integrated circuits, the elements actually sensitive to noise are identified. . In addition, the distance separating the noise generating elements from the noise sensitive elements is taken into account.
Pour cette identification, on remarque d'abord que l'identification des éléments générateurs de bruit s'effectue pour chaque alimentation. En outre, selon une réalisation, pour tenir compte de la distance entre chaque générateur de bruit et chaque élément sensible au bruit, on subdivise l'espace, à deux dimensions, par exemple par un réseau à mailles carrées dont le pas augmente en fonction de la distance avec les éléments sensibles au bruit, et dans chaque maille, on effectue une simplification pour ne retenir qu'une contribution équivalente de tous les circuits générateurs de bruit se trouvant dans cette maille. Pour cette simplification : a) Tous les éléments électriques se trouvant entre deux nœuds identiques sont considérés comme étant en parallèle. b) Dans une maille, chaque réseau d'alimentation est connecté au substrat par un seul objet physique. Cet objet physique virtuel a une forme déterminée, par exemple carrée, dont l'aire est la somme des aires des objets physiques réels que l'on trouve dans chaque circuit de la maille. Sa position correspond au barycentre de toutes les surfaces considérées.For this identification, it is first noted that the identification of the noise generating elements is performed for each power supply. In addition, according to one embodiment, to take into account the distance between each noise generator and each noise-sensitive element, the two-dimensional space is subdivided, for example by a square-mesh network whose pitch increases as a function of the distance to the noise-sensitive elements, and in each mesh, a simplification is made to retain only an equivalent contribution of all the noise generating circuits in this mesh. For this simplification: a) All electrical elements between two identical nodes are considered to be in parallel. b) In a mesh, each supply network is connected to the substrate by a single physical object. This virtual physical object has a determined shape, for example square, whose area is the sum of the areas of real physical objects found in each circuit of the mesh. Its position corresponds to the center of gravity of all surfaces considered.
Ainsi, on obtiendra des détails plus importants sur le bruit pour les générateurs de bruit lorsqu' ils sont proches des éléments sensibles au bruit.Thus, more noise details for noise generators will be obtained when they are close to the noise sensitive elements.
A titre d'exemple, différentes méthodes de maillage appliquées avec succès sont décrites dans un article de Volker Gaede et Olivier Gunther intitulé « Multidimensional Access Methods », ACM Computer Survey, Vol. 30, No. 2, pages 170 à 231, juin 1998.For example, various mesh methods successfully applied are described in an article by Volker Gaede and Olivier Gunther entitled "Multidimensional Access Methods", ACM Computer Survey, Vol. 30, No. 2, pp. 170-231, June 1998.
Sur la figure 2, on voit que l'espace à proximité d'un élément 100 sensible au bruit, est subdivisé avec des mailles fines alors que pour les mailles éloignées de l'élément 100, le pas est sensiblement plus important.In FIG. 2, it can be seen that the space in the vicinity of a noise-sensitive element 100 is subdivided with fine meshes, whereas for the meshes remote from the element 100, the pitch is substantially larger.
En variante, le produit logiciel est tel qu' il permet de tenir compte de tous les nœuds, mais en affectant un poids différent à chaque nœud. Par exemple, si on veut tenir compte seulement des nœuds d'alimentation, alors on affectera un poids nul aux interconnexions avec les signaux d'horloge et aux bus. Il est également possible d'indiquer un degré de précision sur le modèle électrique pour chaque nœud ; à titre d'exemple, le modèle peut négliger les inductances à chaque nœud. A titre d'exemple encore, on sélectionne les interconnexions avec les signaux d'horloge - qui fournissent des fronts de montées ou de descentes raides à une grande fréquence - et les grands bus.In a variant, the software product is such that it makes it possible to take all the nodes into account, but assigning a different weight to each node. For example, if you want to consider only the power nodes, then we will assign a zero weight to the interconnections with the clock signals and buses. It is also possible to indicate a degree of precision on the electrical model for each node; for example, the model can neglect the inductances at each node. As yet another example, the interconnections with the clock signals - which provide steep ascent or descent fronts at a high frequency - and the large buses are selected.
Les modèles de cellules 22. Ces modèles de cellules 22 servent surtout à identifier et/ou caractériser les éléments générateurs de bruit.Cell models 22. These cell models 22 serve mainly to identify and / or characterize the noise generating elements.
Pour caractériser ces éléments générateurs de bruit, on peut faire appel, selon une première réalisation de l'invention, à la technologie décrite dans la demande de brevet européen 1.134.676. Pour illustrer le procédé décrit dans ce brevet antérieur, on a représenté sur la figure 3, une porte ET comportant deux entrées A et B avec une alimentation fournissant à l'entrée une tension Vdd, et une intensité idd^ et à la sortie une tension Vss et un courant iss. En outre, cette porte ET fournit son signal de sortie sur une charge qui est, par exemple, un condensateur. La porte ET injecte enfin un courant iSUb directement dans le substrat semi-conducteur.To characterize these noise generating elements, according to a first embodiment of the invention, the technology described in the European patent application 1.134.676 can be used. To illustrate the process described in this prior patent, FIG. 3 shows an AND gate having two inputs A and B with a power supply supplying a voltage V dd at the input, and an intensity i dd i and at the output a voltage V ss and a current i ss . In addition, this AND gate provides its output signal on a load which is, for example, a capacitor. The AND gate finally injects a current i SUb directly into the semiconductor substrate.
Pour caractériser le bruit fourni par une telle porte ET, on simule diverses possibilités de commutations. Ainsi, comme montré sur le figure 4a, on simule les signaux sur les entrées A et B avec des fronts de montées et des fronts de descentes à divers instants .To characterize the noise provided by such an AND gate, various switching possibilities are simulated. Thus, as shown in FIG. 4a, the signals on inputs A and B are simulated with rising edges and falling edges at various times.
Pour chacune de ces situations, on détermine par exemple par simulation, les valeurs idd^ iss et iSUb comme représenté par les diagrammes des figures 4b, 4c et 4d.For each of these situations, the values idd ^ iss and i SU b are determined for example by simulation, as represented by the diagrams of FIGS. 4b, 4c and 4d.
Le courant iss est le courant consommé qui diffère du courant fourni idd puisque ce courant fourni idd est dérivé vers la charge ainsi que vers le substrat iSUb- Les diverses formes d'ondes correspondant aux diverses transitions sont stockées dans une base de données de grande capacité .The current i ss is the consumed current that differs from the current supplied i dd since this supplied current i dd is derived to the load as well as to the substrate i SU b- The various waveforms corresponding to the various transitions are stored in a base large capacity data.
Ensuite, on part d'un circuit élémentaire à porte ET, et on considère le circuit plus complexe constitué de deux portes ET comme représenté sur la figure 5. Dans cet exemple, une entrée de la seconde porte ET est connectée à la sortie de la première porte ET et la seconde entrée de la seconde porte ET reçoit un signal C. Ainsi, ce circuit à deux portes ET comporte trois entrées A, B et C. On considère alors les diverses combinaisons possibles de signaux A, B et C. Une combinaison de valeurs de signaux A, B et C constitue un vecteur d'entrée. Etant donné que, dans le cas général, on ne peut pas considérer toutes les possibilités de combinaisons, des procédés connus permettent de sélectionner des valeurs d' entrée représentatives .Then, we start from an elementary circuit with an AND gate, and we consider the more complex circuit consisting of two AND gates as shown in FIG. 5. In this example, an input of the second AND gate is connected to the output of the first AND gate and the second input of the second AND gate receives a C signal. Thus, this two-gate AND circuit has three inputs A, B and C. The various possible combinations of signals A, B and C are then considered. A combination of signal values A, B and C constitutes an input vector. Since in the general case not all possibilities of combinations can be considered, known methods make it possible to select representative input values.
Pour déduire les formes d'ondes des courants des formes d'ondes obtenues dans le cas d'une simple porte ET, on observe que le courant d'entrée de l'alimentation est la somme des courants d'entrée ii et i3 sur chacune des portes et, de même, le courant de sortie iss est la somme des courants de sortie i2 et i4 sur chacune des portes. Dans ces conditions, les formes d'ondes des courants idd et iss sont des sommes de valeurs stockées (figures 4b et 4c) . Les modèles de cellules 22 sont également utilisés pour identifier et caractériser le gabarit de sensibilité des cellules sensibles au bruit.To derive the waveforms of the currents of waveforms obtained in the case of a simple AND gate, it is observed that the input current of the power is the sum of input currents ii and i 3 of each of the gates and likewise the output current i ss is the sum of the output currents i 2 and i 4 on each of the gates. Under these conditions, the waveforms of currents i dd and i ss are sums of stored values (FIGS. 4b and 4c). Cell models 22 are also used to identify and characterize the sensitivity mask of noise-sensitive cells.
On rappelle que, par « gabarit », on entend le seuil de sensibilité au bruit de la cellule correspondante pour chaque fréquence. Dans d'autres réalisations, on considère les valeurs de sensibilité au bruit en fonction du temps, ce temps étant déterminé par une référence telle qu'une horloge. Par exemple, dans le cas d'un convertisseur analogique/numérique, la sensibilité au bruit est la plus importante pendant l'échantillonnage du signal analogique.It is recalled that, by "template", we mean the noise sensitivity threshold of the corresponding cell for each frequency. In other embodiments, the noise sensitivity values are considered as a function of time, this time being determined by a reference such as a clock. For example, in the case of an analog / digital converter, the noise sensitivity is greatest during the sampling of the analog signal.
Il faut également noter qu'une cellule n'est pas exclusivement considérée comme génératrice de bruit ou sensible au bruit. Ainsi, chaque modèle de circuit est soit un générateur de bruit, soit un « gabarit » de sensibilité au bruit, soit une combinaison des deux.It should also be noted that a cell is not exclusively considered noise generating or noise sensitive. Thus, each circuit model is either a noise generator, a noise sensitivity "template", or a combination of both.
Par ailleurs, on peut noter qu'il faut identifier la connexion physique de chaque cellule vers le substrat pour chacun des réseaux d'alimentation. En outre, on peut relever que la précision des calculs peut être améliorée en prenant en compte la résistance du conducteur qui relie les composants actifs de la cellule au point de connexion de l'alimentation du réseau d'alimentation dans la cellule. Enfin, il faut aussi, en général, tenir compte des capacités de découplage entre alimentations formées par les caissons des transistors complémentaires, ces capacités ayant une influence significative sur le transfert du bruit.Furthermore, it should be noted that the physical connection of each cell to the substrate must be identified for each of the supply networks. In addition, it can be noted that the accuracy of the calculations can be improved by taking into account the resistance of the conductor which connects the components cell assets at the point of connection of the power supply network to the cell. Finally, it must also, in general, take into account the decoupling capabilities between power supplies formed by the boxes of complementary transistors, these capabilities having a significant influence on the transfer of noise.
Distribution du bruit sur les « victimes »Distribution of noise on "victims"
Pour caractériser le bruit, il faut déterminer les variations des tensions vdd et vss pour chaque réseau d'alimentation. A cet effet, on part des variations déterminées pour idd et iss, comme décrit ci-dessus (dans un exemple simplifié) , et on tient compte des modèles de circuits qui sont par exemple simulés par des réseaux RC (résistances et condensateurs) .To characterize the noise, it is necessary to determine the variations of the voltages v dd and v ss for each power supply network. For this purpose, we start from the variations determined for i dd and i ss , as described above (in a simplified example), and account is taken of circuit models which are for example simulated by RC networks (resistors and capacitors). .
De façon en soi connue, on considère que les réseaux d' alimentation des circuits générateurs de bruit sont reliés aux circuits sensibles au bruit par l'intermédiaire du substrat, lequel est également simulé sous la forme d'un circuit RC. Ainsi, le bruit est caractérisé par les formes d'ondes aux points de connexion reliés aux circuits sensibles au bruit.In a manner known per se, it is considered that the supply networks of the noise generating circuits are connected to the noise sensitive circuits via the substrate, which is also simulated in the form of an RC circuit. Thus, noise is characterized by waveforms at connection points connected to noise sensitive circuits.
Le procédé de caractérisation de la distribution de bruit que l'on vient de décrire n'est pas toujours satisfaisant. En effet, il nécessite une simulation analogique relativement complexe. Cette simulation analogique est de type « Spice » comme par exemple proposée dans une version « 3f5 » dans le site Internet de l'université américaine de Berkeley. On peut également citer des simulateurs commerciaux tel que le logiciel « Spectre » distribué par la société Cadence Design Systems. Ce procédé présente aussi l'inconvénient de nécessiter un modèle simplifié qui ne tient compte que du couplage par le substrat entre circuits générateurs de bruit et circuits sensibles au bruit.The characterization method of the noise distribution just described is not always satisfactory. Indeed, it requires a relatively complex analog simulation. This analog simulation is of the "Spice" type, for example proposed in a "3f5" version on the website of the American University of Berkeley. Commercial simulators such as "Specter" software distributed by Cadence Design Systems can also be mentioned. This method also has the disadvantage of requiring a simplified model that only takes into account the coupling by the substrate between noise generating circuits and noise sensitive circuits.
Ainsi, selon un mode de réalisation, l'invention apporte deux perfectionnements à la technique connue, ces perfectionnements pouvant s'utiliser indépendamment l'un de l'autre.Thus, according to one embodiment, the invention provides two improvements to the known technique, these improvements that can be used independently of one another.
Le premier perfectionnement consiste à faire appel à un modèle plus réaliste de circuit, comme représenté par un exemple simplifié sur la figure 6. Le modèle de circuit tient compte, non seulement du couplage par le substrat mais aussi du couplage par les interconnexions et par le boîtier. Ainsi, comme montré sur la figure 6, le substrat 78 supporte un plot d'entrée d'alimentation 82 relié par un fil 80 à une patte 84 du boîtier. Le fil de liaison 80 est modélisé par une inductance et une résistance.The first improvement is to use a more realistic model of circuit, as represented by a simplified example in Figure 6. The circuit model takes into account not only the coupling by the substrate but also the coupling by the interconnections and by the housing. Thus, as shown in Figure 6, the substrate 78 supports a power input pad 82 connected by a wire 80 to a tab 84 of the housing. The connecting wire 80 is modeled by inductance and resistance.
Sur le substrat 78, sont formées des interconnexions sous forme de lignes métalliques 86, par exemple pour le réseau d'alimentation Vdd- Ces lignes métalliques 86 alimentent un circuit 88 réalisé sur le substrat 78, ce circuit 88 étant par exemple de type numérique avec un accès 98. Les fils 86 sont représentés par des inductances et des résistances ainsi que des capacités 90 avec d'autres fils 92. On tient compte, dans ce modèle, des inductances mutuelles entre fils 80, 86 et 94. Le fil 94 est, lui aussi, relié à une patte 96 du boîtier. La précision du modèle peut être améliorée en incluant les capacités entre les fils 86 et le substrat 78, ainsi que les capacités de couplages entre fils 80 et 94 et entre pattes 84 et 96. Les plots 84, 96 ainsi que l'accès 98 au circuit 88 et l'accès 102 à un circuit 104 sur le substrat constituent des points d' interconnexion vers les alimentations et vers les circuits sensibles au bruit. Les circuits 88 et 104 sont reliés au substrat. On sait caractériser des circuits comportant des multiplicités de nœuds, à savoir, les nœuds relatifs aux alimentations 82, 84, 98, 102, 96, ainsi que les nœuds Ni, N2 qui constituent les noeuds d'un réseau. Les lois de Kirchoff permettent de relier entre elles les diverses valeurs d'intensités de courant dans le réseau. On sait que les tensions et les courants injectés de l'extérieur dans un tel système peuvent se représenter par un vecteur b et que ce vecteur b est relié au vecteur x qui représente les variables internes du système, c'est-à-dire les tensions de nœuds et les courants de branches. La relation entre b et x est la suivante : b = Ax relation dans laquelle A est une matrice représentant les paramètres caractéristiques des divers éléments du réseau. Cette matrice est une fonction de transfert combinant les influences respectives du substrat, des interconnexions et du boîtier. Ainsi, x représente l'influence des générateurs de bruit sur les éléments sensibles au bruit.On the substrate 78, are formed interconnections in the form of metal lines 86, for example for the supply network V dd - These metal lines 86 feed a circuit 88 made on the substrate 78, this circuit 88 being for example of digital type with an access 98. The wires 86 are represented by inductances and resistors as well as capacitors 90 with other wires 92. In this model, mutual inductances between wires 80, 86 and 94 are taken into account. is also connected to a tab 96 of the housing. The accuracy of the model can be improved by including the capacitances between the wires 86 and the substrate 78, as well as the coupling capacitors between wires 80 and 94 and between tabs 84 and 96. The pads 84, 96 and the access 98 to the circuit 88 and access 102 to a circuit 104 on the substrate constitute interconnection points to the power supplies and to the noise sensitive circuits. The circuits 88 and 104 are connected to the substrate. It is known to characterize circuits comprising multiplicities of nodes, namely, the nodes relating to the power supplies 82, 84, 98, 102, 96, as well as the nodes Ni, N 2 which constitute the nodes of a network. The laws of Kirchoff make it possible to connect together the various values of current intensities in the network. It is known that the voltages and currents injected from the outside into such a system can be represented by a vector b and that this vector b is connected to the vector x which represents the internal variables of the system, that is to say the node voltages and branch currents. The relation between b and x is as follows: b = Ax relation in which A is a matrix representing the characteristic parameters of the various elements of the network. This matrix is a transfer function combining the respective influences of the substrate, the interconnections and the housing. Thus, x represents the influence of noise generators on noise sensitive elements.
Selon encore un autre aspect de l'invention, qui peut s'utiliser indépendamment de l'aspect que l'on vient de décrire - à savoir utiliser un modèle plus complet de circuits que le modèle de l'état antérieur de la technique - on simplifie les calculs en ne conférant qu' un nombre limité de paramètres aux formes d'ondes des courants et tensions aux points d'accès. A cet effet, selon une réalisation, on découpe chaque forme d'onde 120 (fig. 7) qui est représentée par un signal de courant ou tension variant en fonction du temps, en fenêtres temporelles d'une durée déterminée, par exemple 100 picosecondes, et dans chacune de ces fenêtres temporelles, par exemple t0 (figure 7), on détermine la valeur minimum m et la valeur maximum M du signal ainsi que le temps minimum tm de montée et le temps minimum de descente td des signaux. Ces quatre paramètres m, M, tm, td sont des caractéristiques d'un signal triangulaire. Ce signal peut aisément être représenté par sa transformée de Fourier ou analogue, telle qu'une transformée de Laplace. Le nombre de paramètres de ces transformées est également restreint. Ainsi, l'équation Ax = b peut être utilisée avec les transformées de Fourier ou de Laplace, ce qui permet de se passer des simulations analogiques complexes. Autrement dit, avec cette simplification, on ne tient pas compte des valeurs antérieures des signaux, les valeurs instantanées de ces signaux suffisant pour caractériser le bruit atteignant chaque circuit sensible.According to yet another aspect of the invention, which can be used independently of the aspect just described - namely to use a more complete model of circuits than the prior art model - one simplifies calculations by conferring only a limited number of parameters to the waveforms of the currents and voltages at the access points. For this purpose, according to one embodiment, each waveform 120 (FIG 7), which is represented by a current signal or voltage varying as a function of time, is divided into time windows of a determined duration, for example 100 picoseconds. , and in each of these time windows, for example t 0 (FIG. 7), the minimum value m and the maximum value M of the signal as well as the minimum time t m of rise and the minimum time of descent t d of the signals are determined. . These four parameters m, M, t m , t d are characteristics of a triangular signal. This signal can easily be represented by its Fourier transform or the like, such as a Laplace transform. The number of parameters of these transforms is also restricted. Thus, the equation Ax = b can be used with the Fourier or Laplace transforms, which makes it possible to dispense with complex analog simulations. In other words, with this simplification, values are not taken into account. previous signals, the instantaneous values of these signals sufficient to characterize the noise reaching each sensitive circuit.
En variante, à la place des paramètres tm et td, on considère les plus fortes pentes de montée et de descente des signaux.Alternatively, instead of the parameters t m and t d , we consider the steepest slopes of rise and fall of the signals.
Le procédé selon l'invention permet de déterminer si un système électronique intégré faisant appel à des signaux analogiques, fonctionne correctement avant même de le réaliser physiquement, avec des bases de données ayant des capacités de mémoire raisonnables et avec des temps de calcul relativement courts .The method according to the invention makes it possible to determine whether an integrated electronic system using analog signals, functions correctly before it is physically realized, with databases having reasonable memory capacities and with relatively short calculation times.
L'invention s'étend également au circuit électronique ou au logiciel apte à mettre en œuvre le procédé décrit ci- dessus. The invention also extends to the electronic circuit or the software capable of implementing the method described above.

Claims

REVENDIC-VTIONS REVENDIC-VTIONS
1. Procédé pour vérifier, avant fabrication, le bon fonctionnement de systèmes électroniques à circuit (s) intégré (s) faisant appel à des signaux analogiques caractérisé en ce qu'il comporte en combinaison les étapes suivantes : - identification (22) des circuits sensibles au bruit,1. A method for checking, before manufacture, the proper functioning of electronic systems with integrated circuit (s) using analog signals characterized in that it comprises in combination the following steps: - identification (22) circuits sensitive to noise,
- établissement d'un gabarit de sensibilité acceptable pour ces circuits sensibles au bruit,- establishment of an acceptable sensitivity mask for these noise-sensitive circuits,
- modélisation du bruit,- noise modeling,
- détermination (50) de la fonction de transfert du bruit vers les circuits sensibles, etdetermining (50) the noise transfer function to the sensitive circuits, and
- comparaison (58) du niveau de bruit atteignant les circuits sensibles avec un gabarit de seuil de sensibilité acceptable pour les circuits sensibles,comparing (58) the noise level reaching the sensitive circuits with an acceptable sensitivity threshold mask for the sensitive circuits,
- l'établissement du gabarit, la modélisation du bruit, et la détermination de la fonction de transfert faisant appel à un modèle de circuit qui tient compte du couplage par le substrat, et du couplage par les interconnexions et par le boîtier.- template setup, noise modeling, and transfer function determination using a circuit model that considers substrate coupling, and coupling through interconnects and the enclosure.
2. Procédé selon la revendication 1 caractérisé en ce que les circuits sensibles au bruit sont choisis dans le groupe comprenant : les circuits analogiques et RF, notamment les amplificateurs, les filtres, les oscillateurs, les mélangeurs, les échantillonneurs-bloqueurs, des circuits numériques de type mémoire, les PLL, des circuits d'entrée-sortie, et les références de tension.2. Method according to claim 1 characterized in that the noise-sensitive circuits are chosen from the group comprising: analog and RF circuits, in particular amplifiers, filters, oscillators, mixers, sample-and-hold circuits, digital circuits memory type, PLLs, input-output circuits, and voltage references.
3. Procédé selon la revendication 1 ou 2 caractérisé en ce que, pour modéliser le bruit et déterminer la fonction de transfert du bruit vers les circuits sensibles, parmi les interconnexions, on tient compte seulement des connexions aux lignes d'alimentation3. Method according to claim 1 or 2 characterized in that, to model the noise and determine the noise transfer function to the sensitive circuits, among the interconnections, only the connections to the supply lines are taken into account
4. Procédé selon l'une des revendications 1 à 3 caractérisé en ce que, pour modéliser le bruit et déterminer la fonction de transfert du bruit vers les circuits sensibles, on attribue à chaque connexion ou nœud un poids variable, le poids le plus important étant pour les connexions d'alimentation et pour les connexions qui fournissent des signaux à fronts de montée ou de descente raides .4. Method according to one of claims 1 to 3 characterized in that, to model the noise and determine the noise transfer function to the sensitive circuits, is assigned to each connection or node a variable weight, the weight the most important being for power connections and for connections that provide signals with steep ascent or descent fronts.
5. Procédé selon l'une des revendications 1 à 4 caractérisé en ce qu'on identifie des circuits générateurs de bruits .5. Method according to one of claims 1 to 4 characterized in that identifies noise generating circuits.
6. Procédé selon la revendication 5, caractérisé en ce que ces circuits générateurs de bruit font partie du groupe comportant : les circuits numériques, les cellules mémoires, et des circuits analogiques et RF tels que des oscillateurs contrôlés en tension (VCO) et des amplificateurs de puissance.6. Method according to claim 5, characterized in that these noise generating circuits are part of the group comprising: digital circuits, memory cells, and analog and RF circuits such as voltage controlled oscillators (VCO) and amplifiers power.
7. Procédé selon la revendication 5 ou 6 caractérisé en ce que pour identifier les circuits générateurs de bruit et les circuits sensibles ainsi que leurs paramètres respectivement de génération de bruit et de sensibilité,7. The method of claim 5 or 6 characterized in that for identifying the noise generating circuits and the sensitive circuits and their respective parameters of noise generation and sensitivity,
- on détermine les positions relatives des différents blocs ou circuits composant le système,the relative positions of the different blocks or circuits making up the system are determined,
- on détermine la dimension et la position des diverses lignes d'alimentation, - on détermine les points d'entrée/sortie, etthe size and position of the various feed lines are determined, the entry / exit points are determined, and
- on détermine le bruit atteignant chaque circuit sensible par les positions relatives des circuits générateurs de bruit et des circuits sensibles au bruit.the noise reaching each sensitive circuit is determined by the relative positions of the noise generating circuits and the noise sensitive circuits.
8. Procédé selon l'une des revendications 5 à 7, caractérisé en ce que pour modéliser le bruit et déterminer la fonction de transfert du bruit vers les circuits sensibles, on affecte un poids plus important aux circuits générateurs de bruit proches des circuits sensibles qu' aux circuits générateurs de bruit plus éloignés des circuits sensibles . 8. Method according to one of claims 5 to 7, characterized in that to model the noise and determine the transfer function of the noise to the sensitive circuits, we assign a weight greater noise generating circuits close to the sensitive circuits that 'to noise generating circuits further away from sensitive circuits.
9. Procédé selon la revendication 8 caractérisé en ce que pour conférer un poids plus important aux circuits générateurs de bruit proches des circuits sensibles, on subdivise l'espace à deux dimensions du système, la subdivision étant d' autant plus fine que le circuit générateur de bruit est proche d'un circuit sensible. 9. A method according to claim 8 characterized in that to confer a weight greater noise generating circuits close to sensitive circuits, the two-dimensional space of the system is subdivided, the subdivision being thinner than the generating circuit. noise is close to a sensitive circuit.
10. Procédé selon la revendication 9 caractérisé en ce que pour chaque subdivision, on effectue une simplification pour ne retenir qu'une contribution équivalente de tous les circuits générateurs de bruit se trouvant dans cette maille. 10. The method of claim 9 characterized in that for each subdivision, a simplification is performed to retain only an equivalent contribution of all the noise generating circuits in this mesh.
11. Procédé selon la revendication 10 caractérisé en ce que pour cette simplification :11. Method according to claim 10 characterized in that for this simplification:
- tous les éléments électriques se trouvant entre deux nœuds identiques sont considérés comme étant en parallèle, et dans une maille, chaque réseau d'alimentation est connecté au substrat par un seul objet physique, cet objet physique ayant une forme déterminée, par exemple carrée, dont l'aire est la somme des aires des objets physiques réels que l'on trouve dans chaque circuit de la maille.all the electrical elements lying between two identical nodes are considered to be in parallel, and in a mesh, each supply network is connected to the substrate by a single physical object, this physical object having a determined shape, for example square, whose area is the sum of the areas of the real physical objects found in each circuit of the mesh.
12. Procédé selon la revendication 11 caractérisé en ce que la position de l'objet virtuel correspond au barycentre de toutes les surfaces considérées.12. The method of claim 11 characterized in that the position of the virtual object corresponds to the barycentre of all surfaces considered.
13. Procédé selon l'une des revendications 5 à 12 caractérisé en ce que, pour modéliser le bruit des circuits générateurs de bruit, on mémorise, pour une sélection de signaux d'entrée, une pluralité de formes d'ondes de signaux à des nœuds ou connexions par lesquels transitent le bruit.13. Method according to one of claims 5 to 12 characterized in that, for modeling the noise of the noise generating circuits, for a selection of input signals, a plurality of signal waveforms are stored at different frequencies. nodes or connections through which the noise passes.
14. Procédé selon la revendication 13 caractérisé en ce qu'on découpe chaque forme d'ondes en fenêtres temporelles (t0) et en ce que pour chaque fenêtre temporelle, la forme d'onde est représentée par un signal triangulaire.14. The method of claim 13 characterized in that each waveform is cut into time windows (t 0 ) and in that for each time window, the waveform is represented by a triangular signal.
15. Procédé selon la revendication 14 caractérisé en ce que le signal triangulaire est obtenu à partir de la valeur minimum (m) et de la valeur maximum (M) dans chaque fenêtre temporelle ainsi que du temps de montée minimum et du temps de descente minimum dans cette fenêtre temporelle, ou de la plus forte pente de montée et de la plus forte pente de descente dans cette fenêtre.15. The method of claim 14 characterized in that the triangular signal is obtained from the minimum value (m) and the maximum value (M) in each time window and the minimum rise time and the minimum descent time. in this time window, or the steepest climb slope and the steepest descent slope in this window.
16. Procédé selon la revendication 14 ou 15 caractérisé en ce qu'on effectue la transformée de Fourier, de Laplace ou analogue du signal triangulaire pour déterminer le niveau de bruit .16. The method of claim 14 or 15 characterized in that the Fourier transform, Laplace or similar triangular signal is performed to determine the level of noise.
17. Procédé selon l'une des revendications 13 à 16 caractérisé en ce que les diverses formes d'ondes sont découpées en fenêtres temporelles et en ce que pour chaque fenêtre temporelle, on choisit des valeurs représentant la forme d'onde telles qu'elles permettent de tenir compte seulement des valeurs instantanées des signaux, sans tenir compte des valeurs antérieures .17. Method according to one of claims 13 to 16 characterized in that the various waveforms are divided into time windows and in that for each time window, values are chosen representing the waveform as they allow to take into account only the instantaneous values of the signals, without taking into account the previous values.
18. Circuit électronique ou logiciel apte à mettre en œuvre le procédé selon l'une des revendications 1 à 17. 18. Electronic circuit or software capable of implementing the method according to one of claims 1 to 17.
EP06794508A 2005-07-28 2006-07-28 Method and apparatus for assisting integrated circuit designing Withdrawn EP1907961A2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0552363A FR2889332B1 (en) 2005-07-28 2005-07-28 METHOD AND APPARATUS FOR ASSISTING THE DESIGN OF INTEGRATED CIRCUITS
PCT/FR2006/050763 WO2007012787A2 (en) 2005-07-28 2006-07-28 Method and apparatus for assisting integrated circuit designing

Publications (1)

Publication Number Publication Date
EP1907961A2 true EP1907961A2 (en) 2008-04-09

Family

ID=36282559

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06794508A Withdrawn EP1907961A2 (en) 2005-07-28 2006-07-28 Method and apparatus for assisting integrated circuit designing

Country Status (5)

Country Link
US (1) US8306803B2 (en)
EP (1) EP1907961A2 (en)
JP (1) JP5165564B2 (en)
FR (1) FR2889332B1 (en)
WO (1) WO2007012787A2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4924136B2 (en) * 2006-05-23 2012-04-25 富士通株式会社 Noise analysis program, recording medium recording the program, noise analysis apparatus, and noise analysis method
US7865850B1 (en) * 2007-02-28 2011-01-04 Cadence Design Systems, Inc. Method and apparatus for substrate noise aware floor planning for integrated circuit design
US7953581B2 (en) * 2008-06-19 2011-05-31 Oracle America, Inc. System, method and apparatus for sensitivity based fast power grid simulation with variable time step
FR2933831B1 (en) * 2008-07-11 2010-10-08 Inrets METHOD FOR GENERATING A SCENARIO OF ELECTROMAGNETIC NOISE
US8341579B2 (en) 2008-10-27 2012-12-25 Nec Corporation Method, apparatus, and system for analyzing operation of semiconductor integrated circuits
JP2012008719A (en) * 2010-06-23 2012-01-12 Fujitsu Ltd Circuit board noise analyzing device
JP5832252B2 (en) * 2011-11-17 2015-12-16 ルネサスエレクトロニクス株式会社 Noise analysis model and noise analysis method
KR102028921B1 (en) 2013-02-07 2019-10-08 삼성전자주식회사 Device for measuring integrated circuit current and method for measuring integrated circuit current using the device
US10394999B2 (en) * 2015-11-18 2019-08-27 International Business Machines Corporation Analysis of coupled noise for integrated circuit design
KR20230153509A (en) 2018-12-31 2023-11-06 에이에스엠엘 네델란즈 비.브이. In-die metrology methods and systems for process control

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3212423B2 (en) * 1993-09-30 2001-09-25 富士通株式会社 Test pattern creation device
JP3655064B2 (en) * 1996-09-02 2005-06-02 株式会社東芝 Semiconductor device design support equipment
US5995733A (en) * 1997-01-27 1999-11-30 Lucent Technologies, Inc. Method and apparatus for efficient design and analysis of integrated circuits using multiple time scales
US5986314A (en) * 1997-10-08 1999-11-16 Texas Instruments Incorporated Depletion mode MOS capacitor with patterned Vt implants
JP3871836B2 (en) * 1999-09-22 2007-01-24 株式会社東芝 Circuit design apparatus, circuit design method, and computer-readable recording medium storing circuit design program
US6941258B2 (en) * 2000-03-17 2005-09-06 Interuniversitair Microelektronica Centrum Method, apparatus and computer program product for determination of noise in mixed signal systems
US6920417B2 (en) * 2000-03-27 2005-07-19 Cadence Design Systems, Inc. Apparatus for modeling IC substrate noise utilizing improved doping profile access key
JP3647803B2 (en) * 2000-12-25 2005-05-18 株式会社東芝 Integrated circuit analysis method, apparatus, and program
JP2004086881A (en) * 2002-06-27 2004-03-18 Matsushita Electric Ind Co Ltd Device and method for designing semiconductor integrated circuit, manufacturing method of semiconductor integrated circuit and readable recording medium
JP4241325B2 (en) * 2002-12-25 2009-03-18 セイコーエプソン株式会社 Layout system
US7313771B2 (en) * 2005-03-31 2007-12-25 Fujitsu Limited Computing current in a digital circuit based on an accurate current model for library cells

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
WO2007012787A3 (en) 2007-04-19
US20090234630A1 (en) 2009-09-17
FR2889332A1 (en) 2007-02-02
JP2009503668A (en) 2009-01-29
JP5165564B2 (en) 2013-03-21
US8306803B2 (en) 2012-11-06
WO2007012787A2 (en) 2007-02-01
FR2889332B1 (en) 2007-12-28

Similar Documents

Publication Publication Date Title
WO2007012787A2 (en) Method and apparatus for assisting integrated circuit designing
US9767240B2 (en) Temperature-aware integrated circuit design methods and systems
WO2007090980A2 (en) Method for estimating a noise generated in an electronic system and related method for testing noise immunity
CN101533425B (en) Power supply noise analysis apparatus, method and program for electronic circuit board
US9008981B2 (en) Apparatus, method and program for design validity verification of electronic circuit board with regard to power supply noise suppression
WO2007051838A1 (en) Method and device for analyzing integrated circuits
JPH07501906A (en) Computer-aided design method and apparatus for multilevel interconnect technology
FR2822263A1 (en) System and method for designing an integrated circuit taking into account the noise sensitivity of the circuit, particularly relating to pairs of components coupled together by wires
EP0971297B1 (en) Method for global clock circuit routing and placement on an integrated circuit and associated devices
TW479177B (en) Deriving statistical device models from worst-case files
EP1502300B1 (en) Circuit comprising a capacitor and at least one semiconductor component, and method for designing same
JP4325274B2 (en) Semiconductor device model creation method and apparatus
US9916415B2 (en) Integrated circuit performance modeling that includes substrate-generated signal distortions
WO2008007026A2 (en) Method of modelling the switching activity of a digital circuit
WO2008001010A2 (en) Method of modelling noise injected into an electronic system
Vaisband et al. Noise coupling models in heterogeneous 3-D ICs
EP1531409A2 (en) Verification method for integrated circuits
Cardarilli et al. Power characterization of digital filters implemented on FPGA
Bi et al. Sensitivity computation of interconnect capacitances with respect to geometric parameters
Zarkesh-Ha et al. Optimum chip clock distribution networks
Blakiewicz et al. Substrate noise modeling in early floorplanning of MS-SOCs
Boselli et al. Properties of digital switching currents in fully CMOS combinational logic
Kulkarni et al. Modelling and analysis of lower metal on-chip interconnects using physical fabrication parameters
US20220247546A1 (en) Waveform construction using interpolation of data points
FR2889333A1 (en) Noise generating circuit`s noise modeling method for integrated circuit electronic system, involves storing waveforms of signals, dividing each waveform into time windows, and representing waveform by saw-tooth signal for each window

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20080110

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

17Q First examination report despatched

Effective date: 20090327

DAX Request for extension of the european patent (deleted)
GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

RIC1 Information provided on ipc code assigned before grant

Ipc: G06F 17/50 20060101AFI20180611BHEP

INTG Intention to grant announced

Effective date: 20180628

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20181109