EP1857906A1 - Régulateur de tension linéaire et procédé de limitation de courant dans un tel régulateur - Google Patents

Régulateur de tension linéaire et procédé de limitation de courant dans un tel régulateur Download PDF

Info

Publication number
EP1857906A1
EP1857906A1 EP07107883A EP07107883A EP1857906A1 EP 1857906 A1 EP1857906 A1 EP 1857906A1 EP 07107883 A EP07107883 A EP 07107883A EP 07107883 A EP07107883 A EP 07107883A EP 1857906 A1 EP1857906 A1 EP 1857906A1
Authority
EP
European Patent Office
Prior art keywords
current
transistor
output
power transistor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP07107883A
Other languages
German (de)
English (en)
Inventor
Hugo Gicquel
Lionel Vogt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of EP1857906A1 publication Critical patent/EP1857906A1/fr
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is DC
    • G05F3/10Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/262Current mirrors using field-effect transistors only

Definitions

  • the present invention relates to linear voltage regulators which are intended to provide a regulated voltage from a reference voltage and an unstabilized supply voltage.
  • a linear voltage regulator generally comprises a power element which operates in its saturated operating zone and is connected in series with a load, to which it delivers a stabilized supply voltage Vout.
  • Figure 1 shows a typical example of a linear regulator.
  • a regulator 1 is intended to feed a charge Q. It generally comprises a power MOS transistor, M, intended to be connected in series with the load Q.
  • the transistor M is a PMOS.
  • the transistor M is controlled in its operating zone saturated by a regulation circuit AOP, for example based on a differential amplifier which drives the gate voltage Vg applied to the transistor M.
  • a first input for example the inverting input of the transistor circuit.
  • AOP regulation receives a reference voltage Vref and a second input, in this case the non-inverting input, receives the output voltage Vout (it is the regulated voltage), taken between the drain of the transistor M and the charge Q.
  • the voltage Vref is for example provided by a reference circuit capable of delivering a stable and accurate voltage.
  • the AOP amplifier is generally powered by a voltage Vsup, for example provided by a battery.
  • the control of the transistor M is adjusted, by means of the voltage Vg applied to its gate by the output of the regulation circuit AOP, as a function of the difference between the values received on the two inverting and non-inverting inputs, so as to keep the output voltage of the regulator Vout constant.
  • a resistor R between the voltage Vsup and the source of the transistor.
  • the voltage across the resistor R which is proportional to the value of the current delivered by the transistor M, is measured and compared by a circuit 3 with a determined voltage threshold. If the circuit 3 detects that the measured voltage is greater than the voltage threshold, the gate voltage Vg applied to the transistor M is modified in order to limit the current delivered by the transistor M.
  • This solution comprises the implementation within the operational amplifier of a transistor, at the inverting input stage, means which, starting from a certain current level delivered by the transistor, set at a given value the output voltage Vg of the amplifier AOP which drives the transistor, thus stopping the increase of the current delivered by the transistor M.
  • the present invention aims to propose a current limiting solution in a linear voltage regulator not exhibiting, or in a mitigated manner only, the drawbacks of the prior art mentioned above.
  • the invention proposes a linear voltage regulator comprising a voltage regulation circuit and a power transistor controlled by the output of the regulation circuit and intended to be connected in series with a load to be supplied.
  • the regulator includes in addition to a current limiting loop adapted to limit the current delivered in the load by in the power transistor.
  • the current limiting loop has an input / output node coupled to a control electrode of the power transistor. It is adapted for, when a current representative of the current delivered by the power transistor is greater than a reference current, outputting a non-zero output current and for when the current representative of the current delivered by the power transistor is less than at the reference current, do not deliver any output current.
  • a linear voltage regulator according to the invention thus comprises a current limiting loop which is dissociated from the voltage regulation circuit.
  • This current limiting solution can therefore be implemented in regulators comprising control circuits of various architectures.
  • control circuit includes a differential voltage amplifier having an output and a first and a second input and a voltage regulation loop having an input coupled to the power transistor electrode connected to the load and an output coupled to an input of the power amplifier.
  • the current limiting loop is adapted to deliver a current whose value is equal to the difference between the current representative of the current delivered by the power transistor and the reference current, multiplied by a given factor.
  • This arrangement makes it possible to set the intensity of the current injected on the link connecting the output of the regulation circuit and the control electrode of the transistor.
  • the current limiting loop comprises a second transistor mirrored with the power transistor and having a gate width smaller than the gate width of the power transistor, for outputting the current representative of the current delivered by the power transistor This allows comparison operations relative to the current flowing in the power transistor, by manipulating a current of much smaller intensity proportional thereto.
  • the current limiting loop comprises a comparison module adapted to compare the current representative of the current flowing in the power transistor to the reference current.
  • the comparison module comprises a diode-mounted transistor and a current source of reference current, connected in parallel.
  • the current limiting loop further comprises a transistor mounted in mirror with the diode-connected transistor and coupled to an input of a current inverting circuit having two transistors mounted in mirrors one of the other, the output of said inverter circuit being coupled to the input / output node of the current limiting circuit.
  • the effect of preventing the supply of current by the output of the current limiting loop is obtained in a simple manner as long as the value of the current representing the current delivered by the power transistor is not greater than the value of the current. reference current.
  • the invention proposes an integrated circuit comprising a regulator according to the first aspect of the invention.
  • the invention proposes a method for limiting the current delivered, in a load to be supplied, by a power transistor of a linear voltage regulator comprising a regulation circuit and a power transistor driven by the output of the voltage regulation circuit and intended to be connected in series with the load to be supplied.
  • FIG. 2 represents a linear voltage regulator in one embodiment of the invention.
  • FIG. 2 shows a linear voltage regulator 10 designed to introduce a small series voltage drop (typically when the difference between the reference voltage and the regulator output voltage is less than 2 volts).
  • a regulator is called low voltage drop linear voltage regulator ("LDO”: “LowDropOut voltage regulator” in English).
  • the voltage regulator 10 shown in Figure 2 is for example included in an integrated circuit. It comprises a voltage regulation circuit 11, which conventionally comprises a differential voltage amplifier 12, connected between a terminal for applying a positive voltage VSUP and ground.
  • the voltage regulator 10 shown in FIG. 2 further comprises a power transistor M1, of the PMOS type, the source of which is coupled to the terminal VSUP and whose drain is coupled to an output terminal S to which a load is connected. Q to supply the regulated voltage VOUT.
  • the voltage regulation circuit 11 is responsible for controlling the power MOS transistor M1 via the voltage VG at the output of the regulation circuit 11 which is applied to the control electrode, here the gate, of the power transistor M1.
  • the differential voltage amplifier 12 receives on an input, in this case the inverting input, the reference voltage VREF setting the value of the desired regulated voltage, and on a non-inverting input, the output of a loop B of voltage return taking as input the regulated VOUT output voltage of the regulator 11 taken from the drain of the transistor M1.
  • the feedback loop B further comprises a resistive divider bridge comprising the resistors R1 and R2, introduced between the output terminal S and the non-inverting input of the amplifier 12, in order to obtain on the non-inverting input of the amplifier 12 a voltage representative of VOUT and greater than VREF.
  • the linear voltage regulator 10 in the embodiment considered with reference to Figure 2 further comprises a current limiting loop 13, adapted to limit the drain current of the transistor M1 to a value equal to Imax.
  • the current limiting loop 13 comprises an input / output node comprising an input I and an output O combined. It further comprises five transistors M2, M3, M4, M5 and M6 and a reference current source Iref.
  • the transistor M2 of the PMOS type, is a mirror of the transistor M1. It consists of a proportional replica of the transistor M1.
  • the source of the transistor M2 is connected to the terminal VSUP.
  • Transistors M1 and M2 have the same gate length.
  • the transistor M4 is a mirror of the transistor M3. They have the same gate length and are of NMOS type.
  • the transistor M6 is a mirror of the transistor M5. They have the same gate length and are of the PMOS type.
  • Transistors M1, M2, M3, M4, M5 and M6 have respective gate widths W M1 , W M2 , W M3 , W M4 , W M5 , W M6 .
  • the ratio between the width of a transistor, for example the width W M2 of the transistor M2, and the width of the mirror transistor, in the case of the transistor M2 that of the transistor M1, is equal to the ratio between the respective drain currents delivered by each of the two transistors, in this case transistors M1 and M2, when they operate in saturation region.
  • the input I via the input / output node of the current limiting loop, is coupled to the gate of the power transistor M1. It connects the gate of transistor M1 to the gate of transistor M2.
  • the drain of the transistor M2 is coupled to the input of the comparison circuit 14 of the current limiting loop 13, which comprises a diode-connected transistor M3 (source and drain are connected) and a current source of value Iref mounted in parallel of the transistor, connected between the source and the drain of the transistor M3.
  • the value of the current Iref is chosen such that Iref is equal to Imax ⁇ W M2 / W M1 .
  • the source of transistor M3 is connected to ground.
  • the gate of the transistor M3 is coupled to the output of the comparison circuit 14 of the current loop 13.
  • Transistors M3 and M4 are mounted in current copying. Thus the gate of the transistor M3 is coupled to the gate of the transistor M4, whose source is coupled to ground. The drain of M4 is coupled to the current inversion circuit comprising transistors M5 and M6 mounted in current recopy also.
  • the sources of transistors M5 and M6 are coupled to terminal VSUP.
  • the gates of transistors M5 and M6 are coupled.
  • the transistor M5 is diode-mounted and the drain of the transistor M5 is further coupled to the drain of the transistor M4 and the drain of the transistor M6 is coupled to the output O, by the input / output node of the current limiting loop. 13.
  • Transistors M4 and M5, M6 being copies of M3, are also on.
  • the current limiting loop 13 then delivers at the output 0 an Igate current, of positive value equal to: I M ⁇ 1 ⁇ W M ⁇ 2 / W M ⁇ 1 - I ref ⁇ W M ⁇ 4 ⁇ W M ⁇ 6 / W M ⁇ 3 ⁇ W M ⁇ 5 .
  • the impedance at the output of the operational amplifier which was an impedance of a given value, relatively high (for example 100 k ⁇ ), when no current was injected by the current limiting loop 13, becomes a lower value impedance when current is injected by the current loop (the output transconductance of the OTA then becomes negligible compared to that of the current loop 13).
  • the value of the impedance at the output of the operational amplifier is then equal, when the current loop injects a current from its output O, to 1 BOY WUT mM ⁇ 1 ⁇ (W M1 ⁇ W M3 ⁇ W M5 ) / (W M2 ⁇ W M4 ⁇ W M6 ), where Gm M1 is the transconductance of the transistor M1.
  • the injection of current of positive value by the current limiting loop has the effect of freezing the value of the voltage applied to the gate of the transistor M1 by the control circuit 11, and thus limits the value of the current I M1 delivered by the transistor M1.
  • VSUP 3.3 volts
  • VREF 2.5 volts
  • W M1 15 mm
  • Imax 300 mA
  • Iref 1 mA
  • Gm M1 1.5 siemens (S).
  • the impedance at the output of the operational amplifier then becomes equal to 200 ⁇ .
  • CMOS complementary metal oxide semiconductor
  • the embodiment described with reference to FIG. 2 implements a linear regulator with a small voltage drop.
  • the invention can be applied for any type of linear voltage regulator, with or without a differential amplifier.
  • the linear voltage regulator includes a Class D amplifier.
  • the grid widths W M1 , W M2 , W M3 , W M4 , W M5 , W M6 should be chosen so that the output current Igate, which is defined as a function of the ratio between these widths, is greater than the maximum current delivered at the output of the operational amplifier (corresponding, for example, to the short-circuit current of the regulator, when the terminal S of FIG. 2 is connected to ground).
  • the current limiting loop according to the invention is thus dissociated from the voltage regulation circuit.
  • the current limiting function is active even if the control circuit is inactive or not yet stabilized, for example when powering up.
  • the current limiting solution according to the invention is also compatible with various control circuit architectures.
  • the current limiting loop is also shorter than the current limiting circuit of the prior art described for example in the document US 2004/0178778 As a result, the current limiting action of the current limiting loop according to the invention is faster than in the prior art.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

Un régulateur de tension linéaire (10) comprenant un circuit (11) de régulation de tension pilotant un transistor de puissance (M1) connecté à une charge (Q), comporte une boucle de limitation de courant (13) qui comprend un noeud d'entrée/sortie (O) couplé à une électrode de commande du transistor de puissance et qui est adaptée pour, lorsqu'un courant représentant le courant passant dans le transistor de puissance est supérieur à un courant de référence, délivrer un courant de sortie (Igate) non nul et sinon ne délivrer aucun courant de sortie.

Description

  • La présente invention concerne les régulateurs de tension linéaires qui sont destinés à fournir une tension régulée à partir d'une tension de référence et d'une tension d'alimentation non stabilisée. Un régulateur de tension linéaire comporte généralement un élément de puissance qui opère dans sa zone de fonctionnement saturé et est connecté en série avec une charge, à laquelle il délivre une tension d'alimentation Vout stabilisée.
  • La figure 1 montre un exemple classique de régulateur linéaire. Un tel régulateur 1 est destiné à alimenter une charge Q. Il comporte généralement un transistor MOS de puissance, M, destiné à être connecté en série avec la charge Q. En général, le transistor M est un PMOS.
  • Le transistor M est commandé dans sa zone de fonctionnement saturé par un circuit de régulation AOP, par exemple basé sur un amplificateur différentiel qui pilote la tension de grille Vg appliquée au transistor M. Une première entrée, par exemple l'entrée inverseuse du circuit de régulation AOP, reçoit une tension de référence Vref et une deuxième entrée, dans le cas présent l'entrée non-inverseuse, reçoit la tension de sortie Vout (il s'agit de la tension régulée), prélevée entre le drain du transistor M et la charge Q. La tension Vref est par exemple fournie par un circuit de référence apte à délivrer une tension stable et précise. L'amplificateur AOP est généralement alimenté par une tension Vsup, par exemple fournie par une batterie.
  • La commande du transistor M est ajustée, par l'intermédiaire de la tension Vg appliquée sur sa grille par la sortie du circuit de régulation AOP, en fonction de la différence entre les valeurs reçues sur les deux entrées inverseuse et non inverseuse, de manière à garder la tension de sortie du régulateur Vout constante.
  • Il est utile dans les régulateurs de tension linéaires, de limiter la valeur du courant délivré par le transistor M. Ceci permet d'éviter que, lorsque le courant tiré par la charge augmente et que par conséquent la tension de sortie Vout diminue, la tension Vg de sortie de l'amplificateur opérationnel, pilotant le transistor, ne continue à baisser. En effet, la diminution de la tension Vg provoque une augmentation du courant délivré par le transistor M au-delà d'une valeur seuil risquant d'endommager la charge Q et le régulateur linéaire.
  • De façon classique, on dispose, comme représenté sur la figure 1, une résistance R entre la tension Vsup et la source du transistor. La tension aux bornes de la résistance R, qui est proportionnelle à la valeur du courant délivré par le transistor M, est mesurée et comparée par un circuit 3 avec un seuil de tension déterminé. Si le circuit 3 détecte que la tension mesurée est supérieure au seuil de tension, la tension de grille Vg appliquée au transistor M est modifiée afin de limiter le courant délivré par le transistor M.
  • Cette solution pour limiter le courant présente toutefois l'inconvénient de provoquer une chute de tension non souhaitée, et peut poser des problèmes d'intégration et de dégagement de chaleur.
  • Par ailleurs, il est décrit dans le document US 2004/0178778 , une solution de limitation de courant ne provoquant pas une telle chute de tension indésirable. Cette solution comprend la mise en place au sein de l'amplificateur opérationnel d'un transistor, au niveau de l'étage d'entrée d'inversion, de moyens qui, à partir d'un certain niveau de courant délivré par le transistor, fixent à une valeur donnée la tension Vg de sortie de l'amplificateur AOP qui pilote le transistor, stoppant ainsi l'augmentation du courant délivré par le transistor M.
  • Cette solution présente cependant l'inconvénient d'être intégrée au sein du circuit de régulation de tension (dans le cas décrit : dans l'amplificateur). Elle convient donc uniquement aux circuits de régulation qui ont une architecture similaire à celle du document US 2004/0178778 .
  • La présente invention vise à proposer une solution de limitation de courant dans un régulateur de tension linéaire ne présentant pas, ou de manière atténuée seulement, les inconvénients de l'art antérieur cités ci-dessus.
  • A cet effet, suivant un premier aspect, l'invention propose un régulateur de tension linéaire comprenant un circuit de régulation de tension et un transistor de puissance piloté par la sortie du circuit de régulation et destiné à être connecté en série à une charge à alimenter. Le régulateur comporte en outre une boucle de limitation de courant adaptée pour limiter le courant délivré dans la charge par dans le transistor de puissance.
  • La boucle de limitation de courant comporte un noeud d'entrée/sortie couplé à une électrode de commande du transistor de puissance. Elle est adaptée pour, lorsqu'un courant représentatif du courant délivré par le transistor de puissance est supérieur à un courant de référence, délivrer un courant de sortie non nul et pour, lorsque le courant représentatif du courant délivré par le transistor de puissance est inférieur au courant de référence, ne délivrer aucun courant de sortie.
  • Un régulateur linéaire de tension selon l'invention comporte ainsi une boucle de limitation de courant qui est dissociée du circuit de régulation de tension. Cette solution de limitation de courant peut donc être mise en oeuvre dans des régulateurs comportant des circuits de régulation d'architectures variées.
  • Dans un mode de réalisation, le circuit de régulation comporte un amplificateur de tension différentiel comprenant une sortie et une première et une seconde entrées et une boucle de régulation de tension comportant une entrée couplée à l'électrode du transistor de puissance connectée à la charge et une sortie couplée à une entrée de l'amplificateur de puissance.
  • Avantageusement, la boucle de limitation de courant est adaptée pour délivrer un courant dont la valeur est égale à la différence entre le courant représentatif du courant délivré par le transistor de puissance et le courant de référence, multipliée par un facteur déterminé. Cette disposition permet de fixer l'intensité du courant injecté sur la liaison reliant la sortie du circuit de régulation et l'électrode de commande du transistor.
  • Dans un mode de réalisation, la boucle de limitation de courant comprend un second transistor monté en miroir avec le transistor de puissance et de largeur de grille plus petite que la largeur de grille du transistor de puissance, pour délivrer le courant représentatif du courant délivré par le transistor de puissance Ceci permet des opérations de comparaison relative au courant passant dans le transistor de puissance, en manipulant un courant de beaucoup plus petite intensité qui lui est proportionnel.
  • Avantageusement, la boucle de limitation de courant comporte un module de comparaison adapté pour comparer le courant représentatif du courant passant dans le transistor de puissance au courant de référence. Le module de comparaison comporte un transistor monté en diode et une source de courant de valeur le courant de référence, montés en parallèle.
  • Dans un mode de réalisation, la boucle de limitation de courant comporte en outre un transistor monté en miroir avec le transistor monté en diode et couplé à une entrée d'un circuit inverseur de courant comportant deux transistors montés en miroirs l'un de l'autre, la sortie dudit circuit inverseur étant couplée au noeud d'entrée/sortie du circuit de limitation de courant.
  • On obtient ainsi de façon simple l'effet d'empêcher la fourniture de courant par la sortie de la boucle de limitation de courant tant que la valeur du courant représentant le courant délivré par le transistor de puissance n'est pas supérieure à la valeur du courant de référence.
  • Suivant un second aspect, l'invention propose un circuit intégré comportant un régulateur suivant le premier aspect de l'invention.
  • Suivant un troisième aspect, l'invention propose un procédé de limitation du courant délivré, dans une charge à alimenter, par un transistor de puissance d'un régulateur de tension linéaire comprenant un circuit de régulation et un transistor de puissance piloté par la sortie du circuit de régulation de tension et destiné à être connecté en série à la charge à alimenter.
  • Un procédé selon l'invention comprend les étapes suivantes :
    • si un courant représentatif d'un courant passant dans le transistor de puissance est supérieur à un courant de référence, délivrer un courant de sortie non nul ;
    • sinon, ne délivrer aucun courant de sortie ;
    les étapes étant mises en oeuvre par l'intermédiaire d'une boucle de limitation de courant comportant un noeud d'entrée/sortie couplé à une électrode de commande du transistor de puissance.
  • D'autres caractéristiques et avantages de l'invention apparaîtront encore à la lecture de la description qui va suivre. Celle-ci est purement illustrative et doit être lue en regard de la figure 2 annexée, qui représente un régulateur linéaire de tension dans un mode de réalisation de l'invention.
  • Sur la figure 2 est représenté un régulateur linéaire de tension 10 conçu pour introduire une faible chute de tension série (typiquement lorsque la différence entre la tension de référence et la tension de sortie du régulateur est inférieure à 2 Volts). Un tel régulateur est nommé régulateur de tension linéaire à faible chute de tension (« LDO » : « LowDropOut voltage regulator » en langue anglaise).
  • Le régulateur de tension 10 représenté sur la figure 2 est par exemple compris dans un circuit intégré. Il comporte un circuit de régulation de tension 11, qui comprend classiquement un amplificateur de tension différentiel 12, connecté entre une borne d'application d'une tension positive VSUP et la masse.
  • Le régulateur de tension 10 représenté sur la figure 2 comporte en outre un transistor de puissance M1, de type PMOS, dont la source est couplée à la borne VSUP et dont le drain est couplé à une borne S de sortie à laquelle est reliée une charge Q à alimenter à la tension régulée VOUT.
  • Le circuit de régulation de tension 11 est chargé de commander le transistor MOS de puissance M1 par l'intermédiaire de la tension VG en sortie du circuit de régulation 11 qui est appliquée sur l'électrode de commande, ici la grille, du transistor de puissance M1.
  • L'amplificateur de tension différentiel 12 reçoit sur une entrée, dans le cas présent l'entrée inverseuse, la tension de référence VREF fixant la valeur de la tension régulée souhaitée, et sur une entrée non inverseuse, la sortie d'une boucle B de retour en tension prenant en entrée la tension de sortie VOUT régulée du régulateur 11 prélevée sur le drain du transistor M1.
  • Dans le cas représenté, la boucle de retour B comprend en outre un pont diviseur résistif comprenant les résistances R1 et R2, introduit entre la borne S de sortie et l'entrée non inverseuse de l'amplificateur 12, afin d'obtenir sur l'entrée non inverseuse de l'amplificateur 12 une tension représentative de VOUT et supérieure à VREF.
  • Le régulateur de tension linéaire 10 dans le mode de réalisation considéré en référence à la figure 2 comporte en outre une boucle de limitation de courant 13, adaptée pour limiter le courant de drain du transistor M1 à une valeur égale à Imax.
  • La boucle de limitation de courant 13 comprend un noeud d'entrée /sortie comprenant une entrée I et une sortie O confondues. Elle comprend en outre cinq transistors M2, M3, M4, M5 et M6 et une source de courant de référence Iref.
  • Le transistor M2, de type PMOS, est un miroir du transistor M1. Il consiste en une réplique proportionnelle du transistor M1. La source du transistor M2 est connectée à la borne VSUP. Les transistors M1 et M2 ont la même longueur de grille.
  • Le transistor M4 est un miroir du transistor M3. Ils ont la même longueur de grille et sont de type NMOS.
  • Le transistor M6 est un miroir du transistor M5. Ils ont la même longueur de grille et sont de type PMOS.
  • Les transistors M1, M2, M3, M4, M5 et M6 ont des largeurs de grille respectives WM1, WM2, WM3, WM4, WM5, WM6.
  • Le rapport entre la largeur d'un transistor, par exemple la largeur WM2 du transistor M2, et la largeur du transistor miroir, dans le cas du transistor M2 celle du transistor M1, est égal au rapport entre les courants de drain respectifs délivrés par chacun des deux transistors, dans le cas présent des transistors M1 et M2, lorsqu'ils opèrent en région de saturation.
  • L'entrée I, par l'intermédiaire du noeud d'entrée/sortie de la boucle de limitation de courant, est couplée à la grille du transistor de puissance M1. Elle relie la grille du transistor M1 à la grille du transistor M2.
  • Le drain du transistor M2 est couplé à l'entrée du circuit de comparaison 14 de la boucle de limitation de courant 13, qui comporte un transistor M3 monté en diode (source et drain sont reliées) et une source de courant de valeur Iref montée en parallèle du transistor, connectée entre la source et le drain du transistor M3.
  • La valeur du courant Iref est choisie telle que Iref est égale à Imax ×WM2/ WM1.
  • La source du transistor M3 est reliée à la masse.
  • La grille du transistor M3 est couplée à la sortie du circuit de comparaison 14 de la boucle de courant 13.
  • Les transistors M3 et M4 sont montés en recopie de courant. Ainsi la grille du transistor M3 est couplée à la grille du transistor M4, dont la source est couplée à la masse. Le drain de M4 est couplé au circuit d'inversion de courant comportant les transistors M5 et M6 montés en recopie de courant également.
  • Les sources des transistors M5 et M6 sont couplées à la borne VSUP. Les grilles des transistors M5 et M6 sont couplées. Le transistor M5 est monté en diode et le drain du transistor M5 est en outre couplé au drain du transistor M4 et le drain du transistor M6 est couplé à la sortie O, par le noeud d'entrée/sortie de la boucle de limitation de courant 13.
  • Le fonctionnement de la boucle de imitation de courant 13 décrit ci-après.
  • Le courant IM2 délivré par le transistor M2 miroir du transistor M1 et dont la valeur, égale à IM1×WM2/WM1 représente le courant IM1.
  • Tant que le courant IM1 délivré par le transistor M1 à la charge Q est inférieur à Imax, le courant IM2 est inférieur à Iref. Par conséquent, la tension Vdetect entre la source et la grille du transistor M3 est nulle. Le transistor M3 n'est donc pas passant. Les transistors M4 et M5, M6 étant des copies de M3, ne sont pas passants non plus.
  • Ainsi, tant que le courant IM1 circulant dans le transistor M1 est inférieur à Imax, aucun courant n'est délivré par la sortie O de la boucle de limitation de courant 13.
  • Il n'y a donc aucune interférence avec le fonctionnement du circuit de régulation 11 et pas de consommation d'énergie indésirable, lorsque le courant IM1 circulant dans le transistor M1 est inférieur à Imax.
  • Lorsque le courant IM1 circulant dans le transistor M1 est supérieur à Imax, le courant IM2 représentatif du courant IM1, est supérieur à Iref. Par conséquent, la tension entre la source et la grille du transistor M3 devient positive. Le transistor M3 est alors passant et le courant IM3 circulant dans le transistor M3 est égal à IM2-Iref.
  • Les transistors M4 et M5, M6 étant des copies de M3, sont également passants. La boucle de limitation de courant 13 délivre alors en sortie 0 un courant Igate, de valeur positive égale à : I M 1 × W M 2 / W M 1 - Iref × W M 4 × W M 6 / W M 3 × W M 5 .
    Figure imgb0001
  • L'impédance en sortie de l'amplificateur opérationnel qui était une impédance de valeur donnée, relativement haute (par exemple 100 kΩ), lorsque aucun courant n'était injecté par la boucle de limitation de courant 13, devient une impédance de valeur plus basse lorsque du courant est injecté par la boucle de courant (la transconductance de sortie de l'OTA devient alors négligeable par rapport à celle de la boucle de courant 13).
  • La valeur de l'impédance en sortie de l'amplificateur opérationnel est alors égale, lorsque la boucle de courant injecte un courant depuis sa sortie O, à 1 G mM 1
    Figure imgb0002
    × (WM1×WM3 × WM5) /( WM2×WM4 ×WM6 ), où GmM1 est la transconductance du transistor M1.
  • L'injection de courant de valeur positive par la boucle de limitation de courant a pour conséquence de figer la valeur de la tension appliquée à la grille du transistor M1 par le circuit de régulation 11, et limite ainsi la valeur du courant IM1 délivré par le transistor M1.
  • Dans un mode de réalisation de l'invention, on a par exemple VSUP = 3,3 volts, VREF = 2,5 Volts, WM1 = 15 mm, WM2 = WM3 = WM = WM5 = WM6 = 50 µm, Imax = 300 mA, Iref = 1 mA, GmM1= 1,5 siemens (S).
  • Lorsque la valeur du courant circulant dans le transistor M1 dépasse Imax, l'impédance en sortie de l'amplificateur opérationnel devient alors égale à 200 Ω.
  • Le mode de réalisation décrit en référence à la figure 2 met en oeuvre une technologie de type semi-conducteur à oxyde de métal complémentaire (CMOS), toutefois l'invention pourrait également être mise en oeuvre avec la technologie bipolaire.
  • Le mode de réalisation décrit en référence à la figure 2 met en oeuvre un régulateur linéaire à faible chute de tension. Toutefois l'invention peut être appliquée pour tout type de régulateur linéaire de tension, comportant ou non un amplificateur différentiel. Par exemple, dans un autre mode de réalisation, le régulateur linéaire de tension comporte un amplificateur de classe D.
  • Bien sûr, les largeurs de grille WM1, WM2, WM3, WM4, WM5, WM6 devront être choisies de manière à ce que le courant de sortie Igate, qui est défini en fonction de rapport entre ces largeurs, soit supérieur au courant maximum délivré en sortie de l'amplificateur opérationnel (correspondant par exemple au courant de court-circuit du régulateur, lorsque la borne S de la figure 2 est reliée à la masse).
  • La boucle de limitation de courant selon l'invention est ainsi dissociée du circuit de régulation de tension. Ainsi la fonction de limitation de courant est active même si le circuit de régulation est inactif ou non encore stabilisé, par exemple lors d'une mise sous tension. La solution de limitation de courant selon l'invention est en outre ainsi compatible avec diverses architectures de circuits de régulation.
    La boucle de limitation de courant est par ailleurs plus courte que le circuit de limitation de courant de l'art antérieur décrit par exemple dans le document US 2004/0178778 , ce qui a pour conséquence que l'action de limitation de courant de la boucle de limitation de courant selon l'invention est plus rapide que dans l'art antérieur.

Claims (13)

  1. Régulateur de tension linéaire (10) comprenant un circuit (11) de régulation de tension et un transistor de puissance (M1) piloté par la sortie du circuit de régulation de tension et destiné à être connecté en série à une charge à alimenter (Q), ledit régulateur comportant une boucle de limitation de courant (13) adaptée pour limiter le courant (IM1) délivré dans la charge par le transistor de puissance,
    la boucle de limitation de courant comportant un noeud d'entrée/sortie couplé à une électrode de commande du transistor de puissance,
    ladite boucle de limitation de courant étant adaptée pour, lorsqu'un courant (IM2) représentatif du courant (IM1) délivré par le transistor de puissance est supérieur à un courant de référence, délivrer un courant de sortie (Igate) non nul et pour, lorsque ledit courant représentatif du courant délivré par le transistor de puissance est inférieur audit courant de référence, ne délivrer aucun courant de sortie.
  2. Régulateur de tension linéaire (10) selon la revendication 1, dans lequel le circuit de régulation (11) comporte :
    a. un amplificateur (12) de tension différentiel comprenant une sortie et une première et une seconde entrées ;
    b. une boucle (B) de régulation de tension comportant une entrée couplée à l'électrode du transistor de puissance connectée à la charge (Q) et une sortie couplée à une entrée de l'amplificateur de puissance.
  3. Régulateur de tension linéaire (10) selon la revendication 1 ou la revendication 2, dans lequel la boucle (13) de limitation de courant est adaptée pour délivrer un courant dont la valeur est égale à la différence entre le courant représentatif du courant délivré par le transistor de puissance et le courant de référence, multipliée par un facteur déterminé.
  4. Régulateur de tension linéaire (10) selon l'une quelconque des revendications 1 à 3, dans lequel la boucle de limitation de courant comprend un second transistor (M2) monté en miroir avec le transistor de puissance et de largeur de grille plus petite que la largeur de grille du transistor de puissance, pour délivrer le courant (IM2) représentatif du courant (IM1) délivré par le transistor de puissance (M1).
  5. Régulateur de tension linéaire (10) selon l'une quelconque des revendications précédentes, dans lequel la boucle de limitation de courant (13) comprend un module de comparaison (14) adapté pour comparer le courant (IM2) représentatif du courant (IM1) passant dans le transistor de puissance avec le courant de référence (Iref), et dans lequel le module de comparaison (14) comporte un transistor monté en diode (M3) et une source de courant de valeur le courant de référence (Iref), montés en parallèle.
  6. Régulateur de tension linéaire (10) selon la revendication 5, comportant en outre un transistor (M4) monté en miroir avec le transistor monté en diode (M3) et couplé à une entrée d'un circuit inverseur de courant comportant deux transistors (M5, M6) montés en miroir l'un avec l'autre, la sortie dudit circuit inverseur étant couplée au noeud d'entrée/sortie du circuit de limitation de courant.
  7. Circuit intégré comportant un régulateur de tension linéaire (10) selon l'une quelconque des revendications précédentes.
  8. Procédé de limitation du courant (IM1) délivré, dans une charge (Q) à alimenter, par un transistor de puissance (M1) d'un régulateur de tension linéaire (10) comprenant un circuit de régulation de tension (11) et un transistor de puissance (M1) piloté par la sortie du circuit de régulation de tension et destiné à être connecté en série à la charge, comprenant les étapes suivantes mises en oeuvre par l'intermédiaire d'une boucle (13) de limitation de courant comportant un noeud d'entrée/sortie couplé à une électrode de commande du transistor de puissance:
    a. délivrer un courant de sortie (Igate) non nul si un courant (IM2) représentatif d'un courant (IM1) délivré par le transistor de puissance (M1) est supérieur à un courant de référence (Iref) ;
    b. sinon, ne délivrer aucun courant de sortie.
  9. Procédé selon la revendication 8, selon lequel le circuit de régulation de tension (11) comporte un amplificateur (12) de tension différentiel comprenant une sortie et une première et une seconde entrées et une boucle (B) de régulation de tension comportant une entrée couplée à une électrode du transistor de puissance connectée à la charge et une sortie couplée à une entrée de l'amplificateur de puissance.
  10. Procédé selon la revendication 8 ou la revendication 9, selon lequel la valeur du courant de sortie délivré(Igate) est égale à la différence entre le courant représentatif du courant passant dans le transistor de puissance et le courant de référence, multipliée par un facteur déterminé.
  11. Procédé selon l'une quelconque des revendications 8 à 10, selon lequel la boucle de limitation de courant (13) comprend un second transistor (M2) monté en miroir du transistor de puissance, de largeur de grille plus petite que la largeur de grille du transistor de puissance, pour délivrer le courant (lM2) représentatif du courant (lM1) passant dans le transistor (M1) de puissance.
  12. Procédé selon l'une des revendications 8 à 11, selon lequel une opération de comparaison entre le courant représentatif du courant passant dans le transistor de puissance (M1) et le courant de référence est effectuée à l'aide d'un transistor (M3) monté en diode et d'une source de courant (Iref) de valeur le courant de référence, montés en parallèle.
  13. Procédé selon la revendication 12, selon lequel le courant de sortie (Igate) délivré est fourni par la sortie d'un circuit inverseur de courant comportant deux transistors (M5,M6) montés en miroirs l'un de l'autre, l'entrée dudit circuit inverseur étant couplée à un transistor (M4) monté en miroir du transistor (M3) monté en diode.
EP07107883A 2006-05-15 2007-05-10 Régulateur de tension linéaire et procédé de limitation de courant dans un tel régulateur Withdrawn EP1857906A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0651736 2006-05-15

Publications (1)

Publication Number Publication Date
EP1857906A1 true EP1857906A1 (fr) 2007-11-21

Family

ID=37635632

Family Applications (1)

Application Number Title Priority Date Filing Date
EP07107883A Withdrawn EP1857906A1 (fr) 2006-05-15 2007-05-10 Régulateur de tension linéaire et procédé de limitation de courant dans un tel régulateur

Country Status (2)

Country Link
US (1) US7615977B2 (fr)
EP (1) EP1857906A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101813955B (zh) * 2009-02-20 2013-11-27 英飞凌科技股份有限公司 积分电流调节器及调节电流的方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100480944C (zh) * 2007-05-15 2009-04-22 北京中星微电子有限公司 一种压控电流源及带有压控电流源的低压差稳压电源
US8264211B2 (en) * 2007-06-28 2012-09-11 Texas Instruments Incorporated Programmable power limiting for power transistor system
US8148962B2 (en) * 2009-05-12 2012-04-03 Sandisk Il Ltd. Transient load voltage regulator
US9766642B2 (en) * 2009-07-16 2017-09-19 Telefonaktiebolaget Lm Ericsson (Publ) Low-dropout regulator
TWI395083B (zh) * 2009-12-31 2013-05-01 Ind Tech Res Inst 低壓降穩壓器
US8008970B1 (en) * 2010-06-07 2011-08-30 Skyworks Solutions, Inc. Apparatus and method for enabled switch detection
EP2527946B1 (fr) * 2011-04-13 2013-12-18 Dialog Semiconductor GmbH Limitation de courant pour un LDO
US9024603B2 (en) * 2012-02-01 2015-05-05 Conexant Systems, Inc. Low power current comparator for switched mode regulator
JP5971720B2 (ja) 2012-11-01 2016-08-17 株式会社東芝 電圧レギュレータ
US9778667B2 (en) * 2013-07-30 2017-10-03 Qualcomm Incorporated Slow start for LDO regulators
DE102015205359B4 (de) * 2015-03-24 2018-01-25 Dialog Semiconductor (Uk) Limited Ruhestrombegrenzung für einen low-dropout-regler bei einer dropout-bedingung
JP2017134743A (ja) * 2016-01-29 2017-08-03 株式会社東芝 レギュレータ回路
CN109842389B (zh) * 2017-11-28 2023-08-22 锐迪科微电子(上海)有限公司 一种射频功率放大器及其功率控制电路
JP2019139445A (ja) 2018-02-08 2019-08-22 ローム株式会社 レギュレータ
EP3591494A1 (fr) * 2018-07-02 2020-01-08 Nxp B.V. Limitation de courant pour régulateur de tension
CN110908427B (zh) * 2019-12-19 2025-04-25 西安航天民芯科技有限公司 一种应用于高压线性稳压器的限流保护电路
DE102020115851B3 (de) 2020-06-16 2021-10-28 Infineon Technologies Ag Schneller spannungsregler und verfahren zur spannungsregelung
CN114637355B (zh) * 2020-12-15 2023-08-29 炬芯科技股份有限公司 一种稳压电路及稳压控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1109088A1 (fr) * 1999-12-13 2001-06-20 STMicroelectronics SA Régulateur de tension à transistor ballast et à limiteur de courant
WO2001046768A1 (fr) * 1999-12-21 2001-06-28 Koninklijke Philips Electronics N.V. Regulateur de tension comportant un limiteur de courant
WO2005008353A2 (fr) * 2003-07-10 2005-01-27 Atmel Corporation Procede et appareil de limitation du courant dans des regulateurs de tension
US20050253569A1 (en) * 2004-05-17 2005-11-17 Masakazu Sugiura Voltage regulator

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972136A (en) * 1989-11-07 1990-11-20 The United States Of America As Represented By The Secretary Of The Navy Linear power regulator with current limiting and thermal shutdown and recycle
FR2819904B1 (fr) * 2001-01-19 2003-07-25 St Microelectronics Sa Regulateur de tension protege contre les courts-circuits
US6952091B2 (en) 2002-12-10 2005-10-04 Stmicroelectronics Pvt. Ltd. Integrated low dropout linear voltage regulator with improved current limiting
US7176664B1 (en) * 2005-04-07 2007-02-13 National Semiconductor Corporation Method and system for providing precise current regulation and limitation for a power supply

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1109088A1 (fr) * 1999-12-13 2001-06-20 STMicroelectronics SA Régulateur de tension à transistor ballast et à limiteur de courant
WO2001046768A1 (fr) * 1999-12-21 2001-06-28 Koninklijke Philips Electronics N.V. Regulateur de tension comportant un limiteur de courant
WO2005008353A2 (fr) * 2003-07-10 2005-01-27 Atmel Corporation Procede et appareil de limitation du courant dans des regulateurs de tension
US20050253569A1 (en) * 2004-05-17 2005-11-17 Masakazu Sugiura Voltage regulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101813955B (zh) * 2009-02-20 2013-11-27 英飞凌科技股份有限公司 积分电流调节器及调节电流的方法

Also Published As

Publication number Publication date
US7615977B2 (en) 2009-11-10
US20070268008A1 (en) 2007-11-22

Similar Documents

Publication Publication Date Title
US7615977B2 (en) Linear voltage regulator and method of limiting the current in such a regulator
CN109992032B (zh) 有压差检测器和偏置电流限制器的电压调节器及相关方法
CN100565695C (zh) 一种负电压产生器
FR3051570B1 (fr) Dispositif de regulation a faible chute de tension, en particulier capable de supporter des tensions d'alimentation compatibles avec la norme usb type c
KR101618612B1 (ko) 전압 조정기
EP2256578A1 (fr) Régulateur de tension à faible tension de dechet et faible courant de repos
CN101421683A (zh) 具有电压转换速率有效瞬态响应升压电路的低压差电压调节器
EP2273339A1 (fr) Circuit de démarrage pour générateurs de référence de tension à bande interdite
FR2890259A1 (fr) Circuit de generation d'un courant de reference et circuit de polarisation
EP2120123A1 (fr) Contrôle de la vitesse de balayage
FR2912013A1 (fr) Dispositif de generation de courant de polarisation ayant un coefficient de temperature ajustable.
CN105807834B (zh) 具有软启动和电流限制电路的n沟道输入对电压调节器
US20100039082A1 (en) Low dropout voltage regulator with clamping
US20060176025A1 (en) Charging control circuit and charging device
TW201037478A (en) Voltage regulator
EP1326154A1 (fr) Pompe à charge à très large plage de tension de sortie
CN100527563C (zh) 电源供应器
FR2872645A1 (fr) Dispositif de conversion de puissance avec detecteur efficace de courant de sortie
EP3435505A1 (fr) Procédé de contrôle de courants d'enclenchement susceptibles de circuler dans un commutateur de charge, et circuit électronique correspondant
EP2722727B1 (fr) Alimentation d'une charge à potentiel flottant
FR3104751A1 (fr) Procédé de lissage d’un courant consommé par un circuit intégré et dispositif correspondant
JP5068631B2 (ja) 定電圧回路
FR2691306A1 (fr) Amplificateur avec limitation de courant de sortie.
FR2802315A1 (fr) Regulateur de tension a transistor ballast et a limiteur de courant
JP5040397B2 (ja) 基準電圧回路

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC MT NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR MK YU

17P Request for examination filed

Effective date: 20080506

17Q First examination report despatched

Effective date: 20080618

AKX Designation fees paid

Designated state(s): DE FR GB IT

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20081029