EP1849338A1 - Adhesive strip conductor on an insulating layer - Google Patents

Adhesive strip conductor on an insulating layer

Info

Publication number
EP1849338A1
EP1849338A1 EP05825288A EP05825288A EP1849338A1 EP 1849338 A1 EP1849338 A1 EP 1849338A1 EP 05825288 A EP05825288 A EP 05825288A EP 05825288 A EP05825288 A EP 05825288A EP 1849338 A1 EP1849338 A1 EP 1849338A1
Authority
EP
European Patent Office
Prior art keywords
recess
conductor structure
substrate
insulating layer
elevation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP05825288A
Other languages
German (de)
French (fr)
Inventor
Karl Weidner
Robert Weinke
Hans Wulkesch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP1849338A1 publication Critical patent/EP1849338A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another

Definitions

  • the present invention relates to an apparatus and a method according to the preambles of the main claims.
  • the interconnects Due to the different thermal expansion behavior of the materials involved, that is, the substrate, the layer of electrically insulating material and the interconnects, the interconnects are removed under stress conditions due to temperature gradients and / or even interrupted or. destroyed. This applies in particular to the Cu structures produced in WO 2003030247-A2 in connection with a so-called SiPLIT (Siemens Planar Interconnect Technology) process, which can detach under stress conditions due to temperature cycles.
  • SiPLIT Siemens Planar Interconnect Technology
  • the shape of the recess of the shape of the survey is adapted such that a positive connection is generated. That is, the survey is close to the recess.
  • the recess is a kind of negative form of the survey.
  • an interference fit can be generated or at least a frictional force between the elevation and recess can be created, which is sufficient for the mechanical fixation of the conductor structure on the dielectric.
  • the shape of the recess of the shape of the survey is adapted such that an anchoring of the survey is generated in the recess. That is, the survey can get caught in the recess and is thus anchored therein.
  • adaptation of the shape of the recess and elevation may provide mechanical interlocking. This can be provided, for example, by means of a snap connection.
  • Other anchoring mechanisms are also conceivable. If the recess is designed as a passage, the elevation of the conductor structure, for example, hooked on the edge of the opposite side of the insulating layer or. be anchored.
  • the survey are plug-like and the recess socket-like, for example in a blind hole shape, formed.
  • the survey can be fixed mechanically by recording in the recess in a simple manner.
  • the bonding force between the conductor structure and insulating layer can be increased.
  • an elevation has the form of a pin, a cylinder, a cone, a point, a serrated structure and / or a screw and the recess which in each case has associated negative shape up.
  • the survey can assume corresponding hollow shapes such as hollow cylinder or hollow cone.
  • a dowel connection is particularly suitable.
  • a dowel is positioned in the recess.
  • the conductor structure has only at the corresponding location an opening. Through this opening, a screw is rotated in the dowel in the recess inside.
  • the survey of the ladder structure is generated by a separate unit in the form of a screw. After screwing, the screw can be considered as mechanically connected to the ladder structure survey.
  • the electrically insulating layer is arranged on a substrate.
  • the mechanical stability of the device is substantially increased.
  • Semiconductor components in particular power semiconductor components, can be arranged on the substrate between the insulating layer and the substrate.
  • Contact surfaces for electrical contacting can be provided on the substrate and / or the semiconductor component.
  • the conductor structure is contacted electrically by means of the elevation with at least one contact region on the substrate and / or with at least one contact region on at least one semiconductor chip arranged on the surface of the substrate, the recess being formed as a passage for the elevation to the contact region is.
  • the conductor structure in particular with a semiconductor chip, is electrically contacted.
  • the recess preferably penetrates the insulating layer.
  • the conductor structure is planar through at least one window in the electrically insulating layer with at least one contact surface on the substrate and / or with at least one Contact surface on at least one arranged on the surface of the substrate semiconductor chip electrically contacted.
  • This electrical contacting corresponds to the contacting according to the aforementioned SiPLIT technology.
  • a method for producing one of the devices described above is provided with the steps of producing at least one layer of electrically insulating material with at least one material recess, and applying a conductor structure to the layer and thereby filling the material recess with conductor material of the conductor structure.
  • the application of the conductor structure by means of physical, chemical and / or electrochemical metallization can be carried out.
  • Possible embodiments are, for example, spraying, sputtering, and / or vapor deposition. Galvanic amplification is also possible.
  • the filling of the recess with the conductor material of the conductor structure can take place completely or with a hollow shape.
  • the partial filling the survey may have the form of a sleeve or a hollow cylinder surrounding a cavity.
  • the conductor material is in particular only at the Wall of the recess. Any cavity forms of the material collection can be generated in conjunction with the associated material recess.
  • the layer of electrically insulating material is applied to the surface of a substrate.
  • the recess is produced as a passage for the elevation to at least one contact region on the substrate and / or to at least one contact region on at least one semiconductor chip arranged on the surface of the substrate, and electrical contact of the conductor structure by means of the elevation with the Contact area. This can be done for example via soldering.
  • At least one window is produced in the electrically insulating layer as a passage for the conductor structure to at least one contact region on the substrate and / or at least one contact region on at least one semiconductor chip arranged on the surface of the substrate, and planar electrical contacting the conductor structure through the window with the contact area.
  • the recess and / or the window is / are produced by means of lasers, plasma etching, chemical etching and / or photographically.
  • Fig. 1 shows an exemplary embodiment of a mechanical connection of a conductor track with a dielectric.
  • Fig. 1 shows a cross section of a substrate 1 on which an electrically insulating layer 3 is arranged. The layer 3 may have been laminated to the substrate 2, for example. Other connection methods are also possible.
  • a conductor structure 5 in the form of a conductor track, and in particular in the form of a SiPLIT conductor track is produced.
  • Reference numeral 7 denotes a survey of the conductor track 5 on the side of the insulating layer 3. This material elevation 7 is cylindrical, conical and jagged. Other forms are also possible.
  • the electrically insulating layer 3 has corresponding to the elevations 7 material recesses 9 in the form of a hollow cylinder, a hollow cone and a hollow serrated shape.
  • Fig. 1 shows a form fit between elevation 7 and recess 9.
  • the right mechanical connection structure shows that the elevation 7 is hooked to the recess. In this way, a layer sequence which can be loaded by thermomechanical forces is produced, which avoids detachment or interruption of the conductor structure 5 as a result of different coefficients of expansion of the materials. Due to the fixation by means of elevations 7 and recesses 9, the conductor track structure 5 remains mechanically secure despite thermally caused bending with the electrically insulating layer 3.
  • Suitable openings are produced in the dielectric layer 3 for fixed connection of the conductor track 5 and for electrical contacting. Openings resp. Material recesses 9 may be generated for example as blind holes or as through holes.

Abstract

The invention relates to a device with at least one electrically insulating layer (3) on which at least one conductor structure (5) made of electrically conductive material is placed. The invention is characterized in that the conductor structure (5) on the side facing the insulating layer (3) has at least one elevation (7) that is accommodated in at least one recess (9) in the insulating layer (3).

Description

Beschreibungdescription
Haftfeste Leiterbahn auf IsolationsschichtAdhesive conductor on insulating layer
Die vorliegende Erfindung betrifft eine Vorrichtung und ein Verfahren gemäß den Oberbegriffen der Hauptansprüche .The present invention relates to an apparatus and a method according to the preambles of the main claims.
Bedingt durch das unterschiedliche thermische Ausdehnungsverhalten der beteiligten Materialien, das heißt des Substrats , der Schicht aus elektrisch isolierendem Material und der Leiterbahnen, werden die Leiterbahnen unter Stressbedingungen infolge von Temperaturverläufen abgelöst und/oder sogar unterbrochen bzw . zerstört . Dies trifft insbesondere auf die in der WO 2003030247-A2 in Verbindung mit einem so genannten SiPLIT- (Siemens Planar Interconnect Technology) - Prozess erzeugten Cu-Strukturen zu, die sich unter Stressbedingungen aufgrund von Temperatur-Zyklen ablösen können .Due to the different thermal expansion behavior of the materials involved, that is, the substrate, the layer of electrically insulating material and the interconnects, the interconnects are removed under stress conditions due to temperature gradients and / or even interrupted or. destroyed. This applies in particular to the Cu structures produced in WO 2003030247-A2 in connection with a so-called SiPLIT (Siemens Planar Interconnect Technology) process, which can detach under stress conditions due to temperature cycles.
Die Vermeidung von Ablösungen von Leiterbahnstrukturen erfolgt auf herkömmliche Weise mittels Anpassung der thermischen Ausdehnungskoeffizienten der beteiligten Materialien . Diese Lösung ist aufwändig . Materialien mit angepassten Ausdehnungskoeffizienten stehen nicht in j edem Fall zur Verfügung .The avoidance of delamination of interconnect structures is carried out in a conventional manner by adjusting the thermal expansion coefficients of the materials involved. This solution is expensive. Materials with adjusted coefficients of expansion are not available in every case.
Es ist Aufgabe der vorliegenden Erfindung Leiterstrukturen an Halbleiterbauelementen beziehungsweise Substraten derart unempfindlich gegenüber thermomechanischen Spannungen zu erzeugen, dass ein Unterbrechen von elektrischen Verbindungen auf einfache Weise wirksam vermieden wird.It is an object of the present invention to produce conductor structures of semiconductor components or substrates so insensitive to thermo-mechanical stresses that a disruption of electrical connections is effectively avoided in a simple manner.
Die Aufgabe wird durch eine Vorrichtung gemäß dem Hauptanspruch und ein Verfahren gemäß dem Nebenanspruch gelöst . Vorteilhafte Ausgestaltungen finden sich in den Unteransprüchen .The object is achieved by a device according to the main claim and a method according to the independent claim. Advantageous embodiments can be found in the subclaims.
Gemäß der vorliegenden Erfindung werden Vorrichtungen gemäß dem Oberbegriff des Hauptanspruchs 1 derart weitergebildet, dass eine zu fixierende Leiterstruktur an der einer isolierenden Schicht zugewandten Seite mindestens eine Erhebung beziehungsweise Materialerhebung zur Aufnahme in mindestens eine Aussparung beziehungsweise Materialaussparung in der isolierenden Schicht aufweist . Die Erhebung der Leiterstruktur ist in der Aussparung in der isolierenden Schicht aufgenommen . Leiterstruktur bedeutet j ede Art einer zur elektrischen Verbindung dienenden Anordnung, beispielsweise in Form einer Leiterbahn oder als Flächenform. Es kann eine Vielzahl von Leiterstrukturen durch elektrisch isolierende Schichten beziehungsweise Dielektrika getrennt nebeneinander und/oder ü- bereinander erzeugt sein . Insbesondere sollen Mehrlagen- Siplit-Strukturen erzeugbar sein . Als Material für die Leiterstrukturen eignet sich insbesondere Kupfer Cu . Andere Metalle sind ebenso verwendbar . Durch die Bereitstellung einer Erhebung aus der Leiterstruktur und deren Aufnahme in einer dazugehörigen Aussparung in der Dielektrikaschicht wird auf einfache und wirksame Weise eine mechanische Verbindung zwischen Leiterstruktur und isolierender Schicht erzeugt . Die Erhebung wird von der Aussparung umfasst und auf diese Weise fixiert beziehungsweise durch Reibung gehalten . Die Aussparung kann als „Sackgasse" oder als Durchgang durch die Isolierschicht (Dielektrikum) bereit gestellt sein . Für die mechanische Verbindung kann beispielsweise eine Sacklochform ausreichen . Ein Verkleben von Erhebung mit Aussparung ist e- benso möglich .According to the present invention, devices according to the preamble of main claim 1 are developed in such a way, a conductor structure to be fixed on the side facing an insulating layer has at least one elevation or material elevation for accommodating in at least one recess or material recess in the insulating layer. The elevation of the conductor structure is accommodated in the recess in the insulating layer. Ladder structure means any type of arrangement used for electrical connection, for example in the form of a conductor track or as a surface form. A multiplicity of conductor structures can be produced separately from one another and / or from one another by means of electrically insulating layers or dielectrics. In particular, multi-layered Siplit structures should be producible. In particular, copper Cu is suitable as the material for the conductor structures. Other metals are also usable. By providing a survey of the conductor structure and their inclusion in an associated recess in the dielectric layer is a simple and effective way a mechanical connection between the conductor structure and insulating layer produced. The survey is covered by the recess and fixed in this way or held by friction. The recess can be provided as a "dead end" or as a passage through the insulating layer (dielectric). <br/><br/> For the mechanical connection, a blind-hole shape, for example, may be sufficient.
Gemäß einer vorteilhaften Ausgestaltung ist die Form der Aussparung der Form der Erhebung derart angepasst, dass ein Formschluss erzeugt ist . Das heißt die Erhebung liegt eng an der Aussparung an . Damit ist die Aussparung eine Art Negativform der Erhebung . Auf diese Weise kann beispielsweise ein Presssitz erzeugt werden oder zumindest eine Reibungskraft zwischen Erhebung und Aussparung geschaffen werden, die zur mechanischen Fixierung der Leiterstruktur auf dem Dielektrikum ausreicht . Gemäß einer weiteren vorteilhaften Ausgestaltung ist die Form der Aussparung der Form der Erhebung derart angepasst, dass eine Verankerung der Erhebung in der Aussparung erzeugt ist . Das heißt, die Erhebung kann sich in der Aussparung verhaken und ist damit darin verankert . Alternativ oder kumulativ zum mechanischen Verbinden mittels Reibung kann eine Anpassung der Form von Aussparung und Erhebung ein mechanisches Verhaken ineinander schaffen . Dies kann beispielsweise mittels einer Schnappverbindung bereit gestellt sein . Andere Verankerungsmechanismen sind ebenso denkbar . Ist die Aussparung als Durchgang ausgeführt, kann die Erhebung der Leiterstruktur beispielsweise an der Kante der abgewandten Seite der Isolierschicht verhakt bzw . verankert sein .According to an advantageous embodiment, the shape of the recess of the shape of the survey is adapted such that a positive connection is generated. That is, the survey is close to the recess. Thus, the recess is a kind of negative form of the survey. In this way, for example, an interference fit can be generated or at least a frictional force between the elevation and recess can be created, which is sufficient for the mechanical fixation of the conductor structure on the dielectric. According to a further advantageous embodiment, the shape of the recess of the shape of the survey is adapted such that an anchoring of the survey is generated in the recess. That is, the survey can get caught in the recess and is thus anchored therein. Alternatively or cumulatively, for mechanical frictional connection, adaptation of the shape of the recess and elevation may provide mechanical interlocking. This can be provided, for example, by means of a snap connection. Other anchoring mechanisms are also conceivable. If the recess is designed as a passage, the elevation of the conductor structure, for example, hooked on the edge of the opposite side of the insulating layer or. be anchored.
Gemäß einer weiteren vorteilhaften Ausgestaltung sind die Erhebung als Steg und die Aussparung als Kanal ausgebildet . Steg und Kanal können entlang der Verbindungsfläche zwischen Leiterstruktur und Isolierschicht beliebige Verläufe aufweisen . Ein Beispiel ist eine Kreisform. Damit kann die mechanische Verbindung über einen größeren Bereich der mechanisch mit der Isolationsschicht zu verbindenden Leiterstruktur erzeugt sein . Die Leiterstruktur kann vorteilhaft beispielsweise als Fläche ausgebildet sein .According to a further advantageous embodiment, the survey as a web and the recess are formed as a channel. The web and the channel can have any courses along the connecting surface between the conductor structure and the insulating layer. An example is a circular shape. Thus, the mechanical connection can be generated over a larger area of the conductor structure to be mechanically connected to the insulation layer. The conductor structure can advantageously be designed, for example, as a surface.
Gemäß einer weiteren vorteilhaften Ausgestaltung sind die Erhebung steckerartig und die Aussparung buchsenartig, beispielsweise in einer Sacklochform, ausgebildet . Damit kann die Erhebung auf einfache Weise durch Aufnahme in die Aussparung mechanisch fixiert werden . Mit zunehmender Anzahl von, insbesondere Stecker- oder stiftartigen, durch Aussparungen aufgenommenen Erhebungen kann die Verbindungskraft zwischen Leiterstruktur und Isolierschicht vergrößert werden .According to a further advantageous embodiment, the survey are plug-like and the recess socket-like, for example in a blind hole shape, formed. Thus, the survey can be fixed mechanically by recording in the recess in a simple manner. With increasing number of, in particular plug or pin-like, recesses recorded by recesses, the bonding force between the conductor structure and insulating layer can be increased.
Gemäß einer weiteren vorteilhaften Ausgestaltung weist eine Erhebung die Form eines Stiftes , eines Zylinders , eines Kegels , eines Zacken, einer gezackten Struktur und/oder einer Schraube und die Aussparung die j eweils dazugehörige Negativ- form auf . Ebenso kann die Erhebung entsprechende Hohlformen wie beispielsweise Hohlzylinder oder Hohlkegel annehmen . Soll beispielsweise eine bessere Haftung von verschiedenen SiPLIT- Schichten erzeugt sein, eignet sich insbesondere eine Dübelverbindung . Dazu wird in der Aussparung ein Dübel positioniert . Die Leiterstruktur weist lediglich an der entsprechenden Stelle eine Öffnung auf . Durch diese Öffnung hindurch wird eine Schraube in den Dübel in der Aussparung hinein gedreht . Damit ist die Erhebung der Leiterstruktur durch eine davon getrennte Einheit in Form einer Schraube erzeugt . Nach dem Verschrauben kann die Schraube als mechanisch mit der Leiterstruktur verbundene Erhebung angesehen werden .According to a further advantageous embodiment, an elevation has the form of a pin, a cylinder, a cone, a point, a serrated structure and / or a screw and the recess which in each case has associated negative shape up. Likewise, the survey can assume corresponding hollow shapes such as hollow cylinder or hollow cone. If, for example, better adhesion of different SiPLIT layers is to be produced, a dowel connection is particularly suitable. For this purpose, a dowel is positioned in the recess. The conductor structure has only at the corresponding location an opening. Through this opening, a screw is rotated in the dowel in the recess inside. Thus, the survey of the ladder structure is generated by a separate unit in the form of a screw. After screwing, the screw can be considered as mechanically connected to the ladder structure survey.
Gemäß einer weiteren vorteilhaften Ausgestaltung ist die e- lektrisch isolierende Schicht an einem Substrat angeordnet . Auf diese Weise wird die mechanische Stabilität der Vorrichtung wesentlich erhöht . Auf dem Substrat können zwischen Isolierschicht und Substrat Halbleiterbauelemente, insbesondere Leistungshalbleiterbauelemente, angeordnet werden . Auf dem Substrat und/oder dem Halbleiterbauelement können Kontaktflächen zur elektrischen Kontaktierung bereit gestellt sein .According to a further advantageous embodiment, the electrically insulating layer is arranged on a substrate. In this way, the mechanical stability of the device is substantially increased. Semiconductor components, in particular power semiconductor components, can be arranged on the substrate between the insulating layer and the substrate. Contact surfaces for electrical contacting can be provided on the substrate and / or the semiconductor component.
Gemäß einer weiteren vorteilhaften Ausgestaltung ist die Leiterstruktur mittels der Erhebung mit mindestens einem Kontaktbereich auf dem Substrat und/oder mit mindestens einem Kontaktbereich auf mindestens einem an der Oberfläche des Substrats angeordneten Halbleiterchip elektrisch kontaktiert, wobei die Aussparung als Durchgang für die Erhebung zu dem Kontaktbereich ausgebildet ist . Dadurch wird die Leiterstruktur, insbesondere mit einem Halbleiterchip, elektrisch kontaktiert . Die Ausnehmung durchdringt bevorzugt die Isolierschicht .According to a further advantageous embodiment, the conductor structure is contacted electrically by means of the elevation with at least one contact region on the substrate and / or with at least one contact region on at least one semiconductor chip arranged on the surface of the substrate, the recess being formed as a passage for the elevation to the contact region is. As a result, the conductor structure, in particular with a semiconductor chip, is electrically contacted. The recess preferably penetrates the insulating layer.
Gemäß einer weiteren vorteilhaften Ausgestaltung ist die Leiterstruktur durch mindestens ein Fenster in der elektrisch isolierenden Schicht hindurch flächig mit mindestens einer Kontaktfläche auf dem Substrat und/oder mit mindestens einer Kontaktfläche auf mindestens einem an der Oberfläche des Substrats angeordneten Halbleiterchips elektrisch kontaktiert . Dieses elektrische Kontaktieren entspricht dem Kontaktieren gemäß der vorstehend genannten SiPLIT-Technologie .According to a further advantageous embodiment, the conductor structure is planar through at least one window in the electrically insulating layer with at least one contact surface on the substrate and / or with at least one Contact surface on at least one arranged on the surface of the substrate semiconductor chip electrically contacted. This electrical contacting corresponds to the contacting according to the aforementioned SiPLIT technology.
Gemäß der einer bevorzugten Ausführungsform wird ein Verfahren zur Erzeugung einer der vorstehend beschriebenen Vorrichtungen mit den Schritten Erzeugen mindestens einer Schicht aus elektrisch isolierendem Material mit mindestens einer Materialaussparung, und Aufbringen einer Leiterstruktur auf die Schicht und dabei erfolgendes Auffüllen der Materialaussparung mit Leitermaterial der Leiterstruktur bereitgestellt .According to a preferred embodiment, a method for producing one of the devices described above is provided with the steps of producing at least one layer of electrically insulating material with at least one material recess, and applying a conductor structure to the layer and thereby filling the material recess with conductor material of the conductor structure.
Gemäß einer vorteilhaften Ausgestaltung kann die mindestens eine Leiterstruktur mit mindestens einer Erhebung zur Aufnahme in der Materialaussparung vor dem Aufbringen auf der Schicht aus elektrisch isolierendem Material (Isolationsschicht) zunächst abgetrennt von der Schicht aus elektrisch isolierendem Material als selbstständige Einheit erzeugt sein . Diese Einheit, insbesondere die Erhebung, wird dann beispielsweise durch Pressen in die Isolationsschicht beziehungsweise in die Ausnehmung mechanisch an die Isolationsschicht gekoppelt und an dieser fixiert .According to an advantageous embodiment, the at least one conductor structure with at least one elevation for receiving in the material recess before being applied to the layer of electrically insulating material (insulation layer) may first be separated from the layer of electrically insulating material as a separate unit. This unit, in particular the elevation, is then mechanically coupled to the insulation layer, for example by pressing into the insulation layer or into the recess, and fixed thereto.
Gemäß einer weiteren vorteilhaften Ausgestaltung kann das Aufbringen der Leiterstruktur mittels physikalischer, chemischer und/oder elektrochemischer Metallisierung erfolgen . Mögliche Ausführungsformen sind beispielsweise Aufspritzen, Sputtern, und/oder Aufdampfen . Eine galvanische Verstärkung ist ebenso ausführbar .According to a further advantageous embodiment, the application of the conductor structure by means of physical, chemical and / or electrochemical metallization can be carried out. Possible embodiments are, for example, spraying, sputtering, and / or vapor deposition. Galvanic amplification is also possible.
Gemäß weiteren Ausführungsformen kann das Auffüllen der Aussparung mit dem Leitermaterial der Leiterstruktur vollständig oder mit einer Hohlform erfolgen . In letzterem Fall der teilweisen Befüllung kann die Erhebung die Form einer Hülse oder eines Hohlzylinders aufweisen, die einen Hohlraum umgeben . Dabei liegt das Leitermaterial insbesondere lediglich an der Wand der Aussparung an . Beliebige Hohlraumformen der Materialerhebung sind in Verbindung mit der dazugehörigen Material- ausnehmung erzeugbar .According to further embodiments, the filling of the recess with the conductor material of the conductor structure can take place completely or with a hollow shape. In the latter case, the partial filling, the survey may have the form of a sleeve or a hollow cylinder surrounding a cavity. The conductor material is in particular only at the Wall of the recess. Any cavity forms of the material collection can be generated in conjunction with the associated material recess.
Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Aufbringen der Schicht aus elektrisch isolierendem Material auf die Oberfläche eines Substrats .According to a further advantageous embodiment, the layer of electrically insulating material is applied to the surface of a substrate.
Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen der Aussparung als Durchgang für die Erhebung zu mindestens einem Kontaktbereich auf dem Substrat und/oder zu mindestens einem Kontaktbereich auf mindestens einem an der Oberfläche des Substrats angeordneten Halbleiterchip, und elektrisches Kontaktieren der Leiterstruktur mittels der Erhebung mit dem Kontaktbereich . Dies kann beispielsweise über Löten erfolgen .According to a further advantageous embodiment, the recess is produced as a passage for the elevation to at least one contact region on the substrate and / or to at least one contact region on at least one semiconductor chip arranged on the surface of the substrate, and electrical contact of the conductor structure by means of the elevation with the Contact area. This can be done for example via soldering.
Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen mindestens eines Fensters in der elektrisch isolierenden Schicht als Durchgang für die Leiterstruktur zu mindestens einem Kontaktbereich auf dem Substrat und/oder zu mindestens einem Kontaktbereich auf mindestens einem an der Oberfläche des Substrats angeordneten Halbleiterchip, und flächiges elektrisches Kontaktieren der Leiterstruktur durch das Fenster hindurch mit dem Kontaktbereich .According to a further advantageous embodiment, at least one window is produced in the electrically insulating layer as a passage for the conductor structure to at least one contact region on the substrate and / or at least one contact region on at least one semiconductor chip arranged on the surface of the substrate, and planar electrical contacting the conductor structure through the window with the contact area.
Gemäß einer weiteren vorteilhaften Ausgestaltung wird/werden die Aussparung und/oder das Fenster mittels Lasern, Plasmaätzen, chemischen Ätzen und/oder photographisch erzeugt .According to a further advantageous embodiment, the recess and / or the window is / are produced by means of lasers, plasma etching, chemical etching and / or photographically.
Die vorliegende Erfindung wird anhand eines Ausführungsbeispiels in Verbindung mit der Fig . 1 näher beschrieben . Es zeigtThe present invention will be described with reference to an embodiment in conjunction with FIG. 1 described in more detail. It shows
Fig . 1 ein Ausführungsbeispiel einer mechanischen Verbindung einer Leiterbahn mit einem Dielektrikum. Fig . 1 zeigt einen Querschnitt eines Substrats 1 auf dem eine elektrisch isolierende Schicht 3 angeordnet ist . Die Schicht 3 kann beispielsweise auf das Substrat 2 auflaminiert worden sein . Andere Verbindungsverfahren sind ebenso möglich . Auf der dem Substrat 1 abgewandten Seite des Dielektrikums 3 ist eine Leiterstruktur 5 in Form einer Leiterbahn, und insbesondere in Form einer SiPLIT-Leiterbahn erzeugt . Bezugszeichen 7 bezeichnet eine Erhebung von der Leiterbahn 5 auf der Seite zur Isolierschicht 3. Diese Materialerhebung 7 ist zylinderförmig, kegelförmig und zackenförmig dargestellt . Andere Formen sind ebenso möglich . Die elektrisch isolierende Schicht 3 weist zu den Erhebungen 7 entsprechende Materialaussparungen 9 in Form eines Hohlzylinders , eine Hohlkegels und einer Hohlzackenform auf . Fig . 1 zeigt einen Formschluss zwischen Erhebung 7 und Aussparung 9. Zusätzlich zeigt die rechte mechanische Verbindungsstruktur, dass die Erhebung 7 mit der Aussparung verhakt ist . Auf diese Weise ist eine durch ther- momechanische Kräfte belastbare Schichtfolge erzeugt, die ein Ablösen oder Unterbrechen der Leiterstruktur 5 infolge verschiedener Ausdehnungskoeffizienten der Materialien vermeidet . Durch die Fixierung mittels Erhebungen 7 und Aussparungen 9 bleibt die Leiterbahnstruktur 5 trotz thermisch verursachter Verbiegungen mit der elektrisch isolierenden Schicht 3 mechanisch sicher verbunden . Zusätzlich können diese mechanischen Verbindungsstellen zur elektrischen Kontaktierung der Leiterstruktur 5 mit weiteren elektrischen Kontaktbereichen verwendet werden . Es sind geeignete Öffnungen in der dielektrischen Schicht 3 zur festen Anbindung der Leiterbahn 5 und zur elektrischen Kontaktierung erzeugt . Öffnungen bzw . Materialaussparungen 9 können beispielsweise als Sacklochöffnungen oder als Durchgangsöffnungen erzeugt sein .Fig. 1 shows an exemplary embodiment of a mechanical connection of a conductor track with a dielectric. Fig. 1 shows a cross section of a substrate 1 on which an electrically insulating layer 3 is arranged. The layer 3 may have been laminated to the substrate 2, for example. Other connection methods are also possible. On the side of the dielectric 3 facing away from the substrate 1, a conductor structure 5 in the form of a conductor track, and in particular in the form of a SiPLIT conductor track, is produced. Reference numeral 7 denotes a survey of the conductor track 5 on the side of the insulating layer 3. This material elevation 7 is cylindrical, conical and jagged. Other forms are also possible. The electrically insulating layer 3 has corresponding to the elevations 7 material recesses 9 in the form of a hollow cylinder, a hollow cone and a hollow serrated shape. Fig. 1 shows a form fit between elevation 7 and recess 9. In addition, the right mechanical connection structure shows that the elevation 7 is hooked to the recess. In this way, a layer sequence which can be loaded by thermomechanical forces is produced, which avoids detachment or interruption of the conductor structure 5 as a result of different coefficients of expansion of the materials. Due to the fixation by means of elevations 7 and recesses 9, the conductor track structure 5 remains mechanically secure despite thermally caused bending with the electrically insulating layer 3. In addition, these mechanical connection points for electrical contacting of the conductor structure 5 can be used with other electrical contact areas. Suitable openings are produced in the dielectric layer 3 for fixed connection of the conductor track 5 and for electrical contacting. Openings resp. Material recesses 9 may be generated for example as blind holes or as through holes.
Der beschriebene Verbindungsmechanismus erlaubt insbesondere eine verbesserte Haftung der verschiedenen SiPLIT-Schichten aufeinander mittels angepasster Dübel- oder Schnappverbindungen . Das Erzeugen von Öffnungen bzw . Materialaussparungen 9 kann mittels Laser, Photographie, Plasmaätzen oder chemisches Ätzen erfolgen . The connection mechanism described in particular allows improved adhesion of the various SiPLIT layers to one another by means of adapted dowel or snap connections. The production of openings or. Material recesses 9 can be done by laser, photography, plasma etching or chemical etching.

Claims

Patentansprüche claims
1. Vorrichtung mit mindestens einer elektrisch isolierenden Schicht (3) , auf der mindestens eine Leiterstruktur (5) aus elektrisch leitendem Material aufgebracht ist, dadurch gekennzeichnet, dass die Leiterstruktur (5) an der der isolierenden Schicht (3) zugewandten Seite mindestens eine Erhebung (7 ) zur Aufnahme in mindestens eine Aussparung ( 9) in der isolierenden Schicht (3) aufweist .1. Device having at least one electrically insulating layer (3), on which at least one conductor structure (5) of electrically conductive material is applied, characterized in that the conductor structure (5) on the insulating layer (3) side facing at least one elevation (7) for receiving in at least one recess (9) in the insulating layer (3).
2. Vorrichtung nach Anspruch 1 , dadurch gekennzeichnet, dass die Form der Aussparung ( 9) der Form der Erhebung (7 ) derart angepasst ist, dass ein Formschluss erzeugt ist .2. Device according to claim 1, characterized in that the shape of the recess (9) of the shape of the survey (7) is adapted such that a positive connection is generated.
3. Vorrichtung nach Anspruch 1 oder 2 , dadurch gekennzeichnet, dass die Form der Aussparung ( 9) der Form der Erhebung (7 ) derart angepasst ist, dass eine Verankerung der Erhebung (7 ) in der Aussparung ( 9) , beispielsweise mittels einer Schnappverbindung, erzeugt ist .3. Device according to claim 1 or 2, characterized in that the shape of the recess (9) of the shape of the survey (7) is adapted such that an anchoring of the elevation (7) in the recess (9), for example by means of a snap connection , is generated.
4. Vorrichtung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Erhebung (7 ) als Steg und die Aussparung ( 9) als Kanal ausgebildet sind.4. Device according to one or more of claims 1 to 3, characterized in that the elevation (7) as a web and the recess (9) are formed as a channel.
5. Vorrichtung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Erhebung (7 ) steckerartig und die Aussparung ( 9) buchsenartig, beispielsweise in einer Sacklochform, ausgebildet sind.5. Device according to one or more of claims 1 to 3, characterized in that the elevation (7) like a plug and the recess (9) bush-like, for example in a blind hole shape, are formed.
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die Erhebung (7 ) die Form eines Stifts , eines Zylinders , eines Hohlzylinders , eines Kegels , eines Hohlkegels , eines Zacken, einer gezackten Struktur und/oder einer Schraube und die Aussparung ( 9) die j eweils dazugehörige Negativform aufweist oder dass zwischen Leiterstruktur (5) und elektrisch isolierender Schicht (3) eine Dübelverbindung ausgebildet ist .6. Apparatus according to claim 5, characterized in that the elevation (7) has the shape of a pin, a cylinder, a hollow cylinder, a cone, a hollow cone, a serrations, a serrated structure and / or a screw and the recess (9) in each case associated negative mold or in that a plug connection is formed between conductor structure (5) and electrically insulating layer (3).
7. Vorrichtung nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die elektrisch isolierende Schicht (3) an einem Substrat (1 ) angeordnet ist .7. Device according to one or more of claims 1 to 6, characterized in that the electrically insulating layer (3) on a substrate (1) is arranged.
8. Vorrichtung nach Anspruch 7 , dadurch gekennzeichnet, dass die Leiterstruktur (5) mittels der Erhebung (7 ) mit mindestens einem Kontaktbereich auf dem Substrat (1 ) und/oder mit mindestens einem Kontaktbereich auf mindestens einem an der Oberfläche des Substrats (1 ) angeordneten Halbleiterchip e- lektrisch kontaktiert ist, wobei die Aussparung ( 9) als Durchgang für die Erhebung (7 ) zu dem Kontaktbereich ausgebildet ist .8. The device according to claim 7, characterized in that the conductor structure (5) by means of the elevation (7) with at least one contact area on the substrate (1) and / or at least one contact area on at least one on the surface of the substrate (1). arranged semiconductor chip e- lektrisch contacted, wherein the recess (9) is formed as a passage for the survey (7) to the contact area.
9. Vorrichtung nach Anspruch 7 oder 8 , dadurch gekennzeichnet, dass die Leiterstruktur (5) durch mindestens ein Fenster in der elektrisch isolierenden Schicht (3) hindurch flächig mit mindestens einer Kontaktfläche auf dem Substrat (1 ) und/oder mit mindestens einer Kontaktfläche auf mindestens einem an der Oberfläche des Substrats (1 ) angeordneten Halbleiterchips e- lektrisch kontaktiert ist .9. Apparatus according to claim 7 or 8, characterized in that the conductor structure (5) through at least one window in the electrically insulating layer (3) through surface with at least one contact surface on the substrate (1) and / or with at least one contact surface at least one semiconductor chip arranged on the surface of the substrate (1) is electrically contacted.
10. Verfahren zur Erzeugung einer Vorrichtung nach einem oder mehreren der Ansprüche 1 bis 9, mit den Schritten : - Erzeugen mindestens einer Schicht (3) aus elektrisch isolierendem Material mit mindestens einer Aussparung ( 9) ,10. A method for producing a device according to one or more of claims 1 to 9, comprising the steps: Producing at least one layer (3) of electrically insulating material with at least one recess (9),
- Aufbringen mindestens einer Leiterstruktur (5) auf die Schicht (3) aus elektrisch isolierendem Material (3) und dabei erfolgendes Auffüllen der Aussparung ( 9) mit Leitermaterial der Leiterstruktur (5) .- Applying at least one conductor structure (5) on the layer (3) of electrically insulating material (3) and thereby successful filling of the recess (9) with conductor material of the conductor structure (5).
11. Verfahren nach Anspruch 10 , gekennzeichnet durch11. The method according to claim 10, characterized by
- vor dem Aufbringen erfolgendes separates Erzeugen der mindestens einen Leiterstruktur (5) mit mindestens einer Erhebung (7 ) zur Aufnahme in der Aussparung ( 9) .- Before applying separately producing the at least one conductor structure (5) with at least one elevation (7) for receiving in the recess (9).
12. Verfahren nach Anspruch 10 oder 11 , gekennzeichnet durch12. The method according to claim 10 or 11, characterized by
- mittels physikalischer, chemischer und/oder elektrochemischer Metallisierung erfolgendes Aufbringen der Leiterstruktur .- Applying by means of physical, chemical and / or electrochemical metallization applying the conductor structure.
13. Verfahren nach Anspruch 10 , 11 oder 12 , dadurch gekennzeichnet, dass13. The method according to claim 10, 11 or 12, characterized in that
- das Auffüllen der Aussparung ( 9) mit dem Leitermaterial der Leiterstruktur (5) vollständig oder mit einer Hohlform erfolgt .- The filling of the recess (9) with the conductor material of the conductor structure (5) takes place completely or with a mold.
14. Verfahren nach einem oder mehreren der Ansprüche 10 bis 13, mit dem Schritt :14. The method according to one or more of claims 10 to 13, with the step:
- Aufbringen der Schicht (3) aus elektrisch isolierendem Material auf die Oberfläche eines Substrats (1 ) .- Applying the layer (3) of electrically insulating material on the surface of a substrate (1).
15. Verfahren nach Anspruch 14 , mit den Schritten :15. The method of claim 14, comprising the steps of:
- Erzeugen der Aussparung ( 9) als Durchgang für die Erhebung (7 ) zu mindestens einem Kontaktbereich auf dem Substrat (1 ) und/oder zu mindestens einem Kontaktbereich auf mindestens einem an der Oberfläche des Substrats (1 ) angeordneten Halbleiterchip, und - elektrisches Kontaktieren der Leiterstruktur (5) mittels der Erhebung (7 ) mit dem Kontaktbereich .- Generating the recess (9) as a passage for the survey (7) to at least one contact area on the substrate (1) and / or at least one contact area on at least one on the surface of the substrate (1) arranged semiconductor chip, and - Electrical contact of the conductor structure (5) by means of the survey (7) with the contact area.
16. Verfahren nach Anspruch 14 oder 15, mit den Schritten :16. The method according to claim 14 or 15, comprising the steps:
- Erzeugen mindestens eines Fensters in der elektrisch isolierenden Schicht (3) als Durchgang für die Leiterstruktur (5) zu mindestens einem Kontaktbereich auf dem Substrat (1 ) und/oder zu mindestens einem Kontaktbereich auf mindestens einem an der Oberfläche des Substrats (1 ) angeordneten Halbleiterchip, und- Producing at least one window in the electrically insulating layer (3) as a passage for the conductor structure (5) to at least one contact area on the substrate (1) and / or arranged at least one contact area on at least one on the surface of the substrate (1) Semiconductor chip, and
- flächiges elektrisches Kontaktieren der Leiterstruktur (5) durch das Fenster hindurch mit dem Kontaktbereich .- Surface electrical contacting of the conductor structure (5) through the window with the contact area.
17. Verfahren nach einem oder mehreren der vorangehenden Ansprüche 10 bis 16, dadurch gekennzeichnet, dass die Aussparung ( 9) und/oder das Fenster mittels Lasern, Plasmaätzen, chemischen Ätzen und/oder photographisch erzeugt wird/werden . 17. The method according to one or more of the preceding claims 10 to 16, characterized in that the recess (9) and / or the window by means of lasers, plasma etching, chemical etching and / or photographically generated / are.
EP05825288A 2005-02-14 2005-12-22 Adhesive strip conductor on an insulating layer Withdrawn EP1849338A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005006638A DE102005006638B4 (en) 2005-02-14 2005-02-14 Adhesive conductor on insulating layer
PCT/EP2005/057090 WO2006084525A1 (en) 2005-02-14 2005-12-22 Adhesive strip conductor on an insulating layer

Publications (1)

Publication Number Publication Date
EP1849338A1 true EP1849338A1 (en) 2007-10-31

Family

ID=35985114

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05825288A Withdrawn EP1849338A1 (en) 2005-02-14 2005-12-22 Adhesive strip conductor on an insulating layer

Country Status (4)

Country Link
US (1) US20080191360A1 (en)
EP (1) EP1849338A1 (en)
DE (1) DE102005006638B4 (en)
WO (1) WO2006084525A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008028299B3 (en) 2008-06-13 2009-07-30 Epcos Ag System support for e.g. micro-electro-mechanical system component, has flexible support with upper side, and conductor paths guided to connecting contacts on upper side of components, which is turned away from flexible support
DE102009010179A1 (en) 2009-02-23 2010-09-02 Osram Gesellschaft mit beschränkter Haftung Lighting module i.e. LED module, for use in e.g. vehicle headlight, has circuit carrier comprising continuous circuit carrier recesses and light source, and reflector wall partially reflecting circuit carrier recesses
DE102009010874A1 (en) * 2009-02-27 2010-09-02 Siemens Aktiengesellschaft Multi-layer circuit arrangement and method for its production
US8421239B2 (en) * 2010-03-16 2013-04-16 International Business Machines Corporation Crenulated wiring structure and method for integrated circuit interconnects

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5312456A (en) * 1991-01-31 1994-05-17 Carnegie Mellon University Micromechanical barb and method for making the same
JPH08186339A (en) * 1994-12-28 1996-07-16 Toshiba Corp Wiring board
WO1998010628A1 (en) * 1996-09-05 1998-03-12 Siemens Aktiengesellschaft Carrier element(1) for a semi-conductor chip
DE19738589A1 (en) * 1997-09-03 1998-12-03 Siemens Ag Circuit board with insulating carrier-substrate e.g. for chip-card manufacture
JP2001180372A (en) * 1999-12-28 2001-07-03 Teeantee:Kk Vehicle lighting fixture and method for manufacture thereof
FR2805961A1 (en) * 2000-03-06 2001-09-07 Sagem Improved electrical power module construction/assembly technique having outer area equipotential bar with power components directly attached and inner area printed circuit board/electronic component contacts.
FR2806249B1 (en) * 2000-03-13 2002-05-10 Axo Scintex Cie Equip Automobi MOUNTING OF CUT-OUT CIRCUITS ON LAMP SUPPORTS
WO2002056653A2 (en) * 2001-01-11 2002-07-18 Poynting Innovations (Pty) Limited Antenna configuration in or on dielectric bodies
DE10125905C1 (en) * 2001-05-28 2002-11-28 Infineon Technologies Ag Releasable coupling between IC chip and carrier uses interlocking mechanical coupling elements provided by IC chip and carrier
CN1575511A (en) * 2001-09-28 2005-02-02 西门子公司 Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces
JP3910045B2 (en) * 2001-11-05 2007-04-25 シャープ株式会社 Method for manufacturing electronic component internal wiring board

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2006084525A1 *

Also Published As

Publication number Publication date
US20080191360A1 (en) 2008-08-14
WO2006084525A1 (en) 2006-08-17
DE102005006638B4 (en) 2009-01-02
DE102005006638A1 (en) 2006-08-31

Similar Documents

Publication Publication Date Title
EP2973671B1 (en) Method for the production of an electronic sub-assembly
EP2286644B1 (en) Method for integrating at least one electronic component into a printed circuit board, and printed circuit board
EP2342958B1 (en) Method for integrating an electronic component into a printed circuit board
DE102006003070B3 (en) Electrical contacting of stack of electronic components e.g. for piezo actuator, by covering insulating layers with electrically conductive material which also fills contact holes
AT13055U1 (en) METHOD FOR INTEGRATING AN ELECTRONIC COMPONENT INTO A CONDUCTOR PLATE OR A PCB INTERMEDIATE PRODUCT AND PCB OR INTERMEDIATE CIRCUIT PRODUCT
DE112005000952T5 (en) Electronic module and method of making the same
DE102013103370A1 (en) Method for introducing perforations into a glass substrate and a glass substrate produced in this way
EP2342959A1 (en) Method for integrating an electronic component into a printed circuit board
DE4434913A1 (en) Microchip fuse and method for its manufacture
EP1849338A1 (en) Adhesive strip conductor on an insulating layer
EP3204106B1 (en) Implantable electrode arrangement
WO2008104324A1 (en) Method for incorporating chips in circuit board cavities
DE102011083627A1 (en) Method for connecting electronic part e.g. transistor, involves applying electrical conductive layer for electrically connecting electrical contact surface of electronic part with electrical strip conductor, and applying covering layer
DE60116744T2 (en) METHOD FOR PRODUCING AN ELECTRIC CONNECTING ELEMENT AND ELECTRICAL CONNECTING ELEMENT
DE102015103724A1 (en) Component carrier with fault stabilization structure
DE19732250A1 (en) Process for the production of metallic microstructures
WO2010012540A9 (en) Method for the hot stamping of at least one conductor track onto a substrate, substrate comprising at least one conductor track and stamping tool
DE102020102363A1 (en) Creating a trapezoidal through opening in a component carrier material
DE102020102461A1 (en) A component carrier with an electrically reliable bridge with a sufficiently large vertical thickness in a through opening of a thin dielectric
DE19620242A1 (en) Conductor wire bonding method
EP2018666A2 (en) Method for fixing an electronic component on a printed circuit board and system comprising a printed circuit board and at least one electronic component
DE102009028037A1 (en) Component with an electrical feedthrough, method for producing a component and component system
DE102008016613B4 (en) Method for producing an electrical component having at least one dielectric layer and an electrical component having at least one dielectric layer
DE10244077A1 (en) Production of a semiconductor component used in microelectronics comprises dry etching a hole in the substrate of a component, lining the hole with an insulating layer, removing the insulating layer, and producing an electrical connection
EP1703781A1 (en) Manufacturing method for an electrical connection element

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20070626

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20090701