EP1782182A1 - Procede pour generer des suites binaires aleatoires et le dispositif de mise en oeuvre - Google Patents
Procede pour generer des suites binaires aleatoires et le dispositif de mise en oeuvreInfo
- Publication number
- EP1782182A1 EP1782182A1 EP05766637A EP05766637A EP1782182A1 EP 1782182 A1 EP1782182 A1 EP 1782182A1 EP 05766637 A EP05766637 A EP 05766637A EP 05766637 A EP05766637 A EP 05766637A EP 1782182 A1 EP1782182 A1 EP 1782182A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- signal
- vector
- parameter
- jitter
- clj
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
Definitions
- the invention relates to a method for generating random binary sequences.
- the problem which the invention proposes to solve is to generate true random binary sequences from the relative jitter between two clock signals and to measure in real time the statistical parameters of the jitter to allow the quality of the sequence to be evaluated. random obtained or possibly to signal a malfunction.
- the quality of the random binary sequence is measured by generic statistical methods to test the proper functioning of the generator. This statistical measurement method can be applied in addition to the characteristics of the invention.
- a secure generator of random binary sequences is used. Securing relies on the continuous measurement of parameters of the hazard source. This measurement to be performed must use two clock signals which are synchronous being defined by a rational relation. Without such synchronism, the measuring principle cannot be realized. In other words, methods using asynchronous signals cannot be used for the calculation of the jitter parameters. This is the case of patent US 2003/014452.
- the generator comprises a logic circuit comprising a data input receiving a first clock signal and a CLK clock input receiving a second clock signal different from the first.
- Two clock signals, of different frequency, come respectively from two different oscillators working in asynchronism, the output of the logic circuit delivering a signal of an intermediate state between 0 and 1 qualified as meta-stable which consists of a series of random numbers.
- the two clock signals used in this document are therefore asynchronous.
- the basis of the method is represented on the block diagram of FIG. 1.
- the method is based on the use of two synchronous logic clock signals CLJ and CLK linked by a relation of the form:
- the greatest common divisor PGCD (K M , K D ) 1.
- the two signals can be obtained, for example, by means of one or more phase-locked loops.
- the logic signal of frequency f cu is sampled in a block REG (for example in the form of a flip-flop) on the rising or falling edge of the signal of frequency f CLK .
- the REG block stores the sampled value during a clock period of the CLK signal.
- the signal Q is statistically periodic with a period: TQ - ⁇ KD ' TCLK - ⁇ KM ' T 1 CU If the relative jitter between the CLK and CLJ signals, characterized by the value ⁇ ⁇ t is greater than the value ⁇ , defined by the following formula _ ⁇ TCLJ _ TCLK A 4K n AK M we obtain, at the output of the block PAR, which calculates the parity of the K D successive samples, a random binary sequence R. This inequality represents the condition necessary for the proper functioning of the generator of random sequences whose bit rate is 1 / T Q bits per second.
- the problem which the invention proposes to solve is to measure the parameters of the jitter, which makes it possible to guarantee the quality of the random numbers during the time when the alarm signal is not active.
- FIG. 3 is an example of a relationship between the clock signal CLK and the clock signal CLJ, the scheduling of the sequence SB to obtain the corresponding vector VB, as well as the graphical representation of the vector VE obtained by l 'accumulation of N VB vectors;
- the samples (bits) of the signal CLJ obtained at the output Q of the block REG during the period T Q form the binary sequence SB. They represent the CLJ signal in different phases. To reconstruct the form of the CLJ signal from these samples, they must be reordered.
- the value of the CLJ signal sampled on the rising edge of the CLK signal forms the Q signal.
- the CLK signal has 7 periods in the T Q period and the CLJ signal has 5.
- the zones shaded areas represent the desired area of uncertainty.
- the arrows in FIG. 3 indicate the sequence of operations to be carried out to obtain the vector VB and the vector VE.
- the values e (element 7 of the vector VE) which are not influenced by the jitter are equal to either 100 or zero.
- the values sampled in areas of uncertainty have a different value. From these values we can characterize the jitter.
- the first method for evaluating the jitter consists in accumulating N binary vectors VB into a single vector VE composed of K D integer values between 0 and N, then calculating the parameter P l from the formula: where e represents the element j of the vector VE, C l represents a normalization constant. Since the values e which are not influenced by the jitter, are equal to either 0 or N, the term eAN- e will be equal to zero and will not contribute to the value of the parameter P. Only the values influenced by the jitter will be taken into account. Consequently, the value P l is proportional to the value ⁇ ⁇ t of the jitter. If it is lower than the threshold P lref defined beforehand, the generator does not work correctly and the alarm signal is activated.
- the second jitter evaluation method also requires the accumulation of N vectors VB to obtain the vector VE, then the parameter P is calculated from the formula: where e represents the element j of the vector VE, C 2 represents the normalization constant.
- e represents the element j of the vector VE
- C 2 represents the normalization constant.
- the third method makes it possible to evaluate the dynamic parameters of the jitter, in particular the correlation between two rising or falling edges of the CLJ signal.
- the EXCLUSIVE OR operation is therefore carried out bit by bit between two successive VB vectors to obtain the vector VD composed of K D binary values.
- the length of the sequence of bits equal to one in this vector VD is proportional to the displacement of the rising or falling edge of the signal CLJ with respect to the start of the period T Q.
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Le procédé génère des suites binaires aléatoires à partir du jitter relatif entre deux signaux d'horloge logiques synchrones CLK et CLJ liés par une relation de la forme : formule (I) où le plus grand commun diviseur PGCD(KM,KD) = 1 , - on échantillonne le signal logique de fréquence fCLJ sur le front montant ou descendant de signal de fréquence fCLJ ; - on mémorise la valeur échantillonnée pendant une période du signal CLK pour obtenir le signal Q ; - le signal Q est périodique de période : TQ = KD ⋅ TCLK = KM ⋅ TCLJ Selon ce procédé, on calcule les paramètres du jitter au moyen de N vecteurs binaires VB acquis à partir du signal Q pendant N périodes TQ .
Description
PROCEDE POUR GENERER DES SUITES BINAIRES ALEATOIRES ET LE DISPOSITIF DE MISE EN ŒUVRE
L'invention concerne un procédé pour générer des suites binaires aléatoires.
Le problème que se propose de résoudre l'invention est de générer des suites binaires aléatoires vraies à partir du jitter relatif entre deux signaux d'horloge et de mesurer en temps réel les paramètres statistiques du jitter pour permettre d'évaluer la qualité de la suite aléatoire obtenue ou éventuellement pour signaler un défaut de fonctionnement.
Selon l'état antérieur de la technique, on a proposé, pour générer les suites aléatoires dans des circuits logiques et en particulier dans des circuits logiques reconfigurables, d'utiliser un oscillateur libre relié à un ou plusieurs registres à décalage linéaire. On peut citer par exemple le brevet US 6,061,702. On peut citer également l'enseignement du brevet US 6,414,558 qui concerne l'utilisation d'un générateur de séquences aléatoires.
On a proposé, par ailleurs, de générer des suites binaires aléatoires à partir du jitter, comme il ressort d'une publication faite par Viktor FISCHER et Milos DRUTAROVSKY ayant pour titre « TRUE RANDOM NUMBER GENERATOR EMBEDDED IN RECONFIGURABLE HARDWARE du mois d'Août 2002.
Selon cette publication, la qualité de la suite binaire aléatoire est mesurée par des méthodes statistique génériques pour tester le bon fonctionnement du générateur. Ce procédé de mesure statistique peut être appliqué en complément avec les caractéristiques de l'invention.
Selon l'invention, on utilise un générateur sécurisé de suites binaires aléatoires. La sécurisation repose sur la mesure en continu de paramètres de la source d'aléa. Cette
mesure pour être réalisée doit utiliser deux signaux d'horloge qui sont synchrones en étant définis par une relation rationnelle. Sans un tel synchronisme, le principe de mesure ne peut pas être réalisé. Autrement dit, les méthodes utilisant des signaux asynchrone ne peuvent pas être utilisées pour le calcul des paramètres du jitter. C'est le cas du brevet US 2003/014452.
En effet, il ressort de la lecture de ce brevet que ce document concerne un générateur physique de nombres aléatoires. Le générateur comprend un circuit logique comportant une entrée de données recevant un premier signal d'horloge et une entrée d'horloge CLK recevant un deuxième signal d'horloge différent du premier. Deux signaux d'horloge, de fréquence différente, proviennent respectivement de deux oscillateurs différents travaillant en asynchronisme, la sortie du circuit logique délivrant un signal d'un état intermédiaire entre 0 et 1 qualifié de méta-stable qui est constitué d'une suite de nombres aléatoires.
Les deux signaux d'horloge utilisés dans ce document sont donc asynchrones.
La base du procédé est représentée sur le schéma bloc de la figure 1. Le procédé est basé sur l'utilisation de deux signaux d'horloge logiques synchrones CLJ et CLK liés par une relation de la forme :
/ -_.* ^^ M CU ~ J CLK ' ~ KD
Dans cette formule, le plus grand commun diviseur PGCD(KM ,KD) = 1. Les deux signaux peuvent être obtenus, par exemple, au moyen d'une ou plusieurs boucles à verrouillage de phase (phase-locked loop). Le signal logique de fréquence fcu est échantillonné dans un block REG (par exemple sous forme d'une bascule) sur le front montant ou descendant du signal de fréquence fCLK . Le block REG mémorise la valeur échantillonnée pendant une période d'horloge du signal CLK. A la sortie du bloc d'échantillonnage REG, le signal Q est statistiquement périodique de période : TQ — Α KD ' TCLK — Λ KM ' T1 CU
Si le jitter relatif entre les signaux CLK et CLJ, caractérisé par la valeur σβt est supérieur à la valeur Δ, définie par la formule suivante _ ^ TCLJ _ TCLK A 4Kn AK M on obtient, à la sortie du bloc PAR, qui calcule la parité des KD échantillons successifs, une suite binaire aléatoire R. Cette inégalité représente la condition nécessaire au bon fonctionnement du générateur de suites aléatoires dont le débit est 1/TQ bits par seconde.
Il est apparu toutefois que le jitter varie d'une manière importante en fonction de nombreux paramètres physiques tels que la tension d'alimentation, les bruits électriques de l'environnement, la température, ce qui peut modifier le fonctionnement du générateur. Il paraît donc important de mesurer les paramètres du jitter pour garantir la qualité des nombres aléatoires à la sortie du générateur.
A partir de l'enseignement de cette publication, selon une caractéristique à la base de l'invention, on ajoute la possibilité de mesurer les paramètres du jitter. On propose donc le procédé représenté sur le schéma bloc dans la figure 2. D'abord, dans le bloc GEN_VEC (générateur de vecteurs de KD bits), on effectue d'une manière répétitive pendant différentes périodes TQ l'acquisition des suites binaires SB composées de KD échantillons (bits). On obtient donc à la fin de chaque période TQ un vecteur VB. Ces vecteurs sont ensuite traités dans le bloc TRAIT_VEC (traitement de vecteurs) pour évaluer les paramètres du jitter. A la base de l'information sur ces différents paramètres du jitter, on peut signaler un défaut de fonctionnement du générateur, par exemple au moyen d'un signal d'alarme.
Autrement dit, le problème que se propose de résoudre l'invention est de mesurer les paramètres du jitter ce qui permet de garantir la qualité des nombres aléatoires pendant le temps où le signal d'alarme n'est pas actif.
Selon une caractéristique à la base de l'invention : on enregistre dans des suites binaires SB KD échantillons successifs du signal
CLJ (un bit par échantillon) obtenus pendant des périodes TQ différentes ; on réordonne les bits de chaque suite SB en vecteur VB composé de KD bits selon la formule : j = (i KM )modKD où représente l'index du bit dans la suite SB et j représente l'index du bit correspondant dans le vecteur VB ; à partir de vecteurs VB, on évalue un ou plusieurs paramètres P du jitter suivant une méthode choisie ; selon les valeurs des paramètres P on peut signaler le bon fonctionnement du générateur par exemple au moyen d'un signal d'alarme.
L'invention a été exposée ci-après plus en détail à l'aide des figures annexées dans lesquelles : la figurel est une mise en œuvre du procédé selon l'état antérieur de la technique de génération des suites aléatoires sous forme d'un schéma bloc ; la figure 2 est une mise en œuvre du procédé selon l'invention, également sous forme d'un schéma bloc ; la figure 3 est un exemple de relation entre le signal d'horloge CLK et le signal d'horloge CLJ, de l'ordonnancement de la suite SB pour obtenir le vecteur VB correspondant, ainsi que de la représentation graphique du vecteur VE obtenu par l'accumulation de N vecteurs VB ;
Les échantillons (bits) du signal CLJ obtenus à la sortie Q du bloc REG pendant la période TQ forment la suite binaire SB. Ils représentent le signal CLJ dans des phases différentes. Pour reconstruire la forme du signal CLJ à partir de ces échantillons, il faut les réordonner.
On renvoie par exemple à la figure 3 qui montre la relation entre le signal d'horloge CLK et le signal d'horloge CLJ pour KM = 5 et KD = 1 ( fcu < fCLK). La valeur du signal CLJ échantillonnée sur le front montant du signal CLK forme le signal Q. Le signal CLK a 7 périodes dans la période TQ et le signal CLJ en a 5. Les zones
grisées représentent la zone d'incertitude recherchée.
Si l'on considère la formule précédemment indiquée j = (i KM )modKD on obtient pour i = 0, j = (θ 5)mod7 = 0 pour i = 1, j = (1 5)mod7 = 5 pour i = 2, j = (2 5)mod7 = 3 pour i = 3, j = (3 5)mod7 = l pour i = 4, j = (4 5)mod7 = 6 pour i - 5, j = (5 5)mod7 = 4 pour i - 6, j = (6 5)mod7 = 2
Les flèches dans la figure 3 indiquent la suite des opérations à mener pour obtenir le vecteur VB et le vecteur VE. Le vecteur VE présenté dans la figure 3 sous forme graphique est obtenu par l'accumulation de N = 100 vecteurs VB. Les valeurs e (l'élément 7 du vecteur VE) qui ne sont pas influencées par le jitter sont égales soit à 100 soit à zéro. Les valeurs échantillonnées dans des zones d'incertitude ont une valeur différente. A partir de ces valeurs on peut caractériser le jitter. H existe plusieurs possibilités pour évaluer les caractéristiques du jitter à partir de vecteurs VB. On peut à titre d'exemple présenter trois méthodes différentes.
La première méthode d'évaluation du jitter consiste à accumuler N vecteurs binaires VB en un seul vecteur VE composé de KD valeurs entières comprises entre 0 et N, puis calculer le paramètre Pl à partir de la formule :
où e représente l'élément j du vecteur VE, Cl représente une constante de normalisation. Puisque les valeurs e qui ne sont pas influencés par le jitter, sont égales soit à 0 soit à N, le terme eAN- e sera égal à zéro et ne contribuera pas à la valeur du
paramètre P . Seules les valeurs influencées par le jitter seront prises en compte. En conséquence, la valeur Pl est proportionnelle à la valeur σβt du jitter. Si elle est inférieure au seuil Plref défini au préalable, le générateur ne fonctionne pas correctement et le signal d'alarme est activé.
La deuxième méthode d'évaluation du jitter nécessite elle aussi l'accumulation de N vecteurs VB pour obtenir le vecteur VE, ensuite on calcule le paramètre P à partir de la formule :
où e représente l'élément j du vecteur VE, C2 représente la constante de normalisation. Pour que les probabilités d'apparition des niveaux logiques 0 et 1 à la sortie du générateur soient identiques, le paramètre P2 doit être égal à zéro. Si sa valeur est positive, la probabilité du niveau 1 est plus élevée que celle du niveau 0. En conséquence, si la valeur absolue du paramètre P2 est inférieure au seuil P2ref défini au préalable, le générateur ne fonctionne pas correctement et le signal d'alarme est activé.
La troisième méthode permet d'évaluer les paramètres dynamiques du jitter, notamment la corrélation entre deux fronts montants ou descendant du signal CLJ. On réalise donc l'opération OU EXCLUSIF bit par bit entre deux vecteurs VB successifs pour obtenir le vecteur VD composé de KD valeurs binaires. La longueur de la suite de bits égaux à un dans ce vecteur VD est proportionnelle au déplacement du front montant ou descendant du signal CLJ par rapport au début de la période TQ . On peut donc mesurer la corrélation P3 entre les positions du front montant ou descendant du signal CLJ dans des périodes TQ successives. Si cette corrélation dépasse le seuil P^/ défini au préalable, le signal d'alarme est activé.
Claims
R E V E N D I C A T I O N S
- 1 - Procédé pour générer des suites binaires aléatoires à partir du jitter relatif entre deux signaux d'horloge logiques synchrones CLK et CLJ liés par une relation de la forme : f — f M J CLJ ~ J CLK ' „ KD où le plus grand commun diviseur PGCD (_?M , KD ) = 1 , on échantillonne le signal logique de fréquence fcu sur le front montant ou descendant de signal de fréquence fcu ; on mémorise la valeur échantillonnée pendant une période du signal CLK pour obtenir le signal Q ; le signal Q est périodique de période :
caractérisé en ce qu' on calcule les paramètres du jitter au moyen de N vecteurs binaires VB acquis à partir du signal Q pendant N périodes TQ .
- 2 - Procédé selon revendication 1, caractérisé en ce qu' - on enregistre dans une suite binaire SB KD bits du signal Q obtenus pendant la période TQ ; on réordonne les bits de la suite SB en vecteur VB selon la formule : j = (i KM )modKD où représente l'index du bit dans la suite SB et j représente l'index du bit correspondant dans le vecteur VB ;
- 3 - Procédé selon revendication 1 et 2, caractérisé en ce qu' on accumule N vecteurs binaires VB en un seul vecteur VE composé de KD valeurs entières ;
à partir du vecteur VE on calcule le paramètre P caractérisant la largeur du jitter, par exemple suivant la formule :
où e représente l'élément j du vecteur VE, Cγ représente la constante de normalisation ; on génère le signal d'alarme si la valeur du paramètre Pγ est inférieure au seuil Plref ;
- 4 - Procédé selon revendication 1 et 2, caractérisé en ce qu' on accumule N vecteurs binaires VB en un seul vecteur VE composé de KD valeurs entières ; à partir du vecteur VE on calcule le paramètre P2 caractérisant la probabilité d'apparition de niveaux logiques zéro et un à la sortie du générateur, par exemple suivant la formule :
où e représente l'élément j du vecteur VE, C2 représente la constante de normalisation ; on génère le signal d'alarme si la valeur absolue du paramètre P2 est supérieure au seuil P2ref ;
- 5 - Procédé selon revendication 1 et 2, caractérisé en ce qu' à partir de couples de vecteurs VB (N = 2) on calcule le paramètre P3 caractérisant la corrélation entre ces vecteurs, par exemple en effectuant l'opération OU EXCLUSIF entre leur bits ; on génère le signal d'alarme si la valeur du paramètre P3 est supérieure au seuil Pref ;
- 6 - Dispositif pour la mise en œuvre du procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce qu'il comprend un bloc bascule assujetti aux deux signaux d'horloge CLK et CLJ et apte à assurer l'échantillonnage, un bloc apte à calculer la parité de KD échantillons du signal CLJ, un bloc apte à assurer l'enregistrement du signal Q pour former la suite SB et pour la transformer en vecteur
VB et les blocs aptes à calculer les paramètres P , P2 ou P3 et les comparer avec les seuils prédéfinis pour générer le signal d'alarme.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0406149A FR2871252B1 (fr) | 2004-06-06 | 2004-06-06 | Procede pour generer des suites binaires aleatoires |
| PCT/FR2005/050370 WO2005124536A1 (fr) | 2004-06-06 | 2005-05-26 | Procede pour generer des suites binaires aleatoires et le dispositif de mise en oeuvre |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| EP1782182A1 true EP1782182A1 (fr) | 2007-05-09 |
Family
ID=34945165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP05766637A Withdrawn EP1782182A1 (fr) | 2004-06-06 | 2005-05-26 | Procede pour generer des suites binaires aleatoires et le dispositif de mise en oeuvre |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1782182A1 (fr) |
| FR (1) | FR2871252B1 (fr) |
| WO (1) | WO2005124536A1 (fr) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030037079A1 (en) * | 2001-08-15 | 2003-02-20 | Wilber Scott A. | True random number generator and entropy calculation device and method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3706941A (en) * | 1970-10-28 | 1972-12-19 | Atomic Energy Commission | Random number generator |
| US4757468A (en) * | 1982-09-22 | 1988-07-12 | Intel Corporation | Authenticated read-only memory |
| FR2802661B1 (fr) * | 1999-12-21 | 2003-10-31 | Bull Sa | Generateur de nombres aleatoires haut debit |
| US6675113B2 (en) * | 2002-03-26 | 2004-01-06 | Koninklijke Philips Electronics N.V. | Monobit-run frequency on-line randomness test |
-
2004
- 2004-06-06 FR FR0406149A patent/FR2871252B1/fr not_active Expired - Fee Related
-
2005
- 2005-05-26 WO PCT/FR2005/050370 patent/WO2005124536A1/fr active Application Filing
- 2005-05-26 EP EP05766637A patent/EP1782182A1/fr not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030037079A1 (en) * | 2001-08-15 | 2003-02-20 | Wilber Scott A. | True random number generator and entropy calculation device and method |
Non-Patent Citations (1)
| Title |
|---|
| See also references of WO2005124536A1 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2871252A1 (fr) | 2005-12-09 |
| WO2005124536A1 (fr) | 2005-12-29 |
| FR2871252B1 (fr) | 2006-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100942474B1 (ko) | 스펙트럼 분석에 기초한 연속 데이터 지터 측정 장치 및 방법 | |
| WO2018107441A1 (fr) | Procédé de capture de signal et récepteur de système de navigation par satellite | |
| FR2511170A1 (fr) | Systeme de poursuite de seuil automatique | |
| JP2006017710A (ja) | ジッタの周波数応答を計測する方法 | |
| WO2010122036A1 (fr) | Dispositif de surveillance du fonctionnement d'un circuit numerique | |
| FR2509890A1 (fr) | Appareil de lecture de donnees pour la transmission de donnees | |
| Yamaguchi et al. | Extraction of instantaneous and RMS sinusoidal jitter using an analytic signal method | |
| FR2583883A1 (fr) | Dispositif et procede pour produire un facteur de merite de rapport signal a bruit pour des donnees en codage numerique | |
| FR3023396A1 (fr) | Generateur de nombres aleatoires | |
| WO2005124536A1 (fr) | Procede pour generer des suites binaires aleatoires et le dispositif de mise en oeuvre | |
| JP6839359B2 (ja) | ジッタ測定回路 | |
| WO2000007324A1 (fr) | Procede de recuperation d'horloge lors de l'echantillonnage de signaux de type numerique | |
| EP3639046B1 (fr) | Procede et dispositif de detection de defauts dans une ligne de transmission | |
| FR2937198A1 (fr) | Procede et dispositif d'estimation de parametres d'un systeme d'etalement du spectre d'un signal d'horloge. | |
| TWI668453B (zh) | 信號週期測量電路與方法 | |
| FR2707128A1 (fr) | Dispositif de détection de mot unique modulé en BPSK adapté à un modem analogique fonctionnant en mode TMDA et procédé de détection mis en Óoeuvre dans un tel dispositif. | |
| RU2380826C1 (ru) | Способ разделения джиттера сигнала данных | |
| FR2808333A1 (fr) | Procede et appareil de calibrage pour corriger des erreurs de synchronisation de largeur d'impulsion lors de tests de circuits integres | |
| EP2553694B1 (fr) | Actionneur electromagnetique comportant des moyens de controle de position et procede utilisant un tel actionneur | |
| EP0336336B1 (fr) | Circuit de mesure de taux d'erreurs pour équipement de transmission numérique synchrone | |
| Hua et al. | Reliability of Power System Frequency on Times-Stamping Digital Recordings | |
| FR3092402A1 (fr) | Mesure de la durée d'une impulsion | |
| FR2854293A1 (fr) | Dispositif de reception de donnees serie | |
| FR2830965A1 (fr) | Procede et circuit de mesure numerique de la phase d'un signal sinusoidal | |
| FR3051089A1 (fr) | Procede de synchronisation d'un dispositif electronique sur un signal alternatif periodique et procede de telecommunication correspondant |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| 17P | Request for examination filed |
Effective date: 20070103 |
|
| AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR |
|
| DAX | Request for extension of the european patent (deleted) | ||
| 17Q | First examination report despatched |
Effective date: 20080421 |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
| 18D | Application deemed to be withdrawn |
Effective date: 20100727 |