EP1743396B1 - Broadband balance-to-unbalance transformer - Google Patents

Broadband balance-to-unbalance transformer Download PDF

Info

Publication number
EP1743396B1
EP1743396B1 EP05732248A EP05732248A EP1743396B1 EP 1743396 B1 EP1743396 B1 EP 1743396B1 EP 05732248 A EP05732248 A EP 05732248A EP 05732248 A EP05732248 A EP 05732248A EP 1743396 B1 EP1743396 B1 EP 1743396B1
Authority
EP
European Patent Office
Prior art keywords
conductor loop
conductor
signal input
balancing transformer
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
EP05732248A
Other languages
German (de)
French (fr)
Other versions
EP1743396A2 (en
Inventor
Bernhard Kaehs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Publication of EP1743396A2 publication Critical patent/EP1743396A2/en
Application granted granted Critical
Publication of EP1743396B1 publication Critical patent/EP1743396B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices

Definitions

  • the invention is therefore based on the object to further develop the balun so that its bandwidth is significantly increased and at the same time within this bandwidth, a symmetrical power distribution is realized by the unbalanced terminal to the two balanced poles at the balanced terminal.
  • the invention is achieved by a balancing transformer according to claim 1.
  • the one of the two symmetrical poles 3 of the first signal input / output 1 is connected via a first conductor loop region 6, which in the circuit model of the Symmetrie undergraduatetragers in Fig. 3 has a characteristic impedance component, led to ground 7.
  • the other of the two symmetrical poles 2 of the first signal input / output 1 is fed via a first series circuit 8, consisting of two first conductor loop regions 9 and 10, which also have a characteristic impedance component, to ground 7.
  • the first external terminal 14 of a second series circuit 11 consisting of the second conductor loop regions 12 and 13, connected.
  • the two second conductor loop regions 12 and 13 each have characteristic impedances which are each designed symmetrically to one another.
  • the second external terminal 15 of the second series circuit 11 is galvanically connected to the intermediate terminal 16 of the first series circuit 8 of the two first conductor loop areas 9 and 10.
  • One of the two symmetrical poles 2 of the first signal input / output 1 is realized as the first linearly extending conductor track 22.
  • a second linearly extending track 23 is arranged, which is assigned to the other of the two symmetrical poles 3 of the first signal input / output 1.
  • the first conductor loop areas 6, 9 and 10 are to one on the gap 25 almost closed loop conductor 24 summarized.
  • the two ends 26 and 27 of this conductor loop 24 are each connected to one end 28 and 29 of the two linear conductor tracks 22 and 23.
  • the clear distance 34 of the two tracks 22 and 23 corresponds to the width of the gap 25th
  • This can be used for a DC supply to the balanced inputs and outputs 1 and for temperature dissipation to ground.
  • For the DC power supply 32 two parallel conductor track legs 33 are guided to the almost closed conductor loop 24 in the region of the cold spot 32, which are connected to ground by interposing one in the Fig. 4 or 5 capacitor not shown are supported.
  • the temperature dissipation to ground by a likewise in the 4 to 6 Not shown through-contact of the cold spot 32 to ground on the second side 20 of the circuit board 19th
  • a third linearly extending track 35 is arranged on the first side 18 of the printed circuit board 19, which realizes the pole 5 of the second signal input / output 4 of the balancing transformer.
  • the intermediate terminal 16 of the first series circuit 8 of the two first conductor loop regions 9 and 10 on the loop half 30 of the almost closed conductor loop 24 on the first side 18 of the circuit board 19 is preferably via a via 40 of the circuit board 19 with the second outer terminal 15 of second series circuit 11 of the second conductor loop regions 12 and 13 at one end of the loop-shaped conductor track 36 on the second side 20 of the circuit board 19 is electrically connected.
  • the Symmetrierübertragers according to the prior art in Fig. 2 has the Symmetrier undergraduatetrager invention given a given interpretation in its transmission behavior resonances only at a frequency of about 3 GHz. Consequently, the balancing transformer according to the invention can easily be operated up to an operating frequency of approximately 2.5 GHz. In addition to its higher relative bandwidth, the balancing transformer according to the invention in its unproblematic operating frequency range has a much higher symmetry between the two symmetrical poles 2 and 3 of the first signal input / output 1.
  • the transfer characteristic in the signal path from the pole 5 of the second signal input 4 to the pole 2 of the first signal input / output 1 (S parameter S1,2 in FIG Fig.

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Description

Die Erfindung betrifft einen breitbandigen Symmetrierübertrager - Balun - zum Übertragen großer Hochfrequenzleistungen von einem unsymmetrischen Anschluss zu einem symmetrischen zweipoligen Anschluss und umgekehrt.The invention relates to a broadband balancing transformer - balun - for transmitting large high-frequency power from an unbalanced terminal to a balanced two-pole terminal and vice versa.

Für Hochfrequenzanwendungen u.a. im höheren Leistungsbereich, beispielsweise bei Verstärkern, die zur Realisierung des angestrebten Leistungsniveaus aus Leistungstransistoren in Push-Pull-Technik aufgebaut sind, sind Symmetrierübertrager erforderlich. Diese setzen das Hochfrequenzsignal von einer unsymmetrischen Koaxialleitung oder Streifenleitung auf zwei möglichst symmetrisch zueinander ausgelegte Signalleitungen um, um es zwei symmetrisch arbeitenden Leistungstransistoren bzw. Push-Pull-Transistor zuzuführen. Analog können die beiden symmetrischen Ausgangssignale der beiden Leistungstransistoren bzw. des Push-Pull-Transistors über einen Symmetrierübertrager in ein Hochfrequenzsignal für eine unsymmetrische Koaxialleitung oder Streifenleitung umgesetzt werden.For high-frequency applications u.a. In the higher power range, for example in amplifiers, which are constructed to realize the desired power level of power transistors in push-pull technology, balancing transformers are required. These convert the high-frequency signal from an asymmetrical coaxial line or stripline to two signal lines which are as symmetrical as possible to one another in order to feed it to two symmetrically operating power transistors or push-pull transistor. Analogously, the two balanced output signals of the two power transistors or of the push-pull transistor can be converted via a balancing transformer into a high-frequency signal for a single-ended coaxial line or stripline.

Hierbei ist insbesondere eine Realisierung des Symmetrierübertragers mittels auf einer Leiterplatte angeordneter Leiterbahnen in Streifenleitertechnik erwünscht, da bei dieser Realisierungsart im Vergleich zu einer Koaxialleitertechnik die fertigungstechnische Reproduzierbarkeit des Symmetrierübertragers einschließlich seiner elektrischen Eigenschaften in einer Massenfertigung gewährleistet ist. Neben der guten fertigungstechnischen Reproduzierbarkeit des Symmetrierübertragers ist eine Streifenleiter-Technik gegenüber einer Koaxialleitertechnik durch geringeres Bauvolumen und niedrigere Fertigungskosten gekennzeichnet.In this case, a realization of the Symmetrierübertragers is particularly desirable by means arranged on a printed circuit board interconnects in stripline technology, since in this type of realization compared to a Koaxialleitertechnik the manufacturing reproducibility of Symmetrierübertragers is ensured including its electrical properties in a mass production. In addition to the good manufacturing reproducibility of Symmetrierübertragers a stripline technology over a Koaxialleitertechnik is characterized by lower volume and lower production costs.

In der EP 0 418 538 A1 , als nächstliegender Stand der Technik, ist ein derartiger Symmetrierübertrager dargestellt. Die Übertragung der hochfrequenten Signalleistung erfolgt hierbei durch transformatorische Kopplung zwischen zwei Leiterschleifen, von denen eine Leiterschleife mit dem einpoligen Anschluss der unsymmetrischen Leitung und die andere Leiterschleife mit dem zweipoligen symmetrischen Anschluss zu den beiden Leistungstransistor-Verstärken verbunden ist. Eine gute transformatorische Kopplung zwischen den beiden Leiterschleifen wird erzielt, indem die beiden Leiterschleifen hinsichtlich ihrer geometrischen Lage als aufeinander ausgerichtete Leiterbahnen auf der Ober- bzw. Unterseite einer Leiterplatte verwirklicht werden.In the EP 0 418 538 A1 , As the closest prior art, such a balun transformer is shown. The transmission of the high-frequency signal power takes place here by transforming Coupling between two conductor loops, of which one conductor loop is connected to the single-pole terminal of the single-ended line and the other conductor loop is connected to the two-pole balanced terminal to the two power transistor amplifiers. A good transformer coupling between the two conductor loops is achieved by the two conductor loops are realized in terms of their geometric position as aligned conductor tracks on the top and bottom of a printed circuit board.

Symmetrische Übertragungsverhältnisse auf der zum Leistungstransistor-Verstärker gerichteten Seite des Symmetrierübertragers werden über elektromagnetische Kopplung realisiert. Hierzu werden gemäß Fig. 1 die beiden symmetrischen Anschlüsse des Symmetrierübertragers auf der Seite des Leistungstransistor-Verstärkers über symmetrisch dimensionierte Leiterschleifen-Bereiche gegen Masse geführt. Im Hinblick auf eine symmetrische Umsetzung innerhalb des Symmetrierübertragers wird die Leiterschleife auf der unsymmetrischen Seite, die über symmetrisch dimensionierte Leiterschleifen-Bereiche gegen Masse geführt wird, derart auf der Leiterplatte angeordnet, dass eine symmetrische transformatorische Kopplung zwischen diesen beiden symmetrischen Leiterschleifen-Bereichen auf der Seite der unsymmetrischen Leitung und den beiden symmetrischen Leiterschleifen-Bereichen auf der Seite des Leistungstransistor-Verstärkers realisiert ist. Auf diese Weise ist eine symmetrische Leistungsaufteilung von der unsymmetrischen Leitung zu den beiden symmetrischen Polen auf der Seite des Verstärkers gewährleistet.Symmetrical transmission ratios on the side facing the power transistor amplifier side of Symmetrierübertragers be realized via electromagnetic coupling. For this purpose, according to Fig. 1 the two symmetrical connections of the balancing transformer on the side of the power transistor amplifier are routed via symmetrically dimensioned conductor loop areas to ground. With regard to a symmetrical conversion within the balancing transformer, the unbalanced-side conductor loop, which is grounded via symmetrically dimensioned conductor loop regions, is arranged on the printed circuit board in such a way that a symmetrical transformer coupling between these two symmetrical conductor loop regions on the side the unbalanced line and the two symmetrical conductor loop areas on the side of the power transistor amplifier is realized. In this way, a symmetrical power distribution is ensured from the unbalanced line to the two balanced poles on the side of the amplifier.

Eine genauere Analyse des Übertragungsverhaltens des Symmetrierübertragers der EP 0 418 538 A1 mittels eines Feldanalysators ergibt, wie in Fig. 2 dargestellt, dass bei gegebener Auslegung des Symmetrierübertragers auf Grund deutlich ausgeprägter Resonanzen im Übertragungsverhalten bei ca. 1,8 GHz ein sinnvoller Betrieb des Symmetrierübertragers nur bis zu einem Frequenzbereich von ca. 860 MHz anzuraten ist. Hinzukommt, dass bei gegebener Auslegung des Symmetrierübertragers selbst in diesem schmalbandigen Frequenzbereich bis 860 MHz das Übertragungsverhalten am Signaleingang an der unsymmetrischen Seite zu den beiden Ausgängen an der Verstärker-Seite des Symmetrierübertragers (S12, S13) nur bedingt symmetrisch ist.A more detailed analysis of the transfer behavior of the Symmetrierübertragers the EP 0 418 538 A1 by means of a field analyzer, as in Fig. 2 shown that with a given design of Symmetrierübertragers due to clearly pronounced resonances in the transmission behavior at about 1.8 GHz meaningful operation of Symmetrierübertragers only up to a frequency range of approx. 860 MHz is recommended. In addition, with a given design of the Symmetrierübertragers even in this narrow band frequency range up to 860 MHz, the transmission behavior at the signal input to the unbalanced side to the two outputs on the amplifier side of Symmetrierübertragers (S12, S13) is only partially symmetrical.

Der Erfindung liegt deshalb die Aufgabe zu Grunde, den Symmetrierübertrager derart weiterzuentwickeln, dass seine Bandbreite deutlich erhöht wird und gleichzeitig innerhalb dieser Bandbreite eine symmetrische Leistungsaufteilung vom unsymmetrischen Anschluss zu den beiden symmetrischen Polen an dem symmetrischen Anschluss verwirklicht wird.The invention is therefore based on the object to further develop the balun so that its bandwidth is significantly increased and at the same time within this bandwidth, a symmetrical power distribution is realized by the unbalanced terminal to the two balanced poles at the balanced terminal.

Die Erfindung wird durch einen Symmetrierübertrager nach Anspruch 1 gelöst.The invention is achieved by a balancing transformer according to claim 1.

Hierbei wird einer der beiden symmetrischen Leiterschleifen-Bereiche auf der symmetrischen Seite des Symmetrierübertragers in zwei weitere Leiterschleifen-Bereiche geteilt. Eine transformatorische Kopplung erfolgt zwischen den beiden Leiterschleifen-Bereichen an der unsymmetrischen Seite und den beiden Leiterschleifen-Bereichen, die an der symmetrischen Seite direkt mit den beiden symmetrischen Polen verbunden sind. Im Gegensatz zum Stand der Technik wird die Leiterschleife in ihrem Endpunkt an der unsymmetrischen Seite nicht mehr gegen Masse geführt, sondern zwischen die beiden geteilten Leiterschleifen-Bereiche an der symmetrischen Seite galvanisch angekoppelt.In this case, one of the two symmetrical conductor loop areas on the symmetrical side of the balancing transformer is divided into two further conductor loop areas. A transformer coupling takes place between the two conductor loop areas on the unbalanced side and the two conductor loop areas, which are connected directly to the two symmetrical poles on the symmetrical side. In contrast to the prior art, the conductor loop in its end point on the unbalanced side is no longer guided to ground, but galvanically coupled between the two divided conductor loop areas on the symmetrical side.

Auf diese Weise besteht zwischen der unsymmetrischen Seite und den beiden symmetrischen Polen z. B. an der Verstärker-Seite eine elektrisch-galvanische und gleichzeitig eine elektromagnetisch-transformatorische Kopplung. Dies führt, wie weiter unten noch dargestellt ist, zu einer im Vergleich zum Symmetrierübertrager des Stands der Technik wesentlich symmetrischeren Leistungsaufteilung zwischen den beiden Polen der symmetrischen Seite des Symmetrier-übertragers und zu einer deutlichen Erhöhung der relativen Bandbreite des Symmetrierübertragers.In this way, between the unbalanced side and the two symmetrical poles z. B. on the amplifier side an electrically-galvanic and at the same time an electromagnetic-transformer coupling. This leads, as will be shown below, to a much more symmetrical compared to the balun of the prior art Power distribution between the two poles of the symmetrical side of the balun and a significant increase in the relative bandwidth of the balun.

Die Ausführungsform des erfindungsgemäßen Symmetrierübertragers wird nachfolgend unter Bezugnahme auf die Zeichnung näher erläutert. In der Zeichnung zeigen:

Fig. 1
ein schaltungstechnisches Modell des Symmetrierübertragers nach dem Stand der Technik,
Fig. 2
eine grafische Darstellung des Übertragungsverhaltens des Symmetrierübertragers nach dem Stand der Technik,
Fig. 3
ein schaltungstechnisches Modell des erfindungsgemäßen Symmetrierübertragers,
Fig. 4
eine Ansicht eines erfindungsgemäßen Symmetrierübertragers,
Fig. 5
eine "Sicht von oben" auf den erfindungsgemäßen Symmetrierübertrager,
Fig. 6
eine "Sicht von unten" auf den erfindungsgemäßen Symmetrierübertrager und
Fig. 7
eine grafische Darstellung des Übertragungsverhaltens des erfindungsgemäßen Symmetrierübertragers.
The embodiment of the balancing transformer according to the invention will be explained in more detail with reference to the drawing. In the drawing show:
Fig. 1
a circuit model of the Symmetrierübertragers according to the prior art,
Fig. 2
a graphic representation of the transmission behavior of the Symmetrierübertragers according to the prior art,
Fig. 3
a circuit-technical model of the balancing transformer according to the invention,
Fig. 4
a view of a Symmetrierübertragers invention,
Fig. 5
a "view from above" on the balancing transformer according to the invention,
Fig. 6
a "view from below" on the Symmetrierübertrager invention and
Fig. 7
a graphic representation of the transmission behavior of Symmetrierübertragers invention.

Das schaltungstechnischen Modell des erfindungsgemäßen Symmetrierübertragers in Fig. 3 weist einen ersten Signalein/-ausgang 1 mit den beiden symmetrischen Polen 2 und 3 und einen zweiten Signalein/-ausgang 4 mit einem Pol 5 auf. Die beiden symmetrischen Pole 2 und 3 des ersten Signalein/-ausgangs 1 sind z. B. mit den beiden Eingängen eines Leistungstransistor-Verstärkers, der in Fig. 3 nicht dargestellt ist, verbunden. Der Pol 5 des zweiten Signalein/-ausgangs 4 kann z. B. mit einer in Fig. 3 nicht dargestellten Innenleiter einer Koaxialleitung verbunden sein. Er kann aber auch mit einer unsymmetrischen Streifenleitung, Koplanarleitung oder Triplate-Leitung verbunden sein.The circuit model of the Symmetrierübertragers invention in Fig. 3 has a first signal input / output 1 with the two symmetrical poles 2 and 3 and a second signal input / output 4 with a pole 5. The two symmetrical poles 2 and 3 of the first signal input / output 1 are z. B. with the two inputs of a power transistor amplifier, the in Fig. 3 Not is shown connected. The pole 5 of the second signal input / output 4 can, for. B. with an in Fig. 3 not shown inner conductor of a coaxial line be connected. However, it can also be connected to an asymmetrical stripline, coplanar line or triplate line.

Der eine der beiden symmetrischen Pole 3 des ersten Signalein/-ausgangs 1 ist über einen ersten Leiterschleifen-Bereich 6, der im schaltungstechnischen Modell des Symmetrieübertragers in Fig. 3 eine Wellenwiderstands-Komponente aufweist, auf Masse 7 geführt. Der andere der beiden symmetrischen Pole 2 des ersten Signalein/-ausgangs 1 ist über eine erste Serienschaltung 8, bestehend aus zwei ersten Leiterschleifen-Bereichen 9 und 10, die ebenfalls eine Wellenwiderstands-Komponente aufweisen, gegen Masse 7 geführt. Um elektrische Symmetrie zwischen den beiden Polen 2 und 3 und jeweils der gemeinsamen Masse 7 zu erzielen, ist die Komponente des ersten Leiterschleifen-Bereichs 6 zur Komponente der erste Serienschaltung 8, bestehend aus den beiden ersten Leiterschleifen-Bereichen 9 und 10, symmetrisch aufgebaut.The one of the two symmetrical poles 3 of the first signal input / output 1 is connected via a first conductor loop region 6, which in the circuit model of the Symmetrieübertragers in Fig. 3 has a characteristic impedance component, led to ground 7. The other of the two symmetrical poles 2 of the first signal input / output 1 is fed via a first series circuit 8, consisting of two first conductor loop regions 9 and 10, which also have a characteristic impedance component, to ground 7. In order to achieve electrical symmetry between the two poles 2 and 3 and the common ground 7, the component of the first conductor loop region 6 to the component of the first series circuit 8, consisting of the two first conductor loop regions 9 and 10, constructed symmetrically.

An den Pol 5 des zweiten Signalein/-ausgangs 4 ist der erste äußere Anschluss 14 einer zweiten Serienschaltung 11, bestehend aus den zweiten Leiterschleifen-Bereichen 12 und 13, angeschlossen. Die beiden zweiten Leiterschleifen-Bereiche 12 und 13 weisen jeweils Wellenwiderstände auf, die jeweils symmetrisch zueinander ausgelegt ist. Der zweite äußere Anschluss 15 der zweiten Serienschaltung 11 ist mit dem Zwischenanschluss 16 der ersten Serienschaltung 8 der beiden ersten Leiterschleifen-Bereiche 9 und 10 galvanisch verbunden.At the pole 5 of the second signal input / output 4, the first external terminal 14 of a second series circuit 11, consisting of the second conductor loop regions 12 and 13, connected. The two second conductor loop regions 12 and 13 each have characteristic impedances which are each designed symmetrically to one another. The second external terminal 15 of the second series circuit 11 is galvanically connected to the intermediate terminal 16 of the first series circuit 8 of the two first conductor loop areas 9 and 10.

Zusätzlich zu dieser elektrisch-galvanischen Kopplung zwischen dem ersten Signalein/-ausgang 1 und dem zweiten Signalein/-ausgang 4 besteht eine elektromagnetisch-transformatorische Kopplung 17 zwischen der Komponente des ersten Leiterschleifen-Bereich 6 und der Komponente des zweiten Leiterschleifen-Bereich 12 sowie zwischen der Komponente des ersten Leiterschleifen-Bereichs 9 und der Komponente des zweiten Leiterschleifen-Bereichs 13. Die Wellenwiderstands-Komponenten der ersten und zweiten Leiterschleifen-Bereiche 6, 9, 12 und 13 sind analog zu den korrespondierenden Komponenten symmetrisch ausgelegt. Die Auslegung der zweiten Leiterschleifen-Bereiche 12 und 13 sowie die symmetrische Auslegung des ersten Leiterschleifen-Bereichs 6 zur ersten Serienschaltung 8, bestehend aus den beiden ersten Leiterschleifen-Bereichen 9 und 10, bewirkt über die elektrisch-galvanische Kopplung sowie die elektromagnetische-transformatorische Kopplung eine symmetrische Übertragung zwischen dem ersten Signalein/-ausgang 1 und den zweiten Signalein/-ausgang 4 und umgekehrt.In addition to this electrical-galvanic coupling between the first signal input / output 1 and the second signal input / output 4, there is an electromagnetic-to-transformer coupling 17 between the component of first conductor loop region 6 and the component of the second conductor loop region 12 and between the component of the first conductor loop region 9 and the component of the second conductor loop region 13. The characteristic impedance components of the first and second conductor loop regions 6, 9, 12 and 13 are designed symmetrically analogous to the corresponding components. The design of the second conductor loop regions 12 and 13 and the symmetrical design of the first conductor loop region 6 to the first series circuit 8, consisting of the two first conductor loop regions 9 and 10, effected via the electrical-galvanic coupling and the electromagnetic-transformer coupling a balanced transmission between the first signal input / output 1 and the second signal input / output 4 and vice versa.

In Fig. 4 ist ein in Streifenleitungstechnik mittels einer Leiterplatte 19 realisierter Symmetrierübertrager dargestellt. Die Fig. 5 zeigt eine Sicht - "Sicht von oben" - auf die erste Seite 18 der Leiterplatte 19, die Fig. 6 eine Sicht - "Sicht von unten" - auf die zweite Seite 20 der Leiterplatte 19.In Fig. 4 is a realized in stripline technology by means of a printed circuit board 19 balancing transformer. The Fig. 5 shows a view - "top view" - on the first side 18 of the circuit board 19, the Fig. 6 a view - "view from below" - on the second side 20 of the circuit board 19th

Die beiden Pole 2 und 3 des ersten Signalein/-ausgangs 1, der Pol 5 des zweiten Signalein/-ausgangs 4, die ersten Leiterschleifen-Bereiche 6, 9 und 10 und die zweiten Leiterschleifen-Bereiche 12 und 13 sind als Leiterbahnen 21 auf der ersten und zweiten Seite 18 und 20 der Leiterplatte 19 realisiert.The two poles 2 and 3 of the first signal input / output 1, the pole 5 of the second signal input / output 4, the first conductor loop regions 6, 9 and 10 and the second conductor loop regions 12 and 13 are printed conductors 21 on the realized first and second side 18 and 20 of the circuit board 19.

Der eine der beiden symmetrischen Pole 2 des ersten Signalein/-ausgangs 1 ist als erste linear verlaufende Leiterbahn 22 realisiert. Im geringen Abstand 34 zur ersten linear verlaufenden Leiterbahn 22 ist eine zweite linear verlaufende Leiterbahn 23 angeordnet, die dem anderen der beiden symmetrischen Pole 3 des ersten Signalein/-ausgangs 1 zugeordnet ist. Die ersten Leiterschleifen-Bereiche 6, 9 und 10 sind zu einer bis auf den Spalt 25 fast geschlossenen Leiterschleife 24 zusammengefasst. Die beiden Enden 26 und 27 dieser Leiterschleife 24 sind jeweils mit einem Ende 28 und 29 der beiden linear verlaufenden Leiterbahnen 22 und 23 verbunden. Der lichte Abstand 34 der beiden Leiterbahnen 22 und 23 entspricht dabei der Breite des Spalts 25.One of the two symmetrical poles 2 of the first signal input / output 1 is realized as the first linearly extending conductor track 22. At a small distance 34 to the first linearly extending conductor track 22, a second linearly extending track 23 is arranged, which is assigned to the other of the two symmetrical poles 3 of the first signal input / output 1. The first conductor loop areas 6, 9 and 10 are to one on the gap 25 almost closed loop conductor 24 summarized. The two ends 26 and 27 of this conductor loop 24 are each connected to one end 28 and 29 of the two linear conductor tracks 22 and 23. The clear distance 34 of the two tracks 22 and 23 corresponds to the width of the gap 25th

Die eine Schleifenhälfte 31 der Leiterschleife 24 beinhaltet dabei die zwischen dem Pol 2 des ersten Signalein/-ausgangs 1 und der gemeinsamen Masse 7 angeordneten ersten Leiterschleifen-Bereiche 9 und 10, die andere Schleifenhälfte 30 der Leiterschleife 24 beinhaltet den zwischen dem Pol 3 des ersten Signalein/-ausgangs 1 und der gemeinsamen Masse 7 angeordnete Leiterschleifen-Bereich 6. Vorzugsweise ungefähr in der Mitte der Schleifenhälfte 31 der fast geschlossenen Leiterschleife 24 ist der Zwischenanschluss 16 der ersten Serienschaltung 8, bestehend aus den beiden ersten Leiterschleifen Bereichen 9 und 10, angebracht.The one loop half 31 of the conductor loop 24 includes the first conductor loop regions 9 and 10 arranged between the pole 2 of the first signal input / output 1 and the common ground 7, the other loop half 30 of the conductor loop 24 contains the between the pole 3 of the first Preferably, approximately in the middle of the loop half 31 of the almost closed conductor loop 24, the intermediate terminal 16 of the first series circuit 8, consisting of the two first conductor loops areas 9 and 10, is attached to the signal input / output 1 and the common ground 7 ,

Der Schnittpunkt der beiden Schleifenhälften 30 und 31 der fast geschlossenen Leiterschleife 24, der auf der ersten Seite 18 der Leiterplatte 19 gegenüber dem ersten Signalein/-ausgang 1 mit seinen beiden als Pole 2 und 3 ausgeführten ersten und zweiten linearen Leiterbahnen 22 und 23 angeordnet ist, bildet den kalten Punkt 32. Dieser kann für eine Gleichstromzuführung zu den symmetrischen Ein- bzw. Ausgängen 1 und zur Temperaturableitung gegen Masse genutzt werden. Für die Gleichstromzuführung sind im Bereich des kalten Punkts 32 zwei parallel verlaufende Leiterbahnschenkel 33 an die fast geschlossene Leiterschleife 24 geführt, welche gegen Masse durch Zwischenschaltung jeweils eines in den Fig. 4 bzw. 5 nicht dargestellten Kondensators gestützt sind. Die Temperaturableitung gegen Masse erfolgt durch eine ebenfalls in den Fig. 4 bis 6 nicht dargestellten Durchkontaktierung des kalten Punkts 32 zur Masse auf der zweiten Seite 20 der Leiterplatte 19.The point of intersection of the two loop halves 30 and 31 of the almost closed conductor loop 24, which is arranged on the first side 18 of the printed circuit board 19 with respect to the first signal input / output 1 with its two first and second linear tracks 22 and 23 designed as poles 2 and 3 , forms the cold point 32. This can be used for a DC supply to the balanced inputs and outputs 1 and for temperature dissipation to ground. For the DC power supply 32 two parallel conductor track legs 33 are guided to the almost closed conductor loop 24 in the region of the cold spot 32, which are connected to ground by interposing one in the Fig. 4 or 5 capacitor not shown are supported. The temperature dissipation to ground by a likewise in the 4 to 6 Not shown through-contact of the cold spot 32 to ground on the second side 20 of the circuit board 19th

Zwischen den beiden parallel verlaufenden Leiterbahnschenkeln 33 ist auf der ersten Seite 18 der Leiterplatte 19 ist eine dritte linear verlaufende Leiterbahn 35 angeordnet, die den Pol 5 des zweiten Signalein/-ausgangs 4 des Symmetrierübertragers realisiert.Between the two parallel conductor track legs 33, a third linearly extending track 35 is arranged on the first side 18 of the printed circuit board 19, which realizes the pole 5 of the second signal input / output 4 of the balancing transformer.

Auf der zweiten Seite 20 der Leiterplatte 19 ist eine schleifenförmige Leiterbahn 36 ausgebildet, die die Leiterschleife der beiden zweiten Leiterschleifen-Bereiche 12 und 13 realisiert. Diese schleifenförmige Leiterbahn 36 ist geometrisch derart auf der zweiten Seite 20 der Leiterplatte 19 ausgerichtet, dass sie mittig über der Leiterbahn 24 auf der ersten Seite 18 der Leiterplatte 19 liegt.On the second side 20 of the circuit board 19, a loop-shaped conductor 36 is formed, which realizes the conductor loop of the two second conductor loop regions 12 and 13. This loop-shaped conductor track 36 is geometrically aligned on the second side 20 of the printed circuit board 19 such that it lies centrally above the conductor track 24 on the first side 18 of the printed circuit board 19.

Der erste und zweite äußere Anschluss 14 und 15 der zweiten Serienschaltung 11 der beiden zweiten Leiterschleifen-Bereiche 12 und 13, die jeweils an den Enden der schleifenförmigen Leiterbahn 36 positioniert sind, sind dabei im Bereich des Zwischenanschlusses 16 der ersten Serienschaltung 8 der ersten Leiterschleifen-Bereiche 9 und 10 auf der Schleifenhälfte 30 der fast geschlossenen Leiterschleife 24 und im Bereich des Poles 5 des zweiten Signalein/-ausgangs 4 auf der dritten linearen Leiterbahn 35 angeordnet. Somit kommt der erste Leiterschleifen-Bereich 6 direkt parallel mit dem zweiten Leiterschleifen-Bereich 12 sowie der erste Leiterschleifen-Bereich 9 direkt parallel mit dem zweiten Leiterschleifen-Bereich 13 in Deckung, um eine möglichst effiziente elektromagnetische-transformatorische Kopplung zwischen dem ersten Signalein/-ausgang 1 und den zweiten Signalein/-ausgang 4 zu verwirklichen.The first and second external terminals 14 and 15 of the second series circuit 11 of the two second conductor loop areas 12 and 13, which are respectively positioned at the ends of the loop-shaped conductor track 36, are in the region of the intermediate terminal 16 of the first series circuit 8 of the first conductor loop area. Areas 9 and 10 are arranged on the loop half 30 of the almost closed conductor loop 24 and in the region of the pole 5 of the second signal input / output 4 on the third linear conductor track 35. Thus, the first conductor loop region 6 directly coincides in parallel with the second conductor loop region 12 and the first conductor loop region 9 directly in parallel with the second conductor loop region 13 in order to achieve the most efficient electromagnetic-transformer coupling between the first signal loop and the second conductor loop region. output 1 and the second signal input / output 4 to realize.

Der Zwischenanschluß 16 der ersten Serienschaltung 8 der beiden ersten Leiterschleifen-Bereiche 9 und 10 auf der Schleifenhälfte 30 der fast geschlossenen Leiterschleife 24 auf der ersten Seite 18 der Leiterplatte 19 ist vorzugsweise über eine Durchkontaktierung 40 der Leiterplatte 19 mit dem zweiten äußeren Anschluss 15 der zweiten Serienschaltung 11 der zweiten Leiterschleifen-Bereiche 12 und 13 am einem Ende der schleifenförmigen Leiterbahn 36 auf der zweiten Seite 20 der Leiterplatte 19 elektrisch verbunden. Analog ist der Pol 5 des zweiten Signaleingangs 4 auf der dritten linear verlaufenden Leiterbahn 35 auf der ersten Seite 18 der Leiterplatte 19 über eine Durchkontaktierung 41 der Leiterplatte 19 mit dem ersten äußeren Anschluss 14 der zweiten Serienschaltung 11 der zweiten Leiterschleifen Bereiche 12 und 13 am anderen Ende der schleifenförmigen Leiterbahn 36 auf der zweiten Seite 20 der Leiterplatte 19 elektrisch verbunden.The intermediate terminal 16 of the first series circuit 8 of the two first conductor loop regions 9 and 10 on the loop half 30 of the almost closed conductor loop 24 on the first side 18 of the circuit board 19 is preferably via a via 40 of the circuit board 19 with the second outer terminal 15 of second series circuit 11 of the second conductor loop regions 12 and 13 at one end of the loop-shaped conductor track 36 on the second side 20 of the circuit board 19 is electrically connected. Similarly, the pole 5 of the second signal input 4 on the third linear conductor 35 on the first side 18 of the circuit board 19 via a via 41 of the circuit board 19 with the first outer terminal 14 of the second series circuit 11 of the second conductor loops areas 12 and 13 at the other End of the loop-shaped conductor 36 on the second side 20 of the circuit board 19 is electrically connected.

Die zu den zweiten Leiterschleifen-Bereichen 12 und 13 gehörige schleifenförmigen Leiterbahn 36 auf der zweiten Seite 20 der Leiterplatte 19 ist von einem gemeinsamen Masseleiter 37 umgeben.The loop-shaped conductor track 36 on the second side 20 of the printed circuit board 19 belonging to the second conductor loop areas 12 and 13 is surrounded by a common ground conductor 37.

In Fig. 7 ist das Übertragungsverhalten des erfindungsgemäßen Symmetrierübertragers, das in Form von S-Parametern mit einem Feldsimulator ermittelt wurde, dargestellt.In Fig. 7 is the transmission behavior of the Symmetrierübertragers invention, which was determined in the form of S-parameters with a field simulator shown.

Im Gegensatz zum Übertragungsverhalten des Symmetrierübertragers nach dem Stand der Technik in Fig. 2 weist der erfindungsgemäße Symmetrierübertrager bei gegebener Auslegung in seinem Übertragungsverhalten Resonanzen erst bei einer Frequenz von über 3 GHz auf. Der erfindungsgemäße Symmetrierübertrager kann folglich problemlos bis zu einer Betriebfrequenz von ca. 2,5 GHz betrieben werden. Neben seiner höheren relativen Bandbreite weist der erfindungsgemäße Symmetrierübertrager in seinem unproblematischen Betriebsfrequenzbereich eine wesentlich höhere Symmetrie zwischen den beiden symmetrischen Polen 2 und 3 des ersten Signalein/-ausgangs 1 auf. Die Übertragungskennlinie im Signalpfad vom Pol 5 des zweiten Signaleingangs 4 zum Pol 2 des ersten Signalein/-ausgangs 1 (S-Parameter S1,2 in Fig. 7) weist im Betriebsfrequenzbereich bis ca. 1,6 GHz einen annähernd gleichen Verlauf wie die Übertragungskennlinie im Signalpfad vom Pol 5 des zweiten Signalein/-ausgangs 4 zum Pol 3 des ersten Signalein/-ausgangs 1 (S-Parameter S1,3 in Fig. 7) auf.In contrast to the transmission behavior of the Symmetrierübertragers according to the prior art in Fig. 2 has the Symmetrierübertrager invention given a given interpretation in its transmission behavior resonances only at a frequency of about 3 GHz. Consequently, the balancing transformer according to the invention can easily be operated up to an operating frequency of approximately 2.5 GHz. In addition to its higher relative bandwidth, the balancing transformer according to the invention in its unproblematic operating frequency range has a much higher symmetry between the two symmetrical poles 2 and 3 of the first signal input / output 1. The transfer characteristic in the signal path from the pole 5 of the second signal input 4 to the pole 2 of the first signal input / output 1 (S parameter S1,2 in FIG Fig. 7 ) has an approximate operating frequency range up to 1.6 GHz Same course as the transfer characteristic in the signal path from the pole 5 of the second signal input / output 4 to the pole 3 of the first signal input / output 1 (S parameter S1,3 in Fig. 7 ) on.

Der Zwischenanschluß 16 ist vorzugsweise so angeordnet, daß die Längen 1 der die erste Serienschaltung 8 bildenden ersten Leiterschleifen-Bereiche 9, 10 ein Verhältnis von 1:3 bis 3:1 zeigen. Hinsichtlich des Erfindungsgedankens ist die Länge 1 des zweiten Leiterschleifen-Bereichs 13 der zweiten Serienschaltung 11 an die Länge 1 des ersten Leiterschleifen-Bereichs 9 der ersten Serienschaltung 8 anzupassen. Vorzugsweise weisen, wie in Fig. 3 dargestellt, die beiden Leiterschleifen-Bereiche 9 und 10 der ersten Serienschaltung 8 ein Verhältnis von 1:1 auf. Bei einer symmetrischen Längen-Auslegung des ersten Leiterschleifen-Bereichs 6 zur ersten Serienschaltung 8 der ersten Leiterschleifen-Bereiche 9 und 10 von jeweils 1/2 weist der erste Leiterschleifen-Bereich 9 folglich eine Länge von 1/4 auf. Der zweite Leiterschleifen-Bereich 13 der zweiten Serienschaltung 11 ist folglich mit einer Länge von 1/4 angepaßt.The intermediate terminal 16 is preferably arranged such that the lengths 1 of the first conductor loop areas 9, 10 forming the first series circuit 8 show a ratio of 1: 3 to 3: 1. With regard to the concept of the invention, the length l of the second conductor loop region 13 of the second series circuit 11 is adapted to the length l of the first conductor loop region 9 of the first series circuit 8. Preferably, as in Fig. 3 illustrated, the two conductor loop areas 9 and 10 of the first series circuit 8, a ratio of 1: 1. In the case of a symmetrical length configuration of the first conductor loop region 6 to the first series circuit 8 of the first conductor loop regions 9 and 10 of 1/2 each, the first conductor loop region 9 consequently has a length of 1/4. The second conductor loop region 13 of the second series circuit 11 is thus adapted with a length of 1/4.

Claims (13)

  1. Balancing transformer having
    a first signal input/output (1) with two poles (2, 3) which are balanced relative to each other,
    a second signal input/output (4) with a pole (5),
    a plurality of first conductor loop regions (6, 9, 10) which are disposed between the two poles (2, 3) of the first signal input/output (1) and earth (7), and
    a second serial circuit (11) of a plurality of second conductor loop regions (12, 13), the first connection (14) of which is connected to the pole (5) of the second signal input/output (4), one of two second conductor loop regions (12, 13) respectively being coupled electromagnetically to respectively one of two first conductor loop regions (6, 9) which are connected directly to different balanced poles (2, 3),
    characterised in that
    a second connection (15) of the second serial circuit (11) is connected electrically to an intermediate connection (16) of a first serial circuit (8) of a plurality of first conductor loop regions (9, 10), which connects a balanced pole (2) of the first signal input/ output (1) to earth (7).
  2. Balancing transformer according to claim 1,
    characterised in that
    the first serial circuit (8) comprises two first conductor loop regions (9, 10) and the second serial circuit (11) comprises two second conductor loop regions (12, 13)
    and the other balanced pole (3) of the first signal input/output (1) is connected to earth (7) via a first conductor loop region (6).
  3. Balancing transformer according to claim 1 or 2,
    characterised in that
    the two poles (2, 3) of the first signal input/output (1) which are balanced relative to each other, the pole (5) of the second signal input/output (4) and all the first and second conductor loop regions (6, 9, 10, 12, 13) are produced as strip conductors (21) which are disposed on both sides on a printed circuit board (19).
  4. Balancing transformer according to claim 3,
    characterised in that
    the two poles (2, 3) of the first signal input/output (1) are produced via respectively a first and second strip conductor (22, 23) extending linearly relative to each other at a small spacing (34) on a first side (18) of the printed circuit board (19).
  5. Balancing transformer according to claim 4,
    characterised in that
    all the first conductor loop regions (6, 9, 10) are produced in a conductor loop (24) which is almost closed, apart from a gap (25), and disposed on the first side (18) of the printed circuit board (19), said conductor loop being connected with its two ends (26, 27) respectively to an end (26, 27) of the first and second strip conductor (22, 23), the width of the gap (25) corresponding to the spacing (34) between the first and second strip conductor (22, 23).
  6. Balancing transformer according to claim 5,
    characterised in that,
    in the two loop halves (30, 31) of the almost closed conductor loop (24), respectively the first conductor loop regions (9, 10, 6) are produced which are situated between one of the two balanced poles (2, 3) of the first signal input (1) and earth (7).
  7. Balancing transformer according to claim 5 or 6,
    characterised in that
    a cold point (32) is located in the region of the almost closed conductor loop (24) situated opposite the first signal input (1) for supplying direct current and for thermal diversion to earth.
  8. Balancing transformer according to claim 7,
    characterised in that
    the parallel extending strip conductor members (33) which are connected in the region of the cold point (32) directly to the almost closed conductor loop (24) are used for supplying direct current or thermal diversion to earth.
  9. Balancing transformer according to claim 8,
    characterised in that
    a third linearly extending strip conductor (35) which produces the pole (5) of the second signal input (4) is disposed between the two strip conductor members (33).
  10. Balancing transformer according to claim 8 or 9,
    characterised in that,
    in a loop-shaped strip conductor (36) which is disposed parallel to the almost closed conductor loop (24) on the second side (20) of the printed circuit board (19), the second serial circuit (11) of the two second conductor loop regions (12, 13) is produced.
  11. Balancing transformer according to claim 10,
    characterised in that
    the intermediate connection (16) is connected by means of through-contacting of the printed circuit board (19) to the second connection (15) of the second serial circuit.
  12. Balancing transformer according to claim 10 or 11,
    characterised in that
    the first conductor loop regions (6, 9, 10) and the second conductor loop regions (12, 13) on the second side (20) of the printed circuit board (19) are surrounded by a common earth conductor (37).
  13. Balancing transformer according to one of the claims 1 to 12,
    characterised in that
    the intermediate connection (16) is disposed such that the lengths of the first conductor loop regions (9, 10) forming the first serial circuit (8) have a ratio of 1 : 3 to 3 : 1, preferably a ratio of 1 : 1.
EP05732248A 2004-05-05 2005-04-14 Broadband balance-to-unbalance transformer Active EP1743396B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004022185A DE102004022185A1 (en) 2004-05-05 2004-05-05 Broadband balun transformer
PCT/EP2005/003957 WO2005109975A2 (en) 2004-05-05 2005-04-14 Broadband balance-to-unbalance transformer

Publications (2)

Publication Number Publication Date
EP1743396A2 EP1743396A2 (en) 2007-01-17
EP1743396B1 true EP1743396B1 (en) 2008-03-12

Family

ID=35267281

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05732248A Active EP1743396B1 (en) 2004-05-05 2005-04-14 Broadband balance-to-unbalance transformer

Country Status (6)

Country Link
US (1) US7656247B2 (en)
EP (1) EP1743396B1 (en)
JP (1) JP4437153B2 (en)
DE (2) DE102004022185A1 (en)
ES (1) ES2301006T3 (en)
WO (1) WO2005109975A2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4674590B2 (en) * 2007-02-15 2011-04-20 ソニー株式会社 Balun transformer, balun transformer mounting structure, and electronic device incorporating the mounting structure
DE102009024997B4 (en) 2009-06-16 2014-05-28 Rohde & Schwarz Gmbh & Co. Kg Coupler in planar ladder technique
ES2474175T3 (en) 2010-06-11 2014-07-08 Ricoh Company, Limited Information storage device, removable device, developer container and imaging device
US9784835B1 (en) 2013-09-27 2017-10-10 Waymo Llc Laser diode timing feedback using trace loop
US9350316B1 (en) 2014-12-17 2016-05-24 Freescale Semiconductor, Inc. Wideband baluns and methods of their manufacture
US9692387B2 (en) 2015-07-24 2017-06-27 Nxp Usa, Inc. Balun transformer
CN108270407B (en) * 2016-12-30 2023-09-05 通用电气公司 Planar balun and multilayer circuit board

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4118670A (en) * 1975-05-08 1978-10-03 Westinghouse Electric Corp. Image phased and idler frequency controlled mixer formed on an integrated circuit dielectric substrate
US4847626A (en) * 1987-07-01 1989-07-11 Motorola, Inc. Microstrip balun-antenna
FR2652197B1 (en) * 1989-09-18 1992-09-18 Motorola Semiconducteurs Borde IMPROVED SYMMETRIC-DISSYMMETRIC TRANSFORMERS.
US5917386A (en) * 1997-03-12 1999-06-29 Zenith Electronics Corporation Printed circuit transformer hybrids for RF mixers
US6351192B1 (en) * 1999-03-25 2002-02-26 Industrial Technology Research Institute Miniaturized balun transformer with a plurality of interconnecting bondwires
JP2001211010A (en) * 1999-11-16 2001-08-03 Murata Mfg Co Ltd Balance/unbalance conversion circuit, balance/unbalance converter and communications equipment
DE10105696A1 (en) * 2001-02-08 2002-08-14 Rohde & Schwarz Balun

Also Published As

Publication number Publication date
ES2301006T3 (en) 2008-06-16
EP1743396A2 (en) 2007-01-17
WO2005109975A3 (en) 2006-04-06
JP4437153B2 (en) 2010-03-24
US7656247B2 (en) 2010-02-02
JP2007536839A (en) 2007-12-13
DE102004022185A1 (en) 2005-12-01
WO2005109975A2 (en) 2005-11-17
US20080231388A1 (en) 2008-09-25
DE502005003204D1 (en) 2008-04-24

Similar Documents

Publication Publication Date Title
EP1743396B1 (en) Broadband balance-to-unbalance transformer
EP1837946B1 (en) Directional coupler
DE3341719A1 (en) SYMMETRY TRANSMITTER
DE19815651A1 (en) Radio frequency power divider
EP2517300B1 (en) Broadband directional coupler
DE112016006983T5 (en) Coaxial waveguide hollow waveguide transition circuit
DE112013004185B4 (en) directional coupler
DE4417976C1 (en) Microwave guide of planar structure
EP0063819B1 (en) Microwave balanced mixer circuit using microstrip transmission lines
DE10202699B4 (en) Non-reciprocal circuit device and communication device including the same
EP2122745B1 (en) High-performance coupler
DE10316047A1 (en) Directional coupler in coplanar waveguide technology for measuring applications, has spacing between two internal conductors exponentially increasing at coupling path along longitudinal direction
DE102009049609B4 (en) Stripline balun
DE2253175A1 (en) CIRCULATOR WITH CONNECTING ARMS TRAINED IN MIC TECHNOLOGY
DE3445017C2 (en) Broadband balancing device
EP2438645B1 (en) Forward coupler comprising strip conductors
DE3004817C2 (en)
DE3324540A1 (en) Wide-band microwave amplifier
DE602004006874T2 (en) Symmetrical dipole antenna
EP1623479B1 (en) Symmetrizing arrangement
DE19934671C1 (en) Planar antenna
EP0518310B1 (en) High-frequency power divider/combiner circuit
DE2151478C2 (en) Directional coupler
DE102009009655B4 (en) Highly integrated microwave system
EP1032072B1 (en) Interdigital coupler

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20060406

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): DE ES FR GB IT

17Q First examination report despatched

Effective date: 20070315

RIN1 Information on inventor provided before grant (corrected)

Inventor name: KAEHS, BERNHARD

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE ES FR GB IT

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE ES FR GB IT

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REF Corresponds to:

Ref document number: 502005003204

Country of ref document: DE

Date of ref document: 20080424

Kind code of ref document: P

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20080408

REG Reference to a national code

Ref country code: ES

Ref legal event code: FG2A

Ref document number: 2301006

Country of ref document: ES

Kind code of ref document: T3

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20081215

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20090424

Year of fee payment: 5

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20100414

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100414

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: ES

Payment date: 20150427

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20150422

Year of fee payment: 11

Ref country code: IT

Payment date: 20150429

Year of fee payment: 11

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20161230

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160502

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160414

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: ES

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160415

REG Reference to a national code

Ref country code: ES

Ref legal event code: FD2A

Effective date: 20181205

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230525

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20240418

Year of fee payment: 20