EP1700178B1 - Voltage regulation system - Google Patents

Voltage regulation system Download PDF

Info

Publication number
EP1700178B1
EP1700178B1 EP04820845A EP04820845A EP1700178B1 EP 1700178 B1 EP1700178 B1 EP 1700178B1 EP 04820845 A EP04820845 A EP 04820845A EP 04820845 A EP04820845 A EP 04820845A EP 1700178 B1 EP1700178 B1 EP 1700178B1
Authority
EP
European Patent Office
Prior art keywords
voltage
regulation system
vdd
line
vtrack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Not-in-force
Application number
EP04820845A
Other languages
German (de)
French (fr)
Other versions
EP1700178A1 (en
Inventor
Martin Brox
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1700178A1 publication Critical patent/EP1700178A1/en
Application granted granted Critical
Publication of EP1700178B1 publication Critical patent/EP1700178B1/en
Not-in-force legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Definitions

  • the invention relates to a voltage regulation system according to the preamble of claim 1, and a voltage regulation method.
  • memory devices such as e.g. DRAMs (Dynamic Random Access Memory) may use a voltage level VINT internally used in the device from a device external to the device, e.g. distinguish voltage level (supply voltage level) VDD provided from an external power supply for the semiconductor device.
  • VINT voltage level internally used in the device from a device external to the device, e.g. distinguish voltage level (supply voltage level) VDD provided from an external power supply for the semiconductor device.
  • the internally used voltage level VINT may be less than the supply voltage level VDD - for example, the internally used voltage level VINT may be 1.5V, and the supply voltage level VDD may be e.g. between 1.5V and 2.5V, etc.
  • An internal voltage level VINT which is reduced compared to the supply voltage level VDD, has the advantage that the power losses in the semiconductor component can thereby be reduced.
  • the voltage level VDD of the external power supply may be subjected to relatively large fluctuations.
  • the supply voltage is usually - so that the device as error-free, or can be operated in the most reliable manner possible - by means of a voltage regulator in a (only relatively small fluctuations subject to a certain, constant, reduced value regulated) internal voltage VINT converted.
  • Conventional voltage regulators e.g., corresponding down-converter regulators
  • a differential amplifier e.g. a differential amplifier
  • a p-type field effect transistor e.g. a differential amplifier
  • the gate of the field effect transistor may be connected to an output of the differential amplifier, and the source of the field effect transistor e.g. to the external power supply.
  • the voltage output at the drain of the field effect transistor may be direct, or e.g. be fed back with the interposition of a voltage divider to the negative input of the differential amplifier.
  • the differential amplifier regulates the voltage applied to the gate terminal of the field effect transistor so that the (feedback) drain voltage - and thus the voltage output by the voltage regulator - is constant and equal to the reference voltage, or e.g. bigger by a certain factor.
  • Reference voltage VREF may e.g. a corresponding conventional reference voltage generator, e.g. a band-gap reference voltage generator may be used, which may be derived from the o.g. - the o.g. relatively high supply voltage level VDD - supply voltage (which may be subject to relatively large voltage fluctuations, if necessary) - e.g. by means of one or more diodes - generates a signal having a constant voltage level VBGR.
  • a corresponding conventional reference voltage generator e.g. a band-gap reference voltage generator may be used, which may be derived from the o.g. - the o.g. relatively high supply voltage level VDD - supply voltage (which may be subject to relatively large voltage fluctuations, if necessary) - e.g. by means of one or more diodes - generates a signal having a constant voltage level VBGR.
  • the signal having the constant voltage level VBGR can be forwarded to a buffer circuit, there stored (intermediate), and - in the form of corresponding, the above-mentioned reference voltage level VREF signals having - be redistributed (eg to the above voltage regulator (or to the plus or minus input of the corresponding voltage regulator differential amplifier), and / or to other devices provided on the semiconductor device, eg further voltage regulators).
  • the invention has for its object to provide a novel voltage regulation system, and a novel voltage regulation method.
  • a voltage regulation system for converting a first voltage applied to an input of the voltage regulation system to a second voltage which can be tapped at an output of the voltage regulation system, comprising first means for generating a substantially constant one Voltage from the first voltage, or a voltage derived therefrom, wherein additionally a further device is provided for generating a further voltage from the first voltage, or a voltage derived therefrom, in particular a voltage which may be greater than that of the first device generated voltage.
  • the voltage generated by the first device, or a voltage derived therefrom, and the further voltage generated by the further device, or a voltage derived therefrom can be used to drive a voltage regulation circuit arrangement, in particular as reference voltage for a - the above-mentioned second voltage generating - voltage control circuit arrangement.
  • a device is additionally provided for activating and / or deactivating the further device.
  • the further device can be activated (and achieved by the voltage regulation system outputting a higher (second) voltage than in deactivated state of the further device).
  • a reference voltage generator 2 e.g., a band-gap reference voltage generator
  • a buffer circuit 3 e.g., a buffer circuit
  • voltage regulators 4 e.g., corresponding down-converter regulators
  • the reference voltage generating means 2 - for example via corresponding lines 5, 6, 7 - supplied from an external power supply for the semiconductor device supply voltage.
  • the supply voltage has a - relatively high, and possibly relatively strong fluctuations - voltage level VDD.
  • the reference voltage generator 2 generates from the supply voltage - e.g. by means of one or more diodes - a signal having a constant voltage level VBGR.
  • the signal having the constant voltage level VBGR is forwarded - via a corresponding line 8 - to the above-mentioned buffer circuit 3, there correspondingly (intermediate) stored, and - in the form of corresponding, also a constant voltage level VREF signals having - redistributed (eg - via a line 9a - to the above voltage regulator 4, and / or other, provided on the semiconductor device devices, eg more voltage regulators, etc.).
  • the voltage regulator 4 may be e.g. a differential amplifier, and a p-type field effect transistor.
  • the gate of the field effect transistor may be connected to an output of the differential amplifier, and the source of the field effect transistor - via a line 9b - to the o.g. external power supply (voltage level VDD).
  • the voltage output at the drain of the field effect transistor may be direct, or e.g. be fed back with the interposition of a voltage divider to the negative input of the differential amplifier.
  • the differential amplifier regulates the voltage applied to the gate terminal of the field effect transistor so that the (feedback) drain voltage - and thus the voltage regulator 4, e.g. voltage VINT - outputted on a respective line 9c is equal to and equal to the reference voltage VREF, or e.g. bigger by a certain factor.
  • FIG. 2 is a schematic representation of a - arranged on a corresponding semiconductor device - voltage control system 11 according to an embodiment of the invention shown.
  • the semiconductor device may be e.g. to be a corresponding integrated (analog or digital) arithmetic circuit, and / or a semiconductor memory device such as a semiconductor memory device.
  • a semiconductor memory device such as a semiconductor memory device.
  • a functional memory device PLA, PAL, etc.
  • a table memory device e.g., ROM or RAM, particularly an SRAM or DRAM.
  • the voltage regulation system 11 includes a reference voltage generator 12 (e.g., a band-gap reference voltage generator), a buffer circuit 13, and one or more voltage regulators 14 (e.g., corresponding down-converter regulators).
  • a reference voltage generator 12 e.g., a band-gap reference voltage generator
  • a buffer circuit 13 e.g., a buffer circuit
  • one or more voltage regulators 14 e.g., corresponding down-converter regulators.
  • the reference voltage generating means 12 - for example via corresponding lines 15a, 15b, 16a, 17 - supplied from an external power supply for the semiconductor device supply voltage.
  • the supply voltage has a - relatively high, and possibly relatively strong fluctuations - voltage level VDD.
  • the magnitude of the supply voltage may be between 1.5V and 2.5V, e.g. between 1.6V and 2.0V (1.8V ⁇ 0.2V).
  • the reference voltage generator 12 generates from the supply voltage - e.g. by means of one or more diodes - a signal having a constant voltage level VBGR.
  • the signal having the constant voltage level VBGR is - via a corresponding line 18 - to the o.g. Buffer circuit 13 forwarded there according to (inter-) stored, and - in the form of corresponding, also a constant voltage level VREF1 exhibiting signals - redistributed (eg - via a line 19a - to the above voltage regulator 14, and / or - eg via corresponding further, not shown here lines - to more, provided on the semiconductor device devices, eg other voltage regulator, etc.).
  • FIG. 3 is a schematic detail representation of an im in FIG. 2 shown voltage regulator system 11 shown usable buffer circuit 13.
  • the buffer circuit 13 has a differential amplifier 20 with a plus input 21a and a minus input 21b, and a field effect transistor 22 (here: a p-channel MOSFET).
  • An output of the differential amplifier 20 is connected via a line 23 to a gate terminal of the field effect transistor 22.
  • the source of the field effect transistor 22 via a line 16 b (the - FIG. 2 - Is connected to the above lines 16a, 17) to the - the above, relatively high voltage level VDD having - supply voltage connected.
  • the output at the drain of the field effect transistor 22, the og, relatively constant voltage level VREF1 having signal is fed back via a line 24, and connected thereto a line 25 to the positive input 21 a of the differential amplifier 20, and - connected via the line 24 Line 19a - to the above Voltage regulator 14 redistributed (and / or - for example, via corresponding further, not shown here lines - to the above-mentioned other voltage regulator, etc.).
  • FIG. 4 is a schematic detail representation of an im in FIG. 2 shown voltage regulator system 11 usable voltage regulator 14 shown.
  • the voltage regulator 14 has a differential amplifier 28 with a plus input 32 and a minus input 31, and a field effect transistor 29 (here: a p-channel MOSFET).
  • An output of the differential amplifier 28 is connected via a line 29a to a gate terminal of the field effect transistor 29.
  • the source of the field effect transistor 29 via a line 19b (and - according to FIG. 2 - The connected thereto line 17) to the - the above, relatively high voltage level VDD having - supply voltage connected.
  • the output at the drain of the field effect transistor 29 voltage (VINT) is fed back directly to the differential amplifier 28 in a first embodiment of the voltage regulator 14;
  • the drain of the field effect transistor 29 can be connected (directly) via a line 19c (and a line connected thereto, not illustrated here) to the minus input 31 of the differential amplifier 28 (which is connected to the negative input 31 of the differential amplifier 28, fed back Voltage (VINT_FB) is then equal to the drain voltage (VINT)).
  • the voltage (VINT) output at the drain of the field effect transistor 29 is fed back to the differential amplifier 28 with the interposition of a voltage divider (not shown here), ie in a divided-down manner.
  • the drain of the field effect transistor 29 may 19c via the line (and connected thereto, not shown here line) to a first resistor R 2 (not shown) may be connected to the voltage divider (the one hand via a further voltage divider resistor R 1 (also not shown)) with the earth, and the other with the minus input 31 of the differential amplifier 28 is connected (the voltage applied to the negative input 31 of the differential amplifier 28, fed back voltage (VINT_FB) is then smaller by a certain factor, as the drain voltage (VINT)).
  • the differential amplifier 28 controls at the o.g. first embodiment of the voltage regulator 14 (with direct feedback of the drain voltage (VINT)) at the gate terminal of the field effect transistor 29 voltage applied so that the (feedback) drain voltage (VINT) is the same size as that at the positive input 32 of the differential amplifier 28 applied reference voltage (ie VREF1 (if VREF1 is greater than VREF2), or VREF2 (if VREF2 is greater than VREF1) (see below)).
  • VREF1 if VREF1 is greater than VREF2
  • VREF2 if VREF2 is greater than VREF1
  • VINT drain voltage
  • R 2 / R 1 the applied voltage at the gate terminal of the field effect transistor 29 from the differential amplifier 28 so regulated that applies:
  • VINT VREF ⁇ 1 + R 2 / R 1 (Or more accurately, and as more fully discussed hereafter is:
  • VINT VREF1 x (1 + (R 2 / R 1)), if the following applies: VREF1> VREF2, or
  • VINT VREF2 x (1 + (R 2 / R 1 )), if: VREF2> VREF1)
  • VINT applied to the drain of field effect transistor 29 (i.e., voltage regulator 14) on line 19c represents the output voltage of voltage regulation system 11.
  • VINT the output voltage (VINT) of the voltage regulation system 1 - such as in FIG. 5 is illustrated - in contrast to the Supply voltage (VDD), which may be subject to relatively strong fluctuations - has a constant size VINTnom - eg 1.5 V (but only if - as will be explained in more detail below - the (further) buffer circuit 33 is not activated ( in FIG. 5 partly shown by dashed lines), or - when the buffer circuit 33 is activated - the supply voltage (VDD) is smaller than a predetermined threshold value (VDDnom) (as will also be explained in more detail below)).
  • VDDnom a predetermined threshold value
  • the output voltage VINT applied to the line 19c can be forwarded as an "internal supply voltage" to corresponding devices provided on the semiconductor device (if necessary via further lines not shown here) (which thus - in the case of a constant, the above-mentioned voltage value VINTnom having output voltage VINT - with very high reliability, and with only a relatively low power loss, and relatively long life can be operated).
  • the performance in particular the switching speed of the devices connected to the output voltage VINT (via, for example, line 19c) may be increased, although this may reduce the reliability and / or the service life of the devices operated with the output voltage VINT , and / or their power loss is increased - the amount of voltage applied to the line 19c output voltage VINT, ie the level of the internal supply voltage over the o.g. -
  • nominal value VINTnom
  • This (further, second) operating mode can be used, for example, when the semiconductor component is to be used in high-end graphics systems, for example as a high-end graphics memory component, for example as Memory device, in particular DRAM memory component for a scarfgetakteten, in particular overclocked processor, in particular graphics processor.
  • the voltage regulation system 11 Immediately after the commissioning (or the switching on / start-up) of the voltage regulation system 11 ("power-up"), or after the - first - supply of the above-mentioned, external supply voltage to the line 17 (which, as explained, the above, if necessary . Varying voltage level VDD), the voltage regulation system 11 is initially in the above "Normal operation" operated.
  • a corresponding (eg "logic low”) output signal VTRACK_ENABLE is output at a corresponding output of the above-mentioned register 35, and - via a corresponding control line 36 - is forwarded to a corresponding control terminal of the buffer circuit 33 (cf. FIG. 6 ).
  • the output of a corresponding (eg, "logic low”) output signal at the above-mentioned register output when switching on / starting up the voltage regulation system 11 (“power-up") (which leads to a - initially - deactivated state of the buffer circuit 33) can be ensured, for example that at the Power up / power up the voltage regulation system 11 - the register is reset accordingly by applying a corresponding reset signal to a line 37 connected to the reset input of the register 36.
  • FIG. 6 1 is a schematic detail representation of a buffer circuit usable in the voltage regulation system 11 as a further additional buffer circuit 33 (which, as explained, is connected to the register 35 via the line 36).
  • the buffer circuit 33 has a differential amplifier 120 with a plus input 121a and a minus input 121b, and a field effect transistor 122 (here: a p-channel MOSFET).
  • An output of the differential amplifier 120 is connected via a line 123 to a gate terminal of the field effect transistor 122.
  • the source of the field effect transistor 122 via a line 116 b (the - FIG. 2 - Connected via a line 116c, and a line 115a to the above lines 15a, 16a, 17) to the - the above, relatively high voltage level VDD having - supply voltage connected.
  • the negative input 121b of the differential amplifier 120 is supplied with a signal which is supplied via a line 118 from the reference voltage generating device 34 and has a variable voltage level VTRACK (as will be explained in more detail below).
  • the output at the drain of the field effect transistor 122, the o.g. - If necessary variable - voltage level VREF2 having signal is fed back via a line 124, and connected thereto a line 125 to the plus input 121 a of the differential amplifier 120, and output at the line 124 connected to the line 26.
  • the reference voltage generating means 34 (“tracking reference voltage generator”) - via a line 115b, and the connected thereto lines 115a, 15a, 16a, 17 - to the above - the above, relatively high voltage level VDD having - supply voltage connected.
  • the (further) reference voltage generating device 34 generates from the supply voltage having the voltage level VDD a voltage - passed via the line 118 to the buffer circuit 33 - at a level VTRACK, which may be higher than the level VBGR of the (first) reference voltage Generating means 12 generates voltage VBGR (which results in that the level VREF2 of the voltage passed from the (further) buffer circuit 33 to the voltage regulator 14 via the line 26 can be higher than the level VREF1 from the (first) buffer circuit 13 the line 19a to the voltage regulator 14 forwarded voltage).
  • the (further) reference voltage generating device 34 in the form of - a plurality, in series resistors exhibiting - voltage divider circuit be configured (eg, a first resistor may be connected via the line 115b to the supply voltage, and a second resistor in series with the first Resistance to the ground potential, wherein the output from the (further) reference voltage generating means 34 voltage tapped between the two resistors, and can be forwarded via the line 118 to the buffer circuit 33).
  • the (further) reference voltage generator 34 (and the - first - reference voltage generator 12) is (are) configured so that when the supply voltage (VDD) is the same as the above-mentioned, predetermined threshold value (VDDnom), the level VTRACK of the voltage generated by the (further) reference voltage generating means 34 is the same as the level VBGR of the voltage generated by the (first) reference voltage generating means 12 (see also FIG FIG. 5 ) - the level VREF1 of the voltage generated by the buffer circuit 13 is then identical to the level VREF2 of the voltage generated by the buffer circuit 33).
  • VDD supply voltage
  • VDDnom predetermined threshold value
  • the state of the signal inputted to the voltage regulator 14 at the line 27 (and thus also the state of the signal VINT outputted from the voltage regulator 14 on the line 19c) is determined exclusively by the signal VREF1 applied to the line 19a connected to the line 27 and output from the (first) buffer circuit 33 (as shown in FIG FIG. 5 is shown in dashed lines - is then the level of the output from the voltage regulator 14 signal VINT - corresponding to the level of the signal VREF1 - regardless of the current level of the level VDD of the supply voltage is constantly the same (VINTnom)).
  • the state of the signal inputted to the voltage regulator 14 at the line 27 (and thus also the state of the signal outputted from the voltage regulator 14 to the line 19c Signal VINT) is determined in each case by that of the signals VREF1, VREF2 applied to the lines 19a, 26 which are connected to one another and connected to the line 27 and which - at present - has a higher level (this ensures that -as in FIG FIG. 5 is illustrated by means of the solid line - the level of the signal VINT output by the voltage regulator 14 can not fall below the nominal level (VINTnom).

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)
  • Dram (AREA)

Description

Die Erfindung betrifft ein Spannungsregelsystem gemäß Oberbegriff des Anspruchs 1, und ein Spannungsregelverfahren.The invention relates to a voltage regulation system according to the preamble of claim 1, and a voltage regulation method.

Bei Halbleiter-Bauelementen, insbesondere bei Speicherbauelementen wie z.B. DRAMs (DRAM = Dynamic Random Access Memory bzw. dynamischer Schreib-Lese-Speicher) kann sich ein intern im Bauelement verwendeter Spannungspegel VINT von einem außerhalb des Bauelements verwendeten, z.B. von einer externen Spannungsversorgung für das Halbleiter-Bauelement bereitgestellten Spannungspegel (Versorgungsspannungspegel) VDD unterscheiden.In semiconductor devices, in particular memory devices such as e.g. DRAMs (Dynamic Random Access Memory) may use a voltage level VINT internally used in the device from a device external to the device, e.g. distinguish voltage level (supply voltage level) VDD provided from an external power supply for the semiconductor device.

Insbesondere kann der intern verwendete Spannungspegel VINT kleiner sein, als der Pegel VDD der Versorgungsspannung - beispielsweise kann der intern verwendete Spannungspegel VINT 1,5 V betragen, und der Versorgungsspannungspegel VDD z.B. zwischen 1,5 V und 2,5 V, etc.In particular, the internally used voltage level VINT may be less than the supply voltage level VDD - for example, the internally used voltage level VINT may be 1.5V, and the supply voltage level VDD may be e.g. between 1.5V and 2.5V, etc.

Ein gegenüber dem Versorgungsspannungspegel VDD verringerter interner Spannungspegel VINT hat den Vorteil, dass hierdurch die Verlustleistungen im Halbleiter-Bauelement reduziert werden können.An internal voltage level VINT, which is reduced compared to the supply voltage level VDD, has the advantage that the power losses in the semiconductor component can thereby be reduced.

Des weiteren kann der Spannungspegel VDD der externen Spannungsversorgung relativ starken Schwankungen unterworfen sein.Furthermore, the voltage level VDD of the external power supply may be subjected to relatively large fluctuations.

Deshalb wird die Versorgungsspannung üblicherweise - damit das Bauelement möglichst fehlerfrei, bzw. auf möglichst verlässliche Art und Weise betrieben werden kann - mittels eines Spannungsreglers in eine (nur relativ geringen Schwankungen unterworfene, auf einen bestimmten, konstanten, verringerten Wert hin geregelte) interne Spannung VINT umgewandelt.Therefore, the supply voltage is usually - so that the device as error-free, or can be operated in the most reliable manner possible - by means of a voltage regulator in a (only relatively small fluctuations subject to a certain, constant, reduced value regulated) internal voltage VINT converted.

Herkömmliche Spannungsregler (z.B. entsprechende down-converter-Regler) können z.B. einen Differenzverstärker, und einen p-Feldeffekttransistor aufweisen. Das Gate des Feldeffekttransistors kann an einen Ausgang des Differenzverstärkers angeschlossen sein, und die Source des Feldeffekttransistors z.B. an die externe Spannungsversorgung.Conventional voltage regulators (e.g., corresponding down-converter regulators) can be used e.g. a differential amplifier, and a p-type field effect transistor. The gate of the field effect transistor may be connected to an output of the differential amplifier, and the source of the field effect transistor e.g. to the external power supply.

An den Plus- bzw. Minus-Eingang des Differenzverstärkers wird eine - nur relativ geringen Schwankungen unterworfene - Referenzspannung VREF angelegt. Die am Drain des Feldeffekttransistors ausgegebene Spannung kann direkt, oder z.B. unter Zwischenschaltung eines Spannungsteilers an den Minus-Eingang des Differenzverstärkers rückgekoppelt werden.To the plus or minus input of the differential amplifier is a - subjected to only relatively small fluctuations - reference voltage VREF applied. The voltage output at the drain of the field effect transistor may be direct, or e.g. be fed back with the interposition of a voltage divider to the negative input of the differential amplifier.

Der Differenzverstärker regelt die am Gate-Anschluß des Feldeffekttransistors anliegende Spannung so, dass die (rückgekoppelte) Drain-Spannung - und damit die vom Spannungsregler ausgegebene Spannung - konstant ist, und gleich groß, wie die Referenzspannung, oder z.B. um einen bestimmten Faktor größer.The differential amplifier regulates the voltage applied to the gate terminal of the field effect transistor so that the (feedback) drain voltage - and thus the voltage output by the voltage regulator - is constant and equal to the reference voltage, or e.g. bigger by a certain factor.

Zur Erzeugung der o.g. Referenzspannung VREF kann z.B. eine entsprechende, herkömmliche Referenzspannungs-Erzeugungseinrichtung, z.B. eine band-gap-Referenzspannungs-Erzeugungseinrichtung verwendet werden, die aus der o.g. - den o.g. relativ hohen Versorgungsspannungspegel VDD aufweisenden - Versorgungsspannung (die ggf. relativ starken SpannungsSchwankungen unterworfen sein kann) - z.B. mittels einer oder mehreren Dioden - ein einen konstanten Spannungspegel VBGR aufweisendes Signal erzeugt.To generate the o.g. Reference voltage VREF may e.g. a corresponding conventional reference voltage generator, e.g. a band-gap reference voltage generator may be used, which may be derived from the o.g. - the o.g. relatively high supply voltage level VDD - supply voltage (which may be subject to relatively large voltage fluctuations, if necessary) - e.g. by means of one or more diodes - generates a signal having a constant voltage level VBGR.

Das den konstanten Spannungspegel VBGR aufweisende Signal kann an eine Buffer-Schaltung weitergeleitet, dort entsprechend (zwischen-)gespeichert, und - in Form entsprechender, den o.g. Referenzspannungs-Pegel VREF aufweisender Signale - weiterverteilt werden (z.B. an den o.g. Spannungsregler (bzw. an den Plus- bzw. Minus-Eingang des entsprechenden Spannungsregler-Differenzverstärkers), und/oder an weitere, auf dem Halbleiter-Bauelement vorgesehene Einrichtungen, z.B. weitere Spannungsregler).The signal having the constant voltage level VBGR can be forwarded to a buffer circuit, there stored (intermediate), and - in the form of corresponding, the above-mentioned reference voltage level VREF signals having - be redistributed (eg to the above voltage regulator (or to the plus or minus input of the corresponding voltage regulator differential amplifier), and / or to other devices provided on the semiconductor device, eg further voltage regulators).

Die Erfindung hat zur Aufgabe, ein neuartiges Spannungsregelsystem, und ein neuartiges Spannungsregelverfahren bereitzustellen.The invention has for its object to provide a novel voltage regulation system, and a novel voltage regulation method.

Sie erreicht dieses und weitere Ziele durch die Gegenstände der Ansprüche 1 und 9.It achieves this and other objects by the subject-matter of claims 1 and 9.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.Advantageous developments of the invention are specified in the subclaims.

Gemäß einem Grundgedanken der Erfindung wird ein Spannungsregelsystem zur Verfügung gestellt, mit welchem eine an einem Eingang des Spannungsregelsystems anliegende erste Spannung in eine zweite Spannung umgewandelt wird, welche an einem Ausgang des Spannungsregelsystems abgegriffen werden kann, mit einer ersten Einrichtung zum Erzeugen einer im wesentlichen konstanten Spannung aus der ersten Spannung, oder einer hieraus abgeleiteten Spannung, wobei zusätzlich eine weitere Einrichtung vorgesehen ist zum Erzeugen einer weiteren Spannung aus der ersten Spannung, oder einer hieraus abgeleiteten Spannung, insbesondere einer Spannung, welche größer sein kann, als die von der ersten Einrichtung erzeugte Spannung.According to one aspect of the invention, there is provided a voltage regulation system for converting a first voltage applied to an input of the voltage regulation system to a second voltage which can be tapped at an output of the voltage regulation system, comprising first means for generating a substantially constant one Voltage from the first voltage, or a voltage derived therefrom, wherein additionally a further device is provided for generating a further voltage from the first voltage, or a voltage derived therefrom, in particular a voltage which may be greater than that of the first device generated voltage.

Besonders vorteilhaft können die von der ersten Einrichtung erzeugte Spannung, oder eine hieraus gewonnene Spannung, und die von der weiteren Einrichtung erzeugte weitere Spannung, oder eine hieraus gewonnene Spannung zum Ansteuern einer Spannungs-Regelungs-Schaltungsanordnung verwendet werden, insbesondere als Referenzspannung für eine - die o.g. zweite Spannung erzeugende - Spannungs-Regelungs-Schaltungsanordnung.Particularly advantageously, the voltage generated by the first device, or a voltage derived therefrom, and the further voltage generated by the further device, or a voltage derived therefrom, can be used to drive a voltage regulation circuit arrangement, in particular as reference voltage for a - the above-mentioned second voltage generating - voltage control circuit arrangement.

Bevorzugt ist zusätzlich eine Einrichtung vorgesehen zum Aktivieren und/oder Deaktivieren der weiteren Einrichtung.In addition, a device is additionally provided for activating and / or deactivating the further device.

Soll - in bestimmten Situationen - die Performance, insbesondere die Schaltgeschwindigkeit von an die (zweite) Spannung angeschlossenen Einrichtungen erhöht werden, kann die weitere Einrichtung aktiviert werden (und dadurch erreicht werden, dass von dem Spannungsregelsystem eine höhere (zweite) Spannung ausgegeben wird, als bei deaktiviertem Zustand der weiteren Einrichtung).If, in certain situations, the performance, in particular the switching speed, of devices connected to the (second) voltage is to be increased, the further device can be activated (and achieved by the voltage regulation system outputting a higher (second) voltage than in deactivated state of the further device).

Im folgenden wird die Erfindung anhand mehrerer Ausführungsbeispiele und der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt:

  • Figur 1 eine schematische Darstellung eines herkömmlichen Spannungsregelsystems;
  • Figur 2 eine schematische Darstellung eines Spannungsregelsystems gemäß einem Ausführungsbeispiel der Erfindung;
  • Figur 3 eine schematische Detail-Darstellung einer im in Figur 2 dargestellten Spannungsregelsystem verwendbaren Bufferschaltung;
  • Figur 4 eine schematische Detail-Darstellung eines im in Figur 2 dargestellten Spannungsregelsystem verwendbaren Spannungsreglers;
  • Figur 5 eine schematische Darstellung der Höhe der Ausgangsspannung des in Figur 2 gezeigten Spannungsregelsystems, in Abhängigkeit von der Höhe der Versorgungsspannung, im aktivierten, und im nicht-aktivierten Zustand der weiteren, zusätzlichen Bufferschaltung; und
  • Figur 6 eine schematische Detail-Darstellung einer im in Figur 2 dargestellten Spannungsregelsystem verwendbaren, weiteren, zusätzlichen Bufferschaltung;
  • In Figur 1 ist eine schematische Darstellung eines - auf einem entsprechenden Halbleiter-Bauelement angeordneten - Spannungsregelsystems 1 gemäß dem Stand der Technik gezeigt.
In the following the invention will be explained in more detail with reference to several embodiments and the accompanying drawings. In the drawing shows:
  • FIG. 1 a schematic representation of a conventional voltage control system;
  • FIG. 2 a schematic representation of a voltage regulation system according to an embodiment of the invention;
  • FIG. 3 a schematic detail representation of an im in FIG. 2 illustrated voltage regulation system usable buffer circuit;
  • FIG. 4 a schematic detail representation of an im in FIG. 2 illustrated voltage regulation system usable voltage regulator;
  • FIG. 5 a schematic representation of the height of the output voltage of in FIG. 2 shown Voltage control system, depending on the level of the supply voltage, in the activated, and in the non-activated state of the additional additional buffer circuit; and
  • FIG. 6 a schematic detail representation of an im in FIG. 2 shown voltage control system usable, additional, additional buffer circuit;
  • In FIG. 1 is a schematic representation of a - arranged on a corresponding semiconductor device - voltage control system 1 according to the prior art shown.

Dieses weist eine Referenzspannungs-Erzeugungseinrichtung 2 (z.B. eine band-gap-Referenzspannungs-Erzeugungseinrichtung), eine Buffer-Schaltung 3, und einen oder mehrere Spannungsregler 4 (z.B. entsprechende down-converter-Regler) auf.This includes a reference voltage generator 2 (e.g., a band-gap reference voltage generator), a buffer circuit 3, and one or more voltage regulators 4 (e.g., corresponding down-converter regulators).

Wie aus Figur 1 hervorgeht, wird der Referenzspannungs-Erzeugungseinrichtung 2 - z.B. über entsprechende Leitungen 5, 6, 7 - eine von einer externen Spannungsversorgung für das Halbleiter-Bauelement bereitgestellte Versorgungsspannung zugeführt.How out FIG. 1 is apparent, the reference voltage generating means 2 - for example via corresponding lines 5, 6, 7 - supplied from an external power supply for the semiconductor device supply voltage.

Die Versorgungsspannung weist einen - relativ hohen, und ggf. relativ starken Schwankungen unterworfenen - Spannungspegel VDD auf.The supply voltage has a - relatively high, and possibly relatively strong fluctuations - voltage level VDD.

Die Referenzspannungs-Erzeugungseinrichtung 2 erzeugt aus der Versorgungsspannung - z.B. mittels einer oder mehreren Dioden - ein einen konstanten Spannungspegel VBGR aufweisendes Signal.The reference voltage generator 2 generates from the supply voltage - e.g. by means of one or more diodes - a signal having a constant voltage level VBGR.

Das den konstanten Spannungspegel VBGR aufweisende Signal wird - über eine entsprechende Leitung 8 - an die o.g. Buffer-Schaltung 3 weitergeleitet, dort entsprechend (zwischen-) gespeichert, und - in Form entsprechender, ebenfalls einen konstanten Spannungspegel VREF aufweisender Signale - weiterverteilt (z.B. - über eine Leitung 9a - an den o.g. Spannungsregler 4, und/oder an weitere, auf dem Halbleiter-Bauelement vorgesehene Einrichtungen, z.B. weitere Spannungsregler, etc.).The signal having the constant voltage level VBGR is forwarded - via a corresponding line 8 - to the above-mentioned buffer circuit 3, there correspondingly (intermediate) stored, and - in the form of corresponding, also a constant voltage level VREF signals having - redistributed (eg - via a line 9a - to the above voltage regulator 4, and / or other, provided on the semiconductor device devices, eg more voltage regulators, etc.).

Der Spannungsregler 4 kann z.B. einen Differenzverstärker, und einen p-Feldeffekttransistor aufweisen. Das Gate des Feldeffekttransistors kann an einen Ausgang des Differenzverstärkers angeschlossen sein, und die Source des Feldeffekttransistors - über eine Leitung 9b - an die o.g. externe Spannungsversorgung (Spannungspegel VDD).The voltage regulator 4 may be e.g. a differential amplifier, and a p-type field effect transistor. The gate of the field effect transistor may be connected to an output of the differential amplifier, and the source of the field effect transistor - via a line 9b - to the o.g. external power supply (voltage level VDD).

An den Plus- bzw. Minus-Eingang des Differenzverstärkers kann - als "Referenzspannung" - die über die o.g. Leitung 9a an den Spannungsregler 4 weitergeleitete, konstante (bzw. nur relativ geringen Schwankungen unterworfene) Spannung VREF angelegt werden.To the plus or minus input of the differential amplifier can - as "reference voltage" - via the o.g. Line 9a to the voltage regulator 4 forwarded, constant (or subjected to only relatively small fluctuations) voltage VREF be applied.

Die am Drain des Feldeffekttransistors ausgegebene Spannung kann direkt, oder z.B. unter Zwischenschaltung eines Spannungsteilers an den Minus-Eingang des Differenzverstärkers rückgekoppelt werden.The voltage output at the drain of the field effect transistor may be direct, or e.g. be fed back with the interposition of a voltage divider to the negative input of the differential amplifier.

Der Differenzverstärker regelt die am Gate-Anschluß des Feldeffekttransistors anliegende Spannung so, dass die (rückgekoppelte) Drain-Spannung - und damit die vom Spannungsregler 4 z.B. an einer entsprechenden Leitung 9c ausgegebene Spannung VINT - konstant ist, und gleich groß, wie die Referenzspannung VREF, oder z.B. um einen bestimmten Faktor größer.The differential amplifier regulates the voltage applied to the gate terminal of the field effect transistor so that the (feedback) drain voltage - and thus the voltage regulator 4, e.g. voltage VINT - outputted on a respective line 9c is equal to and equal to the reference voltage VREF, or e.g. bigger by a certain factor.

Mit Hilfe des o.g. Spannungsregelsystems 1 kann somit aus der o.g. externen, relativ hohen, und relativ starken Schwankungen unterworfenen Spannung VDD eine nur relativ geringen Schwankungen unterworfene, auf einen bestimmten, konstanten, verringerten Wert hin geregelte Spannung VINT erzeugt werden, mit deren Hilfe entsprechende, auf dem Halbleiter-Bauelement vorgesehene Einrichtung - verlässlich, und mit nur relativ geringer Verlustleistung - betrieben werden können.With the aid of the abovementioned voltage regulation system 1, it is thus possible, from the abovementioned external, relatively high, and relatively strong fluctuations, to subject the voltage VDD subjected to only a relatively small fluctuation to a specific, constant, reduced value towards regulated voltage VINT are generated, with the help of appropriate, provided on the semiconductor device device - reliable, and with relatively low power loss - can be operated.

In Figur 2 ist eine schematische Darstellung eines - auf einem entsprechenden Halbleiter-Bauelement angeordneten - Spannungsregelsystems 11 gemäß einem Ausführungsbeispiel der Erfindung gezeigt.In FIG. 2 is a schematic representation of a - arranged on a corresponding semiconductor device - voltage control system 11 according to an embodiment of the invention shown.

Bei dem Halbleiter-Bauelement kann es sich z.B. um einen entsprechenden, integrierten (analogen bzw. digitalen) Rechenschaltkreis handeln, und/oder um ein Halbleiter-Speicherbauelement wie z.B. ein Funktionsspeicher-Bauelement (PLA, PAL, etc.) bzw. Tabellenspeicher-Bauelement (z.B. ROM oder RAM), insbesondere um ein SRAM oder DRAM.The semiconductor device may be e.g. to be a corresponding integrated (analog or digital) arithmetic circuit, and / or a semiconductor memory device such as a semiconductor memory device. a functional memory device (PLA, PAL, etc.) or a table memory device (e.g., ROM or RAM), particularly an SRAM or DRAM.

Das Spannungsregelsystem 11 weist eine Referenzspannungs-Erzeugungseinrichtung 12 (z.B. eine band-gap-Referenzspannungs-Erzeugungseinrichtung), eine Bufferschaltung 13, und einen oder mehrere Spannungsregler 14 (z.B. entsprechende down-converter-Regler) auf.The voltage regulation system 11 includes a reference voltage generator 12 (e.g., a band-gap reference voltage generator), a buffer circuit 13, and one or more voltage regulators 14 (e.g., corresponding down-converter regulators).

Wie aus Figur 2 hervorgeht, wird der Referenzspannungs-Erzeugungseinrichtung 12 - z.B. über entsprechende Leitungen 15a, 15b, 16a, 17 - eine von einer externen Spannungsversorgung für das Halbleiter-Bauelement bereitgestellte Versorgungsspannung zugeführt.How out FIG. 2 is apparent, the reference voltage generating means 12 - for example via corresponding lines 15a, 15b, 16a, 17 - supplied from an external power supply for the semiconductor device supply voltage.

Die Versorgungsspannung weist einen - relativ hohen, und ggf. relativ starken Schwankungen unterworfenen - Spannungspegel VDD auf.The supply voltage has a - relatively high, and possibly relatively strong fluctuations - voltage level VDD.

Beispielsweise kann die Höhe der Versorgungsspannung zwischen 1,5 V und 2,5 V liegen, z.B. ca. zwischen 1,6 V und 2,0 V betragen (1,8 V ± 0,2 V).For example, the magnitude of the supply voltage may be between 1.5V and 2.5V, e.g. between 1.6V and 2.0V (1.8V ± 0.2V).

Die Referenzspannungs-Erzeugungseinrichtung 12 erzeugt aus der Versorgungsspannung - z.B. mittels einer oder mehreren Dioden - ein einen konstanten Spannungspegel VBGR aufweisendes Signal.The reference voltage generator 12 generates from the supply voltage - e.g. by means of one or more diodes - a signal having a constant voltage level VBGR.

Das den konstanten Spannungspegel VBGR aufweisende Signal wird - über eine entsprechende Leitung 18 - an die o.g. Bufferschaltung 13 weitergeleitet, dort entsprechend (zwischen-)gespeichert, und - in Form entsprechender, ebenfalls einen konstanten Spannungspegel VREF1 aufweisender Signale - weiterverteilt (z.B. - über eine Leitung 19a - an den o.g. Spannungsregler 14, und/oder - z.B. über entsprechende weitere, hier nicht dargestellte Leitungen - an weitere, auf dem Halbleiter-Bauelement vorgesehene Einrichtungen, z.B. weitere Spannungsregler, etc.).The signal having the constant voltage level VBGR is - via a corresponding line 18 - to the o.g. Buffer circuit 13 forwarded there according to (inter-) stored, and - in the form of corresponding, also a constant voltage level VREF1 exhibiting signals - redistributed (eg - via a line 19a - to the above voltage regulator 14, and / or - eg via corresponding further, not shown here lines - to more, provided on the semiconductor device devices, eg other voltage regulator, etc.).

In Figur 3 ist eine schematische Detail-Darstellung einer im in Figur 2 dargestellten Spannungsregelsystem 11 verwendbaren Bufferschaltung 13 gezeigt.In FIG. 3 is a schematic detail representation of an im in FIG. 2 shown voltage regulator system 11 shown usable buffer circuit 13.

Die Bufferschaltung 13 weist einen Differenzverstärker 20 mit einem Plus-Eingang 21a und einem Minus-Eingang 21b auf, und einen Feldeffekttransistor 22 (hier: ein p-Kanal-MOSFET).The buffer circuit 13 has a differential amplifier 20 with a plus input 21a and a minus input 21b, and a field effect transistor 22 (here: a p-channel MOSFET).

Ein Ausgang des Differenzverstärkers 20 ist über eine Leitung 23 mit einem Gate-Anschluß des Feldeffekttransistors 22 verbunden.An output of the differential amplifier 20 is connected via a line 23 to a gate terminal of the field effect transistor 22.

Wie weiter in Figur 3 gezeigt ist, ist die Source des Feldeffekttransistors 22 über eine Leitung 16b (die - gemäß Figur 2 - an die o.g. Leitungen 16a, 17 angeschlossen ist) an die - den o.g., relativ hohen Spannungspegel VDD aufweisende - Versorgungsspannung angeschlossen.As in further FIG. 3 is shown, the source of the field effect transistor 22 via a line 16 b (the - FIG. 2 - Is connected to the above lines 16a, 17) to the - the above, relatively high voltage level VDD having - supply voltage connected.

Wie aus Figur 3 hervorgeht, liegt am Minus-Eingang 21b des Differenzverstärkers 20 das o.g., über die Leitung 18 von der Referenzspannungs-Erzeugungseinrichtung 12 zugeführte, den o.g., relativ konstanten Spannungspegel VBGR aufweisende Signal an.How out FIG. 3 As can be seen, the above-mentioned, via the line 18 from the reference voltage generating means 12 supplied to the above-mentioned, relatively constant voltage level VBGR signal is at the minus input 21b of the differential amplifier 20.

Das am Drain des Feldeffekttransistors 22 ausgegebene, den o.g., relativ konstanten Spannungspegel VREF1 aufweisende Signal wird über eine Leitung 24, und eine mit dieser verbundene Leitung 25 an den Plus-Eingang 21a des Differenzverstärkers 20 rückgekoppelt, und - über die mit der Leitung 24 verbunden Leitung 19a - an den o.g. Spannungsregler 14 weiterverteilt (und/oder - z.B. über entsprechende weitere, hier nicht dargestellte Leitungen - an die o.g. weiteren Spannungsregler, etc.).The output at the drain of the field effect transistor 22, the og, relatively constant voltage level VREF1 having signal is fed back via a line 24, and connected thereto a line 25 to the positive input 21 a of the differential amplifier 20, and - connected via the line 24 Line 19a - to the above Voltage regulator 14 redistributed (and / or - for example, via corresponding further, not shown here lines - to the above-mentioned other voltage regulator, etc.).

In Figur 4 ist eine schematische Detail-Darstellung eines im in Figur 2 dargestellten Spannungsregelsystem 11 verwendbaren Spannungsreglers 14 gezeigt.In FIG. 4 is a schematic detail representation of an im in FIG. 2 shown voltage regulator system 11 usable voltage regulator 14 shown.

Der Spannungsregler 14 weist einen Differenzverstärker 28 mit einem Plus-Eingang 32 und einem Minus-Eingang 31, und einen Feldeffekttransistor 29 (hier: ein p-Kanal-MOSFET) auf.The voltage regulator 14 has a differential amplifier 28 with a plus input 32 and a minus input 31, and a field effect transistor 29 (here: a p-channel MOSFET).

Ein Ausgang des Differenzverstärkers 28 ist über eine Leitung 29a mit einem Gate-Anschluß des Feldeffekttransistors 29 verbunden.An output of the differential amplifier 28 is connected via a line 29a to a gate terminal of the field effect transistor 29.

Wie weiter in Figur 4 gezeigt ist, ist die Source des Feldeffekttransistors 29 über eine Leitung 19b (und - gemäß Figur 2 - die daran angeschlossene Leitung 17) an die - den o.g., relativ hohen Spannungspegel VDD aufweisende - Versorgungsspannung angeschlossen.As in further FIG. 4 is shown, the source of the field effect transistor 29 via a line 19b (and - according to FIG. 2 - The connected thereto line 17) to the - the above, relatively high voltage level VDD having - supply voltage connected.

Am Plus-Eingang 32 des Differenzverstärkers 4 liegt - wie im folgenden noch genauer erläutert wird - das über die Leitung 19a, und eine mit dieser verbundenen Leitung 27 von der Bufferschaltung 13 zugeführte, den o.g., relativ konstanten Spannungspegel VREF1 aufweisende (Referenz-)Signal an, sowie ggf. zusätzlich ein von einer weiteren - zur o.g. Bufferschaltung 13 parallelgeschalteten - Bufferschaltung 33 zur Verfügung gestelltes (weiteres) (Referenz-)Signal (welches einen - wie im folgenden noch genauer erläutert wird - variablen bzw. ggf. entsprechenden Schwankungen unterworfenen, i.A. relativ hohen Spannungspegel VREF2 aufweist, und welches über eine Leitung 26, und die mit dieser verbundenen Leitung 27 von der weiteren Bufferschaltung 33 an den Spannungsregler 14 weitergeleitet wird).At the positive input 32 of the differential amplifier 4 is - as will be explained in more detail below - via the line 19a, and an associated with this line 27 from the buffer circuit 13, the above-mentioned, relatively constant voltage level VREF1 having (reference) signal to, and possibly additionally from another - to the above buffer circuit 13 in parallel - buffer circuit 33 made available (Further) (reference) signal (which has a - as will be explained in more detail below - variable or possibly corresponding fluctuations subjected, iA relatively high voltage level VREF2, and which via a line 26, and connected thereto 27th is passed from the further buffer circuit 33 to the voltage regulator 14).

Die am Drain des Feldeffekttransistors 29 ausgegebene Spannung (VINT) wird bei einer ersten Ausgestaltung des Spannungsreglers 14 direkt an den Differenzverstärker 28 rückgekoppelt; der Drain des Feldeffekttransistors 29 kann hierzu (direkt) über eine Leitung 19c (und eine mit dieser verbundenen, hier nicht dargestellten Leitung) mit dem Minus-Eingang 31 des Differenzverstärkers 28 verbunden sein (die am Minus-Eingang 31 des Differenzverstärkers 28 anliegende, rückgekoppelte Spannung (VINT_FB) ist dann gleich groß, wie die Drain-Spannung (VINT)).The output at the drain of the field effect transistor 29 voltage (VINT) is fed back directly to the differential amplifier 28 in a first embodiment of the voltage regulator 14; For this purpose, the drain of the field effect transistor 29 can be connected (directly) via a line 19c (and a line connected thereto, not illustrated here) to the minus input 31 of the differential amplifier 28 (which is connected to the negative input 31 of the differential amplifier 28, fed back Voltage (VINT_FB) is then equal to the drain voltage (VINT)).

Bei einer zweiten, alternativen Ausgestaltung wird demgegenüber die am Drain des Feldeffekttransistors 29 ausgegebene Spannung (VINT) unter Zwischenschaltung eines Spannungsteilers (hier nicht dargestellt), d.h. auf heruntergeteilte Weise an den Differenzverstärker 28 rückgekoppelt. Hierzu kann der Drain des Feldeffekttransistors 29 über die Leitung 19c (und eine mit dieser verbundenen, hier nicht dargestellten Leitung) an einen ersten Widerstand R2 (nicht dargestellt) des Spannungsteilers angeschlossen sein, der zum einen (über einen weiteren Spannungsteiler-Widerstand R1 (ebenfalls nicht dargestellt)) mit der Erde, und zum anderen mit dem Minus-Eingang 31 des Differenzverstärkers 28 verbunden ist (die am Minus-Eingang 31 des Differenzverstärkers 28 anliegende, rückgekoppelte Spannung (VINT_FB) ist dann um einen bestimmten Faktor kleiner, als die Drain-Spannung (VINT)).In contrast, in a second, alternative embodiment, the voltage (VINT) output at the drain of the field effect transistor 29 is fed back to the differential amplifier 28 with the interposition of a voltage divider (not shown here), ie in a divided-down manner. For this purpose the drain of the field effect transistor 29 may 19c via the line (and connected thereto, not shown here line) to a first resistor R 2 (not shown) may be connected to the voltage divider (the one hand via a further voltage divider resistor R 1 (also not shown)) with the earth, and the other with the minus input 31 of the differential amplifier 28 is connected (the voltage applied to the negative input 31 of the differential amplifier 28, fed back voltage (VINT_FB) is then smaller by a certain factor, as the drain voltage (VINT)).

Der Differenzverstärker 28 regelt bei der o.g. ersten Ausgestaltung des Spannungsreglers 14 (mit direkter Rückkopplung der Drain-Spannung (VINT)) die am Gate-Anschluß des Feldeffekttransistors 29 anliegende Spannung so, dass die (rückgekoppelte) Drain-Spannung (VINT) gleich groß ist, wie die am Plus-Eingang 32 des Differenzverstärkers 28 anliegende Referenzspannung (d.h. VREF1 (falls VREF1 größer ist, als VREF2), bzw. VREF2 (falls VREF2 größer ist, als VREF1) (s.u.)) .The differential amplifier 28 controls at the o.g. first embodiment of the voltage regulator 14 (with direct feedback of the drain voltage (VINT)) at the gate terminal of the field effect transistor 29 voltage applied so that the (feedback) drain voltage (VINT) is the same size as that at the positive input 32 of the differential amplifier 28 applied reference voltage (ie VREF1 (if VREF1 is greater than VREF2), or VREF2 (if VREF2 is greater than VREF1) (see below)).

Demgegenüber wird bei der oben erläuterten zweiten, alternativen Ausgestaltung des Spannungsreglers 14 - bei welcher die Drain-Spannung (VINT) nicht direkt, sondern mittels des o.g. Spannungsteilers rückgekoppelt ist - die am Gate-Anschluß des Feldeffekttransistors 29 anliegende Spannung vom Differenzverstärker 28 so geregelt, dass gilt: VINT = VREF × 1 + R 2 / R 1

Figure imgb0001
(Beziehungsweise genauer, und wie im folgenden noch genauer erläutert wird: VINT = VREF1 x (1+(R2/R1)), falls gilt: VREF1 > VREF2, bzw. VINT = VREF2 x (1+(R2/R1)), falls gilt: VREF2 > VREF1)In contrast, in the above-explained second, alternative embodiment of the voltage regulator 14 - in which the drain voltage (VINT) is not fed back directly, but by means of the above voltage divider - the applied voltage at the gate terminal of the field effect transistor 29 from the differential amplifier 28 so regulated that applies: VINT = VREF × 1 + R 2 / R 1
Figure imgb0001
 (Or more accurately, and as more fully discussed hereafter is: VINT = VREF1 x (1 + (R 2 / R 1)), if the following applies: VREF1> VREF2, or VINT = VREF2 x (1 + (R 2 / R 1 )), if: VREF2> VREF1)

Die am Drain des Feldeffekttransistors 29 (d.h. vom Spannungsregler 14) an der Leitung 19c ausgegebene Spannung (VINT) stellt die Ausgangsspannung des Spannungsregelsystems 11 dar.The voltage (VINT) applied to the drain of field effect transistor 29 (i.e., voltage regulator 14) on line 19c represents the output voltage of voltage regulation system 11.

Durch die o.g. Regelung wird erreicht, dass die Ausgangsspannung (VINT) des Spannungsregelsystems 1 - wie z.B. in Figur 5 veranschaulicht ist - im Gegensatz zu der Versorgungsspannung (VDD), die z.T. relativ starken Schwankungen unterworfen sein kann - eine konstante Größe VINTnom aufweist - z.B. 1,5 V (jedoch nur dann, wenn - wie im folgenden noch genauer erläutert wird - die (weitere) Bufferschaltung 33 nicht aktiviert ist (in Figur 5 z.T. gestrichelt dargestellt), oder wenn - bei aktivierter Bufferschaltung 33 - die Versorgungsspannung (VDD) kleiner ist, als ein vorbestimmter Schwellwert (VDDnom) (wie ebenfalls im folgenden noch genauer erläutert wird)).By the above regulation is achieved that the output voltage (VINT) of the voltage regulation system 1 - such as in FIG. 5 is illustrated - in contrast to the Supply voltage (VDD), which may be subject to relatively strong fluctuations - has a constant size VINTnom - eg 1.5 V (but only if - as will be explained in more detail below - the (further) buffer circuit 33 is not activated ( in FIG. 5 partly shown by dashed lines), or - when the buffer circuit 33 is activated - the supply voltage (VDD) is smaller than a predetermined threshold value (VDDnom) (as will also be explained in more detail below)).

Die an der Leitung 19c anliegende Ausgangsspannung VINT kann - ggf. über weitere, hier nicht dargestellte Leitungen - als "interne Versorgungsspannung" an entsprechende, auf dem Halbleiter-Bauelement vorgesehene Einrichtungen weitergeleitet werden (die somit - im Falle einer konstanten, den o.g. Spannungswert VINTnom aufweisenden Ausgangsspannung VINT - mit sehr hoher Verlässlichkeit, und mit nur relativ geringer Verlustleistung, und relativ hohe Lebensdauer betrieben werden können).The output voltage VINT applied to the line 19c can be forwarded as an "internal supply voltage" to corresponding devices provided on the semiconductor device (if necessary via further lines not shown here) (which thus - in the case of a constant, the above-mentioned voltage value VINTnom having output voltage VINT - with very high reliability, and with only a relatively low power loss, and relatively long life can be operated).

Soll - in bestimmten Situationen - die Performance, insbesondere die Schaltgeschwindigkeit der (über z.B. die Leitung 19c) an die Ausgangsspannung VINT angeschlossenen Einrichtungen erhöht werden, kann - obwohl dadurch ggf. die Verlässlichkeit und/oder die Lebensdauer der mit der Ausgangspannung VINT betriebenen Einrichtungen verringert, und/oder deren Verlustleistung erhöht wird - die Höhe der an der Leitung 19c anliegenden Ausgangsspannung VINT, d.h. die Höhe der internen Versorgungsspannung über den o.g. - im Normalbetrieb vorgesehenen, in der jeweiligen Spezifikation festgelegten - Wert ("Nominalwert" VINTnom) hinaus erhöht werden.If, in certain situations, the performance, in particular the switching speed of the devices connected to the output voltage VINT (via, for example, line 19c), may be increased, although this may reduce the reliability and / or the service life of the devices operated with the output voltage VINT , and / or their power loss is increased - the amount of voltage applied to the line 19c output voltage VINT, ie the level of the internal supply voltage over the o.g. - In normal operation provided, specified in the respective specification - value ("nominal value" VINTnom) are increased beyond.

Diese (weitere, zweite) Betriebsart ("Leistungsbetrieb") kann z.B. dann eingesetzt werden, wenn das Halbleiter-Bauelement in High-End Graphik-Systemen verwendet werden soll, z.B. als High-End Graphik-Speicherbauelement, z.B. als Speicherbauelement, insbesondere DRAM-Speicherbauelement für einen hochgetakteten, insbesondere übertakteten Prozessor, insbesondere Graphik-Prozessor.This (further, second) operating mode ("power mode") can be used, for example, when the semiconductor component is to be used in high-end graphics systems, for example as a high-end graphics memory component, for example as Memory device, in particular DRAM memory component for a hochgetakteten, in particular overclocked processor, in particular graphics processor.

Um den o.g. "Leistungsbetrieb" zu ermöglichen, ist beim Spannungsregelsystem 11 - zusätzlich zur o.g. Referenzspannungs-Erzeugungseinrichtung 12, und zur Bufferschaltung 13 - die bereits oben erwähnte, weitere Bufferschaltung 33 vorgesehen, sowie - wie im folgenden noch genauer erläutert wird - eine (weitere) Referenzspannungs-Erzeugungseinrichtung 34 (z.B. eine Spannungs-Nachführ-Referenzspannungs-Erzeugungseinrichtung), und ein (zusätzliches) Register 35.To the o.g. To enable "power operation" is in the voltage regulation system 11 - in addition to the above. Reference voltage generating means 12, and to the buffer circuit 13 - the already mentioned above, further buffer circuit 33 is provided, and - as will be explained in more detail below - a (further) reference voltage generating means 34 (eg a voltage tracking reference voltage generating means) and an (additional) register 35.

Unmittelbar nach der Inbetriebnahme (bzw. dem Einschalten / Hochfahren) des Spannungsregelsystems 11 ("power-up"), bzw. nach der - erstmaligen - Zufuhr der o.g., externen Versorgungsspannung an der Leitung 17 (die, wie erläutert, den o.g., ggf. variierenden Spannungspegel VDD aufweist) wird das Spannungsregelsystem 11 zunächst im o.g. "Normalbetrieb" betrieben.Immediately after the commissioning (or the switching on / start-up) of the voltage regulation system 11 ("power-up"), or after the - first - supply of the above-mentioned, external supply voltage to the line 17 (which, as explained, the above, if necessary . Varying voltage level VDD), the voltage regulation system 11 is initially in the above "Normal operation" operated.

Im "Normalbetrieb" ist die o.g. weitere Bufferschaltung 33 deaktiviert.In "normal operation" the o.g. further buffer circuit 33 is deactivated.

Hierzu wird an einem entsprechenden Ausgang des o.g. Registers 35 ein entsprechendes (z.B. "logisch niedriges") Ausgangssignal VTRACK_ENABLE ausgegeben, und - über eine entsprechende Steuerleitung 36 - an einen entsprechenden Steueranschluß der Bufferschaltung 33 weitergeleitet (vgl. auch Figur 6).For this purpose, a corresponding (eg "logic low") output signal VTRACK_ENABLE is output at a corresponding output of the above-mentioned register 35, and - via a corresponding control line 36 - is forwarded to a corresponding control terminal of the buffer circuit 33 (cf. FIG. 6 ).

Die Ausgabe eines entsprechenden (z.B. "logisch niedrigen") Ausgangssignals am o.g. Register-Ausgang beim Einschalten /Hochfahren des Spannungsregelsystems 11 ("power-up") (was zu einem - zunächst - deaktivierten Zustand der Bufferschaltung 33 führt) kann z.B. dadurch sichergestellt werden, dass beim Einschalten / Hochfahren des Spannungsregelsystems 11 das Register - durch Anlegen eines entsprechenden Rücksetz-Signals an einer mit dem Rücksetz-Eingang des Registers 36 verbundenen Leitung 37 - entsprechend zurückgesetzt wird.The output of a corresponding (eg, "logic low") output signal at the above-mentioned register output when switching on / starting up the voltage regulation system 11 ("power-up") (which leads to a - initially - deactivated state of the buffer circuit 33) can be ensured, for example that at the Power up / power up the voltage regulation system 11 - the register is reset accordingly by applying a corresponding reset signal to a line 37 connected to the reset input of the register 36.

Soll - wie vom jeweiligen Nutzer des Halbleiter-Bauelements individuell festgelegt werden kann - während des Betriebs des Halbleiter-Bauelements vom o.g. "Normalbetrieb" in den o.g. "Leistungsbetrieb" (und - ggf. mehrfach - wieder zurück in den "Normalbetrieb") gewechselt werden, wird von einer externen, mittels entsprechender externer Leitungen mit dem Halbleiter-Bauelement verbundenen Steuereinrichtung ein entsprechendes Steuersignal an einer mit dem Stelleingang des Registers 35 verbundenen Leitung 38 angelegt (z.B. ein "logisch hohes" Steuersignal zum Wechsel in den "Leistungsbetrieb", und ein "logisch niedriges" Steuersignal (Normalbetrieb-Aktivier-Signal) zum (Rück-)Wechsel in den "Normalbetrieb").Should - as can be set individually by the user of the semiconductor device - during operation of the semiconductor device from o.g. "Normal operation" in the o.g. "Power mode" (and - if necessary several times - back to the "normal mode") are changed from an external, connected by means of corresponding external lines to the semiconductor device control device, a corresponding control signal to a connected to the control input of the register 35 line 38 applied (eg, a "logic high" control signal to change to the "power mode", and a "logic low" control signal (normal operation activating signal) for (re-) switching to "normal operation").

Bei der nächsten positiven (oder negativen) Flanke eines - über eine Taktleitung 39 dem Takteingang des Registers 35 zugeführten (z.B. von der o.g. (System-) Steuereinrichtung bereitgestellten) - Taktsignals nimmt dann das am Register-Ausgang ausgegebene Ausgangssignal (d.h. das Signal VTRACK_ENABLE an der Steuerleitung 36) den Zustand des am Stelleingang des Registers 35 (d.h. an der Leitung 38) anliegenden Steuersignals an, wodurch die Bufferschaltung 33 entweder entsprechend aktiviert wird ("logisch hoher" Zustand des Signals VTRACK_ENABLE), oder - wieder - deaktiviert ("logisch niedriger" Zustand des Signals VTRACK_ENABLE).On the next positive (or negative) edge of a - via a clock line 39 to the clock input of the register 35 supplied (eg provided by the above (system) control) - clock signal then increases the output signal output at the register output (ie the signal VTRACK_ENABLE the control line 36) indicates the state of the control signal applied at the setpoint of the register 35 (ie on the line 38), whereby the buffer circuit 33 is either activated accordingly ("logic high" state of the signal VTRACK_ENABLE), or - again - deactivated ("logical low "state of the signal VTRACK_ENABLE).

In Figur 6 ist eine schematische Detail-Darstellung einer beim Spannungsregelsystem 11 als weitere, zusätzliche Bufferschaltung 33 verwendbaren Bufferschaltung gezeigt (die, wie erläutert, über die Leitung 36 an das Register 35 angeschlossen ist).In FIG. 6 1 is a schematic detail representation of a buffer circuit usable in the voltage regulation system 11 as a further additional buffer circuit 33 (which, as explained, is connected to the register 35 via the line 36).

Die Bufferschaltung 33 weist einen Differenzverstärker 120 mit einem Plus-Eingang 121a und einem Minus-Eingang 121b auf, und einen Feldeffekttransistor 122 (hier: ein p-Kanal-MOSFET).The buffer circuit 33 has a differential amplifier 120 with a plus input 121a and a minus input 121b, and a field effect transistor 122 (here: a p-channel MOSFET).

Ein Ausgang des Differenzverstärkers 120 ist über eine Leitung 123 mit einem Gate-Anschluß des Feldeffekttransistors 122 verbunden.An output of the differential amplifier 120 is connected via a line 123 to a gate terminal of the field effect transistor 122.

Wie weiter in Figur 6 gezeigt ist, ist die Source des Feldeffekttransistors 122 über eine Leitung 116b (die - gemäß Figur 2 - über eine Leitung 116c, und eine Leitung 115a an die o.g. Leitungen 15a, 16a, 17 angeschlossen ist) an die - den o.g., relativ hohen Spannungspegel VDD aufweisende - Versorgungsspannung angeschlossen.As in further FIG. 6 is shown, the source of the field effect transistor 122 via a line 116 b (the - FIG. 2 - Connected via a line 116c, and a line 115a to the above lines 15a, 16a, 17) to the - the above, relatively high voltage level VDD having - supply voltage connected.

Wie aus Figur 2 und 6 hervorgeht, liegt am Minus-Eingang 121b des Differenzverstärkers 120 ein - über eine Leitung 118 von der Referenzspannungs-Erzeugungseinrichtung 34 zugeführtes, einen (wie im folgenden noch genauer erläutert wird) variablen bzw. entsprechende Schwankungen aufweisenden Spannungspegel VTRACK aufweisendes Signal an.How out FIG. 2 and 6 As can be seen, the negative input 121b of the differential amplifier 120 is supplied with a signal which is supplied via a line 118 from the reference voltage generating device 34 and has a variable voltage level VTRACK (as will be explained in more detail below).

Das am Drain des Feldeffekttransistors 122 ausgegebene, den o.g. - ggf. variablen - Spannungspegel VREF2 aufweisende Signal wird über eine Leitung 124, und eine mit dieser verbundenen Leitung 125 an den Plus-Eingang 121a des Differenzverstärkers 120 rückgekoppelt, und an der mit der Leitung 124 verbundenen Leitung 26 ausgegeben.The output at the drain of the field effect transistor 122, the o.g. - If necessary variable - voltage level VREF2 having signal is fed back via a line 124, and connected thereto a line 125 to the plus input 121 a of the differential amplifier 120, and output at the line 124 connected to the line 26.

Mit Hilfe der - weiteren - Bufferschaltung 33 wird - bei einem "aktivierten" Zustand der Bufferschaltung 33 (d.h. bei einem an der Steuerleitung 36 anliegenden, "logisch hohen" Signal VTRACK_ENABLE) - das o.g. - einen variablen Spannungspegel VTRACK aufweisende, und über die Leitung 118 von der Referenzspannungs-Erzeugungseinrichtung 34 an die Bufferschaltung 33 weitergeleitete - Signal (zwischen-)gespeichert, und - in Form entsprechender, einen dem Spannungspegel VTRACK entsprechenden Spannungspegel VREF2 aufweisender, an der Leitung 26 abgreifbarer Signale - an den o.g. Spannungsregler 14 weitergeleitet (und/oder - z.B. über entsprechende weitere, hier nicht dargestellte Leitungen - an die o.g. weiteren Spannungsregler, etc.).With the aid of the - further - buffer circuit 33 is - in an "activated" state of the buffer circuit 33 (ie at a voltage applied to the control line 36, "logic high" signal VTRACK_ENABLE) - the above - a variable voltage level VTRACK having, and via the line 118 signal (intermediate) passed from the reference voltage generator 34 to the buffer circuit 33, and - in the form of corresponding to the voltage level VTRACK corresponding voltage level VREF2 exhibiting, on the line 26 signals - forwarded to the above voltage regulator 14 (and / or - eg via corresponding further, not shown here lines - to the above other voltage regulator, etc .).

Demgegenüber befindet sich im "deaktivierten" Zustand der Bufferschaltung 33 - d.h. bei einem an der Steuerleitung 36 anliegenden, "logisch niedrigen" Signal VTRACK_ENABLE - deren Ausgang (d.h. der Drain des Feldeffekttransistors 122, und damit die Leitung 26) in einem hochohmigen Zustand.On the other hand, in the "disabled" state of the buffer circuit 33 - i. with a "logic low" signal VTRACK_ENABLE applied to the control line 36 - its output (i.e., the drain of field effect transistor 122, and thus line 26) in a high impedance state.

Wie aus Figur 2 hervorgeht, ist die Referenzspannungs-Erzeugungseinrichtung 34 ("tracking reference voltage generator") - über eine Leitung 115b, und die mit dieser verbundenen Leitungen 115a, 15a, 16a, 17 - an die o.g. - den o.g., relativ hohen Spannungspegel VDD aufweisende - Versorgungsspannung angeschlossen.How out FIG. 2 is apparent, the reference voltage generating means 34 ("tracking reference voltage generator") - via a line 115b, and the connected thereto lines 115a, 15a, 16a, 17 - to the above - the above, relatively high voltage level VDD having - supply voltage connected.

Die (weitere) Referenzspannungs-Erzeugungseinrichtung 34 erzeugt aus der den Spannungspegel VDD aufweisenden Versorgungsspannung eine - über die Leitung 118 an die Bufferschaltung 33 weitergeleitete - Spannung mit einem Pegel VTRACK, der höher sein kann, als der Pegel VBGR der von der (ersten) Referenzspannungs-Erzeugungseinrichtung 12 erzeugten Spannung VBGR (was dazu führt, dass der Pegel VREF2 der von der (weiteren) Bufferschaltung 33 über die Leitung 26 an den Spannungsregler 14 weitergeleiteten Spannung höher sein kann, als der Pegel VREF1 der von der (ersten) Bufferschaltung 13 über die Leitung 19a an den Spannungsregler 14 weitergeleiteten Spannung).The (further) reference voltage generating device 34 generates from the supply voltage having the voltage level VDD a voltage - passed via the line 118 to the buffer circuit 33 - at a level VTRACK, which may be higher than the level VBGR of the (first) reference voltage Generating means 12 generates voltage VBGR (which results in that the level VREF2 of the voltage passed from the (further) buffer circuit 33 to the voltage regulator 14 via the line 26 can be higher than the level VREF1 from the (first) buffer circuit 13 the line 19a to the voltage regulator 14 forwarded voltage).

Beispielsweise kann von der (weiteren) Referenzspannungs-Erzeugungseinrichtung 34 aus der den Spannungspegel VDD aufweisenden Versorgungsspannung eine - über die Leitung 118 an die Bufferschaltung 33 weitergeleitete - Spannung erzeugt werden, die einen Spannungspegel VTRACK aufweist, der proportional ist zum Spannungspegel VDD der Versorgungsspannung.For example, from the (further) reference voltage generating device 34 from the supply voltage having the voltage level VDD generated - via the line 118 to the buffer circuit 33 - forwarded - voltage which has a voltage level VTRACK which is proportional to the voltage level VDD of the supply voltage.

Vorteilhaft (bzw. bei einem alternativen Ausführungsbeispiel) ist der Pegel VTRACK der von der (weiteren) Referenzspannungs-Erzeugungseinrichtung 34 erzeugten Spannung im wesentlichen gleich groß bzw. nur etwas kleiner, als der Pegel VDD der Versorgungsspannung (z.B. kann gelten VTRACK = 0,5 ... 0,95 x VDD, insbesondere 0,7 ... 0,9 x VDD, etc.).Advantageously (or in an alternative embodiment), the level VTRACK of the voltage generated by the (further) reference voltage generating device 34 is substantially equal or only slightly smaller than the level VDD of the supply voltage (eg, VTRACK = 0.5 ... 0.95 x VDD, in particular 0.7 ... 0.9 x VDD, etc.).

Beispielsweise kann die (weitere) Referenzspannungs-Erzeugungseinrichtung 34 in Form einer - mehrere, in Reihe geschaltete Widerstände aufweisender - Spannungsteilerschaltung ausgestaltet sein (wobei z.B. ein erster Widerstand über die Leitung 115b an die Versorgungsspannung angeschlossen sein kann, und ein zweiter Widerstand in Reihe zum ersten Widerstand an das Erd-Potential, wobei die von der (weiteren) Referenzspannungs-Erzeugungseinrichtung 34 ausgegebene Spannung zwischen den beiden Widerständen abgegriffen, und über die Leitung 118 an die Bufferschaltung 33 weitergeleitet werden kann).For example, the (further) reference voltage generating device 34 in the form of - a plurality, in series resistors exhibiting - voltage divider circuit be configured (eg, a first resistor may be connected via the line 115b to the supply voltage, and a second resistor in series with the first Resistance to the ground potential, wherein the output from the (further) reference voltage generating means 34 voltage tapped between the two resistors, and can be forwarded via the line 118 to the buffer circuit 33).

Die (weitere) Referenzspannungs-Erzeugungseinrichtung 34 (und die - erste - Referenzspannungs-Erzeugungseinrichtung 12) ist (bzw. sind) so ausgestaltet, dass dann, wenn die Versorgungsspannung (VDD) gleich ist, wie der o.g., vorbestimmte Schwellwert (VDDnom), der Pegel VTRACK der von der (weiteren) Referenzspannungs-Erzeugungseinrichtung 34 erzeugten Spannung gleich groß ist, wie der Pegel VBGR der von der (ersten) Referenzspannungs-Erzeugungseinrichtung 12 erzeugten Spannung (vgl. auch Figur 5) - der Pegel VREF1 der von der Bufferschaltung 13 erzeugten Spannung ist dann identisch mit dem Pegel VREF2 der von der Bufferschaltung 33 erzeugten Spannung).The (further) reference voltage generator 34 (and the - first - reference voltage generator 12) is (are) configured so that when the supply voltage (VDD) is the same as the above-mentioned, predetermined threshold value (VDDnom), the level VTRACK of the voltage generated by the (further) reference voltage generating means 34 is the same as the level VBGR of the voltage generated by the (first) reference voltage generating means 12 (see also FIG FIG. 5 ) - the level VREF1 of the voltage generated by the buffer circuit 13 is then identical to the level VREF2 of the voltage generated by the buffer circuit 33).

Beim deaktivierten Zustand der (weiteren) Bufferschaltung 33 wird (aufgrund des dann gegeben hochohmigen Zustands des Ausgangs der Bufferschaltung 33, d.h. des an der Leitung 26 anliegenden Signals VREF2) der Zustand des an der Leitung 27 in den Spannungsregler 14 eingegebenen Signals (und damit auch der Zustand des vom Spannungsregler 14 an der Leitung 19c ausgegebenen Signals VINT) ausschließlich von dem an der mit der Leitung 27 verbundenen Leitung 19a anliegenden, von der (ersten) Bufferschaltung 33 ausgegebenen Signal VREF1 bestimmt (wie in Figur 5 - zum Teil gestrichelt - dargestellt ist, ist dann der Pegel des von dem Spannungsregler 14 ausgegebenen Signals VINT - entsprechend wie der Pegel des Signals VREF1 - unabhängig von der momentanen Höhe des Pegels VDD der Versorgungsspannung konstant gleich groß (VINTnom)).When the (further) buffer circuit 33 is deactivated (due to the high-impedance state of the output of the buffer circuit 33, ie the signal VREF2 applied to the line 26), the state of the signal inputted to the voltage regulator 14 at the line 27 (and thus also the state of the signal VINT outputted from the voltage regulator 14 on the line 19c) is determined exclusively by the signal VREF1 applied to the line 19a connected to the line 27 and output from the (first) buffer circuit 33 (as shown in FIG FIG. 5 is shown in dashed lines - is then the level of the output from the voltage regulator 14 signal VINT - corresponding to the level of the signal VREF1 - regardless of the current level of the level VDD of the supply voltage is constantly the same (VINTnom)).

Demgegenüber wird beim aktivierten Zustand der (weiteren) Bufferschaltung 33 (aufgrund der Parallelschaltung der beiden Bufferschaltungen 13 und 33) der Zustand des an der Leitung 27 in den Spannungsregler 14 eingegebenen Signals (und damit auch der Zustand des vom Spannungsregler 14 an der Leitung 19c ausgegebenen Signals VINT) jeweils von demjenigen der an den - miteinander verbundenen, und an die Leitung 27 angeschlossenen - Leitungen 19a, 26 anliegenden Signalen VREF1, VREF2 bestimmt, welches - momentan - einen höheren Pegel aufweist (dadurch ist sichergestellt, dass - wie in Figur 5 mit Hilfe der durchgezogenen Linie veranschaulicht ist - der Pegel des von dem Spannungsregler 14 ausgegebenen Signals VINT nicht unter den Norm- bzw. Nominal-Pegel (VINTnom) absinken kann).On the other hand, when the (further) buffer circuit 33 is activated (due to the parallel connection of the two buffer circuits 13 and 33), the state of the signal inputted to the voltage regulator 14 at the line 27 (and thus also the state of the signal outputted from the voltage regulator 14 to the line 19c Signal VINT) is determined in each case by that of the signals VREF1, VREF2 applied to the lines 19a, 26 which are connected to one another and connected to the line 27 and which - at present - has a higher level (this ensures that -as in FIG FIG. 5 is illustrated by means of the solid line - the level of the signal VINT output by the voltage regulator 14 can not fall below the nominal level (VINTnom).

Claims (8)

  1. A voltage regulation system (11) by which a first voltage (VDD) present at an input (17) of the voltage regulation system (11) is converted into a second voltage (VINT) tappable at an output (19c) of the voltage regulation system (11), comprising first means (12, 13) for generating a substantially constant voltage (VBGR) from said first voltage (VDD), or a voltage derived therefrom, wherein further means (34, 33) is provided for generating a further voltage (VTRACK) from said first voltage (VDD), or a voltage derived therefrom,
    characterized in that
    additional means (35, 36, 38) is provided for activating or deactivating said further means (34, 33) for selectively switching between a voltage regulation system normal performance normal operation and a voltage regulation system high performance normal operation as a function of control data stored in a register (35).
  2. The voltage regulation system (11) according to claim 1, wherein said further voltage (VTRACK) generated by said further means (34, 33) may be larger than said voltage (VBGR) generated by said first means (12).
  3. The voltage regulation system (11) according to claims 1 or 2, wherein said further voltage (VTRACK) generated by said further means (34, 33) is proportional to said first voltage (VDD), or to the voltage derived therefrom.
  4. The voltage regulation system (11) according to claim 3, wherein said further means (34, 33) comprises a voltage divider circuit.
  5. The voltage regulation system (11) according to any of the preceding claims, wherein said voltage (VBGR) generated by said first means (12), or a voltage (VREF1) obtained therefrom, and said further voltage (VTRACK) generated by said further means (34), or a voltage (VREF2) obtained therefrom, may be used for controlling a voltage regulation circuit arrangement (13), in particular as a reference voltage (VREF1, VREF2) for said voltage regulation circuit arrangement (14).
  6. The voltage regulation system (11) according to claim 5, wherein - in the activated state of said further means (34, 33) - the height of the level of the reference voltage (VREF1, VREF2) used for said voltage regulation circuit arrangement (14) is determined by that of the voltages (VBGR, VTRACK) generated by said first and said further means (12, 34), or the voltages (VREF1, VREF2) obtained therefrom, which has a higher level.
  7. The voltage regulation system (11) according to claim 6, wherein - in the deactivated state of said further means (34, 33) - the height of the level of the reference voltage (VREF1, VREF2) used for said voltage regulation circuit arrangement (14) is determined by said voltage
    (VBGR) generated by said first means (12), or the voltage (VREF1) obtained therefrom.
  8. A voltage regulation method, wherein a first voltage (VDD) is converted into a second voltage (VINT), in particular into a second voltage (VINT) having a lower voltage level than the first voltage (VDD), wherein the method comprises the steps of:
    generating a substantially constant voltage (VBGR) from said first voltage (VDD) or a voltage derived therefrom;
    generating a further voltage (VTRACK) from said first voltage (VDD), or a voltage derived therefrom by means (34, 33), in particular a further voltage (VTRACK) that may be larger than said constant voltage (VBGR) generated from said first voltage (VDD) or the voltage derived therefrom, characterized in that the method additionally comprises the step of:
    activating or deactivating said means (34, 33) generating said further voltage (VTRACK) for selectively switching between a normal performance normal operation and a high performance normal operation as a function of control data stored in a register (35).
EP04820845A 2003-12-30 2004-11-23 Voltage regulation system Not-in-force EP1700178B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10361724A DE10361724A1 (en) 2003-12-30 2003-12-30 Voltage regulation system
PCT/EP2004/053051 WO2005064426A1 (en) 2003-12-30 2004-11-23 Voltage regulation system

Publications (2)

Publication Number Publication Date
EP1700178A1 EP1700178A1 (en) 2006-09-13
EP1700178B1 true EP1700178B1 (en) 2008-12-31

Family

ID=34716263

Family Applications (1)

Application Number Title Priority Date Filing Date
EP04820845A Not-in-force EP1700178B1 (en) 2003-12-30 2004-11-23 Voltage regulation system

Country Status (6)

Country Link
US (1) US7965066B2 (en)
EP (1) EP1700178B1 (en)
JP (1) JP2007517298A (en)
CN (1) CN1902558A (en)
DE (2) DE10361724A1 (en)
WO (1) WO2005064426A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5475435B2 (en) * 2009-12-24 2014-04-16 三星電子株式会社 Voltage stabilizing device, semiconductor device using the same, and voltage stabilizing method
US8493795B2 (en) * 2009-12-24 2013-07-23 Samsung Electronics Co., Ltd. Voltage stabilization device and semiconductor device including the same, and voltage generation method
US10401886B1 (en) * 2014-07-30 2019-09-03 Cirrus Logic, Inc. Systems and methods for providing an auto-calibrated voltage reference
US10386875B2 (en) * 2017-04-27 2019-08-20 Pixart Imaging Inc. Bandgap reference circuit and sensor chip using the same
US10915122B2 (en) * 2017-04-27 2021-02-09 Pixart Imaging Inc. Sensor chip using having low power consumption
TWI671983B (en) 2018-08-08 2019-09-11 華邦電子股份有限公司 Voltage regulator and dynamic bleeder current circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402375A (en) * 1987-11-24 1995-03-28 Hitachi, Ltd Voltage converter arrangement for a semiconductor memory
KR930009148B1 (en) * 1990-09-29 1993-09-23 삼성전자 주식회사 Source voltage control circuit
JP2642512B2 (en) * 1990-11-16 1997-08-20 シャープ株式会社 Semiconductor integrated circuit
JP2838344B2 (en) * 1992-10-28 1998-12-16 三菱電機株式会社 Semiconductor device
US5532618A (en) * 1992-11-30 1996-07-02 United Memories, Inc. Stress mode circuit for an integrated circuit with on-chip voltage down converter
JPH09140126A (en) * 1995-05-30 1997-05-27 Linear Technol Corp Method for operating adaptive switch circuit, adaptive output circuit, control circuit and switching voltage regulator
JP3516556B2 (en) * 1996-08-02 2004-04-05 沖電気工業株式会社 Internal power supply circuit
JPH10133754A (en) * 1996-10-28 1998-05-22 Fujitsu Ltd Regulator circuit and semiconductor integrated circuit device
JPH11231954A (en) * 1998-02-16 1999-08-27 Mitsubishi Electric Corp Internal power supply voltage generation circuit
US6333623B1 (en) * 2000-10-30 2001-12-25 Texas Instruments Incorporated Complementary follower output stage circuitry and method for low dropout voltage regulator
US6441594B1 (en) * 2001-04-27 2002-08-27 Motorola Inc. Low power voltage regulator with improved on-chip noise isolation
JP2004062638A (en) * 2002-07-30 2004-02-26 Renesas Technology Corp Reference voltage generation circuit

Also Published As

Publication number Publication date
DE10361724A1 (en) 2005-08-04
WO2005064426A1 (en) 2005-07-14
DE502004008797D1 (en) 2009-02-12
US7965066B2 (en) 2011-06-21
EP1700178A1 (en) 2006-09-13
CN1902558A (en) 2007-01-24
US20080191790A1 (en) 2008-08-14
JP2007517298A (en) 2007-06-28

Similar Documents

Publication Publication Date Title
DE102012100146A1 (en) voltage regulators
DE2935858A1 (en) FIELD EFFECT TRANSISTOR VOLTAGE LEVEL SENSING CIRCUIT
DE102005039138B4 (en) By means of a resistor programmable and a reference current source having circuit
EP1497703B1 (en) Circuit arrangement for voltage regulation by means of a voltage divider
DE102017124346B4 (en) SMALL, LOW-PERFORMANCE POWER-ON-RESET CIRCUIT
DE102004037383A1 (en) Power supply circuit and semiconductor integrated circuit device
DE102010056095A1 (en) Fast regulator for recurring voltages
EP1700178B1 (en) Voltage regulation system
DE102014226719B3 (en) Power converter with ability for negative power and low quiescent current consumption
EP1552612B1 (en) Circuit arrangement for regulating voltage
DE10254821A1 (en) Voltage regulator circuit
WO2010106098A1 (en) Field device for process instrumentation
DE10335010B4 (en) Internal voltage generator circuit
DE102004004775B4 (en) Voltage regulation system
DE102006044528B4 (en) Non-volatile memory device and method for controlling the same
DE112016004316T5 (en) communication nodes
DE102004004881B4 (en) Voltage transformer for a low voltage operation
EP0734009A2 (en) Circuit for generating an adjustable output voltage higher than the input voltage, especially for providing contrast voltages in a liquid crystal display
DE102018120444A1 (en) A capacitorless voltage regulator, semiconductor device including the same, and methods of generating a supply voltage
DE112014007146T5 (en) An output device
DE112020004210T5 (en) force sensing circuit
DE10331801B4 (en) Circuit for continuously monitoring and setting an analog signal and method for operating a circuit
DE10211912B4 (en) Integrated circuit and method for controlling a power supply thereof
DE102018116669A1 (en) Method for operating a low-drop voltage regulator with a wide range of capacitors
DE102019209169A1 (en) REGULATED HIGH VOLTAGE REFERENCE

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20060127

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IE IT

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR GB IE IT

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IE IT

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REF Corresponds to:

Ref document number: 502004008797

Country of ref document: DE

Date of ref document: 20090212

Kind code of ref document: P

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: GERMAN

REG Reference to a national code

Ref country code: IE

Ref legal event code: FD4D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20081231

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20091001

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20091123

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20100730

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20091130

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20091123

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20081231

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20150108

Year of fee payment: 11

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 502004008797

Country of ref document: DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Ref country code: DE

Ref legal event code: R081

Ref document number: 502004008797

Country of ref document: DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 502004008797

Country of ref document: DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 502004008797

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160601